JPH0797583B2 - 層間絶縁膜の形成方法 - Google Patents

層間絶縁膜の形成方法

Info

Publication number
JPH0797583B2
JPH0797583B2 JP13041787A JP13041787A JPH0797583B2 JP H0797583 B2 JPH0797583 B2 JP H0797583B2 JP 13041787 A JP13041787 A JP 13041787A JP 13041787 A JP13041787 A JP 13041787A JP H0797583 B2 JPH0797583 B2 JP H0797583B2
Authority
JP
Japan
Prior art keywords
interlayer insulating
layer
insulating film
forming
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13041787A
Other languages
English (en)
Other versions
JPS63293948A (ja
Inventor
睦 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP13041787A priority Critical patent/JPH0797583B2/ja
Publication of JPS63293948A publication Critical patent/JPS63293948A/ja
Publication of JPH0797583B2 publication Critical patent/JPH0797583B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板あるいは絶縁性基板上に多層配線
構造をつくるときの層間絶縁膜の形成方法に関する。
〔従来の技術〕
半導体基板あるいは絶縁性基板上に、MOS型トランジス
ター,バイポーラトランジスター,薄膜トランジスタ
ー,センサー素子,半導体レーザー等の半導体素子をSO
I技術を駆使して多層構造にすることで、高密度の機能
素子をつくることができる。
この場合、各層の配線を連結するコンタクトホールの断
面形状は、コンタクト抵抗の悪化や、配線の断線に直接
関係する。
第2図は、従来のコンタクトホールの断面形状を示す図
である。半導体基板1上に、層間絶縁膜2を堆積し、ホ
トリソグラフィ技術にてコンタクトホール3を形成し、
配線層4を堆積しパターン形成する。半導体基板1とし
て、シリコンウエハー基板、層間絶縁膜として、減圧あ
るいは常圧CVD酸化シリコン膜、コントラストホールの
エッチング液として、弗酸系のエッチング液、配線層4
として金属薄膜を使うことは通例である。この場合、コ
ンタクトホールのエッジ部分5では、配線層が薄くな
り、配線抵抗が高くなるほかひどいときは断線すること
もある。
第3図は、前記欠点をさけるための、従来の改良法を示
す図でありコンタクトホールの断面に傾斜をつけること
を特徴としている。コンタクトホールの断面に傾斜をつ
けるために層間絶縁膜2を、第一層6と第二層7の2層
から構成する。第一層6には、前記層間絶縁膜である減
圧あるいは常圧CVD酸化シリコン膜を用い、第二層7に
は、弗酸系のエッチング液に対して第一層6よりエッチ
ングレートの速いCVD酸化膜たとえば、リンあるいはボ
ロンドープされたCVD酸化膜等を用いる。したがって2
層からなる層間絶縁膜をパターン形成後エッチング液に
て同時にエッチングすると、第二層のエッチングレート
が第一層より速く横方向にもエッチングが進行するた
め、縦方向のエッチングが完了するときには、層間絶縁
膜になだらかな傾斜をもつコンタクトホールが形成でき
る。
〔発明が解決しようとする問題点〕
しかし、前述の従来技術では、多層配線をするとき次の
ような不都合が生ずる。
第4図は、従来の改良法を用いて多層配線した場合の断
面構造図である。
8はシリコンウエハー基板、9および10が第一層目の層
間絶縁膜、11および12が第二層目の層間絶縁膜、13が第
一層目の配線層、14が第二層目の配線層である。第二層
の10と12はそれぞれ第一層の9と11よりもエッチングレ
ートの速い層である。15は、第一層目の配線層とシリコ
ンウエハー基板とのコンタクトホール、16は、第二層目
の配線層とシリコンウエハー基板とのコンタクトホール
である。この図によれば、コンタクトホール16におい
て、第一層目の層間絶縁膜の第一層10の横方向のエッチ
ングにより、第二層目の配線層に断線が発生し、コンタ
クトが取れないという問題点を有する。
そこで本発明はこのような問題点を解決するものでその
目的とするところは、より上層の配線層においても、良
好なコンタクトがとれる層間絶縁膜の形成方法を提供す
るところにある。
〔問題点を解決するための手段〕
本発明の層間絶縁膜の形成方法は、層間絶縁膜を第一層
と、湿式のエッチング液に対して第一層よりもエッチン
グレートの速い第二層とする工程、レジスト塗布後パタ
ーン形成して湿式のエッチングにてコンタクトホールを
開口する工程、前記膜質の異なる二層の層間絶縁膜を熱
処理して同一の一層の層間絶縁膜とする工程から成るこ
とを特徴とする。
〔作用〕
本発明の上記の構成によれば、層間絶縁膜を第一層と、
湿式のエッチング液に対して第一層よりもエッチングレ
ートの速い第二層の二層とする工程において、後の熱処
理で同一の一層の層間絶縁膜となるように、簡単にガス
化して除去できるような元素を第二層に混入することに
特徴がある。したがって、層間絶縁膜になだらかな傾斜
をもってコンタクトホールを開口してから、熱処理を施
こして、同一の一層の層間絶縁膜にすれば、上層の配線
層のコンタクトホール開口時において横方向エッチが発
生せず、断線になることはない。このようなガス化しや
すい元素としては従来のリンやボロンでなくフッ素が有
力である。
〔実施例〕
第1図(a)〜(d)は、本発明の実施例における簡略
工程図である。
シリコンウエハー基板8上に、第一層目の層間絶縁膜の
第一層9としてCVD法により酸化シリコン膜を堆積し、
次に全面フッ素イオン打込みにより第一層よりエッチン
グレートの速い第二層10を形成する。次にレジスト塗布
してパターン形成し、弗酸系エッチング液にてゆるやか
な傾斜をもったコンタクトホール15を開口して、第一層
目の配線層13を堆積しパターン形成する。(第1図
(a))次に、600℃程度の熱処理を施こして、フッ素
を脱離し、同一の膜質をもったCVD酸化シリコン膜から
なる第一層目の層間絶縁膜17を形成する(第1図
(b))。同様にして、第二層目の層間絶縁膜の第一層
11と第二層12を形成し、コンタクトホール16を開口す
る。この場合第4図とは異なり、第一層目と第二層目の
層間絶縁膜の境界でサイドエッチが発生することはな
い。次に第二層目の配線層14を堆積しパターン形成すれ
ば断線のない低抵抗コンタクトが実現できる。(第1図
(c))さらにこの上に層間絶縁膜をもうけて配線する
場合は前と同様に熱処理を施こして、同一の膜質からな
る第二層目の層間絶縁膜18を形成する。(第1図
(d)) 第1図において、第一層目,第二層目の層間絶縁膜の第
二層は、次のような方法によっても形成できる。ひとつ
は、フッ素をドーピングしたCVD酸化シリコン膜を単な
るCVD酸化膜上に連続して堆積する方法である。もうひ
とつは、フッ素インプラズマ雰囲気中で処理する方法で
ある。例えば、フレオンまたはフレオンと酸素の混合ガ
スを用いて、13.56MHzの高周波を印加したとき発生する
フッ素プラズマを使えば容易である。また熱処理は、配
線層堆積する前に行なってもよく、熱処理温度は、プロ
セスにもよるが600〜1000℃が都合よい。
〔発明の効果〕
以上述べたように本発明によれば、多層配線構造におい
て、コンタクトホールにゆるやかな傾斜をつけ、かつ断
線のない低抵抗コンタクトをもつ多層配線が実現でき
る。熱処理温度が低温でよいため種々の機能素子を混成
する上で都合がよい。
【図面の簡単な説明】
第1図(a)〜(d)は、本発明の実施例における簡略
工程図である。 第2図は、従来のコンタクトホールの断面形形を示す図
である。 第3図は、従来の改良型のコンタクトホールの断面形状
を示す図である。 第4図は、従来の改良法を用いて多層配線した場合の断
面構造図である。 1……半導体基板 2……層間絶縁膜 3……コンタクトホール 4……配線層 5……コンタクトホールのエッジ部分 6……層間絶縁膜の第一層 7……層間絶縁膜の第二層 8……シリコンウエハー基板 9……第一層目の層間絶縁膜の第一層 10……第一層目の層間絶縁膜の第二層 11……第二層目の層間絶縁膜の第一層 12……第二層目の層間絶縁膜の第二層 13……第一層目の配線層 14……第二層目の配線層 15……第一層目の配線層とシリコンウエハー基板とのコ
ンタクトホール 16……第二層目の配線層とシリコンウエハー基板とのコ
ンタクトホール 17……第一層目の層間絶縁膜 18……第二層目の層間絶縁膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】多層配線層にはさまれた層間絶縁膜の形成
    方法において、層間絶縁膜を第一層と、湿式のエッチン
    グ液に対して第一層よりもエッチングレートの速い第二
    層の二層とする工程、レジスト塗布後パターン形成して
    湿式のエッチングにてコンタクトホールを開口する工
    程、前記膜質の異なる二層の層間絶縁膜を熱処理して同
    一の一層の層間絶縁膜とする工程から成ることを特徴と
    する層間絶縁膜の形成方法。
  2. 【請求項2】前記層間絶縁膜の第一層は、酸化シリコン
    膜、第二層は多量のフッ素を含む酸化シリコン膜、前記
    湿式エッチング液は、フッ酸系エッチング液である特許
    請求の範囲第1項記載の層間絶縁膜の形成方法。
  3. 【請求項3】フッ素イオンの打込み法により前記層間絶
    縁膜の第二層を形成する特許請求の範囲第2項記載の層
    間絶縁膜の形成方法。
  4. 【請求項4】前記層間絶縁膜の第一層は、CVD酸化シリ
    コン膜、第二層はフッ素をドーピングしたCVD酸化シリ
    コン膜である特許請求の範囲第2項記載の層間絶縁膜の
    形成方法。
  5. 【請求項5】前記層間絶縁膜の第一層の酸化シリコン膜
    をフッ素イオンプラズマ雰囲気中で処理して第二層とす
    る特許請求の範囲第2項記載の層間絶縁膜の形成方法。
JP13041787A 1987-05-27 1987-05-27 層間絶縁膜の形成方法 Expired - Lifetime JPH0797583B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13041787A JPH0797583B2 (ja) 1987-05-27 1987-05-27 層間絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13041787A JPH0797583B2 (ja) 1987-05-27 1987-05-27 層間絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JPS63293948A JPS63293948A (ja) 1988-11-30
JPH0797583B2 true JPH0797583B2 (ja) 1995-10-18

Family

ID=15033757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13041787A Expired - Lifetime JPH0797583B2 (ja) 1987-05-27 1987-05-27 層間絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JPH0797583B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620188B1 (ko) 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 반도체 소자의 본딩패드 형성 방법
DE102005046403A1 (de) * 2005-09-28 2007-04-05 Infineon Technologies Ag Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
JPS63293948A (ja) 1988-11-30

Similar Documents

Publication Publication Date Title
US5110712A (en) Incorporation of dielectric layers in a semiconductor
US6258724B1 (en) Low dielectric constant dielectric films and process for making the same
JPH08330305A (ja) 半導体装置の絶縁膜形成方法
JP3240725B2 (ja) 配線構造とその製法
US5554884A (en) Multilevel metallization process for use in fabricating microelectronic devices
JPS6070743A (ja) 半導体装置の製造方法
JPH0797583B2 (ja) 層間絶縁膜の形成方法
JPS586306B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JPS6151940A (ja) 半導体装置の配線構造
JPS62155537A (ja) 半導体装置の製造方法
JPS58176974A (ja) 半導体装置の製造方法
JP3099381B2 (ja) 半導体装置及びその製造方法
JP2993044B2 (ja) 半導体装置の製造方法
JP3070564B2 (ja) 半導体装置の製造方法
JPH0273652A (ja) 半導体装置の製造方法
JPS60115234A (ja) 半導体装置の製造方法
JP2001351971A (ja) 半導体装置及びその製造方法
JP2877151B2 (ja) 半導体装置の製造方法
JPH0878518A (ja) 半導体装置の製造方法
JPS59144151A (ja) 半導体装置の製造方法
JPH09246379A (ja) 半導体集積回路装置およびその製造方法
JPH0684901A (ja) 半導体装置の製造方法
JPS63226041A (ja) 半導体集積回路装置の製造方法
JPH0314232A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071018

Year of fee payment: 12