JPS59144151A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59144151A JPS59144151A JP1920983A JP1920983A JPS59144151A JP S59144151 A JPS59144151 A JP S59144151A JP 1920983 A JP1920983 A JP 1920983A JP 1920983 A JP1920983 A JP 1920983A JP S59144151 A JPS59144151 A JP S59144151A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask material
- insulating film
- semiconductor device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、特に金属配線
の形成を容易にし、かつ、その信頼性を高める丸め、素
子表面茫乎担化するための構造を有する半導体装置の製
造方法に関する。
の形成を容易にし、かつ、その信頼性を高める丸め、素
子表面茫乎担化するための構造を有する半導体装置の製
造方法に関する。
半導体装置、中でも超ＬＳＩのように微細ｎｏ工ｌした
半導体装置は、メモ１）用工Ｃを例にとると、年率２０
０チの割合で集積密度−増大している。こｒは、素子の
微細イヒと共に、導電膜、絶縁膜等の多層化によるとこ
ろ力五大きく、今後共、微細化、多層化の傾向は一層強
−！ろことめＳ予想されている。
半導体装置は、メモ１）用工Ｃを例にとると、年率２０
０チの割合で集積密度−増大している。こｒは、素子の
微細イヒと共に、導電膜、絶縁膜等の多層化によるとこ
ろ力五大きく、今後共、微細化、多層化の傾向は一層強
−！ろことめＳ予想されている。
一方、このように微細イし、多層イヒした半導体装置で
は素子間金つなぐ金属配線−細＜７５１つ、段差の太さ
いとこ材横切ることになるため、部分的に切ｒｂ−？す
い場所などが発生しやすくなる。
は素子間金つなぐ金属配線−細＜７５１つ、段差の太さ
いとこ材横切ることになるため、部分的に切ｒｂ−？す
い場所などが発生しやすくなる。
従って、半導体装置の信頼性ケ向上させるためには、配
線などが横切る平面？できるだけ平担イヒすることが非
常に重要である。
線などが横切る平面？できるだけ平担イヒすることが非
常に重要である。
従来、平担化の禽めには １ノンガラス（ＰＥＧ）を用
い、熱処理を加えて、たらす方法カニ一般に用いらルて
いた。しかし、だらしｔ良くするためにリンの濃度？上
げると、リンガラスの吸湿性力五強くなり、プラスチッ
ク樹月旨に封入し友半導体装置では、リンが水と反応し
てリン酸を生じる之め、金属配線として用いたアルミニ
ウム（Ａｌ）’ｚ腐食してしまうという欠点が顕著にな
ってくる。又、微細化、多層化が進むにつれ、素子自体
が小さくなハ素子間の距離も狭まってきたため、相対的
に段差が非常に大きくなり、こ１にう凍く平担化させる
のは非常に難しくなってさた。
い、熱処理を加えて、たらす方法カニ一般に用いらルて
いた。しかし、だらしｔ良くするためにリンの濃度？上
げると、リンガラスの吸湿性力五強くなり、プラスチッ
ク樹月旨に封入し友半導体装置では、リンが水と反応し
てリン酸を生じる之め、金属配線として用いたアルミニ
ウム（Ａｌ）’ｚ腐食してしまうという欠点が顕著にな
ってくる。又、微細化、多層化が進むにつれ、素子自体
が小さくなハ素子間の距離も狭まってきたため、相対的
に段差が非常に大きくなり、こ１にう凍く平担化させる
のは非常に難しくなってさた。
そこで本発明の目的は、超ＬＳＩ時代に適し足手導体装
置の平担化の方法？提供するものである。
置の平担化の方法？提供するものである。
本発明の構成は、プラズマ・デポジションで形成する膜
（たとえば酸化膜あるいは窒化膜）の性質ヲ、プラズマ
・デポジション装置の条件設定により下地の状態により
、平担部上には厚く、マた側面図には薄く、かつぜい弱
に成長できること、又、バターニングに用い友物質のみ
を除去でき、他の半導体装置の構成要因（たとえば、酸
化膜。
（たとえば酸化膜あるいは窒化膜）の性質ヲ、プラズマ
・デポジション装置の条件設定により下地の状態により
、平担部上には厚く、マた側面図には薄く、かつぜい弱
に成長できること、又、バターニングに用い友物質のみ
を除去でき、他の半導体装置の構成要因（たとえば、酸
化膜。
窒化膜、シリコンなど）には全、く悪影響？及ぼさない
ような、ノ・クリ剤又はエツチング剤を有するパターニ
ング物質ｔｖ用して、該バターニング物質上に付着して
いる材料ｔバターニング物質と共に除去してしまうこと
、及び、 Ｓｉｎｇ系被膜形成用塗布液によって、形
成ｓｎる酸化膜が溝など？埋めてくれること等？含む有
効な半導体装置の製造方法である。
ような、ノ・クリ剤又はエツチング剤を有するパターニ
ング物質ｔｖ用して、該バターニング物質上に付着して
いる材料ｔバターニング物質と共に除去してしまうこと
、及び、 Ｓｉｎｇ系被膜形成用塗布液によって、形
成ｓｎる酸化膜が溝など？埋めてくれること等？含む有
効な半導体装置の製造方法である。
次に実癩例？示しながら、本発明の実捲例について説明
する。
する。
第１図（ａ） ’？参照すると、Ｓｉ基板１１ｉ熱酸化
して５００人の酸化膜ｔｚ’ａ＝形成する。次いで、気
相成長法によりポリシリコンｌ ａｉｓｏｏｏ人成長さ
せる。このポリシリコン１３には通常、リン拡散を行っ
てリンドープ・ポリシリコンとする。
して５００人の酸化膜ｔｚ’ａ＝形成する。次いで、気
相成長法によりポリシリコンｌ ａｉｓｏｏｏ人成長さ
せる。このポリシリコン１３には通常、リン拡散を行っ
てリンドープ・ポリシリコンとする。
次いで、７オトレジス）１４でパターニング？行なう。
第１図（ｂ）は、フォトレジスト１４ｔマスクドじて、
リアクティブ・イオン・エツチング装置で、ポリシリコ
ン１３？エツチングしてバターニングしｔ後、プラズマ
・デポジション装置で、酸化膜１５’ｚ約６０００人の
厚さに成長させる。この酸化膜の膜厚は、ポリシリコン
１３の膜厚を概略同一厚さになるように成長させること
が、後で、平担な面を得る上で重要である。又、プラズ
マ・デポジションの条件ケフォトレジスト１４の側面に
は薄くしか成長しないように設定することが重要であ＃
）、最適条件に丁ｎば、６０００人の酸化膜１５？成長
させｔときに７オトレジスト側面の酸化膜１６の膜厚は
１０ｏＯλ以下とすることができる。
リアクティブ・イオン・エツチング装置で、ポリシリコ
ン１３？エツチングしてバターニングしｔ後、プラズマ
・デポジション装置で、酸化膜１５’ｚ約６０００人の
厚さに成長させる。この酸化膜の膜厚は、ポリシリコン
１３の膜厚を概略同一厚さになるように成長させること
が、後で、平担な面を得る上で重要である。又、プラズ
マ・デポジションの条件ケフォトレジスト１４の側面に
は薄くしか成長しないように設定することが重要であ＃
）、最適条件に丁ｎば、６０００人の酸化膜１５？成長
させｔときに７オトレジスト側面の酸化膜１６の膜厚は
１０ｏＯλ以下とすることができる。
次いで、バッフアート沸酸中で軽くエツチングを行う。
こ扛は、フォトレジスト側面の酸化膜１６が、エツチン
グ會オフさｎる時間に条件設定する。
グ會オフさｎる時間に条件設定する。
プラズマ・成長しｔ酸化膜のエツチング・レートは、平
担部１５に比べ、側面部１６の方が３倍以上エッチレー
トが早いので、エツチング前後で平担部１５の膜厚変化
は非常に少ない。エツチング終了時の状態ｒ第１図（Ｃ
）に示′ｊ、。
担部１５に比べ、側面部１６の方が３倍以上エッチレー
トが早いので、エツチング前後で平担部１５の膜厚変化
は非常に少ない。エツチング終了時の状態ｒ第１図（Ｃ
）に示′ｊ、。
次いで、フォトレジスト１４のハクリを行なうと、フォ
トレジストと共に、フォトレジスト上にある酸化膜は除
去されてしまい第１図（ｄ）の構造を得る。
トレジストと共に、フォトレジスト上にある酸化膜は除
去されてしまい第１図（ｄ）の構造を得る。
先に、バッフアート沸酸でエツチングした際にポリシリ
コン１．３の側面部の酸化膜もエツチング・レートが早
いため、ポリシリコン１３と酸化膜１５の間には、溝１
７ができてしまう。そこで第１図（ｅ）に示すように、
この溝？埋めるために。
コン１．３の側面部の酸化膜もエツチング・レートが早
いため、ポリシリコン１３と酸化膜１５の間には、溝１
７ができてしまう。そこで第１図（ｅ）に示すように、
この溝？埋めるために。
ＳｉＯ２系被膜形成用塗布液（以下、シリカ・フィルム
と略す）を塗布したのち、熱処理？行って溶剤の離散、
及び脱水反応ケ起こさせ、シリカ・フィルムによる酸化
膜１８４？形成させる。この状態で溝１６はシリカ拳フ
ィルムによる酸化膜１７で埋めらｎて１表面はほぼ平担
な面が得らｎる。
と略す）を塗布したのち、熱処理？行って溶剤の離散、
及び脱水反応ケ起こさせ、シリカ・フィルムによる酸化
膜１８４？形成させる。この状態で溝１６はシリカ拳フ
ィルムによる酸化膜１７で埋めらｎて１表面はほぼ平担
な面が得らｎる。
次いで、第１図（ｆ）に示すように、通常の気相成長法
、又はスパッタ・リングにより、酸化膜１９を成長させ
ることによジ、更に、上層に配線層等？形成する際の絶
縁？行うことができる。
、又はスパッタ・リングにより、酸化膜１９を成長させ
ることによジ、更に、上層に配線層等？形成する際の絶
縁？行うことができる。
以上、基本工程について述べ友が、こｒらのくり返し？
行なうことによって、多層に配線又は電極形成？行って
、かつ、断線がなく信頼性の高い半導体装置？得ること
ができる。
行なうことによって、多層に配線又は電極形成？行って
、かつ、断線がなく信頼性の高い半導体装置？得ること
ができる。
尚、本発明の実施例中にて、バターニング物質としては
フォトレジスト全周いたが、こｎは、他に感光性ポリイ
ミド、モリブデンなどでもよく。
フォトレジスト全周いたが、こｎは、他に感光性ポリイ
ミド、モリブデンなどでもよく。
こわらはそれぞれ、ヒドラジンとエチレンジアミンの混
合液、過酸化水素とアンモニアの混合液により、選択的
にエツチング除去ざｎる。
合液、過酸化水素とアンモニアの混合液により、選択的
にエツチング除去ざｎる。
又、グラズマ拳デポジションする絶縁膜は、酸化膜に限
らず窒化膜又は、酸化膜と窒化膜の混合物、リンガラス
膜等でもよいことは言うまでもない。
らず窒化膜又は、酸化膜と窒化膜の混合物、リンガラス
膜等でもよいことは言うまでもない。
第１図（ａ）〜（ｆ）は、本発明の詳細な説明するため
の工程断面図である。 尚、図において、１１・・・・・・Ｓｉ 基板、ｔ２・
・・・・・熱酸化膜、１３・・・・・・ポリシリコン、
１４・・・・・・フォトレジス）、１５．１６・・・・
・・プラズマ・デポジションした酸化膜、１７・・・・
・・ポリシリコンと酸化膜の間にできたー、１８・・・
・・・５ｉＱ２系被膜形成用塗布液により形成し之酸化
膜、１９・・・・・・気相成長酸峯１フ 年１侶
の工程断面図である。 尚、図において、１１・・・・・・Ｓｉ 基板、ｔ２・
・・・・・熱酸化膜、１３・・・・・・ポリシリコン、
１４・・・・・・フォトレジス）、１５．１６・・・・
・・プラズマ・デポジションした酸化膜、１７・・・・
・・ポリシリコンと酸化膜の間にできたー、１８・・・
・・・５ｉＱ２系被膜形成用塗布液により形成し之酸化
膜、１９・・・・・・気相成長酸峯１フ 年１侶
Claims (1)
- マスク材を用いて第１の物質をバターニングする工程と
、平担部に比べ該マスク材の側面には薄く被着するよう
に絶縁膜ｒデポジションする工程と、該マスク材の側面
に成長し几該絶縁膜？エツチング除去する工程と、該マ
スク材？除去する工′程と、二酸化シリコン系被膜形成
用塗布液？塗布し、熱処理して該第１の物質と、該絶縁
膜の上面及び側面に酸化膜被膜を形成する工程とを有す
ること？ｒ、特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1920983A JPS59144151A (ja) | 1983-02-08 | 1983-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1920983A JPS59144151A (ja) | 1983-02-08 | 1983-02-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59144151A true JPS59144151A (ja) | 1984-08-18 |
Family
ID=11992973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1920983A Pending JPS59144151A (ja) | 1983-02-08 | 1983-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144151A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6321850A (ja) * | 1986-07-15 | 1988-01-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5192714A (en) * | 1990-02-14 | 1993-03-09 | Kabushiki Kaisha Toshiba | Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are selectively deposited |
-
1983
- 1983-02-08 JP JP1920983A patent/JPS59144151A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6321850A (ja) * | 1986-07-15 | 1988-01-29 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5192714A (en) * | 1990-02-14 | 1993-03-09 | Kabushiki Kaisha Toshiba | Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are selectively deposited |
| US5304510A (en) * | 1990-02-14 | 1994-04-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are selectively deposited |
| US5470791A (en) * | 1990-02-14 | 1995-11-28 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US5654237A (en) * | 1990-02-14 | 1997-08-05 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0154573B1 (en) | Semiconductor planarization process and structures made thereby | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPH02230757A (ja) | 導電体形成方法 | |
| JPS59144151A (ja) | 半導体装置の製造方法 | |
| JPH04245662A (ja) | 半導体装置の製造方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JPS5871638A (ja) | エツチング方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS6111468B2 (ja) | ||
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS6011458B2 (ja) | 半導体装置の製造方法 | |
| JPS59926A (ja) | アルミニウム膜の選択エツチング法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPH07235591A (ja) | 半導体装置の製造方法 | |
| JPS59215746A (ja) | 半導体装置の製造方法 | |
| JPH03259527A (ja) | 半導体装置の製造方法 | |
| JPS5994842A (ja) | 半導体装置の製造方法 | |
| JPH0220141B2 (ja) | ||
| JPS6358373B2 (ja) | ||
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPS599937A (ja) | 半導体装置の製造方法 | |
| JPH0148652B2 (ja) | ||
| JPH05308068A (ja) | 半導体装置の製造方法 | |
| JPH0324779B2 (ja) |