JPH02230757A - 導電体形成方法 - Google Patents

導電体形成方法

Info

Publication number
JPH02230757A
JPH02230757A JP1322775A JP32277589A JPH02230757A JP H02230757 A JPH02230757 A JP H02230757A JP 1322775 A JP1322775 A JP 1322775A JP 32277589 A JP32277589 A JP 32277589A JP H02230757 A JPH02230757 A JP H02230757A
Authority
JP
Japan
Prior art keywords
insulating material
layers
layer
insulating
trough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1322775A
Other languages
English (en)
Other versions
JPH0682757B2 (ja
Inventor
John E Cronin
ジヨン・エドワード・クローニン
Carter W Kaanta
カーター・ウエリング・カンタ
Michael A Leach
マイケル・アルバート・リイーチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02230757A publication Critical patent/JPH02230757A/ja
Publication of JPH0682757B2 publication Critical patent/JPH0682757B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は、基板に埋め込んだ金属線と、これらの金属線
の基板を介する相互接続に関するもので、さらに詳しく
は、基板内に埋めこまれ、基板の反対側の面に延びる金
属接続部を有する金属導体を形成する方法に関する。な
おさらに詳しくは、本発明は、基板，または基板の一部
を形成する２層の絶縁材料間に金属線を形成し、同時に
基板材料の層を通過して延びる金属スタッドを形成し、
これにより、基板のいずれかの側から基板中に埋め込ん
だ金属接続線への電気的相互接続を提供する方法に関す
るものである。
Ｂ．従来の技術とその課題 技術の進歩と共に、ｖＬＳＩ回路の寸法が小さくなるに
つれて　絶縁性基板中に形成する金属導体をより小さい
ものにして、絶縁性基板の両面にきわめて小さい厳密に
管理された寸法の、精密な接続部を設けることが必要に
なる。また、技術の進歩によって、配線したり接続した
りする必要のある電気的デバイスを、トレンチの側壁に
形成することができる。これまでは、絶縁材料の間に金
属層を付着させてから、露出した金属を所望のパターン
にエッチングして、基板をいくつかの異なる層として形
成するのが従来の方法であった。エッチングされたパタ
ーンは、絶縁層を通って形成された金属充てんバイアに
より各レベルに接続される。これにより多くの例で良い
結果を得られるが、相対する面の精密な相互接続を必要
とする細い線に、きわめて厳密な許容誤差を得ることは
困難である。さらにこの技術は、側壁電気デバイスの応
用技術分野で容易に実施することはできない。
Ｃ．課題を解決するための手段 本発明によれば、２層の絶縁材料の間に導電性材料を形
成する方法が提供される。この方法は、第１、第２、第
３の絶縁材料の層を設ける諸段階からなり、絶縁材料の
第２層は、第１層及び第３層の間に介在する。第２層は
、第１層及び第３層とはエッチング速度が異なり、第１
層及び第３層の材料を除去せずに、第２層を選択的に除
去することができる。重ねた材料層の少な《とも１つの
縁部は露出している。その後、第２の材料の縁部を露出
部から選択的に除去して、絶縁材料の第１層及び第３の
層の間に、スロット即ちアンダーカットを設ける。その
後、前期スロット中と、絶縁材料の第１層及び第３層の
露出した縁部の周囲とに導電性の材料を付着させる。最
後に、残った絶縁材料の縁部の周囲の、スロットの外側
にある導電性の材料を除去して、絶縁材料の２つの層の
間に導線を設ける。
Ｄ．実施例 本発明に含まれる実施例の工程段階を示す図面を参照す
れば、本発明を最もよく理解できる。
第１ａ図に示すように、絶縁材料、好ましくは二酸化け
い素の層１０をベース層１２の上に取り付け、または付
着させる。付着は、化学蒸着（ＣＶＤ）によるのが好ま
しい。好ましい材料の１つは、Ｈｅをキャリアとした２
％シラン（ＳｉＨ＋）を使用して、圧力１　．　９　ｍ
　ｍ　Ｈ　ｇ　Ｎ温度３　０　０　’Ｃで、毎分０．７
５リットルのＮ２０を流し、上部電極をバイアスして、
平行板反応装置で行なう。
ベース層は、反応性スパッタリング等の、従来の方法で
コーティングしたＡＱ２０３等のエッチストップ１３を
有する、けい素基板であることが好ましい。
絶縁層１０の上に、フォトレジスト材料層１４を塗布す
る。従来のどのフォトレジスト材料を使用してもよく、
従来のレジスト処理技術により、フォトレジスト材料１
４を露光し、現像して、下にある基板１０を第１ｂ図に
示すようなパターンで出現させる。次に、残ったフォト
レジスト材料はエッチ・マスクとして機能し、この形状
をエッチングして、層１０の露出した二酸化けい素を除
去する。エッチングは、（ＣＨＦ３＋ＣＯ。）中または
Ｃ　Ｆ４）中、圧力０．１ｍｍＨｇまたはそれ以下での
、反応性イオン・エッチングによるのが好ましい。エッ
チングは、露出した材料をエッチ・ストップ１３まです
べて除去するまで続く。この後、残ったフォトレジスト
材料を除去すると、第１ｃ図に示すような、直角に延び
た溝１８を有するトラフ（ｔｒｏｕｇｈ）またはトレン
チ１６が、けい素中にエッチングされた形状となる。
この時点で、第２絶縁材料２０の第２層を、第１絶縁層
１０及び、下のエッチ・ストップ１３の露出部分の上で
ブランケット付着させ、好ましくは平坦化させる。第２
絶縁材料は、第１絶縁材料と実質的に反応しないかまた
は反応性がはるかに少ないエッチ媒体と反応．するよう
に、第１絶縁材料とは組成または構造が異なり、または
他のいずれかの点で異なっていることが重要である。換
言すれば、ある媒体中での材料２０のエッチ速度は、材
料１０のそれとは異なる必要がある。好ましい実施例で
は、この第２絶縁材料２０は窒化けい素（Ｓ　ｉ３Ｈ＋
）である。方法としては、プラズマ強化化学蒸着（ＰＥ
ＣＶＤ）が好ましい。好ましくは、このＰＥＣＶＤは１
　７　５　Ｎ　ｃ　ｍ３のシラン（ＳｉＨ＋）と、３２
５Ｎｃｍ３のアンモニア（ＮＨａ）Ｉｌｔｌ＋で、圧力
２トル、温度３７５゜Ｃ１電力１７５Ｗで行なう。次に
、絶縁材料２０上にフォトレジスト材料２２を塗布し、
露光、現像して、第１ｄ図に示すように、層２０中に下
層の絶縁材料を露出させる。この実施例では、第１ｅ図
に示すように、エッチ・マスクとして機能する左側２４
に残ったフォトレジスト材料は、絶縁材料１０の縁部と
一致し、右側に残ったフォトレジスト材料の縁部は、右
側の絶縁材料１０の縁部と幾分ずれており、トラフ１６
が段２６を形成することに注目されたい。
この時点で、窒化けい素を、好ましくは低圧、たとえば
０．０３トルで、（ＣＨＦ３＋ＣＯ２）中で、反応性イ
オン・エッチングにより、異方性エッチングを行なう。
これにより、窒化けい素は選択的に異方性エッチングが
行なわれるが、本質的に絶縁層１０の二酸化けい素とは
反応しない。結果として得られた構造を第１ｅ図に示す
。
この時点で、残ったフォトレジスト材料２２を除去し、
第２層の絶縁材料とはエッチ速度が異なるべきであり、
好ましくは第１層の絶縁材料とエッチ速度が等しい第３
絶縁材料２８、即ちＳｉ０２を、絶縁層１０及び２０上
に均一に付着させ、トラフ１６を完全に満たす。この時
点で、絶縁層１０の中の溝１８は、絶縁層２０の窒化け
い素で満たされていることに注目されたい。
第３絶縁層２８の上面にフォトレジスト層３０を塗布し
、露光、現像して、第１ｆ図に示すように、下の絶縁層
２８中の二酸化けい素を露出させる。残ったフォトレジ
スト材料の右側は、絶縁層１０の右側に一致するととも
に絶縁層２０の右側の上に張り出し、露出したフォトレ
ジストの左側は、絶縁層１０と第２絶縁層２０の左側に
一致することに注目されたい。これは第１ｆ図に示す。
次に、絶縁層２８の露出した二酸化けい素を、好ましく
は前述の、（ＣＨＦ３＋Ｏ。）中で、圧力２００ミリト
ルまたはそれ以下で反応性イオン・エッチングを行ない
、第１ｇ図に示す構造体を得る。この構造体では、層２
８中に、中央トラフ１６に対して直角に延びる溝３２が
形成される。次に、残ったフォトレジスト材料を除去す
る。
フォトレジスト材料３０の除去に続いて、窒化けい素は
エッチングするが、Ｓ，０。はエッチングしない任意の
従来技術を用いて、窒化けい素絶縁層２０の等方性エッ
チングを行なう。好ましい技術は、高温のりん酸（Ｈ３
ＰＯ４）を使用することである。これにより、第１ｈ図
に示すように、窒化けい素層がアンダーカットされ、長
さ方向に延びるスロット３３を形成する。このスロット
３３は、この構造体の窒化けい素が露出した左側だけに
形成され、二酸化けい素が絶縁層２０中の窒化けい素の
縁部に被覆している層２８の右側には形成されないこと
に注目されたい。
この時点で、第１１図に示すように、金属の層３４をコ
ンフォーマブルに付着させる。この金属は、従来のＣＶ
Ｄ技術によりブランケット付着されるタングステンであ
ることが好ましい。タングステンをブランケット付着さ
せる好ましい方法は、まず、圧力約１　５　０　ミＩＪ
　｝ル、温度約４５０゜Ｃで、Ｗ　Ｆ　６　Ｈ　２ガス
及びＳｉＨ４ガスを用いた化学蒸着法で、けい化タング
ステン（ＷＳｉ２）のシード層を約５００オングストロ
ームの厚さに付着させることである。シード層を付着さ
せた後、約１５０ミリトル、４５０℃で、ＷＦ　６Ｈ２
ガス及びＳｉＨ＋ガスを用いたＣＶＤ法で、金属タング
ステンを付着させる。これらの付着は、コールドウォー
ル反応装置で行なうことができ、タングステン付着のた
めのこのような技術は本技術分野では周知である。
最後に、希薄な過酸化物を用いた湿式化学エッチングに
より、ＷＳ１２のシード層の上で停止するエッチングを
行なう。シード層は、硝酸とぶつ化アンモニウムの２０
：１の溶液でエッチングを行なう。このエッチ液は、タ
ングステンまたは酸化物はエッチングしない。このエッ
チングの組合せによって、絶縁層１０及び２８のスタッ
クの露出した縁部の上の夕冫グステン及びＷＳ　ｉ２が
除去されて、スロット３３及び溝１８、３２中に付着し
たタングステン及びＷＳｉ２だけが残ったときにエッチ
ングを終える。この最終の構造体を第１ｊ図に示すが、
結果として得られる構造体は、絶縁層２８中の開口部を
介して電気的接続部を形成する上方に伸びるスタッド３
８と、絶縁層１０中の開口部を介して電気的接続部を形
成する下方に延びるスタッド４０を有する絶縁層１０と
２８の間に配した電線３６である。
この時点で基本的な配線計画が画定され、こうして形成
された構造体は、各種のデバイスで、各種の配線に利用
することができる。たとえば、この技術は特に、側壁形
成デバイスの接続のために実行可能でうまく設計された
技術であるため、側壁形成半導体デバイスを望む場合に
は特に有用である。
さらに、前記のきわめて特定の方法には、多くの変更態
様が可能であることを理解されたい。たとえば、開口部
の両側に配線したい場合には、開口部の右側を左側と同
様に形成してその側にも配線することができる。
さらに、第１ｈ図に示すような、均一のアンダーカット
を形成するために、高温のりん酸による窒化けい素層の
等方性エッチングを制御する問題があるか、またはあり
得ることが、予測されるか、確実である場合は、方法を
次のように、わずかに変更することができる。
第１ｄ図に示す窒化けい素２０の上にフォトレジストを
塗布する段階で、第２ａ図に示すように、フォトレジス
トを約１ミクロンの幅、または最終の導電線の幅の帯状
またはすし状に塗布する。これにより、（　Ｃ　Ｈ　Ｆ
３＋　Ｃ　０２）中で異方性エッチングを行なうと、フ
ォトレジスト２２の左に露出した窒化けい素も、トラフ
中の窒化けい素と同様に除去されて、第２ｂ図に示すよ
うに、フォトレジスト２２の下に、幅約１ミクロンの窒
化けい素の帯２０が残る。次の段階で、フォトレジスト
２２を除去し、前記のように、二酸化けい素２８を付着
させ、第２ｃ図に示すように、フォトレジスト３０を塗
布してパターン付けし、ＳｉＯ２２８をエッチングして
、第２ｄ図に示すような構造体を形成させる。第２０図
ないし第２ｅ図に示すように、二酸化けい素層２８も窒
化けい素層２０の左側を満たし、これにより、窒化けい
素２０が高温のりん酸により等方性にエッチングされて
、第２ｅ図に示す構造体が形成されると、窒化けい素が
すべてエッチングされて、窒化けい素に隣接して二酸化
けい素が露出した時に、エッチングは自動的に停止する
。次に、前記の実施例と同じ方法で第１１図及び第１ｊ
図に示すように金属を付着させ、エッチングを行なうこ
とができる。
Ｅ．発明の効果 本発明により、きわめて厳密な許容誤差で２履の絶縁材
料の間に導電性材料を形成する方法が達成された。
【図面の簡単な説明】
第１ａ図ないし第１ｊ図は、本発明の好ましい実施例の
工程段階を概略的に順次説明する説明図である。 第２ａ図ないし第２ｅ図は、本発明の工程段階の一部の
、第１ａ図ないし第１ｈ図の工程段階から少し変更した
態様を説明する説明図である。 １０・・・・絶縁層、１２・・・・基板、１３・・・・
エッチ・ストップ、１４・・・・フォトレジスト、１６
・・・・トレンチ、トラフ、２０・・・・第２絶縁材料
層、２２・・・・フォトレジスト材料、２６・・・・段
、２８・・・・第３絶縁材料層、３３・・・・スロット
、３４・・・・金属の層、３６・・・・電線、３８、４
０・・・・スタッド。

Claims (4)

    【特許請求の範囲】
  1. （１）２層の絶縁材料の間に導電性材料を設ける方法で
    あって、 第１、第２及び第３の絶縁材料の層を形成し、前記第１
    及び第３の層を、前記第１及び第３の層とエッチング速
    度が異なる前記第２の層で分離する段階と、前記第１、
    第２及び第３の絶縁材料の層を少なくとも１つの縁部を
    露出させる段階と、前記第２の絶縁材料の露出した縁部
    を選択的に除去して、前記第１及び第３の絶縁材料の層
    の間にスロットを設ける段階と、前記スロットの中と前
    記第１及び第３の絶縁材料の層の露出した縁部の周囲と
    に導電性材料を付着させる段階と、前記の露出した縁部
    の上の前記スロットの外側にある導電性材料を除去する
    段階とを含む導電体形成方法。
  2. （２）２層の絶縁材料の間に導電性材料を形成する方法
    であって、 第１の絶縁材料の層を設ける段階と、前記第１の絶縁材
    料中に長さ方向に延びるトラフを有するパターンを形成
    する段階と、第１の絶縁材料の上と前記トラフ中とに、
    前記第１の絶縁材料とエッチング速度の異なる第２の絶
    縁材料を設ける段階と、前記トラフ中の前記第２の絶縁
    材料を選択的に除去する段階と、前記第２の絶縁材料の
    上と前記第１及び第２の絶縁材料中に形成したトラフ中
    とに、前記第２の絶縁材料とエッチング速度の異なる第
    ３の絶縁材料の層を設ける段階と、前記トラフから前記
    第３の絶縁材料を選択的に除去して、前記トラフの少な
    くとも１つの側で前記３つの絶縁材料の層の縁部を露出
    させる段階と、前記第２の絶縁材料の縁部を選択的に除
    去して、前記第１及び第３の絶縁材料の層の間にスロッ
    トを形成する段階と、前記スロットの中と前記絶縁材料
    の露出した縁部の上とに導電性材料を付着させる段階と
    、前記露出した縁部から前記導電性材料を選択的に除去
    して、２つの絶縁材料の層の間に導線を形成する段階と
    を含む導電体形成方法。
  3. （３）導電性材料を２つの絶縁材料層の間に配した構造
    体であって、 第１、第２及び第３の絶縁材料の層を形成し、前記第１
    及び第３の層を、前記第１及び第３の層とエッチング速
    度が異なる前記第２の層で分離する段階と、前記第１、
    第２及び第３の絶縁材料の層の少なくとも１つの縁部を
    露出させる段階と、前記第２の絶縁材料の露出した縁部
    を選択的に除去して、前記第１及び第３の絶縁材料の層
    の間にスロットを設ける段階と、前記のスロットの中と
    前記第１及び第３の絶縁材料の層の露出した縁部の周囲
    とに導電性材料を付着させる段階と、前記の露出した縁
    部の上の前記スロットの外側にある導電性材料を除去す
    る段階とを含む方法で形成された配線構造体。
  4. （４）導電性材料を２層の絶縁材料の間に配した構造体
    であって、第１の絶縁材料の層を設ける段階と、前記第
    １の絶縁材料中に長さ方向に延びるトラフを有するパタ
    ーンを形成する段階と、第１の絶縁材料の上と前記トラ
    フの中とに、前記第１の絶縁材料とエッチング速度の異
    なる第２の絶縁材料を設ける段階と、前記トラフ中の前
    記第２の絶縁材料を選択的に除去する段階と前記第２の
    絶縁材料の上と前記第１及び第２の絶縁材料中に形成し
    たトラフ中とに、前記第２の絶縁材料とエッチング速度
    の異なる第３の絶縁材料の層を設ける段階と、前記トラ
    フから前記第３の絶縁材料を選択的に除去して、前記ト
    ラフの少なくとも１つの側で前記３つの絶縁材料の層の
    縁部を露出させる段階と、前記第２の絶縁材料の縁部を
    選択的に除去して、前記第１及び第３の絶縁材料の層の
    間にスロットを形成する段階と、前記スロットの中と前
    記絶縁材料の露出した縁部の上とに導電性材料を付着さ
    せる段階と、前記露出した縁部から前記導電性材料を選
    択的に除去して、２つの絶縁材料の層の間に導線を形成
    する段階とを含む方法で形成された配線構造体。
JP1322775A 1988-12-14 1989-12-14 導電体形成方法 Expired - Lifetime JPH0682757B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/285,186 US4985990A (en) 1988-12-14 1988-12-14 Method of forming conductors within an insulating substrate
US285186 2002-10-31

Publications (2)

Publication Number Publication Date
JPH02230757A true JPH02230757A (ja) 1990-09-13
JPH0682757B2 JPH0682757B2 (ja) 1994-10-19

Family

ID=23093134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1322775A Expired - Lifetime JPH0682757B2 (ja) 1988-12-14 1989-12-14 導電体形成方法

Country Status (4)

Country Link
US (1) US4985990A (ja)
EP (1) EP0373344B1 (ja)
JP (1) JPH0682757B2 (ja)
DE (1) DE68917695T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282071A (en) * 1992-07-13 1994-01-25 Motorola, Inc. Contact areas on an optical waveguide and method of making
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
DE59409539D1 (de) * 1993-07-07 2000-11-02 Heinze Dyconex Patente Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
US5733175A (en) 1994-04-25 1998-03-31 Leach; Michael A. Polishing a workpiece using equal velocity at all points overlapping a polisher
US5607341A (en) 1994-08-08 1997-03-04 Leach; Michael A. Method and structure for polishing a wafer during manufacture of integrated circuits
US5814238A (en) * 1995-10-12 1998-09-29 Sandia Corporation Method for dry etching of transition metals
US5818110A (en) * 1996-11-22 1998-10-06 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US6576848B1 (en) 1996-11-22 2003-06-10 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
US6150282A (en) * 1997-11-13 2000-11-21 International Business Machines Corporation Selective removal of etching residues
US6033996A (en) * 1997-11-13 2000-03-07 International Business Machines Corporation Process for removing etching residues, etching mask and silicon nitride and/or silicon dioxide
US6117796A (en) * 1998-08-13 2000-09-12 International Business Machines Corporation Removal of silicon oxide
US6200891B1 (en) 1998-08-13 2001-03-13 International Business Machines Corporation Removal of dielectric oxides
US7758350B2 (en) * 2007-04-26 2010-07-20 Teka Interconnection Systems Electrical connector with solder retention means for assembly

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3151278A (en) * 1960-08-22 1964-09-29 Amphenol Borg Electronics Corp Electronic circuit module with weldable terminals
US3372474A (en) * 1963-11-08 1968-03-12 Sanders Associates Inc System for weldable circuits
US3629939A (en) * 1969-02-10 1971-12-28 Sanders Associates Inc Multilayer core memory process
FR2204940B1 (ja) * 1972-10-27 1976-01-30 Thomson Csf Fr
US4415403A (en) * 1978-11-20 1983-11-15 Dynamics Research Corporation Method of fabricating an electrostatic print head
JPS5595340A (en) * 1979-01-10 1980-07-19 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device
US4213807A (en) * 1979-04-20 1980-07-22 Rca Corporation Method of fabricating semiconductor devices
US4334348A (en) * 1980-07-21 1982-06-15 Data General Corporation Retro-etch process for forming gate electrodes of MOS integrated circuits
US4520561A (en) * 1983-12-16 1985-06-04 Rca Corporation Method of fabricating an electronic circuit including an aperture through the substrate thereof
JPH07118474B2 (ja) * 1984-12-17 1995-12-18 ソニー株式会社 エツチングガス及びこれを用いたエツチング方法
US4642665A (en) * 1984-12-19 1987-02-10 Eaton Corporation Vertically layered MOMOM tunnel device
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers

Also Published As

Publication number Publication date
DE68917695T2 (de) 1995-03-30
EP0373344A3 (en) 1991-04-24
JPH0682757B2 (ja) 1994-10-19
DE68917695D1 (de) 1994-09-29
EP0373344B1 (en) 1994-08-24
EP0373344A2 (en) 1990-06-20
US4985990A (en) 1991-01-22

Similar Documents

Publication Publication Date Title
JPH0210838A (ja) 電子装置の製造方法
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
JPH02230757A (ja) 導電体形成方法
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
USRE38363E1 (en) Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
JPS63313837A (ja) 埋込み多重レベル間相互接続体装置
JPH029122A (ja) ポリシリコンを含む層状体のエッチング方法
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
US5136124A (en) Method of forming conductors within an insulating substrate
JPH11162982A (ja) 半導体装置の製造方法
JPS6390838A (ja) 電気的相互接続部の製造方法
JPH08293487A (ja) エッチング方法
JPH0422021B2 (ja)
JPS61256626A (ja) 絶縁膜表面での薄膜選択成長方法
JP2985204B2 (ja) 半導体装置の製造方法
JPH0380533A (ja) 半導体装置の製造方法
JPS5931215B2 (ja) 絶縁層の形成方法
JPS61256727A (ja) ドライエツチング方法
JPS59144151A (ja) 半導体装置の製造方法
JP3252582B2 (ja) 半導体装置の製造方法
JPS6321854A (ja) 半導体装置の製造方法
JPH08316171A (ja) コンタクト孔の形成方法
JPH04352455A (ja) 半導体素子の製造方法
JPH0472728A (ja) エッチング方法
JPS6155776B2 (ja)