JPH029122A - ポリシリコンを含む層状体のエッチング方法 - Google Patents

ポリシリコンを含む層状体のエッチング方法

Info

Publication number
JPH029122A
JPH029122A JP1061093A JP6109389A JPH029122A JP H029122 A JPH029122 A JP H029122A JP 1061093 A JP1061093 A JP 1061093A JP 6109389 A JP6109389 A JP 6109389A JP H029122 A JPH029122 A JP H029122A
Authority
JP
Japan
Prior art keywords
gas
layer
chlorine
plasma
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1061093A
Other languages
English (en)
Inventor
Stanley Shwartzman
スタンレイ・シュワーズマン
Michael F Leahy
マイケル・フランシス・リアヒイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPH029122A publication Critical patent/JPH029122A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はポリシリコン、即ち多結晶シリコンを備えた層
状体のプラズマエツチング方法に関し、特に、ポリシリ
コンから成るストリンガを残すことなく、シリコンアイ
ランド上のポリシリコンを備えた層状体にプラズマエツ
チングを施す方法に関する。
［従来の技術］ ＳＯＩ　（シリコンΦオン・インシュレータ）集積回路
は、例えばサファイアのような絶縁材料から成る基板上
に単結晶シリコンから成る複数のアイランドを備えてい
る。そして、例えば絶縁ゲート電界効果トランジスタ（
ＩＧＦＥＴ）のような半導体デバイスがシリコンアイラ
ンドの中に形成される。この種のＩＧＦＥＴはシリコン
アイランドを被覆する酸化ケイ素から成る薄い層と、ア
イランドを横切りかつ酸化物層を覆って伸長する導電性
材料から成るゲートラインを備えている。ゲートライン
は一般に導電性多結晶シリコンで作られ、また導電性を
高めるために、多くの場合金属シリサイドから成る層で
１１ｔｓされる。この２層式構造はポリサイド（ｐｏｌ
ｙｃｌｄｅ　）と呼ばれている。
Ｓｏｌ集積回路を作るには、先ず、絶縁基板上にシリコ
ンアイランドを形成する。次に、酸化雰囲気中でアイラ
ンドを加熱してアイランドの全表面に亘って酸化ケイ素
から成る薄い層を形成する。
次いで、アイランドの全表面と基板の露出表面とに互っ
てポリシリコンから成る層を被着する。シリサイドを使
用する場合には、例えば金属とシリコンとを共にスパッ
タリングするか、又は金属だけをスパッタリングし加熱
してポリシリコンの表面部分をシリサイドに改質するこ
とによって、ポリシリコン層上にシリサイドを被着形成
する。次に、シリサイド層の有無に拘らず、ポリシリコ
ン層をパターニングしてアイランドを差し渡って伸長す
るゲートラインを形成する。このプロセスはフォトレジ
ストから成る層をポリシリコン層上に形成することによ
って行われる。この際、このフォトレジスト層は、通常
のフォトリソグラフィー技術を使用してパターニングさ
れて、ゲートラインを構成すべきポリシリコン層の部分
のみを被覆している。次いで、ポリシリコン層の露出領
域を除去してゲートラインを残す。一般にポリシリコン
層の露出領域は、例えばプラズマエツチングのような異
方性エツチングを通常使用することによってエツチング
除去される。
［発明が解決しようとする課題］ このポリシリコン層に関するエツチング技術には、エツ
チングを行った後、シリコンアイランドの側壁部に沿っ
て、ストリンガとして知られるポリシリコンから成る幅
の狭いストリップ体が残存するという問題がある。シリ
コンアイランドを差し渡って２つ以上のゲートラインが
形成される場合、ストリンガはこういったゲートライン
を電気的に連結して相互に短絡させることがある。この
ようなストリンガを完全に除去するにはオーバーエツチ
ングを長く行わなければならない。しかしながら、長時
間に亘ってオーバーエツチングを行うと露出した酸化ケ
イ素をも除去することとなるので好ましくなく、このた
めこういった長いオーバーエツチングを行うことはでき
ない。従って、ポリシリコン層を全て除去するプラズマ
エツチング技術を使用して、アイランド表面上の酸化ケ
イ素層を除去することなく、しかもこのエツチング技術
で形成されるゲートラインの側壁部をアンダーカットす
ることなく、ストリンガを全く残さないようにすること
が望ましい。
［課題を解決するための手段］ 本発明では、基板上のシリコンアイランドを被覆して拡
がる多結晶シリコンを含む層状体のプラズマエツチング
方法を提供し、この方法では先ず、前記層状体の一部を
マスキング層で被覆する。次に、前記層状体の露出部分
を窒素と塩素とクロロホルムとから成る混合ガスに晒す
と同時に、このガスに電流を通してプラズマを生成する
ことにより、前記層状体の前記露出部分をエツチング除
去すると共に、前記層状体の残りの部分の露出側壁部を
重合体（ポリマー）から成る薄い層で被覆する。次いで
、得られたデバイスを不活性ガスと塩素と酸素及び炭素
を含むガスとから成る混合ガスに晒すと同時に、このガ
スに電流を通してプラズマを生成することにより、前記
アイランドの側壁部に残存し得る前記層状体のストリン
ガをエツチング除去する。
［好適実施例の説明］ 先ず第１図を参照して、本発明の方法についてデバイス
から説明する。デバイス１０は例えばサファイアのよう
な電気的絶縁材料から成る基板１２を備えており、この
基板１２の表面１４上には単結晶シリコンから成る複数
のアイランド１６が設けられている。このアイランド１
６は厚さが０゜３μｍ乃至０．６μｍの範囲にある。Ｓ
ｏｌ半導体技術の分野で周知のように、シリコンアイラ
ンド１６は基板表面１４上に単結晶シリコンの層をエピ
タキシャル成長させ、通常のフォトリソグラフィー技術
及びエツチングを使用してこのシリコン層をバターニン
グすることによって形成したものである。また酸化ケイ
素から成る薄い層１８がアイランド１６の表面を被覆し
ている。この被覆処理はデバイス１０を酸化雰囲気中で
加熱して酸化ケイ素層１８を成長させることによって行
うことができる。多結晶シリコン、即ちポリシリコンか
ら成り、約０．３μｍの厚さを有する比較的厚い層２０
が、酸化ケイ素層１８と基板表面１４の露出領域とを覆
って被着している。ポリシリコン層２０は一般に化学的
気相成長技術によって被着される。この化学的気相成長
技術では、デバイス１０をシラン雰囲気中に晒し、この
シランを所定温度まで加熱してデバイス上に多結晶シリ
コンを被着形成する。シラン中に適切なドーパントガス
を混入してポリシリコンを被着形成するか、又はポリシ
リコンを被着した後に、例えばポリシリコンにリンをド
ープするＰＯＣｌ３のようなドーパントにこのポリシリ
コンを晒すことによって、ポリシリコン層２０にドープ
することができる。また金属シリサイドから成る層２２
でポリシリコン層２０を被覆することができる。この被
覆は金属とシリコンとをポリシリコン層２０上に共にス
パッタリングするか、又は金属のみをポリシリコン層２
０上にスパッタリングした後デバイス１０を加熱してポ
リシリコン層２０の表面部分をシリサイド層２２に改質
することによって行うことができる。これによって２層
構造のポリサイド２３が得られる。
第２図に示すように、フォトレジストから成る層２４を
ポリサイド層２３上に形成する。この層２４は通常のフ
ォトリソグラフィー技術を使用することにより、ゲート
ラインを構成すべきポリサイド層２３の領域を被覆する
マスク領域を形成する。そして本発明に従って、シリサ
イド層２２の露出領域とその下のポリシリコン層２０と
に２段階のプラズマエツチングを施す。この２段階処理
は通常のプラズマエツチング装置内で行う。この際、装
置はチャンバ内の圧力を制御すると共にチャンバを通し
て所望のエツチングガスの流れをもたらす手段を備え、
デバイス１０はチャンバの中に２つの電極の間に配置さ
れる。
エツチング処理の第１段階では、チャンバの中に約１２
５ミリトル（ｍｔｏｒｒ　）の圧力で窒素（Ｎ２）と塩
素（ｃ１２）とクロロホルム（ｃＨＣ１３）とよりなる
混合ガスが流される。また２つの電極は電流源の出力端
子間に接続されて約５００Ｗ（ワット）の給電を受ける
。前述のガスは全体の体積比が窒素１部、塩素２部、ク
ロロホルム１部の割合であることが適切である。またこ
れらのガスは全体の流量が窒素１０　ＳｃＣｍ５塩素２
０ｓｃｃｍ、クロロホルム１０ｓｅｃ＋ｅであることが
好ましい。この混合ガスの各成分はそれぞれ特定の機能
を果たす。即ち、塩素は主エッチャントであり、シリサ
イドの露出領域とその下のポリシリコンとをエツチング
除去するように作用する。クロロホルムは重合体を生成
し、この重合体はフォトレジストのマスク層２４で選択
的に覆われたポリサイドのストツリブ状側壁部を被覆す
る。また同時に、クロロホルムはエツチングを助長する
塩素を生成する。窒素は希釈剤として作用する。この窒
素を除去したり又はヘリウムで置換した場合、良いエツ
チング結果は得られなかった。
前記エッチャントにより異方性エツチングが行われ、こ
のため真直ぐ下方にエツチングが進むので、フォトレジ
ストのマスク層２４の下にポリサイド２３よりなるゲー
トライン２５（第３図参照）が形成され、それは垂直な
側壁部を有する。しかしながら、シリサイド層２２の有
無に拘らず、ポリシリコン層２０の厚さはアイランド１
６の上面及び基板表面１４を被覆する部分に比して、シ
リコンアイランド１６の側壁部に沿った基板表面に対し
て垂直な方向における部分の方が厚くなっている。従っ
て、ポリサイド層２３を下方の酸化ケイ素層１８及び基
板表面１４に至るまでエツチングした場合、ポリシリコ
ンから成るストリンガ２６がシリコンアイランド１６の
側壁部に沿って残存する。本発明の次の段階にて、ポリ
サイド２３より成るゲートライン２５にアンダーカット
を生じることなく、また酸化ケイ素層１８の如何なる露
出領域をも除去することなく、ストリンガ２６を除去す
る。
プラズマエツチング用チャンバの中にデバイス１０を配
置し、このチャンバにヘリウムと塩素と二酸化炭素とか
ら成る混合ガスを約１００ミリトル（ａｔｏｒｒ　）の
圧力で通すことによって、ストリンガ２６が除去される
。この混合ガスは全体の体積比がヘリウム１．５部、塩
素４部、二酸化炭素１部の割合である。また、このガス
の流量はヘリウムが１５　ｓｃｃｍ、塩素が４０５ｃｃ
ａ、二酸化炭素が１０１０５ｅであることが好ましい。
必要ならば、ヘリウムは例えばアルゴンのような別の不
活性ガスで置換することができる。電極は電流源から約
２２５Ｗの給電を受けて、チャンバ内にプラズマを生成
する。
使用されるガスは、前記第１の段階の場合のように、そ
れぞれ特定の機能を果たす。塩素は、第１の段階と同様
に、主エッチャントであってストリンガ２６のポリシリ
コンをエツチング除去する。
しかしながら、ゲートライン２５の側壁部は、第１の段
階の際に形成された重合体の被覆材によって塩素から保
護されるので、アンダーカットされることはない。二酸
化炭素は酸素を供給し、この酸素によってアイランド１
６上の酸化ケイ素層１８が維持される。二酸化炭素はま
た炭素を供給し、この炭素によってゲートライン２４の
側壁部上の重合体が維持される。また、ヘリウムは直流
バイアスを増加させ、プラズマ効率を高める。従って、
第５図に示すように、本発明によるエツチング処理の第
２の段階にて、如何なるストリンガ２６も除去されるの
で、ゲートライン２５が電気的に相互に連結されること
はない。このエツチング処理はゲートライン２５をアン
ダーカットすることなく、しかもシリコンアイランド１
６の表面上の酸化ケイ素層１８を除去することなく行わ
れる。
［発明の効果］ 従って、本発明によれば、シリサイド層で被覆してもよ
いポリシリコン層に、プラズマエツチングを使用して異
方性エツチングを施すことにより、長さの短いゲート用
に１．５μｍからサブミクロンに至る幅の狭いゲートラ
インを形成するエツチング方法が提供される。本方法は
ポリシリコンをエツチングすると同時に、ゲートライン
をアンダーカットすることなく、シかもシリコンアイラ
ンドの表面上の酸化ケイ素層を除去することなく、ゲー
トラインの間に形成され得るストリンガを除去するもの
である。
【図面の簡単な説明】
第１図は本発明の方法を適用するＳｏｌ集積回路の初期
構造を例示する断面図、第２図は本発明の方法における
第１の処理段階を例示する断面図、第３図は第１のエツ
チング段階後に得られるデバイスを例示する斜視図、第
４図は第３図の線４−４に沿った断面図、第５図は本発
明の第２のエツチング段階後に得られるデバイスを例示
する斜視図である。 １０；デバイス、１２；基板、１４；基板表面、１６；
アイランド、１８；酸化ケイ素層、２０；ポリシリコン
層、２３；ポリサイド層、２４；フォトレジストのマス
ク層、２５；ゲートライン、２６；ストリンガ。 ３１図 ７１２図 ＪＪ図

Claims (1)

  1. 【特許請求の範囲】 １、多結晶シリコンを含み、且つ基板上のシリコンアイ
    ランドを被覆している層状体をプラズマエッチングする
    方法において、 （ａ）前記層状体の一部をマスク層で被覆 する段階と、 （ｂ）前記層状体の露出部分を窒素と塩素 とクロロホルムとから成る混合ガスに晒すと同時に、こ
    の混合ガスに電流を通してプラズマを生成することによ
    り、前記層状体の前記露出部分をエッチング除去すると
    共に、前記層状体の残りの部分の露出側壁部を重合体の
    薄層で被覆する段階と、（ｃ）次に、前記多結晶シリコ
    ンを含む前 記層状体を不活性ガスと塩素と酸素及び炭素を含むガス
    とから成る混合ガスに晒すと同時に、この混合ガスに電
    流を通してプラズマを生成することにより、前記アイラ
    ンドの側壁部に残存する前記層状体のストリンガをエッ
    チング除去する段階と、を有することを特徴とするプラ
    ズマエッチング方法。 ２、前記段階（ｂ）における前記ガスの体積比が窒素１
    部、塩素２部、クロロホルム１部の割合である請求項１
    記載の方法。 ３、前記段階（ｃ）における前記ガスの体積比が前記不
    活性ガス１．５部、塩素４部、酸素及び炭素を含む前記
    ガス１部の割合である請求項２記載の方法。 ４、前記不活性ガスがヘリウムであり、酸素及び炭素を
    含む前記ガスが二酸化炭素である請求項３記載の方法。 ５、前記段階（ｂ）における前記ガスの流量は窒素が１
    ０ｓｃｃｍ塩素が２０ｓｃｃｍ、クロロホルム１０がｓ
    ｃｃｍであり、かつ前記段階（ｃ）における前記ガスの
    流量はヘリウムが１．５ｓｃｃｍ、塩素が４０ｓｃｃｍ
    、二酸化炭素が１０ｓｃｃｍである請求項４記載の方法
    。 ６、前記段階（ｂ）において前記ガスの圧力を１２５ミ
    リトル（ｍｔｏｒｒ）とし、かつ５００ワットの電力で
    前記ガスに電流を通すことにより前記プラズマを生成す
    る請求項５記載の方法。 ７、前記段階（ｃ）において前記ガスの圧力を１００ミ
    リトル（ｍｔｏｒｒ）とし、かつ２２５ワットの電力で
    前記ガスに電流を通すことにより前記プラズマを生成す
    る請求項６記載の方法。 ８、絶縁基板上に設けられていると共に酸化ケイ素から
    成る薄い層で被覆された単結晶シリコンから成るアイラ
    ンド上に多結晶シリコンから成る半導体デバイス用ゲー
    トラインを形成する方法において、 （ａ）前記酸化ケイ素層とそれに隣接した 前記基板の表面領域とに亘って多結晶シリコン層を形成
    する段階と、 （ｂ）前記ゲートラインを構成すべき前記 多結晶シリコン層の領域にマスク層を形成する段階と、 （ｃ）窒素と塩素とクロロホルムとから成 る混合ガスに電流を通してプラズマを生成した状態で前
    記多結晶シリコン層を前記ガスに晒すことにより、前記
    多結晶シリコン層の露出領域を前記酸化ケイ素層と前記
    基板の表面とに至るまでエッチング除去すると同時に、
    前記マスク層の下の前記ゲートラインの側壁部に重合体
    から成る被覆を形成する、前記多結晶シリコン層に対す
    る第１のエッチング処理段階と、 （ｄ）上記の処理を受けたデバイスを、不 活性ガスと塩素と酸素及び炭素を含むガスとから成る混
    合ガスに電流を通してプラズマを生成した状態で前記混
    合ガスに晒すことにより、前記ゲートライン間で前記ア
    イランドの側壁部に沿って延在する前記多結晶シリコン
    から成るストリンガをエッチング除去する、前記デバイ
    スに対する第２のエッチング処理段階と、を有すること
    を特徴とする半導体デバイス用ゲートラインの形成方法
    。 ９、前記段階（ｃ）における前記ガスの体積比が窒素１
    部、塩素２部、クロロホルム１部の割合である請求項８
    記載の方法。 １０、前記段階（ｄ）における前記ガスの体積比が前記
    不活性ガス１．５部、塩素４部、酸素及び炭素を含む前
    記ガス１部の割合である請求項９記載の方法。 １１、前記不活性ガスがヘリウムであり、酸素及び炭素
    を含む前記ガスが二酸化炭素である請求項１０記載の方
    法。 １２、前記段階（ｃ）における前記ガスの流量は窒素が
    １０ｓｃｃｍ、塩素が２０ｓｃｃｍ、クロロホルムが１
    ０ｓｃｃｍであり、また前記段階（ｄ）における前記ガ
    スの流量はヘリウムが１．５ｓｃｃｍ、塩素が４０ｓｃ
    ｃｍ、二酸化炭素が１０ｓｃｃｍである請求項１１記載
    の方法。 １３、前記段階（ｃ）において前記ガスの圧力を１２５
    ミリトル（ｍｔｏｒｒ）とし、かつ５００ワットの電力
    で前記ガスに電流を通すことによりプラズマが生成され
    る請求項１２記載の方法。 １４、前記段階（ｄ）において前記ガスの圧力を１００
    ミリトル（ｍｔｏｒｒ）とし、かつ２２５ワットの電力
    で前記ガスに電流を通すことによりプラズマが生成され
    る請求項１３記載の方法。 １５、前記段階（ｂ）の前に、前記多結晶シリコン層に
    金属シリサイドから成る層を被着形成する段階を備えて
    いる請求項１４記載の方法。
JP1061093A 1988-03-15 1989-03-15 ポリシリコンを含む層状体のエッチング方法 Pending JPH029122A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US168,465 1988-03-15
US07/168,465 US4818334A (en) 1988-03-15 1988-03-15 Method of etching a layer including polysilicon

Publications (1)

Publication Number Publication Date
JPH029122A true JPH029122A (ja) 1990-01-12

Family

ID=22611597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1061093A Pending JPH029122A (ja) 1988-03-15 1989-03-15 ポリシリコンを含む層状体のエッチング方法

Country Status (4)

Country Link
US (1) US4818334A (ja)
EP (1) EP0334525A1 (ja)
JP (1) JPH029122A (ja)
KR (1) KR890015378A (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008983B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 비등방성 식각을 이용한 잔유물 제거방법
US5201993A (en) 1989-07-20 1993-04-13 Micron Technology, Inc. Anisotropic etch method
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure
EP0478871B1 (en) * 1990-10-01 2004-04-28 SGS-THOMSON MICROELECTRONICS S.r.l. Formation of contact plugs by blanket CVD deposition and etchback
JP2964605B2 (ja) * 1990-10-04 1999-10-18 ソニー株式会社 ドライエッチング方法
US5221632A (en) * 1990-10-31 1993-06-22 Matsushita Electric Industrial Co., Ltd. Method of proudcing a MIS transistor
US5228950A (en) * 1990-12-04 1993-07-20 Applied Materials, Inc. Dry process for removal of undesirable oxide and/or silicon residues from semiconductor wafer after processing
US5167762A (en) * 1991-01-02 1992-12-01 Micron Technology, Inc. Anisotropic etch method
US5560804A (en) * 1991-03-19 1996-10-01 Tokyo Electron Limited Etching method for silicon containing layer
US5338398A (en) * 1991-03-28 1994-08-16 Applied Materials, Inc. Tungsten silicide etch process selective to photoresist and oxide
JP3088178B2 (ja) * 1991-04-22 2000-09-18 日本電気株式会社 ポリシリコン膜のエッチング方法
US5315143A (en) * 1992-04-28 1994-05-24 Matsushita Electric Industrial Co., Ltd. High density integrated semiconductor device
US5188980A (en) * 1992-07-06 1993-02-23 United Microelectronics Corporation Inert gas purge for the multilayer poly gate etching improvement
JP3456790B2 (ja) * 1995-04-18 2003-10-14 三菱電機株式会社 半導体装置の製造方法及び選択エッチング用シリコン基板カセット
US5674354A (en) * 1995-09-29 1997-10-07 United Microelectronics Corporation Method for etching a conducting layer of the step-covered structure for semiconductor fabrication
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
US5801077A (en) * 1996-04-22 1998-09-01 Chartered Semiconductor Manufacturing Ltd. Method of making sidewall polymer on polycide gate for LDD structure
KR100230981B1 (ko) * 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
US6025268A (en) * 1996-06-26 2000-02-15 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask
US5902134A (en) * 1996-08-07 1999-05-11 Matsushita Electronics Corporation Dry etching post-treatment method and method for manufacturing a semiconductor device
KR100230430B1 (ko) * 1997-07-16 1999-11-15 윤종용 가스 혼합물 및 이를 이용한 전극층 식각 방법
US5994239A (en) * 1997-12-18 1999-11-30 Advanced Micro Devices, Inc. Manufacturing process to eliminate polystringers in high density nand-type flash memory devices
US6063668A (en) * 1997-12-18 2000-05-16 Advanced Micro Devices, Inc. Poly I spacer manufacturing process to eliminate polystringers in high density nand-type flash memory devices
US6281078B1 (en) * 1997-12-18 2001-08-28 Advanced Micro Devices, Inc. Manufacturing process to eliminate ONO fence material in high density NAND-type flash memory devices
US6722376B2 (en) * 1999-12-10 2004-04-20 Micron Technology, Inc. Polysilicon etch useful during the manufacture of a semiconductor device
US6544887B1 (en) 2000-03-31 2003-04-08 Lam Research Corporation Polycide etch process
US6444531B1 (en) 2000-08-24 2002-09-03 Infineon Technologies Ag Disposable spacer technology for device tailoring
CN100371278C (zh) * 2004-07-12 2008-02-27 北京北方微电子基地设备工艺研究中心有限责任公司 避免沟槽底部毛边生成的多晶硅刻蚀工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4341594A (en) * 1981-02-27 1982-07-27 General Electric Company Method of restoring semiconductor device performance
US4418094A (en) * 1982-03-02 1983-11-29 Texas Instruments Incorporated Vertical-etch direct moat isolation process
JPS6024059A (ja) * 1983-07-19 1985-02-06 Sony Corp 半導体装置の製造方法
US4460435A (en) * 1983-12-19 1984-07-17 Rca Corporation Patterning of submicrometer metal silicide structures
US4608118A (en) * 1985-02-15 1986-08-26 Rca Corporation Reactive sputter etching of metal silicide structures
US4717448A (en) * 1986-10-09 1988-01-05 International Business Machines Corporation Reactive ion etch chemistry for providing deep vertical trenches in semiconductor substrates

Also Published As

Publication number Publication date
EP0334525A1 (en) 1989-09-27
KR890015378A (ko) 1989-10-30
US4818334A (en) 1989-04-04

Similar Documents

Publication Publication Date Title
JPH029122A (ja) ポリシリコンを含む層状体のエッチング方法
JPS6365625A (ja) エッチング方法
JPS6231506B2 (ja)
JPH0251232A (ja) 半導体装置の製造方法
JP2903884B2 (ja) 半導体装置の製法
EP0328350A2 (en) Dry etching with hydrogen bromide or bromine
JPH11243084A (ja) 酸化膜エッチング方法
KR19990063182A (ko) 에칭방법
JP3191896B2 (ja) 半導体装置の製造方法
JP3097338B2 (ja) コンタクトホールの形成方法
GB2320613A (en) Interconnect fabrication
JP3393248B2 (ja) パターンエッチング方法
JPS6258663A (ja) 半導体装置の製造方法
JPS63260134A (ja) スル−・ホ−ルの形成方法
JPH0318023A (ja) 半導体装置の製造方法
JPS58132933A (ja) 選択ドライエツチング方法
JPS5968949A (ja) 半導体装置の製造方法
JPH08316207A (ja) 配線形成方法
JPH0235731A (ja) 半導体装置の製造方法
JPH04123458A (ja) 半導体装置の製造方法
JPS5968950A (ja) 半導体装置の製造方法
JP2001185549A (ja) 半導体装置の製造方法
JPS60217645A (ja) 半導体装置の製造方法
JPS63202953A (ja) 半導体装置の製造方法
JPH0376577B2 (ja)