JPS63202953A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置の製造方法に関し、特に抵抗体の製
造方法に関するものである。

（ロ）従来の技術 一般に集積回路に用いられる抵抗体は特開昭６１−１９
１０６０号公報（ＨＯＩＬ２７１０４）に詳述されてい
る。

先ず第２図（Ａ）に示す如く、一導電型の半導体基板（
２１）を用意し、前記半導体基板（２１）上に熱酸化法
等で酸化シリコン等の絶縁膜（２２）を形成する。

次に第２図（Ｂ）に示す如く、前記絶縁膜（２２）上に
ＣＶＤ法等で第１抵抗体（２５）・・・（２５）の抵抗
体材料となるポリシリコン膜（２３）を形成する。

次に第２図（Ｃ）に示す如く、前記ＣＶＤ法等で形成さ
れたポリシリコン膜（２３）と前記絶縁膜（２２）とを
写真蝕刻法でパターン化し、前記半導体基板（２１）を
露出きせる。

続いて第２図（Ｄ）に示す如く、前記第１抵抗体（２５
）・・・（２５〉をマスクとして、この第１抵抗体（２
５）・・・（２５〉の間（前記露出した半導体基板（２
１））にイオン注入し第２抵抗体（２６）・・・（２６
〉を形成する。

更に第２図（Ｅ）に示す如く、イオン注入した半導体基
板（２１）を熱酸化処理し前記半導体基板（２１）表面
に酸化シリコン膜（２７）を形成する。

最後に第２図（Ｆ）に示す如く、第１抵抗体（２５）・
・・（２５）および第２抵抗体（２６）・・・（２６）
のコンタクト孔となる箇所に写真蝕刻法等で開孔し電極
（２８）を接続していた。

（ハ）発明が解決しようとする問題点 上述の如き製造方法で形成された抵抗体（２５）は上層
部が切立っているためシリコン酸化膜（２７）を均一に
できず、このシリコン酸化膜（２７）上の電極（’２８
）と抵抗体（２５）がショートしたり、ステップ部で断
線を生じやすく、電極やシリコン酸化膜を厚く形成する
必要があった。

更には前記抵抗体（２５）・・・（２５）で高抵抗値を
得る時は、抵抗体の寸法を長くするか、断面積を小さく
する必要があった。しかし断面積を小さくするのは加工
限界があり精度上問題を有し、寸法を長くするとチップ
面積を大きくしてしまう。更にはシート抵抗を大きくし
て高抵抗を形成すると電圧−電流特性が非線型となり抵
抗体として形成するには問題を有していた。

（ニ）問題点を解決するための手段 本発明は前述の問題点に鑑みてなきれ、一導電型の半導
体基板（１）上に第１の絶縁膜（２）を形成する工程と
、この第１の絶縁膜（２）上に抵抗体（３）を積層する
工程と、この抵抗体（３）上に第２の絶縁膜（４）を積
層する工程と、この第２の絶縁膜（４）上に所定形状の
ホトレジスト膜（５）を形成する工程と、このホトレジ
スト膜（５）を介して前記第２の絶縁膜（４）および前
記抵抗体（３）を蝕刻して前記抵抗体（３）をテーパー
エツチングする工程と、前記ホトレジスト膜（５）を除
去し前記半導体基板り１）上に第３の絶縁膜（６）およ
び電極（７）を形成する工程とで解決するものである。

（ホ）作用 ここで例えば第２の絶縁膜（４）をシリコン窒化膜、抵
抗体（３）をポリシリコンとし、一般的なプラズマエツ
チング用のＣＦ４　（０，ガスが１０％入る）ガスを使
用すると、シリコン窒化膜（４）（７）ｉがポリシリコ
ン膜（３）より約２倍エツチングレートが高くなるので
、前記シリコン窒化膜（４）の膜厚を制御して形成して
おけば、テーパー角を制御して抵抗体（３）をエツチン
グできる。

従って第１図（Ｆ）に示す如く、抵抗体（３）の上層部
は勾配がゆるやかになるために、前記抵抗体（３）上に
形成された第３の絶縁膜（６）や電極（７）を形成して
も抵抗体（３〉と電極（７）のショートや電極（７）の
断線も防止できる。

また加工限度でテーパーエツチングをすると従来の断面
積よりも小びくなる抵抗体（３）を形成できるので高抵
抗値が得られチップの占有率も小びくできる。

（へ）実施例 以下に本発明である半導体装置の製造方法を第１図を参
照しながら詳述する。

先ず第１図（Ａ）に示す如く、一導電型の半導体基板（
１）を用意しこの半導体基板り１）上に熱酸化法等で酸
化シリコン等の第１の絶縁膜（２）を形成する工程があ
る。

次に第１図（Ｂ）に示す如く、前記第１の絶縁膜（２）
上に抵抗体り３）を積層する工程がある。

ここではノンドープのポリシリコン膜（３）をＣＶＤ法
で約５０００人の厚さく厚さは抵抗値により変える）に
形成し、その後でリンイオン（Ｐ＋）を例えば１００Ｘ
１０”ｅＶ、１　、５Ｘ１０”ａｍ−”の条件でイオン
注入する。

ただしこのイオン注入条件はあくまでも１例であり、種
々のイオン注入条件で抵抗体（３）の抵抗値を制御でき
るので他のイオン注入条件で注入しても良い。更にはイ
オン注入後の熱処理はパターン形成後にする。

次に第１図（Ｃ）に示す如く、前記抵抗体（３）上に第
２の絶縁膜（４）を積層する工程がある。

ここで前記第２の絶縁膜（４）はプラズマＣＶＤ法で被
覆したシリコン窒化膜で、約５００人〜１０００人の厚
さで形成される。またこのシリコン窒化膜の厚さは後の
工程であるテーパーエツチングの際、ホトレジストと抵
抗体の間へのガスの回り込みを変えテーパー角を変える
ことができる。

次に第１図（Ｄ）に示す如く、前記第２の絶縁膜（４）
上に所定形状のホトレジスト膜（５）を形成する工程が
ある。

ここでホトレジスト膜（５）はポジ型を用い、ホトレジ
スト膜（５）の下にある抵抗体が残ることになる。

更に第１図（Ｅ）に示す如く、前記ホトレジスト膜（５
）を介して前記第２の絶縁膜（４）および前記抵抗体（
３）を蝕刻して前記抵抗体（３）をテーパーエツチング
する工程がある。

本工程は本発明の特徴となる工程であり、ここでは例え
ば微細加工に適した平行平板型のプラズマエツチング装
置を使用し、一般的なＣＦ４（０２ガスが１０％入る）
を使用する。このガスはポリシリコンとシリコン窒化膜
のエツチングレートに差を出し、シリコン窒化膜はポリ
シリコンの約２倍となる。またシリコン窒化膜は約５０
０〜１０００人の厚さとし、今回は７００人とした。

上述の条件の下でエツチングをすると先ずシリコン窒化
膜（４）が蝕刻されて、その後にポリシリコン（３）が
蝕刻されるのでポリシリコン抵抗体に約４０〜５０°の
テーパーを形成することが可能となる。前述したように
ここでシリコン窒化膜の厚さを変えることでシリコン窒
化膜およびポリシリコンの上層部のエツチングレートを
変えられる（ガスの回り込みが変化する）のでポリシリ
コンのテーパー角を変えられる。またここではシリコン
窒化膜（４）を後で完全に除去しているが、除去をしな
くても良く更に耐圧を向上できる。

最後に第１図（Ｆ）に示す如く、前記ホトレジスト膜（
５）を除去し前記半導体基板（１）上に第３の絶縁膜（
６）および電極（７）を形成する工程がある。

ここでは第３の絶縁膜（６）はシリコン窒化膜等を使用
し、抵抗体（３）と電極（７）との絶縁を目的としてい
る。

従って第１図（Ｅ）の工程で抵抗体（３）をテーパー形
状としたので上層部は勾配がゆるやかになり、前記抵抗
体（３）上に形成きれた第３の絶縁膜（６）や電極（７
）を形成しても抵抗体（３）と電極（７）のショートや
電極（７）の断線を防止できる。

また加工限度でテーパーエツチングすると従来の断面積
よりも小さく抵抗体（３）を形成できるので高抵抗値が
得られチップの占有率も小きくできる。

（ト）発明の効果 本発明は以上の説明からも明らかな如く、抵抗体（３）
と電極り７）のショートを防止し、電極（７）の断線も
防止できるので素子の高耐圧化や高歩留りを達成できる
。

またチップ面積に対する抵抗体（３）の占有率を小さく
できるので、抵抗体をより高密度に実装できまたチップ
面積を小さくもできる。

更には電極（７）の厚さを薄くできるので電極（７）の
微細化も可能となる。

【図面の簡単な説明】

第１図（Ａ）乃至第１図（Ｆ）は本発明の半導体装置の
製造方法を説明する断面図、第２図（Ａ）乃至第２図（
Ｆ）は従来の半導体装置の製造方法を説明する断面図で
ある。 （１）は半導体基板、　（２）は第１の絶縁膜、　（３
）は抵抗体、　（４）は第２の絶縁膜、　（５）はホト
レジスト膜、　（６）は第３の絶縁膜、　（７）は電極
である。 一日一 第１図へ 第１図Ｂ 第１図Ｃ

Claims (1)

【特許請求の範囲】
1. （１）一導電型の半導体基板上に第１の絶縁膜を形成す
   る工程と、この第１の絶縁膜上に抵抗体を積層する工程
   と、この抵抗体上に第２の絶縁膜を積層する工程と、こ
   の第２の絶縁膜上に所定形状のホトレジスト膜を形成す
   る工程と、このホトレジスト膜を介して前記第２の絶縁
   膜および前記抵抗体を蝕刻して前記抵抗体をテーパーエ
   ッチングする工程と、前記ホトレジスト膜を除去し前記
   半導体基板上に第３の絶縁膜および電極を形成する工程
   とより成る半導体装置の製造方法。