JPS63202954A

JPS63202954A - 半導体装置

Info

Publication number: JPS63202954A
Application number: JP3615587A
Authority: JP
Inventors: Kazuo Tagashira; 田頭　一夫; Junichiro Tojo; 東條　潤一郎
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-02-19
Filing date: 1987-02-19
Publication date: 1988-08-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）Ｍ業上の利用分野本発明は半導体集積回路に用いられ、特に抵抗体を備え
た半導体装置に関するものである。

（ロ）従来の技術一般に集積回路に用いられる抵抗体にはベースまたはエ
ミッタ拡散によって作られる拡散抵抗、エピタキシャル
層をそのまま利用したエピタキシャル抵抗、ピンチ抵抗
、ポリシリコンを用いたポリシリコン抵抗等の構造が考
えられ、これらの抵抗体を利用して高抵抗値の抵抗体を
形成していた。

前述の如き内容の従来技術としては特開昭６１−１９１
０６２号公報（第３図）が詳しく、一導電型の半導体基
板（２１）と、この半導体基板（２１）上に熱酸化法等
で形成された酸化シリコン等の絶縁膜（２２）と、この
絶縁膜（２２）上に蝕刻法等でパターン化されたポリシ
リコンよりなる第１抵抗体く２３）・・・（２３）と、
前記半導体基板（２１）上の絶縁膜（２２）により前記
第１抵抗体（２３）・・・（２３）と分離され前記第１
抵抗体（２３＞（２３）の間に形成された第２抵抗体（
２４）・・・（２４）と、前記半導体基板（２１）上の
絶縁膜（２２）と一体化されかつ前記第１抵抗体（２３
）・・・（２３〉表面を覆う絶縁膜（２５）と、前記第
１抵抗体く２３）・・・（２３）と前記第２抵抗体（２
４）・・・（２４）とを直列に接続する電極（２６）と
により構成されている。

（ハ）発明が解決しようとする間癲点上述の如き構成の抵抗体（２３〉・・・（２３）は上層
部が切立っているためシリコン酸化膜（２５）を均一に
できず、このシリコン酸化膜（２５）上の電極（２６）
と抵抗体がショートしたり、ステップ部で断線を生じや
すく、電極やシリコン酸化膜を厚く形成する必要があっ
た。

更には前記抵抗体（２３）・・・（２３）で高抵抗値を
得る時は、抵抗体の寸法を長くするか、断面積を小さく
する必要があった。しかし断面積を小さくするのは加工
限界があり精度上問題を有し、寸法を長くするとチップ
面積を大きくしてしまう。更にはシート抵抗を大きくし
て、高抵抗を形成すると重圧−電流特性が非線型となり
抵抗体として使用するには問題点を有していた。

（ニ）問題点を解決するための手段本発明は上述の問題点に鑑みてなされ、一導電型の半導
体基板（１〉と、この半導体基板（１）上に形成された
第１の絶縁膜（２）と、この第１の絶縁膜（２）上に所
定の間隔で配置されたテーパー状の第１の抵抗体（３）
・・・（３）と、この第１の抵抗体（３〉・・・（３）
および前記第１の絶縁膜（２）上に形成された第２の絶
縁膜（４）と、この第２の絶縁膜（４）上で前記第１の
抵抗体（３）・・・（３）間に配置されかつ前記第１の
抵抗体（３）・・・（３）と逆テーパーになるよう形成
された第２の抵抗体（５）・・・（５）と、この第２の
抵抗体（５）・・・（５）および前記第２の絶縁膜（４
）上に形成された第３の絶縁膜（６）と、前記半導体基
板（１）、前記第１の抵抗体〈３）・・・（３）および
前記第２の抵抗体（５）・・・（５）の少なくとも１つ
と電気的に接続される電極（７）とにより解決するもの
である。

（ホ）作用前記第１の抵抗体（３）・・・（３）をテーパーエツチ
ングすることで第１の抵抗体（３）・・・（３）の上層
部は勾配がゆるやかになるために、前記第１の抵抗体（
３〉・・・（３）上に形成される絶縁膜、抵抗体および
電極はなだらかで均一な膜を形成できる。従ってショー
トや断線を防止できる。

またテーパーエツチングすることで抵抗体の断面積を小
さくすることができるためこの抵抗体の抵抗値を大きく
とれる。また抵抗値を大きくとれるためにこの抵抗体の
長さを短かくできる。

また第２の抵抗体（５）・・・（５）を前記第１の抵抗
体〈３）・・・（３）間に形成し、逆テーパー形状とし
であるために基板表面が平坦となり、前記第２の抵抗体
（５）・・・（５）上に形成する電極、抵抗体および絶
縁膜が良好に形成できる。

更には加工限度でテーパーエツチングすると従来の断面
積よりも小きくなる抵抗体を形成できるので高抵抗値が
得られチップの占有率も小さくでき、更には第１の抵抗
体（３）・・・（３）間に第２の抵抗体（５）・・・（
５）を設置できるので抵抗体を高密度に設置でき、イオ
ン注入条件等によっては前記抵抗体を電極として使用で
きるので電極配線も高密度に形成できる。

（へ）実施例以下に本発明に関する半導体装置の一実施例を第１図と
第２図を参照しながら説明する。

第１図に示す如く、一導電型の半導体基板（１）と、こ
の半導体基板（１）上に形成された第１の絶縁膜（２）
と、この第１の絶縁膜（２）上に所定の間隔で配置され
たテーパー状の第１の抵抗体（３）がある。

ここで前記半導体基板（１）は例えばシリコン半導体基
板を使用し、導電型はＰ、Ｎのどちらでも良い。また前
記第１の絶縁膜（２）は熱酸化法やＣＶＤ法等で形成さ
れたシリコン酸化膜であり、前記第１の抵抗体（３）は
ＣＶＤ法等により形成されたポリシリコンであり、抵抗
値の制御はイオン注入処理によってなきれている。

本発明の特徴とするところは前記テーパーエツチングさ
れた第１の抵抗体（３）・・・（３）にある。つまりテ
ーパーエツチングされた第１の抵抗体（３）・・・（３
）上に絶縁膜、抵抗体および電極を積層しても、殆んど
均一な膜厚で前記第１の抵抗体（３）・・・（３）上に
被覆できるため、抵抗体の上層部におけるコーナ一部で
の絶縁耐圧劣化を防止でき、ショートや膜の断線も防止
できる。

また第１の抵抗体（３）・・・（３）の間隔を制御する
ことで第２の抵抗体幅が任意に決定される。従って第１
の抵抗体の幅をこの抵抗体の間隔と同じにすると第１の
抵抗体と第２の抵抗体は同じ形状となる。

抵抗体のテーパーエツチングは以下の如く処理をした。

ここでは例えば微細加工に適した平行平板型のプラズマ
エツチング装置を使用し、一般的なガスＣＦ、（０，ガ
スが１０％入る）を使用する。

一方エッチングされてない抵抗体の上には約５゜０〜１
０００人の厚さのシリコン窒化膜が被覆され、更にポジ
型のホトレジスト膜が所定間隔で配置されている。前記
ガスはポリシリコンとシリコン窒化膜のエツチングレー
トに差を出し、シリコン窒化膜はポリシリコンの２倍と
なる。この条件でエツチングすると先ずシリコン窒化膜
が蝕刻され、その後にポリシリコンが蝕刻詐れるので、
ポリシリコン抵抗体に約４０〜５０”のテーパーを形成
することが可能となる。またシリコン窒化膜の厚さを変
えることで、シリコン窒化膜およびポリシリコンの上層
部のエツチング状態を変えられる（ガスの回り込みが変
化する）のでポリシリコンのテーパー角を変えることが
できる。

次に前記第１の抵抗体（３）・・・（３）および前記第
１の絶縁膜（２）上に形成された第２の絶縁膜（４）と
、この第２の絶縁膜（４）上で前記第１の抵抗体（３）
・・・（３）間に配置されかつ前記第１の抵抗体（３）
・・・（３）と逆テーパーになるよう形成された第２の
抵抗体（５）・・・（５）と、この第２の抵抗体（５）
・・・（５）および前記第２の絶縁膜（４）上に形成さ
れた第３の絶縁膜（６）と、前記半導体基板（１）、前
記第１の抵抗体（３）・・・（３）および前記第２の抵
抗体（５）・・・（５）の少なくとも１つと電気的に接
続される電極（７〉とにより構成される。

ここで第２の絶縁膜（４〉および第３の絶縁膜（６）は
ＣＶＤ法等で形成されるシリコン酸化膜であり、第２の
抵抗体（５）・・・（５）は第１の抵抗体（３）・・・
（３）と同様な方法で形成される。また前述したシリコ
ン窒化膜は完全に除去しても良いし第１図のシリコン窒
化膜（８）のように残しても良く、この構成であれば更
に絶縁耐圧を向上させることができる。

本発明の特徴とするところは前記第２の抵抗体（５）・
・・（５）にある。この第２の抵抗体（５）・・・（５
）は前記第１の抵抗体（３）・・・（３）とは逆の形状
で逆テーパー形状となる。従って第１図の如く第１の抵
抗体（３）・・・（３）と第２の抵抗体（５）・・・（
５）を交互に入れであるために基板が平坦化きれ、きら
に上部に電極や絶縁膜を良好に形成することができる。

更には第２図に示す如く抵抗体が密に形成され、この抵
抗体を電極として使用しても良いし、電極や抵抗体とし
て使用せず平坦化するための膜として使用しても良い。

従って高密度配線が可能となる。

（ト）発明の効果本発明は以上の説明からも明らかな如く、抵抗体と電極
のショートや夫々の断線を防止し、素子の高耐圧化や高
歩留りを達成できる。

また第１の抵抗体（３）・・・（３）と第２の抵抗体（
５）・・・（５）を交互に入れであるために基板が平坦
化され、更に上部に電極や絶縁膜を良好に形成すること
ができる。

更には第２図に示す如く抵抗体が密に形成され、この抵
抗体を電極として使用しても良いし、電極や抵抗体とし
て使用せず平坦化するための膜としても使用しても良い
。従って高密度配線が可能となる。

【図面の簡単な説明】

第１図は本発明の半導体装置の断面図、第２図は第１図
の平面図、第３図は従来の半導体装置の断面図である。（１）は半導体基板、　（２）は第１の絶縁膜、（３）
は第１の抵抗体、　（４〉は第２の絶縁膜、（５）は第
２の抵抗体、　（６）は第３の絶縁膜、（７）は電極、
　（８）はシリコン窒化膜である。

Claims

【特許請求の範囲】

（１）一導電型の半導体基板と、この半導体基板上に形
成された第１の絶縁膜と、この第１の絶縁膜上に所定の
間隔で配置されたテーパー状の第１の抵抗体と、この第
１の抵抗体および前記第１の絶縁膜上に形成された第２
の絶縁膜と、この第２の絶縁膜上で前記第１の抵抗体間
に配置されかつ前記第１の抵抗体と逆テーパーになるよ
う形成された第２の抵抗体と、この第２の抵抗体および
前記第２の絶縁膜上に形成された第３の絶縁膜と、前記
半導体基板、前記第１の抵抗体および前記第２の抵抗体
の少なくとも１つと電気的に接続される電極とを備える
ことを特徴とした半導体装置。