JPS63202954A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63202954A JPS63202954A JP3615587A JP3615587A JPS63202954A JP S63202954 A JPS63202954 A JP S63202954A JP 3615587 A JP3615587 A JP 3615587A JP 3615587 A JP3615587 A JP 3615587A JP S63202954 A JPS63202954 A JP S63202954A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistors
- insulating film
- electrode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)M業上の利用分野
本発明は半導体集積回路に用いられ、特に抵抗体を備え
た半導体装置に関するものである。
た半導体装置に関するものである。
(ロ)従来の技術
一般に集積回路に用いられる抵抗体にはベースまたはエ
ミッタ拡散によって作られる拡散抵抗、エピタキシャル
層をそのまま利用したエピタキシャル抵抗、ピンチ抵抗
、ポリシリコンを用いたポリシリコン抵抗等の構造が考
えられ、これらの抵抗体を利用して高抵抗値の抵抗体を
形成していた。
ミッタ拡散によって作られる拡散抵抗、エピタキシャル
層をそのまま利用したエピタキシャル抵抗、ピンチ抵抗
、ポリシリコンを用いたポリシリコン抵抗等の構造が考
えられ、これらの抵抗体を利用して高抵抗値の抵抗体を
形成していた。
前述の如き内容の従来技術としては特開昭61−191
062号公報(第3図)が詳しく、一導電型の半導体基
板(21)と、この半導体基板(21)上に熱酸化法等
で形成された酸化シリコン等の絶縁膜(22)と、この
絶縁膜(22)上に蝕刻法等でパターン化されたポリシ
リコンよりなる第1抵抗体く23)・・・(23)と、
前記半導体基板(21)上の絶縁膜(22)により前記
第1抵抗体(23)・・・(23)と分離され前記第1
抵抗体(23>(23)の間に形成された第2抵抗体(
24)・・・(24)と、前記半導体基板(21)上の
絶縁膜(22)と一体化されかつ前記第1抵抗体(23
)・・・(23〉表面を覆う絶縁膜(25)と、前記第
1抵抗体く23)・・・(23)と前記第2抵抗体(2
4)・・・(24)とを直列に接続する電極(26)と
により構成されている。
062号公報(第3図)が詳しく、一導電型の半導体基
板(21)と、この半導体基板(21)上に熱酸化法等
で形成された酸化シリコン等の絶縁膜(22)と、この
絶縁膜(22)上に蝕刻法等でパターン化されたポリシ
リコンよりなる第1抵抗体く23)・・・(23)と、
前記半導体基板(21)上の絶縁膜(22)により前記
第1抵抗体(23)・・・(23)と分離され前記第1
抵抗体(23>(23)の間に形成された第2抵抗体(
24)・・・(24)と、前記半導体基板(21)上の
絶縁膜(22)と一体化されかつ前記第1抵抗体(23
)・・・(23〉表面を覆う絶縁膜(25)と、前記第
1抵抗体く23)・・・(23)と前記第2抵抗体(2
4)・・・(24)とを直列に接続する電極(26)と
により構成されている。
(ハ)発明が解決しようとする間癲点
上述の如き構成の抵抗体(23〉・・・(23)は上層
部が切立っているためシリコン酸化膜(25)を均一に
できず、このシリコン酸化膜(25)上の電極(26)
と抵抗体がショートしたり、ステップ部で断線を生じや
すく、電極やシリコン酸化膜を厚く形成する必要があっ
た。
部が切立っているためシリコン酸化膜(25)を均一に
できず、このシリコン酸化膜(25)上の電極(26)
と抵抗体がショートしたり、ステップ部で断線を生じや
すく、電極やシリコン酸化膜を厚く形成する必要があっ
た。
更には前記抵抗体(23)・・・(23)で高抵抗値を
得る時は、抵抗体の寸法を長くするか、断面積を小さく
する必要があった。しかし断面積を小さくするのは加工
限界があり精度上問題を有し、寸法を長くするとチップ
面積を大きくしてしまう。更にはシート抵抗を大きくし
て、高抵抗を形成すると重圧−電流特性が非線型となり
抵抗体として使用するには問題点を有していた。
得る時は、抵抗体の寸法を長くするか、断面積を小さく
する必要があった。しかし断面積を小さくするのは加工
限界があり精度上問題を有し、寸法を長くするとチップ
面積を大きくしてしまう。更にはシート抵抗を大きくし
て、高抵抗を形成すると重圧−電流特性が非線型となり
抵抗体として使用するには問題点を有していた。
(ニ)問題点を解決するための手段
本発明は上述の問題点に鑑みてなされ、一導電型の半導
体基板(1〉と、この半導体基板(1)上に形成された
第1の絶縁膜(2)と、この第1の絶縁膜(2)上に所
定の間隔で配置されたテーパー状の第1の抵抗体(3)
・・・(3)と、この第1の抵抗体(3〉・・・(3)
および前記第1の絶縁膜(2)上に形成された第2の絶
縁膜(4)と、この第2の絶縁膜(4)上で前記第1の
抵抗体(3)・・・(3)間に配置されかつ前記第1の
抵抗体(3)・・・(3)と逆テーパーになるよう形成
された第2の抵抗体(5)・・・(5)と、この第2の
抵抗体(5)・・・(5)および前記第2の絶縁膜(4
)上に形成された第3の絶縁膜(6)と、前記半導体基
板(1)、前記第1の抵抗体〈3)・・・(3)および
前記第2の抵抗体(5)・・・(5)の少なくとも1つ
と電気的に接続される電極(7)とにより解決するもの
である。
体基板(1〉と、この半導体基板(1)上に形成された
第1の絶縁膜(2)と、この第1の絶縁膜(2)上に所
定の間隔で配置されたテーパー状の第1の抵抗体(3)
・・・(3)と、この第1の抵抗体(3〉・・・(3)
および前記第1の絶縁膜(2)上に形成された第2の絶
縁膜(4)と、この第2の絶縁膜(4)上で前記第1の
抵抗体(3)・・・(3)間に配置されかつ前記第1の
抵抗体(3)・・・(3)と逆テーパーになるよう形成
された第2の抵抗体(5)・・・(5)と、この第2の
抵抗体(5)・・・(5)および前記第2の絶縁膜(4
)上に形成された第3の絶縁膜(6)と、前記半導体基
板(1)、前記第1の抵抗体〈3)・・・(3)および
前記第2の抵抗体(5)・・・(5)の少なくとも1つ
と電気的に接続される電極(7)とにより解決するもの
である。
(ホ)作用
前記第1の抵抗体(3)・・・(3)をテーパーエツチ
ングすることで第1の抵抗体(3)・・・(3)の上層
部は勾配がゆるやかになるために、前記第1の抵抗体(
3〉・・・(3)上に形成される絶縁膜、抵抗体および
電極はなだらかで均一な膜を形成できる。従ってショー
トや断線を防止できる。
ングすることで第1の抵抗体(3)・・・(3)の上層
部は勾配がゆるやかになるために、前記第1の抵抗体(
3〉・・・(3)上に形成される絶縁膜、抵抗体および
電極はなだらかで均一な膜を形成できる。従ってショー
トや断線を防止できる。
またテーパーエツチングすることで抵抗体の断面積を小
さくすることができるためこの抵抗体の抵抗値を大きく
とれる。また抵抗値を大きくとれるためにこの抵抗体の
長さを短かくできる。
さくすることができるためこの抵抗体の抵抗値を大きく
とれる。また抵抗値を大きくとれるためにこの抵抗体の
長さを短かくできる。
また第2の抵抗体(5)・・・(5)を前記第1の抵抗
体〈3)・・・(3)間に形成し、逆テーパー形状とし
であるために基板表面が平坦となり、前記第2の抵抗体
(5)・・・(5)上に形成する電極、抵抗体および絶
縁膜が良好に形成できる。
体〈3)・・・(3)間に形成し、逆テーパー形状とし
であるために基板表面が平坦となり、前記第2の抵抗体
(5)・・・(5)上に形成する電極、抵抗体および絶
縁膜が良好に形成できる。
更には加工限度でテーパーエツチングすると従来の断面
積よりも小きくなる抵抗体を形成できるので高抵抗値が
得られチップの占有率も小さくでき、更には第1の抵抗
体(3)・・・(3)間に第2の抵抗体(5)・・・(
5)を設置できるので抵抗体を高密度に設置でき、イオ
ン注入条件等によっては前記抵抗体を電極として使用で
きるので電極配線も高密度に形成できる。
積よりも小きくなる抵抗体を形成できるので高抵抗値が
得られチップの占有率も小さくでき、更には第1の抵抗
体(3)・・・(3)間に第2の抵抗体(5)・・・(
5)を設置できるので抵抗体を高密度に設置でき、イオ
ン注入条件等によっては前記抵抗体を電極として使用で
きるので電極配線も高密度に形成できる。
(へ)実施例
以下に本発明に関する半導体装置の一実施例を第1図と
第2図を参照しながら説明する。
第2図を参照しながら説明する。
第1図に示す如く、一導電型の半導体基板(1)と、こ
の半導体基板(1)上に形成された第1の絶縁膜(2)
と、この第1の絶縁膜(2)上に所定の間隔で配置され
たテーパー状の第1の抵抗体(3)がある。
の半導体基板(1)上に形成された第1の絶縁膜(2)
と、この第1の絶縁膜(2)上に所定の間隔で配置され
たテーパー状の第1の抵抗体(3)がある。
ここで前記半導体基板(1)は例えばシリコン半導体基
板を使用し、導電型はP、Nのどちらでも良い。また前
記第1の絶縁膜(2)は熱酸化法やCVD法等で形成さ
れたシリコン酸化膜であり、前記第1の抵抗体(3)は
CVD法等により形成されたポリシリコンであり、抵抗
値の制御はイオン注入処理によってなきれている。
板を使用し、導電型はP、Nのどちらでも良い。また前
記第1の絶縁膜(2)は熱酸化法やCVD法等で形成さ
れたシリコン酸化膜であり、前記第1の抵抗体(3)は
CVD法等により形成されたポリシリコンであり、抵抗
値の制御はイオン注入処理によってなきれている。
本発明の特徴とするところは前記テーパーエツチングさ
れた第1の抵抗体(3)・・・(3)にある。つまりテ
ーパーエツチングされた第1の抵抗体(3)・・・(3
)上に絶縁膜、抵抗体および電極を積層しても、殆んど
均一な膜厚で前記第1の抵抗体(3)・・・(3)上に
被覆できるため、抵抗体の上層部におけるコーナ一部で
の絶縁耐圧劣化を防止でき、ショートや膜の断線も防止
できる。
れた第1の抵抗体(3)・・・(3)にある。つまりテ
ーパーエツチングされた第1の抵抗体(3)・・・(3
)上に絶縁膜、抵抗体および電極を積層しても、殆んど
均一な膜厚で前記第1の抵抗体(3)・・・(3)上に
被覆できるため、抵抗体の上層部におけるコーナ一部で
の絶縁耐圧劣化を防止でき、ショートや膜の断線も防止
できる。
また第1の抵抗体(3)・・・(3)の間隔を制御する
ことで第2の抵抗体幅が任意に決定される。従って第1
の抵抗体の幅をこの抵抗体の間隔と同じにすると第1の
抵抗体と第2の抵抗体は同じ形状となる。
ことで第2の抵抗体幅が任意に決定される。従って第1
の抵抗体の幅をこの抵抗体の間隔と同じにすると第1の
抵抗体と第2の抵抗体は同じ形状となる。
抵抗体のテーパーエツチングは以下の如く処理をした。
ここでは例えば微細加工に適した平行平板型のプラズマ
エツチング装置を使用し、一般的なガスCF、(0,ガ
スが10%入る)を使用する。
エツチング装置を使用し、一般的なガスCF、(0,ガ
スが10%入る)を使用する。
一方エッチングされてない抵抗体の上には約5゜0〜1
000人の厚さのシリコン窒化膜が被覆され、更にポジ
型のホトレジスト膜が所定間隔で配置されている。前記
ガスはポリシリコンとシリコン窒化膜のエツチングレー
トに差を出し、シリコン窒化膜はポリシリコンの2倍と
なる。この条件でエツチングすると先ずシリコン窒化膜
が蝕刻され、その後にポリシリコンが蝕刻詐れるので、
ポリシリコン抵抗体に約40〜50”のテーパーを形成
することが可能となる。またシリコン窒化膜の厚さを変
えることで、シリコン窒化膜およびポリシリコンの上層
部のエツチング状態を変えられる(ガスの回り込みが変
化する)のでポリシリコンのテーパー角を変えることが
できる。
000人の厚さのシリコン窒化膜が被覆され、更にポジ
型のホトレジスト膜が所定間隔で配置されている。前記
ガスはポリシリコンとシリコン窒化膜のエツチングレー
トに差を出し、シリコン窒化膜はポリシリコンの2倍と
なる。この条件でエツチングすると先ずシリコン窒化膜
が蝕刻され、その後にポリシリコンが蝕刻詐れるので、
ポリシリコン抵抗体に約40〜50”のテーパーを形成
することが可能となる。またシリコン窒化膜の厚さを変
えることで、シリコン窒化膜およびポリシリコンの上層
部のエツチング状態を変えられる(ガスの回り込みが変
化する)のでポリシリコンのテーパー角を変えることが
できる。
次に前記第1の抵抗体(3)・・・(3)および前記第
1の絶縁膜(2)上に形成された第2の絶縁膜(4)と
、この第2の絶縁膜(4)上で前記第1の抵抗体(3)
・・・(3)間に配置されかつ前記第1の抵抗体(3)
・・・(3)と逆テーパーになるよう形成された第2の
抵抗体(5)・・・(5)と、この第2の抵抗体(5)
・・・(5)および前記第2の絶縁膜(4)上に形成さ
れた第3の絶縁膜(6)と、前記半導体基板(1)、前
記第1の抵抗体(3)・・・(3)および前記第2の抵
抗体(5)・・・(5)の少なくとも1つと電気的に接
続される電極(7〉とにより構成される。
1の絶縁膜(2)上に形成された第2の絶縁膜(4)と
、この第2の絶縁膜(4)上で前記第1の抵抗体(3)
・・・(3)間に配置されかつ前記第1の抵抗体(3)
・・・(3)と逆テーパーになるよう形成された第2の
抵抗体(5)・・・(5)と、この第2の抵抗体(5)
・・・(5)および前記第2の絶縁膜(4)上に形成さ
れた第3の絶縁膜(6)と、前記半導体基板(1)、前
記第1の抵抗体(3)・・・(3)および前記第2の抵
抗体(5)・・・(5)の少なくとも1つと電気的に接
続される電極(7〉とにより構成される。
ここで第2の絶縁膜(4〉および第3の絶縁膜(6)は
CVD法等で形成されるシリコン酸化膜であり、第2の
抵抗体(5)・・・(5)は第1の抵抗体(3)・・・
(3)と同様な方法で形成される。また前述したシリコ
ン窒化膜は完全に除去しても良いし第1図のシリコン窒
化膜(8)のように残しても良く、この構成であれば更
に絶縁耐圧を向上させることができる。
CVD法等で形成されるシリコン酸化膜であり、第2の
抵抗体(5)・・・(5)は第1の抵抗体(3)・・・
(3)と同様な方法で形成される。また前述したシリコ
ン窒化膜は完全に除去しても良いし第1図のシリコン窒
化膜(8)のように残しても良く、この構成であれば更
に絶縁耐圧を向上させることができる。
本発明の特徴とするところは前記第2の抵抗体(5)・
・・(5)にある。この第2の抵抗体(5)・・・(5
)は前記第1の抵抗体(3)・・・(3)とは逆の形状
で逆テーパー形状となる。従って第1図の如く第1の抵
抗体(3)・・・(3)と第2の抵抗体(5)・・・(
5)を交互に入れであるために基板が平坦化きれ、きら
に上部に電極や絶縁膜を良好に形成することができる。
・・(5)にある。この第2の抵抗体(5)・・・(5
)は前記第1の抵抗体(3)・・・(3)とは逆の形状
で逆テーパー形状となる。従って第1図の如く第1の抵
抗体(3)・・・(3)と第2の抵抗体(5)・・・(
5)を交互に入れであるために基板が平坦化きれ、きら
に上部に電極や絶縁膜を良好に形成することができる。
更には第2図に示す如く抵抗体が密に形成され、この抵
抗体を電極として使用しても良いし、電極や抵抗体とし
て使用せず平坦化するための膜として使用しても良い。
抗体を電極として使用しても良いし、電極や抵抗体とし
て使用せず平坦化するための膜として使用しても良い。
従って高密度配線が可能となる。
(ト)発明の効果
本発明は以上の説明からも明らかな如く、抵抗体と電極
のショートや夫々の断線を防止し、素子の高耐圧化や高
歩留りを達成できる。
のショートや夫々の断線を防止し、素子の高耐圧化や高
歩留りを達成できる。
また第1の抵抗体(3)・・・(3)と第2の抵抗体(
5)・・・(5)を交互に入れであるために基板が平坦
化され、更に上部に電極や絶縁膜を良好に形成すること
ができる。
5)・・・(5)を交互に入れであるために基板が平坦
化され、更に上部に電極や絶縁膜を良好に形成すること
ができる。
更には第2図に示す如く抵抗体が密に形成され、この抵
抗体を電極として使用しても良いし、電極や抵抗体とし
て使用せず平坦化するための膜としても使用しても良い
。従って高密度配線が可能となる。
抗体を電極として使用しても良いし、電極や抵抗体とし
て使用せず平坦化するための膜としても使用しても良い
。従って高密度配線が可能となる。
第1図は本発明の半導体装置の断面図、第2図は第1図
の平面図、第3図は従来の半導体装置の断面図である。 (1)は半導体基板、 (2)は第1の絶縁膜、(3)
は第1の抵抗体、 (4〉は第2の絶縁膜、(5)は第
2の抵抗体、 (6)は第3の絶縁膜、(7)は電極、
(8)はシリコン窒化膜である。
の平面図、第3図は従来の半導体装置の断面図である。 (1)は半導体基板、 (2)は第1の絶縁膜、(3)
は第1の抵抗体、 (4〉は第2の絶縁膜、(5)は第
2の抵抗体、 (6)は第3の絶縁膜、(7)は電極、
(8)はシリコン窒化膜である。
Claims (1)
- (1)一導電型の半導体基板と、この半導体基板上に形
成された第1の絶縁膜と、この第1の絶縁膜上に所定の
間隔で配置されたテーパー状の第1の抵抗体と、この第
1の抵抗体および前記第1の絶縁膜上に形成された第2
の絶縁膜と、この第2の絶縁膜上で前記第1の抵抗体間
に配置されかつ前記第1の抵抗体と逆テーパーになるよ
う形成された第2の抵抗体と、この第2の抵抗体および
前記第2の絶縁膜上に形成された第3の絶縁膜と、前記
半導体基板、前記第1の抵抗体および前記第2の抵抗体
の少なくとも1つと電気的に接続される電極とを備える
ことを特徴とした半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3615587A JPS63202954A (ja) | 1987-02-19 | 1987-02-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3615587A JPS63202954A (ja) | 1987-02-19 | 1987-02-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63202954A true JPS63202954A (ja) | 1988-08-22 |
Family
ID=12461886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3615587A Pending JPS63202954A (ja) | 1987-02-19 | 1987-02-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63202954A (ja) |
-
1987
- 1987-02-19 JP JP3615587A patent/JPS63202954A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63202954A (ja) | 半導体装置 | |
US4162506A (en) | Semiconductor integrated circuit device with dual thickness poly-silicon wiring | |
JP2504498B2 (ja) | 半導体装置 | |
JPS61264740A (ja) | 半導体装置の製造方法 | |
JPH01192159A (ja) | 半導体装置 | |
JPS63202953A (ja) | 半導体装置の製造方法 | |
JPS59195859A (ja) | 半導体装置の製造方法 | |
JPS63202952A (ja) | 半導体装置 | |
JPS60227459A (ja) | 集積回路装置 | |
JPH01253950A (ja) | ポリシリコン抵抗を有する集積回路装置 | |
JPS63202966A (ja) | 半導体装置 | |
JPS61191061A (ja) | 半導体抵抗装置 | |
JP3417482B2 (ja) | 半導体装置の製造方法 | |
JPS63202955A (ja) | 半導体装置の製造方法 | |
GB1564784A (en) | Device | |
JPH01201964A (ja) | 半導体装置 | |
JPH01152756A (ja) | 半導体集積回路装置 | |
JPH01133362A (ja) | トランジスタ | |
JPH06244408A (ja) | 双方向型半導体装置の製造方法 | |
JP3099450B2 (ja) | 半導体装置およびその製造方法 | |
JPH10144933A (ja) | 縦型半導体素子 | |
JPH01225349A (ja) | 電子素子形成用材料 | |
JPS5845190B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
JPS6127677A (ja) | 半導体装置の製造方法 | |
JPH01168051A (ja) | 半導体装置の製造方法 |