JPS5845190B2 - ハンドウタイソウチノ セイゾウホウホウ - Google Patents
ハンドウタイソウチノ セイゾウホウホウInfo
- Publication number
- JPS5845190B2 JPS5845190B2 JP50020359A JP2035975A JPS5845190B2 JP S5845190 B2 JPS5845190 B2 JP S5845190B2 JP 50020359 A JP50020359 A JP 50020359A JP 2035975 A JP2035975 A JP 2035975A JP S5845190 B2 JPS5845190 B2 JP S5845190B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- thin
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体製造の製造方法、特にサファイアなどの
絶縁物基板上に成長させたシリコン層に絶縁物による素
子間分離領域を形成する方法に関するものである。
絶縁物基板上に成長させたシリコン層に絶縁物による素
子間分離領域を形成する方法に関するものである。
サファイア基板−ヒに薄いシリコン（Ｓｉ）層を設けた
ＳＯ８（５ｉｌｃｏｎ ｏｎ ５ａｐｈｉａ）構造を有
する基板を用いて半導体集積回路装置を製造する場合、
素子間分離領域に当る部分のシリコン（Ｓｉ）層をエツ
チングして島を形成し、それら複数１同の高上に半導体
素子を形成する。
ＳＯ８（５ｉｌｃｏｎ ｏｎ ５ａｐｈｉａ）構造を有
する基板を用いて半導体集積回路装置を製造する場合、
素子間分離領域に当る部分のシリコン（Ｓｉ）層をエツ
チングして島を形成し、それら複数１同の高上に半導体
素子を形成する。
このような方法によって半導体集積回路装置を製造した
場合、島の表面とサファイア基板との間に段差が生じる
ため、素子間を電気的に結合する配線が凹凸の角部分で
薄くなり断線事故が起り易くなるという欠点がある。
場合、島の表面とサファイア基板との間に段差が生じる
ため、素子間を電気的に結合する配線が凹凸の角部分で
薄くなり断線事故が起り易くなるという欠点がある。
このような欠点を改善するため各層を台形状に形成して
角部分を滑かに形成する。
角部分を滑かに形成する。
この場合ＭＯ８ＦＥＴのように島を形成するシリコン（
Ｓｉ ’）層の厚さが薄いものは台形の傾斜部分が集積
度を田舎しないが、島にバイポーラトランジスタを形成
するときのように島を形成するシリコン（Ｓｉ）層の厚
さを厚く形成しなければならない場合には傾斜部分の裾
の広がりが犬ぎくなり、集積度が悪くなるという欠点が
ある。
Ｓｉ ’）層の厚さが薄いものは台形の傾斜部分が集積
度を田舎しないが、島にバイポーラトランジスタを形成
するときのように島を形成するシリコン（Ｓｉ）層の厚
さを厚く形成しなければならない場合には傾斜部分の裾
の広がりが犬ぎくなり、集積度が悪くなるという欠点が
ある。
本発明は前述の如き従来の欠点を改善した新規な発明で
あり、その目的はＳＯ８構造を有する基板の各層間を平
坦にして配線を容易にするとともに素子間分離領域を最
小にして集積度を向上せしめんとするものである。
あり、その目的はＳＯ８構造を有する基板の各層間を平
坦にして配線を容易にするとともに素子間分離領域を最
小にして集積度を向上せしめんとするものである。
その目的を達成せしめるため、本発明の半導体装置の製
造方法は、絶縁物基板上に設けたシリコン層の゛ｒ導導
体素子形成領土上絶縁物薄層を設は前記絶縁物薄層をマ
スクとして半導体形成領域以外の前記シリコン層を除去
した後シリコン層を酸化せしめ 、、；ｉｆ記シリコン
層を除去した部分を酸化シリコンで埋めて素子間分離領
域を形成することを特徴とするもので、以Ｆ実症例につ
いて詳細に説明する。
造方法は、絶縁物基板上に設けたシリコン層の゛ｒ導導
体素子形成領土上絶縁物薄層を設は前記絶縁物薄層をマ
スクとして半導体形成領域以外の前記シリコン層を除去
した後シリコン層を酸化せしめ 、、；ｉｆ記シリコン
層を除去した部分を酸化シリコンで埋めて素子間分離領
域を形成することを特徴とするもので、以Ｆ実症例につ
いて詳細に説明する。
第１図の如く、サファイアからなる絶縁物基板１士に薄
いシリコン（Ｓｉ）層２を成長せしめてＳＯ８構造を形
成する。
いシリコン（Ｓｉ）層２を成長せしめてＳＯ８構造を形
成する。
上記シリコン（Ｓｉ）層２の厚みは、ＭＯＳＦＥＴを形
成する場合は数Ｅμｍ〕に、またバイポーラトランジス
タを形成する場合はＩＯ〔μｍ〕あるいはそれ以上とす
る。
成する場合は数Ｅμｍ〕に、またバイポーラトランジス
タを形成する場合はＩＯ〔μｍ〕あるいはそれ以上とす
る。
次に第２区の如く、シリコン（Ｓｌ）層２を酸化させて
その上に窒化シリコン（８１３Ｎ４）からなる絶縁物薄
層３を形成した後、その土にフォトレジスト膜４を被着
する。
その上に窒化シリコン（８１３Ｎ４）からなる絶縁物薄
層３を形成した後、その土にフォトレジスト膜４を被着
する。
ｆ９３絶縁物薄層３は窒化シリコン（Ｓｉ３Ｎ４）のほ
か、アルミナ（Ａ１２０３）、二酸化シリコン（Ｓ Ｉ
Ｏ３’）などの絶縁物を用いることができる。
か、アルミナ（Ａ１２０３）、二酸化シリコン（Ｓ Ｉ
Ｏ３’）などの絶縁物を用いることができる。
次にフォトエツチング技術を用いて半導体素子形成領埴
土のフオトレジスＩ−膜４′を残し、その膜４′をマス
クとして第３図の如く絶縁物薄層３を選択エツチングす
る。
土のフオトレジスＩ−膜４′を残し、その膜４′をマス
クとして第３図の如く絶縁物薄層３を選択エツチングす
る。
次に第４図の如くフォトｌ／シスト膜４′と絶縁物薄層
３をマスクとし、上面から弗素（ト）のプラズマを浴せ
て半導体形成領域Ｕ外のシリコン（Ｓｉ）層３を除去し
てサファイアからなる絶縁基板１を表出せしめる。
３をマスクとし、上面から弗素（ト）のプラズマを浴せ
て半導体形成領域Ｕ外のシリコン（Ｓｉ）層３を除去し
てサファイアからなる絶縁基板１を表出せしめる。
プラズマによるエツチングではプラズマ分子の平均自由
工程が犬であるため、マスク端からの回り込みが少ｆＮ
＜ 、サイドエツチングが殆ど生じｆＳいため幅の狭
い荷を形成できる。
工程が犬であるため、マスク端からの回り込みが少ｆＮ
＜ 、サイドエツチングが殆ど生じｆＳいため幅の狭
い荷を形成できる。
次に残ったフォト１〜シスト膜４′を除去した後基板全
体を酸素（０゜）雰囲気中で加熱すると、シリコン層２
の表面は絶縁物薄層３のために酸化されず、酸素雰囲気
に晒されている側面の酸化が進行して二酸化シリコン（
Ｓ １０２ ） ５が横力向に拡がる。
体を酸素（０゜）雰囲気中で加熱すると、シリコン層２
の表面は絶縁物薄層３のために酸化されず、酸素雰囲気
に晒されている側面の酸化が進行して二酸化シリコン（
Ｓ １０２ ） ５が横力向に拡がる。
これは熱酸化によりシリコンが二酸化シリコン（Ｓｉｎ
２）となると体積が２倍程度に増大するためである。
２）となると体積が２倍程度に増大するためである。
そして適当時間この酸化を行なって第５図の如くシリコ
ン層２を除去した部分を二酸化シリコン（Ｓｉ０２）５
が埋めつくした所でこの酸化を中＋Ｅ−する。
ン層２を除去した部分を二酸化シリコン（Ｓｉ０２）５
が埋めつくした所でこの酸化を中＋Ｅ−する。
その後第６図の如く絶縁物薄層３を除去して半導体形成
領域２′上に通常の方法で半導体素子を形成する。
領域２′上に通常の方法で半導体素子を形成する。
なお、二酸化シリコン（Ｓｉ０２）５は素子間分離領域
を形成している。
を形成している。
また、二酸化シリコン（Ｓｉ０２）５を形成する際に用
いた窒化膜（ｓ １３Ｎ４ ）からなる絶縁物薄層３は
上述の如く除去することなく適当な厚さにエツチングし
た後あるいはそのままの厚さのまま半導体素子形成時の
選択拡散用のマスク材として利用してもよい。
いた窒化膜（ｓ １３Ｎ４ ）からなる絶縁物薄層３は
上述の如く除去することなく適当な厚さにエツチングし
た後あるいはそのままの厚さのまま半導体素子形成時の
選択拡散用のマスク材として利用してもよい。
以上説明したように、本発明によれば半導体素子形成領
域と素子間分離領域の表面が同一平面となるため、断線
事故を起すことｆｉ ＜半導体素子間の配線を行なうこ
とができるほか、半導体形成領域−ヒに設けるマスク材
としてのフォトレジスト膜４′間の間隔を可能な限り狭
くすることによって二酸化シリコン（Ｓ １０２ ）か
らなる素子間分離領域を狭く形成することができるので
、半導体集積回路装置の集積度を同士せしめることがで
きる。
域と素子間分離領域の表面が同一平面となるため、断線
事故を起すことｆｉ ＜半導体素子間の配線を行なうこ
とができるほか、半導体形成領域−ヒに設けるマスク材
としてのフォトレジスト膜４′間の間隔を可能な限り狭
くすることによって二酸化シリコン（Ｓ １０２ ）か
らなる素子間分離領域を狭く形成することができるので
、半導体集積回路装置の集積度を同士せしめることがで
きる。
なお、庫発明は一ヒ述の如く、プラズマによるジノコン
層２のエツチングのほか、液体によるエツチングを行な
ってもよいことはいうまでもないがこの場合、横力向の
エツチングをもたらさないような方法を講する必要があ
る。
層２のエツチングのほか、液体によるエツチングを行な
ってもよいことはいうまでもないがこの場合、横力向の
エツチングをもたらさないような方法を講する必要があ
る。
第１図乃至第６図は本発明の製造方法の一実施例を示す
製造工程断面図である。 図において、１は絶縁物基板、２はシリコン層、２′は
半導体素子形成領域、５は素子間分離領域を示す。
製造工程断面図である。 図において、１は絶縁物基板、２はシリコン層、２′は
半導体素子形成領域、５は素子間分離領域を示す。
Claims (1)
- １ 絶縁物基板上に設けたシリコン層の半導体素子形成
領域−ヒに絶縁物薄層を設け、前記絶縁物薄層をマスク
として半導体素子形成領域Ｕ外の前記シリコン層を除去
して前記絶縁物基板面を表出せしめた後シ１ノコン層を
酸化せしめ、前記シリコン層を除去した部分を二酸化シ
リコンで埋めて素子間分離領域を形成することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50020359A JPS5845190B2 (ja) | 1975-02-20 | 1975-02-20 | ハンドウタイソウチノ セイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50020359A JPS5845190B2 (ja) | 1975-02-20 | 1975-02-20 | ハンドウタイソウチノ セイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5195783A JPS5195783A (en) | 1976-08-21 |
| JPS5845190B2 true JPS5845190B2 (ja) | 1983-10-07 |
Family
ID=12024892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50020359A Expired JPS5845190B2 (ja) | 1975-02-20 | 1975-02-20 | ハンドウタイソウチノ セイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845190B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237320A (ja) * | 1987-03-26 | 1988-10-03 | タケチ工業ゴム株式会社 | ゴムキ−の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831888A (ja) * | 1971-08-30 | 1973-04-26 | ||
| JPS5019362A (ja) * | 1973-03-23 | 1975-02-28 |
-
1975
- 1975-02-20 JP JP50020359A patent/JPS5845190B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831888A (ja) * | 1971-08-30 | 1973-04-26 | ||
| JPS5019362A (ja) * | 1973-03-23 | 1975-02-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5195783A (en) | 1976-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960043106A (ko) | 반도체장치의 절연막 형성방법 | |
| JP3581505B2 (ja) | 半導体装置の素子分離領域の形成方法 | |
| US5696020A (en) | Method for fabricating semiconductor device isolation region using a trench mask | |
| JPS6015944A (ja) | 半導体装置 | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPS5845190B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH0258778B2 (ja) | ||
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| KR20000013286A (ko) | 반도체 장치의 소자분리막 제조방법 | |
| KR0135030B1 (ko) | 반도체 소자간의 격리방법 | |
| KR940008320B1 (ko) | 반도체 장치의 제조방법 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPH0313742B2 (ja) | ||
| JPS5950540A (ja) | 半導体装置の製造方法 | |
| JPH0547921A (ja) | 半導体装置の製造方法 | |
| JPH05218193A (ja) | 半導体装置の製造方法 | |
| JPS5839026A (ja) | 半導体装置及びその製造方法 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 | |
| JPH05299414A (ja) | 半導体装置における素子分離酸化膜の形成方法 | |
| KR0146526B1 (ko) | 반도체 소자의 소자분리막 형성방법 |