JP3581505B2 - 半導体装置の素子分離領域の形成方法 - Google Patents
半導体装置の素子分離領域の形成方法 Download PDFInfo
- Publication number
- JP3581505B2 JP3581505B2 JP30927296A JP30927296A JP3581505B2 JP 3581505 B2 JP3581505 B2 JP 3581505B2 JP 30927296 A JP30927296 A JP 30927296A JP 30927296 A JP30927296 A JP 30927296A JP 3581505 B2 JP3581505 B2 JP 3581505B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- forming
- exposed
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその素子分離領域の形成方法に係り、例えば、トレンチ工程とＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）工程により製造される半導体装置及びその素子分離領域の形成方法に関する。
【０００２】
【従来の技術】
半導体装置の集積度が著しく増加するに伴い、トランジスタのサイズの縮小化が進んでいる。また、トランジスタを互いに分離するための素子分離領域の面積を減少させる技術も重要性を増し、多様な素子分離技術が発表されている。
【０００３】
初期において半導体装置の素子分離領域は、主にシリコン基板のＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）を用いて形成していた。ＬＯＣＯＳ方法とは素子が形成される活性領域の間に熱酸化工程により厚いフィールド酸化層を局部的に成長させる方法である。ところが、このようなＬＯＣＯＳ方法によると、素子分離領域の外周にバーズビークが形成されるため、相互に隣接した素子分離領域の間に狭い活性領域、例えば０．５μｍ以下の狭い幅を有する活性領域を限定するには不向きであるという問題点がある。また、素子分離領域の幅の広い部分と狭い部分に各々相異なる厚さを有するフィールド酸化層が形成されるために、フィールド酸化層の厚さを設定し難いという問題点がある。
【０００４】
最近、ＬＯＣＯＳ方法の問題点を改善するために、シリコン基板の所定部分を蝕刻した後に、蝕刻した部分に絶縁層を埋め立てることにより、素子分離領域を形成するトレンチ素子分離方法が提案された。ところが、このようなトレンチ素子分離方法は、素子分離領域の幅の広い部分に絶縁膜が非常に薄く形成されるディッシング現象が発生して素子分離特性が低下するという問題点がある。
【０００５】
そこで、最近、素子分離領域の幅を狭く形成すべき部分と素子分離領域の幅を広く形成すべき部分とに各々トレンチ領域を埋め立てる絶縁膜パターンとＬＯＣＯＳ工程によるフィールド酸化膜を形成する組合せ型素子分離領域の形成方法が提案されている。
【０００６】
図１乃至図６は、従来の組合せ型素子分離領域の形成方法を説明するための断面図である。なお、各図面のａ部分は素子分離領域の幅が狭く形成される部分、例えば半導体記憶装置のセルアレイ領域を示し、各図面のｂ部分は素子分離領域の幅が広く形成される部分、例えば半導体記憶装置の周辺回路領域を示している。
【０００７】
図１は、第１シリコン窒化膜パターン５を形成する工程を示したものである。まず、半導体基板１上にパッド酸化膜３及び第１シリコン窒化膜を順番に形成する。次に、この第１シリコン窒化膜を写真／蝕刻工程によりパタニングしてパッド酸化膜３の所定領域を露出させる第１シリコン窒化膜パターン５を形成する。
【０００８】
図２は、第２シリコン窒化膜７及びフォトレジストパターン９を形成する工程を示したものである。具体的には、第１シリコン窒化膜パターン５の形成された半導体基板の全面に第２シリコン窒化膜７を形成する。ここで、第２シリコン窒化膜７は２００Å程度の厚さで形成する。次に、第２シリコン窒化膜７の形成された半導体基板の全面にフォトレジストを塗布した後に、これを写真工程によりパタニングして周辺回路領域ｂ部分の第２シリコン窒化膜７を露出させるフォトレジストパターン９を形成する。
【０００９】
図３は、第２シリコン窒化膜パターン７ａ、第１スペーサ７ｂ及びフィールド酸化膜１１を形成する工程を示すものである。具体的には、フォトレジストパターン９を蝕刻マスクとして、露出された第２シリコン窒化膜パターン７を異方性蝕刻することにより、周辺回路領域ｂに形成された第１シリコン窒化膜パターン５の側壁に第２シリコン窒化膜７からなる第１スペーサ７ｂを形成すると同時にセルアレイ領域ａのみを覆う第２シリコン窒化膜パターン７ａを形成する。この際、第２シリコン窒化膜７が異方性蝕刻された部分のパッド酸化膜３が露出される。次いで、フォトレジストパターン９を取り除いた後に、その結果物を熱酸化させて、露出されたパッド酸化膜３の部分に厚いフィールド酸化膜１１を形成する。この際、フィールド酸化膜１１の両側にはパッド酸化膜パターン３ａが形成される。
【００１０】
図４は、セルアレイ領域ａに形成された第１シリコン窒化膜パターン５の間のパッド酸化膜パターン３ａを露出させる工程を示したものである。具体的には、フィールド酸化膜１１の形成された結果物の周辺回路領域ｂを覆うフォトレジストパターン１３を写真工程を用いて形成する。次いで、フォトレジストパターン１３を蝕刻マスクとして第２シリコン窒化膜パターン７ａを異方性蝕刻することにより、セルアレー領域ａに形成された第１シリコン窒化膜パターン５の間のパッド酸化膜パターン３ａを露出させる。この際、セルアレイ領域ａの第１シリコン窒化膜パターン５の側壁に第２シリコン窒化膜パターン７ａからなる第２スペーサ７ｃが形成される。
【００１１】
図５は、半導体基板１に所定の深さを有するトレンチ領域を形成する工程を示したものである。具体的には、セルアレイ領域ａの部分に露出されたパッド酸化膜パターン３ａを異方性蝕刻してその下の半導体基板１を露出させると同時に、セルアレイ領域ａの第１シリコン窒化膜パターン５及び第２スペーサ７ｃの下にパッド酸化膜パターン３ｂを形成する。この際、フィールド酸化膜１１も共に蝕刻されて更に薄くなるが、大きな変化は現れない。何故ならば、一般にフィールド酸化膜１１はパッド酸化膜３に比べて約１０倍以上厚く形成されるからである。次いで、第１シリコン窒化膜パターン５、第１スペーサ７ｂ、第２スペーサ７ｃ及びフィールド酸化膜１１を蝕刻マスクとして、露出された半導体基板を所定の深さだけ蝕刻してトレンチ領域を形成する。このように形成されたトレンチ領域は、図示のように、セルアレイ領域ａのみに形成されることが分かる。次に、この結果物の全面にトレンチ領域を埋立てる絶縁膜１５、例えばＣＶＤ絶縁膜を形成する。
【００１２】
図６は、従来の技術による素子分離領域を完成する工程を示したものである。具体的には、第１シリコン窒化膜パターン５、第１スペーサ７ｂ及び第２スペーサ７ｃが露出されるように絶縁膜１５をエッチバックする。ここで、エッチバックする工程としては、一般にＣＭＰ工程が多用される。次に、露出された第１シリコン窒化膜パターン５、第１スペーサ７ｂ及び第２スペーサ７ｃを燐酸溶液にて取り除いた後に、その下のパッド酸化膜パターン３ａ，３ｂを取り除くことにより、セルアレイ領域ａ部分に形成されたトレンチ領域を埋立てる絶縁膜パターン１５ａを形成する。
【００１３】
前述した従来の素子分離領域形成方法は３回の写真工程を要するので、工程が複雑であり高コストになる。そこで、工程の単純化が望まれるところである。また、フォトレジストパターン９を形成するための２番目の写真工程の際にミスアライメントが発生する場合に、セルアレイ領域ａの外周部分に形成されるトレンチ領域の幅が所望のサイズより小さく形成されたり、逆に大きく形成されたりするという問題が発生する。なお、周辺回路領域ｂに形成されるフィールド酸化膜１１の外周部分と接触する半導体基板１の表面に、シリコン窒化膜パターン５及びシリコン窒化膜で形成された第１スペーサ７ｂによるストレスに起因して多数の結晶欠陥が発生する。このような結晶欠陥は、フィールド酸化膜と接する活性領域と半導体基板との間の漏れ電流を大きく増加させる要因として作用する。
【００１４】
【発明が解決しょうとする課題】
本発明は、前述した従来の問題点を解決するために案出されたものであり、１回の写真工程とポリシリコンパターン及びシリコン窒化膜スペーサを用いてフィールド酸化膜を形成することにより、工程を単純化すると共に活性領域と半導体基板との間の漏れ電流特性を改善させ得る半導体装置の素子分離領域の形成方法を提供することを目的とする。
【００１５】
また、本発明は、単純な製造工程により形成可能な素子分離領域を有する半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
前記目的を達成するために本発明の素子分離領域の形成方法は、半導体基板の全面にパッド酸化膜及びポリシリコン膜を順次に形成する工程と、前記ポリシリコン膜を写真蝕刻工程によりパタニングして前記パッド酸化膜の所定領域を露出させるポリシリコンパターンを形成する工程と、前記ポリシリコンパターンの側壁にシリコン窒化膜からなるスペーサを形成する工程と、前記スペーサの形成された結果物を熱酸化させて前記露出されたパッド酸化膜部分及び前記ポリシリコンパターンの表面に各々第１フィールド酸化膜及び第２フィールド酸化膜を形成する工程と、前記スペーサを取り除いてその下のパッド酸化膜を露出させる工程と、前記露出されたパッド酸化膜を蝕刻してその下の半導体基板を露出させる工程と、前記第１フィールド酸化膜及び前記第２フィールド酸化膜を蝕刻マスクとして前記露出された半導体基板を所定の深さだけ蝕刻することによりトレンチ領域を形成する工程と、前記結果物の全面に前記トレンチ領域を埋め立てる絶縁膜を形成する工程と、前記ポリシリコンパターンが露出されるように前記絶縁膜及び前記第２フィールド酸化膜を連続的にエッチバックする工程と、前記露出されたポリシリコンパターン及びその下のパッド酸化膜を取り除く工程とを含むことを特徴とする。
【００１７】
また、前記目的を達成するための本発明の他の素子分離領域の形成方法は、半導体基板の全面にパッド酸化膜及びポリシリコン膜を順次に形成する工程と、前記ポリシリコン膜を写真蝕刻工程によりパタニングして前記パッド酸化膜の所定領域を露出させるポリシリコンパターンを形成する工程と、前記露出されたパッド酸化膜を蝕刻してその下の半導体基板を露出させることにより、前記ポリシリコンパターンの下にパッド酸化膜パターンを形成する工程と、前記ポリシリコンパターン及び前記パッド酸化膜パターンの側壁にシリコン窒化膜からなるスペーサを形成する工程と、前記スペーサの形成された結果物を熱酸化させて前記スペーサ間の露出された半導体基板及び前記ポリシリコンパターンの表面に各々第１フィールド酸化膜及び第２フィールド酸化膜を形成する工程と、前記スペーサを取り除きその下の半導体基板を露出させる工程と、前記第１フィールド酸化膜及び前記第２フィールド酸化膜を蝕刻マスクとして前記露出された半導体基板を所定の深さだけ蝕刻することによりトレンチ領域を形成する工程と、前記結果物の全面に前記トレンチ領域を埋め立てる絶縁膜を形成する工程と、前記ポリシリコンパターンが露出されるように前記絶縁膜及び前記第２フィールド酸化膜を連続的にエッチバックする工程と、前記露出されたポリシリコンパターン及びその下のパッド酸化膜を取り除く工程とを含むことを特徴とする。
【００１８】
本発明の素子分離膜の形成方法によると、１回の写真工程で素子分離領域を形成することができ、工程を単純化することができる。また、相異なるストレスタイプを有するポリシリコンパターン及びシリコン窒化膜スペーサを形成してから第１フィールド酸化膜を形成することにより、第１フィールド酸化膜の形成時に第１フィールド酸化膜の外周部の下の半導体基板に結晶欠陥が発生する現象を抑制することができる。
【００１９】
また、前記目的を達成するための本発明の半導体装置は、熱酸化により得られる酸化膜の周囲に接するようにトレンチを配し、該トレンチに絶縁物質を埋め込んでなる素子分離領域を有する。
【００２０】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を詳細に説明する。
【００２１】
図７乃至図１０は、本発明に係る素子分離領域形成方法を説明するための断面図である。なお、各図面のａ部分は素子分離領域の幅が狭く形成される部分、例えば半導体記憶装置のセルアレイ領域を示し、各図面のｂ部分は素子分離領域の幅が広く形成される部分、例えば半導体記憶装置の周辺回路領域を示している。
【００２２】
図７は、活性領域を限定するためのポリシリコンパターン２５及びシリコン窒化膜スペーサ２７を形成する工程を示したものである。この工程では、まず、半導体基板２１上にパッド酸化膜及びポリシリコン膜を順次に形成する。次に、該ポリシリコン膜を写真蝕刻工程によりパタニングして該パッド酸化膜の所定領域を露出させるポリシリコンパターン２５を形成する。次いで、露出されたパッド酸化膜を蝕刻してその下の半導体基板２１を露出させるパッド酸化膜２３を形成する。この際、露出されたパッド酸化膜を蝕刻せずに後続工程を施すこともできる。次に、後続工程として、この結果物の全面にシリコン窒化膜を形成した後に、これを異方性蝕刻して、ポリシリコンパターン２５及びパッド酸化膜パターン２３の側壁にシリコン窒化膜からなるスペーサ２７を形成する。この際、スペーサ２７を形成するためにシリコン窒化膜を異方性蝕刻すると、蝕刻されたシリコン窒化膜の下の半導体基板２１が露出される。
【００２３】
一方、ポリシリコンパターン２５の形成の際に、露出されたパッド酸化膜を蝕刻しない場合には、スペーサ２７を形成した後に、ポリシリコンパターン２５の間のパッド酸化膜２３が露出される。
【００２４】
図８は、第１フィールド酸化膜２９ａ及び第２フィールド酸化膜２９ｂを形成する工程を示したものである。具体的には、スペーサ２７の形成された半導体基板を熱酸化させて、スペーサ２７の間の半導体基板２１の表面及び露出されたポリシリコンパターン２５の表面に、各々第１フィールド酸化膜２９ａ及び第２フィールド酸化膜２９ｂを形成する。この際、ポリシリコンパターン２５は、その表面が酸化されて薄くなったポリシリコンパターン２５ａに変形され、第１フィールド酸化膜２９ａの外周部と接する半導体基板の表面に与えられるストレスは非常に弱い。何故ならば、活性領域を限定するためのパターンが従来のシリコン窒化膜の代りにポリシリコンパターンで形成されるからである。即ち、シリコン窒化膜とポリシリコン膜とのストレスを比較すると、１５００Åの厚さを有するシリコン窒化膜のストレスが−２．０×１０１０ｄｙｎｅ／ｃｍ２である反面、４０００Åの厚さを有するポリシリコン膜のストレスは＋４．０×１０９ｄｙｎｅ／ｃｍ２である。ここで、負（−）の符号は引張応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）を意味し、正（＋）の符号は圧縮応力（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒｅｓｓ）を意味する。結果的に、シリコン窒化膜及びポリシリコン膜は相異なるタイプのストレスを有するので、熱工程時にストレスを緩和させることができる。従って、本実施の形態のように、ポリシリコンパターン２５を形成すると共にその両側にシリコン窒化膜からなるスペーサ２７を形成する場合は、全体的なストレスが劇的に緩和されるので、第１フィールド酸化膜２９ａ及び第２フィールド酸化膜２９ｂを形成する間、第１フィールド酸化膜２９ａと隣接する半導体基板の表面に発生する結晶欠陥は大幅に減少される。
【００２５】
一方、図７に示す工程においてパッド酸化膜２３を蝕刻しない場合には、スペーサ２７の形成以後に露出されたパッド酸化膜２３の部分に第１フィールド酸化膜２９ａが形成される。
【００２６】
図９は、半導体基板の所定領域に一定の深さを有するトレンチ領域及びトレンチ領域を埋め立てる絶縁膜３１を形成する工程を示したものである。具体的には、スペーサ２７を燐酸（Ｈ３ＰＯ４）溶液により取り除いて、その下の半導体基板２１を露出させる。
【００２７】
一方、図７に示す工程において、パッド酸化膜２３を蝕刻しない場合には、スペーサ２７を取り除いた後に、その下にパッド酸化膜２３が露出される。従って、この場合には、露出されたパッド酸化膜２３を連続的に蝕刻してその下の半導体基板２１を露出させる。
【００２８】
次いで、第１フィールド酸化膜２９ｂ及び第２フィールド酸化膜２９ａを蝕刻マスクとして、露出された半導体基板２１を一定の深さまで蝕刻することにより、第１フィールド酸化膜２９ａの両側の半導体基板２１の表面にトレンチ領域を形成する。次に、この結果物の全面にトレンチ領域を埋め立てる絶縁膜３１、例えばＣＶＤ酸化膜を形成する。
【００２９】
図１０は、本実施の形態に係る素子分離領域を完成する工程を示したものである。具体的には、ポリシリコンパターン２５ａが露出されるように絶縁膜３１及び第２フィールド酸化膜２９ｂをエッチバックする。このエッチバック工程には、ＣＭＰ工程を用いることが望ましい。次に、露出されたポリシリコンパターン２５ａ及びその下のパッド酸化膜パターン２３を連続的に取り除くことにより、第１フィールド酸化膜２９ａ及びその両側のトレンチ領域を埋め立てる絶縁膜パターンから構成される素子分離領域３３ａ，３３ｂを形成する。
【００３０】
以上のように、セルアレイ領域ａに形成された素子分離領域３３ａは、その幅が周辺回路領域ｂに形成された素子分離領域３３ｂに比べて非常に小さく形成されることが分かる。
【００３１】
本発明の実施の形態によると、３回の写真工程を用いる従来の素子分離領域形成方法とは異なり、１回の写真工程により素子分離領域を形成することができる。従って、工程が単純化され、低コスト化が図られる。また、第１フィールド酸化膜を形成する間に、その両側に隣接した半導体基板の表面に発生する結晶欠陥を著しく減少させることができるので、第１フィールド酸化膜の外周部と隣接する活性領域と半導体基板との間の漏れ電流を減少させることができる。
【００３２】
本発明は、上記の特定の実施の形態に限定されず、本発明の技術的思想の範囲内で様々な変形が可能である。
【００３３】
【発明の効果】
本発明の素子分離領域の形成方法に拠れば、１回の写真工程とポリシリコンパターン及びシリコン窒化膜スペーサを用いてフィールド酸化膜を形成することにより、工程を単純化すると共に活性領域と半導体基板との間の漏れ電流特性を改善することができる。
【００３４】
また、本発明の半導体装置は、単純な製造工程により形成することができる。
【００３５】
【図面の簡単な説明】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】従来技術に係る素子分離領域形成方法を説明するための断面図である。
【図７】
【図８】
【図９】
【図１０】本発明の好適な実施の形態に係る素子分離領域形成方法を説明するための断面図である。
【符号の説明】
１ 半導体基板
３ パッド酸化膜
５ 第１シリコン窒化膜パターン
７ 第２シリコン窒化膜
７ａ 第２シリコン窒化膜パターン
７ｂ 第１スペーサ
７ｃ 第２スペーサ
９ フォトレジストパターン
１１ フィールド酸化膜
１３ フォトレジストパターン
１５ 絶縁膜
１５ａ 絶縁膜パターン
２１ 半導体基板
２３ パッド酸化膜
２５，２５ａ ポリシリコンパターン
２７ スペーサ
２９ａ 第１フィールド酸化膜
２９ｂ 第２フィールド酸化膜
３１ 絶縁膜
３３ａ，３３ｂ 素子分離領域
【発明の属する技術分野】
本発明は、半導体装置及びその素子分離領域の形成方法に係り、例えば、トレンチ工程とＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）工程により製造される半導体装置及びその素子分離領域の形成方法に関する。
【０００２】
【従来の技術】
半導体装置の集積度が著しく増加するに伴い、トランジスタのサイズの縮小化が進んでいる。また、トランジスタを互いに分離するための素子分離領域の面積を減少させる技術も重要性を増し、多様な素子分離技術が発表されている。
【０００３】
初期において半導体装置の素子分離領域は、主にシリコン基板のＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）を用いて形成していた。ＬＯＣＯＳ方法とは素子が形成される活性領域の間に熱酸化工程により厚いフィールド酸化層を局部的に成長させる方法である。ところが、このようなＬＯＣＯＳ方法によると、素子分離領域の外周にバーズビークが形成されるため、相互に隣接した素子分離領域の間に狭い活性領域、例えば０．５μｍ以下の狭い幅を有する活性領域を限定するには不向きであるという問題点がある。また、素子分離領域の幅の広い部分と狭い部分に各々相異なる厚さを有するフィールド酸化層が形成されるために、フィールド酸化層の厚さを設定し難いという問題点がある。
【０００４】
最近、ＬＯＣＯＳ方法の問題点を改善するために、シリコン基板の所定部分を蝕刻した後に、蝕刻した部分に絶縁層を埋め立てることにより、素子分離領域を形成するトレンチ素子分離方法が提案された。ところが、このようなトレンチ素子分離方法は、素子分離領域の幅の広い部分に絶縁膜が非常に薄く形成されるディッシング現象が発生して素子分離特性が低下するという問題点がある。
【０００５】
そこで、最近、素子分離領域の幅を狭く形成すべき部分と素子分離領域の幅を広く形成すべき部分とに各々トレンチ領域を埋め立てる絶縁膜パターンとＬＯＣＯＳ工程によるフィールド酸化膜を形成する組合せ型素子分離領域の形成方法が提案されている。
【０００６】
図１乃至図６は、従来の組合せ型素子分離領域の形成方法を説明するための断面図である。なお、各図面のａ部分は素子分離領域の幅が狭く形成される部分、例えば半導体記憶装置のセルアレイ領域を示し、各図面のｂ部分は素子分離領域の幅が広く形成される部分、例えば半導体記憶装置の周辺回路領域を示している。
【０００７】
図１は、第１シリコン窒化膜パターン５を形成する工程を示したものである。まず、半導体基板１上にパッド酸化膜３及び第１シリコン窒化膜を順番に形成する。次に、この第１シリコン窒化膜を写真／蝕刻工程によりパタニングしてパッド酸化膜３の所定領域を露出させる第１シリコン窒化膜パターン５を形成する。
【０００８】
図２は、第２シリコン窒化膜７及びフォトレジストパターン９を形成する工程を示したものである。具体的には、第１シリコン窒化膜パターン５の形成された半導体基板の全面に第２シリコン窒化膜７を形成する。ここで、第２シリコン窒化膜７は２００Å程度の厚さで形成する。次に、第２シリコン窒化膜７の形成された半導体基板の全面にフォトレジストを塗布した後に、これを写真工程によりパタニングして周辺回路領域ｂ部分の第２シリコン窒化膜７を露出させるフォトレジストパターン９を形成する。
【０００９】
図３は、第２シリコン窒化膜パターン７ａ、第１スペーサ７ｂ及びフィールド酸化膜１１を形成する工程を示すものである。具体的には、フォトレジストパターン９を蝕刻マスクとして、露出された第２シリコン窒化膜パターン７を異方性蝕刻することにより、周辺回路領域ｂに形成された第１シリコン窒化膜パターン５の側壁に第２シリコン窒化膜７からなる第１スペーサ７ｂを形成すると同時にセルアレイ領域ａのみを覆う第２シリコン窒化膜パターン７ａを形成する。この際、第２シリコン窒化膜７が異方性蝕刻された部分のパッド酸化膜３が露出される。次いで、フォトレジストパターン９を取り除いた後に、その結果物を熱酸化させて、露出されたパッド酸化膜３の部分に厚いフィールド酸化膜１１を形成する。この際、フィールド酸化膜１１の両側にはパッド酸化膜パターン３ａが形成される。
【００１０】
図４は、セルアレイ領域ａに形成された第１シリコン窒化膜パターン５の間のパッド酸化膜パターン３ａを露出させる工程を示したものである。具体的には、フィールド酸化膜１１の形成された結果物の周辺回路領域ｂを覆うフォトレジストパターン１３を写真工程を用いて形成する。次いで、フォトレジストパターン１３を蝕刻マスクとして第２シリコン窒化膜パターン７ａを異方性蝕刻することにより、セルアレー領域ａに形成された第１シリコン窒化膜パターン５の間のパッド酸化膜パターン３ａを露出させる。この際、セルアレイ領域ａの第１シリコン窒化膜パターン５の側壁に第２シリコン窒化膜パターン７ａからなる第２スペーサ７ｃが形成される。
【００１１】
図５は、半導体基板１に所定の深さを有するトレンチ領域を形成する工程を示したものである。具体的には、セルアレイ領域ａの部分に露出されたパッド酸化膜パターン３ａを異方性蝕刻してその下の半導体基板１を露出させると同時に、セルアレイ領域ａの第１シリコン窒化膜パターン５及び第２スペーサ７ｃの下にパッド酸化膜パターン３ｂを形成する。この際、フィールド酸化膜１１も共に蝕刻されて更に薄くなるが、大きな変化は現れない。何故ならば、一般にフィールド酸化膜１１はパッド酸化膜３に比べて約１０倍以上厚く形成されるからである。次いで、第１シリコン窒化膜パターン５、第１スペーサ７ｂ、第２スペーサ７ｃ及びフィールド酸化膜１１を蝕刻マスクとして、露出された半導体基板を所定の深さだけ蝕刻してトレンチ領域を形成する。このように形成されたトレンチ領域は、図示のように、セルアレイ領域ａのみに形成されることが分かる。次に、この結果物の全面にトレンチ領域を埋立てる絶縁膜１５、例えばＣＶＤ絶縁膜を形成する。
【００１２】
図６は、従来の技術による素子分離領域を完成する工程を示したものである。具体的には、第１シリコン窒化膜パターン５、第１スペーサ７ｂ及び第２スペーサ７ｃが露出されるように絶縁膜１５をエッチバックする。ここで、エッチバックする工程としては、一般にＣＭＰ工程が多用される。次に、露出された第１シリコン窒化膜パターン５、第１スペーサ７ｂ及び第２スペーサ７ｃを燐酸溶液にて取り除いた後に、その下のパッド酸化膜パターン３ａ，３ｂを取り除くことにより、セルアレイ領域ａ部分に形成されたトレンチ領域を埋立てる絶縁膜パターン１５ａを形成する。
【００１３】
前述した従来の素子分離領域形成方法は３回の写真工程を要するので、工程が複雑であり高コストになる。そこで、工程の単純化が望まれるところである。また、フォトレジストパターン９を形成するための２番目の写真工程の際にミスアライメントが発生する場合に、セルアレイ領域ａの外周部分に形成されるトレンチ領域の幅が所望のサイズより小さく形成されたり、逆に大きく形成されたりするという問題が発生する。なお、周辺回路領域ｂに形成されるフィールド酸化膜１１の外周部分と接触する半導体基板１の表面に、シリコン窒化膜パターン５及びシリコン窒化膜で形成された第１スペーサ７ｂによるストレスに起因して多数の結晶欠陥が発生する。このような結晶欠陥は、フィールド酸化膜と接する活性領域と半導体基板との間の漏れ電流を大きく増加させる要因として作用する。
【００１４】
【発明が解決しょうとする課題】
本発明は、前述した従来の問題点を解決するために案出されたものであり、１回の写真工程とポリシリコンパターン及びシリコン窒化膜スペーサを用いてフィールド酸化膜を形成することにより、工程を単純化すると共に活性領域と半導体基板との間の漏れ電流特性を改善させ得る半導体装置の素子分離領域の形成方法を提供することを目的とする。
【００１５】
また、本発明は、単純な製造工程により形成可能な素子分離領域を有する半導体装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
前記目的を達成するために本発明の素子分離領域の形成方法は、半導体基板の全面にパッド酸化膜及びポリシリコン膜を順次に形成する工程と、前記ポリシリコン膜を写真蝕刻工程によりパタニングして前記パッド酸化膜の所定領域を露出させるポリシリコンパターンを形成する工程と、前記ポリシリコンパターンの側壁にシリコン窒化膜からなるスペーサを形成する工程と、前記スペーサの形成された結果物を熱酸化させて前記露出されたパッド酸化膜部分及び前記ポリシリコンパターンの表面に各々第１フィールド酸化膜及び第２フィールド酸化膜を形成する工程と、前記スペーサを取り除いてその下のパッド酸化膜を露出させる工程と、前記露出されたパッド酸化膜を蝕刻してその下の半導体基板を露出させる工程と、前記第１フィールド酸化膜及び前記第２フィールド酸化膜を蝕刻マスクとして前記露出された半導体基板を所定の深さだけ蝕刻することによりトレンチ領域を形成する工程と、前記結果物の全面に前記トレンチ領域を埋め立てる絶縁膜を形成する工程と、前記ポリシリコンパターンが露出されるように前記絶縁膜及び前記第２フィールド酸化膜を連続的にエッチバックする工程と、前記露出されたポリシリコンパターン及びその下のパッド酸化膜を取り除く工程とを含むことを特徴とする。
【００１７】
また、前記目的を達成するための本発明の他の素子分離領域の形成方法は、半導体基板の全面にパッド酸化膜及びポリシリコン膜を順次に形成する工程と、前記ポリシリコン膜を写真蝕刻工程によりパタニングして前記パッド酸化膜の所定領域を露出させるポリシリコンパターンを形成する工程と、前記露出されたパッド酸化膜を蝕刻してその下の半導体基板を露出させることにより、前記ポリシリコンパターンの下にパッド酸化膜パターンを形成する工程と、前記ポリシリコンパターン及び前記パッド酸化膜パターンの側壁にシリコン窒化膜からなるスペーサを形成する工程と、前記スペーサの形成された結果物を熱酸化させて前記スペーサ間の露出された半導体基板及び前記ポリシリコンパターンの表面に各々第１フィールド酸化膜及び第２フィールド酸化膜を形成する工程と、前記スペーサを取り除きその下の半導体基板を露出させる工程と、前記第１フィールド酸化膜及び前記第２フィールド酸化膜を蝕刻マスクとして前記露出された半導体基板を所定の深さだけ蝕刻することによりトレンチ領域を形成する工程と、前記結果物の全面に前記トレンチ領域を埋め立てる絶縁膜を形成する工程と、前記ポリシリコンパターンが露出されるように前記絶縁膜及び前記第２フィールド酸化膜を連続的にエッチバックする工程と、前記露出されたポリシリコンパターン及びその下のパッド酸化膜を取り除く工程とを含むことを特徴とする。
【００１８】
本発明の素子分離膜の形成方法によると、１回の写真工程で素子分離領域を形成することができ、工程を単純化することができる。また、相異なるストレスタイプを有するポリシリコンパターン及びシリコン窒化膜スペーサを形成してから第１フィールド酸化膜を形成することにより、第１フィールド酸化膜の形成時に第１フィールド酸化膜の外周部の下の半導体基板に結晶欠陥が発生する現象を抑制することができる。
【００１９】
また、前記目的を達成するための本発明の半導体装置は、熱酸化により得られる酸化膜の周囲に接するようにトレンチを配し、該トレンチに絶縁物質を埋め込んでなる素子分離領域を有する。
【００２０】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態を詳細に説明する。
【００２１】
図７乃至図１０は、本発明に係る素子分離領域形成方法を説明するための断面図である。なお、各図面のａ部分は素子分離領域の幅が狭く形成される部分、例えば半導体記憶装置のセルアレイ領域を示し、各図面のｂ部分は素子分離領域の幅が広く形成される部分、例えば半導体記憶装置の周辺回路領域を示している。
【００２２】
図７は、活性領域を限定するためのポリシリコンパターン２５及びシリコン窒化膜スペーサ２７を形成する工程を示したものである。この工程では、まず、半導体基板２１上にパッド酸化膜及びポリシリコン膜を順次に形成する。次に、該ポリシリコン膜を写真蝕刻工程によりパタニングして該パッド酸化膜の所定領域を露出させるポリシリコンパターン２５を形成する。次いで、露出されたパッド酸化膜を蝕刻してその下の半導体基板２１を露出させるパッド酸化膜２３を形成する。この際、露出されたパッド酸化膜を蝕刻せずに後続工程を施すこともできる。次に、後続工程として、この結果物の全面にシリコン窒化膜を形成した後に、これを異方性蝕刻して、ポリシリコンパターン２５及びパッド酸化膜パターン２３の側壁にシリコン窒化膜からなるスペーサ２７を形成する。この際、スペーサ２７を形成するためにシリコン窒化膜を異方性蝕刻すると、蝕刻されたシリコン窒化膜の下の半導体基板２１が露出される。
【００２３】
一方、ポリシリコンパターン２５の形成の際に、露出されたパッド酸化膜を蝕刻しない場合には、スペーサ２７を形成した後に、ポリシリコンパターン２５の間のパッド酸化膜２３が露出される。
【００２４】
図８は、第１フィールド酸化膜２９ａ及び第２フィールド酸化膜２９ｂを形成する工程を示したものである。具体的には、スペーサ２７の形成された半導体基板を熱酸化させて、スペーサ２７の間の半導体基板２１の表面及び露出されたポリシリコンパターン２５の表面に、各々第１フィールド酸化膜２９ａ及び第２フィールド酸化膜２９ｂを形成する。この際、ポリシリコンパターン２５は、その表面が酸化されて薄くなったポリシリコンパターン２５ａに変形され、第１フィールド酸化膜２９ａの外周部と接する半導体基板の表面に与えられるストレスは非常に弱い。何故ならば、活性領域を限定するためのパターンが従来のシリコン窒化膜の代りにポリシリコンパターンで形成されるからである。即ち、シリコン窒化膜とポリシリコン膜とのストレスを比較すると、１５００Åの厚さを有するシリコン窒化膜のストレスが−２．０×１０１０ｄｙｎｅ／ｃｍ２である反面、４０００Åの厚さを有するポリシリコン膜のストレスは＋４．０×１０９ｄｙｎｅ／ｃｍ２である。ここで、負（−）の符号は引張応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）を意味し、正（＋）の符号は圧縮応力（ｃｏｍｐｒｅｓｓｉｖｅ ｓｔｒｅｓｓ）を意味する。結果的に、シリコン窒化膜及びポリシリコン膜は相異なるタイプのストレスを有するので、熱工程時にストレスを緩和させることができる。従って、本実施の形態のように、ポリシリコンパターン２５を形成すると共にその両側にシリコン窒化膜からなるスペーサ２７を形成する場合は、全体的なストレスが劇的に緩和されるので、第１フィールド酸化膜２９ａ及び第２フィールド酸化膜２９ｂを形成する間、第１フィールド酸化膜２９ａと隣接する半導体基板の表面に発生する結晶欠陥は大幅に減少される。
【００２５】
一方、図７に示す工程においてパッド酸化膜２３を蝕刻しない場合には、スペーサ２７の形成以後に露出されたパッド酸化膜２３の部分に第１フィールド酸化膜２９ａが形成される。
【００２６】
図９は、半導体基板の所定領域に一定の深さを有するトレンチ領域及びトレンチ領域を埋め立てる絶縁膜３１を形成する工程を示したものである。具体的には、スペーサ２７を燐酸（Ｈ３ＰＯ４）溶液により取り除いて、その下の半導体基板２１を露出させる。
【００２７】
一方、図７に示す工程において、パッド酸化膜２３を蝕刻しない場合には、スペーサ２７を取り除いた後に、その下にパッド酸化膜２３が露出される。従って、この場合には、露出されたパッド酸化膜２３を連続的に蝕刻してその下の半導体基板２１を露出させる。
【００２８】
次いで、第１フィールド酸化膜２９ｂ及び第２フィールド酸化膜２９ａを蝕刻マスクとして、露出された半導体基板２１を一定の深さまで蝕刻することにより、第１フィールド酸化膜２９ａの両側の半導体基板２１の表面にトレンチ領域を形成する。次に、この結果物の全面にトレンチ領域を埋め立てる絶縁膜３１、例えばＣＶＤ酸化膜を形成する。
【００２９】
図１０は、本実施の形態に係る素子分離領域を完成する工程を示したものである。具体的には、ポリシリコンパターン２５ａが露出されるように絶縁膜３１及び第２フィールド酸化膜２９ｂをエッチバックする。このエッチバック工程には、ＣＭＰ工程を用いることが望ましい。次に、露出されたポリシリコンパターン２５ａ及びその下のパッド酸化膜パターン２３を連続的に取り除くことにより、第１フィールド酸化膜２９ａ及びその両側のトレンチ領域を埋め立てる絶縁膜パターンから構成される素子分離領域３３ａ，３３ｂを形成する。
【００３０】
以上のように、セルアレイ領域ａに形成された素子分離領域３３ａは、その幅が周辺回路領域ｂに形成された素子分離領域３３ｂに比べて非常に小さく形成されることが分かる。
【００３１】
本発明の実施の形態によると、３回の写真工程を用いる従来の素子分離領域形成方法とは異なり、１回の写真工程により素子分離領域を形成することができる。従って、工程が単純化され、低コスト化が図られる。また、第１フィールド酸化膜を形成する間に、その両側に隣接した半導体基板の表面に発生する結晶欠陥を著しく減少させることができるので、第１フィールド酸化膜の外周部と隣接する活性領域と半導体基板との間の漏れ電流を減少させることができる。
【００３２】
本発明は、上記の特定の実施の形態に限定されず、本発明の技術的思想の範囲内で様々な変形が可能である。
【００３３】
【発明の効果】
本発明の素子分離領域の形成方法に拠れば、１回の写真工程とポリシリコンパターン及びシリコン窒化膜スペーサを用いてフィールド酸化膜を形成することにより、工程を単純化すると共に活性領域と半導体基板との間の漏れ電流特性を改善することができる。
【００３４】
また、本発明の半導体装置は、単純な製造工程により形成することができる。
【００３５】
【図面の簡単な説明】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】従来技術に係る素子分離領域形成方法を説明するための断面図である。
【図７】
【図８】
【図９】
【図１０】本発明の好適な実施の形態に係る素子分離領域形成方法を説明するための断面図である。
【符号の説明】
１ 半導体基板
３ パッド酸化膜
５ 第１シリコン窒化膜パターン
７ 第２シリコン窒化膜
７ａ 第２シリコン窒化膜パターン
７ｂ 第１スペーサ
７ｃ 第２スペーサ
９ フォトレジストパターン
１１ フィールド酸化膜
１３ フォトレジストパターン
１５ 絶縁膜
１５ａ 絶縁膜パターン
２１ 半導体基板
２３ パッド酸化膜
２５，２５ａ ポリシリコンパターン
２７ スペーサ
２９ａ 第１フィールド酸化膜
２９ｂ 第２フィールド酸化膜
３１ 絶縁膜
３３ａ，３３ｂ 素子分離領域
Claims (6)
- 半導体基板の全面にパッド酸化膜及びポリシリコン膜を順次に形成する工程と、
前記ポリシリコン膜を写真蝕刻工程によりパタニングして前記パッド酸化膜の所定領域を露出させるポリシリコンパターンを形成する工程と、
前記ポリシリコンパターンの側壁にシリコン窒化膜からなるスペーサを形成する工程と、
前記スペーサの形成された結果物を熱酸化させて前記露出されたパッド酸化膜部分及び前記ポリシリコンパターンの表面に各々第１フィールド酸化膜及び第２フィールド酸化膜を形成する工程と、
前記スペーサを取り除いてその下のパッド酸化膜を露出させる工程と、
前記露出されたパッド酸化膜を蝕刻してその下の半導体基板を露出させる工程と、
前記第１フィールド酸化膜及び前記第２フィールド酸化膜を蝕刻マスクとして前記露出された半導体基板を所定の深さだけ蝕刻することによりトレンチ領域を形成する工程と、
前記結果物の全面に前記トレンチ領域を埋め立てる絶縁膜を形成する工程と、
前記ポリシリコンパターンが露出されるように前記絶縁膜及び前記第２フィールド酸化膜を連続的にエッチバックする工程と、
前記露出されたポリシリコンパターン及びその下のパッド酸化膜を取り除く工程とを含むことを特徴とする半導体装置の素子分離領域の形成方法。 - 前記絶縁膜はCVD酸化膜で形成されることを特徴とする請求項１に記載の半導体装置の素子分離領域の形成方法。
- 前記エッチバック工程はCMP(Chemical Mechanical Polishing)工程により行われることを特徴とする請求項１に記載の半導体装置の素子分離領域の形成方法。
- 半導体基板の全面にパッド酸化膜及びポリシリコン膜を順次に形成する工程と、
前記ポリシリコン膜を写真蝕刻工程によりパタニングして前記パッド酸化膜の所定領域を露出させるポリシリコンパターンを形成する工程と、
前記露出されたパッド酸化膜を蝕刻してその下の半導体基板を露出させることにより、前記ポリシリコンパターンの下にパッド酸化膜パターンを形成する工程と、
前記ポリシリコンパターン及び前記パッド酸化膜パターンの側壁にシリコン窒化膜からなるスペーサを形成する工程と、
前記スペーサの形成された結果物を熱酸化させて前記スペーサ間の露出された半導体基板及び前記ポリシリコンパターンの表面に各々第１フィールド酸化膜及び第２フィールド酸化膜を形成する工程と、
前記スペーサを取り除いてその下の半導体基板を露出させる工程と、
前記第１フィールド酸化膜及び前記第２フィールド酸化膜を蝕刻マスクとして前記露出された半導体基板を所定の深さだけ蝕刻することによりトレンチ領域を形成する工程と、
前記結果物の全面に前記トレンチ領域を埋め立てる絶縁膜を形成する工程と、
前記ポリシリコンパターンが露出されるように前記絶縁膜及び前記第２フィールド酸化膜を連続的にエッチバックする工程と、
前記露出されたポリシリコンパターン及びその下のパッド酸化膜を取り除く工程とを含むことを特徴とする半導体装置の素子分離領域の形成方法。 - 前記絶縁膜はCVD酸化膜から形成されることを特徴とする請求項４に記載の半導体装置の素子分離領域の形成方法。
- 前記エッチバック工程はCMP(Chemical Mechanical Polishing)工程により行われることを特徴とする請求項４に記載の半導体装置の素子分離領域の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-49687 | 1995-12-14 | ||
| KR1019950049687A KR0168196B1 (ko) | 1995-12-14 | 1995-12-14 | 반도체장치의 소자분리 영역 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181164A JPH09181164A (ja) | 1997-07-11 |
| JP3581505B2 true JP3581505B2 (ja) | 2004-10-27 |
Family
ID=19439941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30927296A Expired - Fee Related JP3581505B2 (ja) | 1995-12-14 | 1996-11-20 | 半導体装置の素子分離領域の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5677232A (ja) |
| JP (1) | JP3581505B2 (ja) |
| KR (1) | KR0168196B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3360970B2 (ja) * | 1995-05-22 | 2003-01-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US5899727A (en) * | 1996-05-02 | 1999-05-04 | Advanced Micro Devices, Inc. | Method of making a semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization |
| US5858830A (en) * | 1997-06-12 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making dual isolation regions for logic and embedded memory devices |
| TW364180B (en) * | 1998-01-12 | 1999-07-11 | United Microelectronics Corp | A method for producing buried diffusion junction |
| US7045435B1 (en) * | 1998-11-03 | 2006-05-16 | Mosel Vitelic Inc | Shallow trench isolation method for a semiconductor wafer |
| TW396508B (en) * | 1999-01-05 | 2000-07-01 | Mosel Vitelic Inc | A method for forming trench isolation |
| US6413836B1 (en) * | 2000-09-20 | 2002-07-02 | Vanguard International Semiconductor Corporation | Method of making isolation trench |
| US6350660B1 (en) * | 2001-04-25 | 2002-02-26 | Macronix International Co., Ltd. | Process for forming a shallow trench isolation |
| KR100418576B1 (ko) * | 2001-06-30 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치형 소자분리막 형성방법 |
| KR100480625B1 (ko) * | 2002-10-24 | 2005-03-31 | 삼성전자주식회사 | 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자 |
| US6825529B2 (en) * | 2002-12-12 | 2004-11-30 | International Business Machines Corporation | Stress inducing spacers |
| US6890808B2 (en) * | 2003-09-10 | 2005-05-10 | International Business Machines Corporation | Method and structure for improved MOSFETs using poly/silicide gate height control |
| JP4515951B2 (ja) * | 2005-03-31 | 2010-08-04 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR100790246B1 (ko) * | 2006-12-26 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6430248A (en) * | 1987-07-27 | 1989-02-01 | Hitachi Ltd | Formation of on-the-trench insulation film |
| US5028559A (en) * | 1989-03-23 | 1991-07-02 | Motorola Inc. | Fabrication of devices having laterally isolated semiconductor regions |
| IT1240325B (it) * | 1990-02-27 | 1993-12-07 | Giuliani Spa | Derivati insaturi di acidi biliari, loro preparazione e composizione farmaceutiche che li contengono |
| EP0641022B1 (en) * | 1993-08-31 | 2006-05-17 | STMicroelectronics, Inc. | Isolation structure and method for making same |
-
1995
- 1995-12-14 KR KR1019950049687A patent/KR0168196B1/ko not_active IP Right Cessation
-
1996
- 1996-11-20 JP JP30927296A patent/JP3581505B2/ja not_active Expired - Fee Related
- 1996-11-22 US US08/754,889 patent/US5677232A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5677232A (en) | 1997-10-14 |
| KR0168196B1 (ko) | 1999-02-01 |
| KR970053384A (ko) | 1997-07-31 |
| JPH09181164A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4187808B2 (ja) | 半導体装置の製造方法 | |
| JP3584125B2 (ja) | 半導体装置のアラインメントキーパターンの形成方法 | |
| JP3581505B2 (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPH09148578A (ja) | トレンチｄｍｏｓトランジスタ及びその製造方法 | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| KR100739656B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH1187487A (ja) | 選択酸化方法 | |
| KR100287181B1 (ko) | 트렌치소자분리영역을갖는반도체소자및그제조방법 | |
| KR19990025534A (ko) | 트렌치 소자분리 영역 형성방법 | |
| KR100361761B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| KR0135690B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR100241517B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| JPH08148554A (ja) | 半導体装置の素子の隔離方法 | |
| KR0146526B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR0166489B1 (ko) | 반도체 소자의 소자분리 방법 | |
| JPH0258778B2 (ja) | ||
| JP3175307B2 (ja) | 半導体装置の製造方法 | |
| KR100338948B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| KR100195192B1 (ko) | 반도체장치의 패드폴리 형성방법 | |
| KR0172729B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR19980014189A (ko) | 반도체장치의 소자분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040405 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040723 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |