KR100361761B1 - 반도체소자의소자분리절연막형성방법 - Google Patents

반도체소자의소자분리절연막형성방법 Download PDF

Info

Publication number
KR100361761B1
KR100361761B1 KR1019950014596A KR19950014596A KR100361761B1 KR 100361761 B1 KR100361761 B1 KR 100361761B1 KR 1019950014596 A KR1019950014596 A KR 1019950014596A KR 19950014596 A KR19950014596 A KR 19950014596A KR 100361761 B1 KR100361761 B1 KR 100361761B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
trench
device isolation
photoresist pattern
Prior art date
Application number
KR1019950014596A
Other languages
English (en)
Other versions
KR970003775A (ko
Inventor
김승준
신기수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950014596A priority Critical patent/KR100361761B1/ko
Publication of KR970003775A publication Critical patent/KR970003775A/ko
Application granted granted Critical
Publication of KR100361761B1 publication Critical patent/KR100361761B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 반도체기판 상부에 제1,2절연막을 순차적으로 형성하고 소자분리마스크를 이용한 식각공정으로 상기 제2,1절연막 및 일정두께의 반도체기판을 순차적으로 식각함으로써 트렌치를 형성한 다음, 전체표면상부에 제3절연막을 일정두께 형성하고 상기 제3절연막을 일정두께 식각함으로써 제3절연막 스페이서를 형성한 다음, 상기 주변회로부만을 노출시키는 감광막패턴을 형성하고 상기 감광막패턴을 마스크로하여 상기 주변회로부에 고농도의 이온주입층을 형성한 다음, 상기 감광막패턴을 제거하고 산화공정으로 제4절연막을 형성한 다음, 평탄화식각공정을 실시함으로써 상기 셀부와 주변회로부에 각각 트렌치형 및 LOCOS 형 소자분리절연막을 평탄하게 형성하여 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 반도체기판 상부에 절연막을 형성하고 소자분리마스크를 이용한 식각공정으로 트렌치를 셀부와 주변회로부에 각각 형성한 다음, 전체표면 상부에 다른 절연막을 형성하고 상기 주변회로부만을 노출시키는 마스크를 이용하여 상기 주변회로부에만 불순물을주입하는 공정을 이용하여 상기 셀부와 주변회로부에 평탄화된 소자분리절연막을 형성함으로써 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각 소자의 디멘젼 ( dimension ) 을 축소하는 것과, 소자간에 존재하는 분리영역 ( isolation region ) 의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈 ( memory cell size ) 를 결정하는 기술이라고 할 수 있다.
소자분리절연막을 제조하는 종래기술로는 절연물 분리방식의 로코스 ( LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함 ) 방법, 반도체기판 상부에 산화막, 다결정실리콘층 및 질화막 순으로 적층한 구조의 피.비.엘 ( PBL : Poly Buffered LOCOS, 이하에서 PBL 이라 함 ) 방법 그리고, 상기 반도체기판에 홈을 형성하고 상기 홈에 절연물질을 매립하는 트렌치방법 등이 있다.
최근에 반도체소자가 고집적화됨에 따라 셀부의 면적이 최소화되었다. 그로인하여, 상기 소자분리절연막은 주변회로부보다 고집적화된 셀부에서 좁은 면적을 갖고 형성된다. 그래서, 먼저 상기 주변회로부에 트렌치공정후에 LOCOS 형 소자분리절연막을 형성하고 상기 셀부에 트렌치형 소자분리절연막을 형성하였다. 그러나, 상기 주변회로부에 LOCOS 형 소자분리절연막을 형성하기 위한 산화공정은 장시간을 필요로 하게 됨으로써 수율을 저하시켜 반도체소자의 생산성을 저하시키는 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 소자분리마스크를 이용해 주변회로부에만 고농도의 불순물이온을 주입하고 산화공정을 이용하여 셀부와 주변회로부에 각각 소자분리절연막을 형성함으로써 반도체소자의 수율 및 생산성을 향상시킬 수 있는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명인 반도체소자의 소자분리절연막 형성방법의 특징은,
반도체기판 상부에 절연막을 형성하는 공정과,
소자분리마스크를 이용한 사진식각공정으로 상기 반도체기판의 셀부 및 주변회로부에 좁은 트렌치와 넓은 트렌치를 형성하는 공정과,
전체표면 상부에 매립절연막을 형성하는 공정과,
상기 매립절연막을 이방성식각하여 상기 좁은 트렌치를 매립하는 제1소자분리절연막과 상기 넓은 트렌치의 측벽에 절연막 스페이서를 형성하는 공정과,
전체표면 상부에 상기 주변회로부를 노출시키는 감광막패턴을 형성하되, 상기 감광막패턴은 상기 절연막 스페이서의 일부만 노출시키도록 형성하는 공정과,
상기 감광막패턴을 이온주입마스크로 고농도의 불순물이온을 주입하는 공정과,
상기 감광막패턴을 제거하는 공정과,
상기 넓은 트렌치를 열산화사켜 제2소자분리절연막을 형성하는 공정을 포함하는데 있다.
또한, 상기 매립절연막은 산화막인 것과,
상기 절연막은 산화막과 질화막의 적층구조인 것과,
상기 질화막은 상기 산화막의 3 배 내지 15 배 두께로 형성되는 것과,
상기 감광막패턴은 상기 절연막 스페이서 전체 폭의 반보다 ± 1.5㎛ 만큼 노출시키는 것과,
상기 트렌치는 500 내지 3500 Å 깊이로 형성되는 것과,
상기 제2소자분리절연막은 상기 트렌치 깊이의 일배 내지 두배 두껍게 형성되는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1A도 내지 제1E도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도이다.
제1A도를 참조하면, 반도체기판(11) 셀부(100)와 주변회로부(200) 상부에 패드산화막(도시안됨) 및 질화막(도시안됨)을 순차적으로 형성한다. 이때, 상기 질화막은 상기 패드산화막의 3 배 내지 15 배 두께로 형성된 것이다. 그 다음에, 상기 질화막 상부에 제1감광막패턴(17)을 형성한다. 이때, 상기 제1감광막패턴(17)은 소자분리마스크(도시안됨)를 이용한 사진공정으로 형성된 것이다. 그 다음에, 상기 제1감광막패턴(17)을 식각마스크로하여 상기 질화막, 패드산화막 및 일정두께의 반도체기판(11)을 순차적으로 식각함으로써 질화막패턴(15), 패드산화막패넌(13) 및 트렌치(19)을 형성한다. 이때, 상기 트렌치(19)는 500 내지 3500 Å 깊이로 형성된 것이다.
제1B도를 참조하면, 전체표면 상부에 매립절연막(21)을 일정 두께 형성한다. 이때, 상기 매립절연막(21)은 상기 트렌치(19)를 매립하기 위한 것이다.
제1C도를 참조하면, 상기 매립절연막(21)을 이방성식각함으로써 상기 셀부(100)의 트렌치(19)를 매립하는 제1소자분리절연막(22)과 상기 셀부(100)에 접하며 상기 주변회로부(200)에 형성된 상기 트렌치(19)의 측벽에 절연막 스페이서(24)를 형성한다. 그 다음에, 전체표면 상부에 제2감광막(도시안됨)을 도포한다. 그리고, 상기 주변회로부(22)만을 노출시키는 마스크를 이용하여 제2감광막패턴(23)을 형성한다. 이때, 상기 제2감광막패턴(23)은 상기 절연막 스페이서(24)의 전체폭의 반에서 ± 1.5㎛를 노출시킨다. 그 다음에, 전체표면 상부에 고농도의 불순물이온을 주입하여 고농도의 이온주입층(25)을 형성한다. 이때 상기 노출된 절연막 스페이서(24) 및 트렌치(19)의 저부에 고농도의 이온주입층(25)이 형성된다.
제1D도를 참조하면, 상기 제2감광막패턴(23)을 제거한다. 그리고, 산화공정을 실시하여 상기 주변회로부(200)에 형성된 트렌치(19)를 매립하는 제2소자분리절연막(27)을 형성한다. 이때, 상기 고농도의 이온주입층(25)이 형성된 부분은 주입되지 않은 부분보다 삼 내지 십배 더 빠르게 산화된다. 그리고, 상기 제2소자분리절연막(27)은 상기 트렌치(19) 깊이의 일 내지 두배 두께로 형성된 것이다.
제1E도를 참조하면, 평탄화식각공정으로 상기 질화막패턴(15)과 패드산화막 패턴(13)을 식각함으로써 상기 셀부(100)와 주변회로부(200)에 각각 평탄화된 제1소자분리절연막(22)과 제2소자분리절연막(27)을 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 마스크를 이용한 식각공정으로 트렌치를 형성하고 주변회로부에 형성된 트렌치에 고농도의 이온주입층을 형성한 다음, 산화공정 및 평탄화식각공정을 실시함으로써 셀부와 주변회로부에 각각 트렌치형과 LOCOS 형 소자분리절연막을 형성하되, 평탄화된 소자분리절연막을 형성함으로써 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성을 향상시킬 수 있는 이점이 있다.
제 1A 도 내지 제 1E 도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
11 : 반도체기판 13 : 패드산화막패턴
15 : 질화막패턴 17 : 제1감광막패턴
19 : 트렌치 21 : 매립절연막
22 : 제1소자분리절연막 23 : 제2감광막패턴
24 : 절연막 스페이서 25 : 고농도의 이온주입층
27 : 제2소자분리절연막

Claims (7)

  1. 반도체기판 상부에 절연막을 형성하는 공정과,
    소자분리마스크를 이용한 사진식각공정으로 상기 반도체기판의 셀부 및 주변회로부에 좁은 트렌치와 넓은 트렌치를 형성하는 공정과,
    전체표면 상부에 매립절연막을 형성하는 공정과,
    상기 매립절연막을 이방성식각하여 상기 좁은 트렌치를 매립하는 제1소자분리절연막과 상기 넓은 트렌치의 측벽에 절연막 스페이서를 형성하는 공정과,
    전체표면 상부에 상기 주변회로부를 노출시키는 감광막패턴을 형성하되, 상기 감광막패넌은 상기 절연막 스페이서의 일부만 노출시키도록 형성하는 공정과,
    상기 감광막패턴을 이온주입마스크로 고농도의 불순물이온을 주입하는 공정과,
    상기 감광막패턴을 제거하는 공정과,
    상기 넓은 트렌치를 연산화시켜 제2소자분리절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  2. 제 1 항에 있어서,
    상기 매립절연막은 산화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  3. 제 1 항에 있어서,
    상기 절연막은 산화막과 질화막의 적층구조인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  4. 제 3 항에 있어서,
    상기 질화막은 상기 산화막의 3 배 내지 15 배 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  5. 제 1 항에 있어서,
    상기 감광막패턴은 상기 절연막 스페이서 전체 폭의 반보다 ± 1.5 ㎛ 만큼 노출시키는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  6. 제 1 항에 있어서,
    상기 트렌치는 500 내지 3500 Å 깊이로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  7. 제 1 항에 있어서,
    상기 제2소자분리절연막은 상기 트렌치 깊이의 일배 내지 두배 두껍게 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
KR1019950014596A 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법 KR100361761B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014596A KR100361761B1 (ko) 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014596A KR100361761B1 (ko) 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법

Publications (2)

Publication Number Publication Date
KR970003775A KR970003775A (ko) 1997-01-28
KR100361761B1 true KR100361761B1 (ko) 2003-02-05

Family

ID=37490679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014596A KR100361761B1 (ko) 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법

Country Status (1)

Country Link
KR (1) KR100361761B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389911B1 (ko) * 1996-09-13 2003-09-19 삼성전자주식회사 트렌치 소자 분리 방법
KR100653704B1 (ko) 2004-10-01 2006-12-04 삼성전자주식회사 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033346A (ja) * 1989-05-31 1991-01-09 Sharp Corp 半導体装置の製造方法
JPH03230529A (ja) * 1990-02-06 1991-10-14 Seiko Epson Corp 集積回路装置の製造方法
KR920005452A (ko) * 1990-08-24 1992-03-28 강진구 마이크로 컴퓨터를 이용한 모터의 과부하 보호 방식
JPH05267448A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体装置の素子分離方法
EP0424608B1 (en) * 1989-10-25 1993-12-01 International Business Machines Corporation Forming wide dielectric filled isolation trenches in semiconductors
JPH0685049A (ja) * 1991-08-29 1994-03-25 Sony Corp 溝の埋め込み工程を有する半導体装置の製造方法
EP0444836B1 (en) * 1990-02-23 2000-04-19 Sharp Kabushiki Kaisha Process for forming semiconductor device isolation regions

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033346A (ja) * 1989-05-31 1991-01-09 Sharp Corp 半導体装置の製造方法
EP0424608B1 (en) * 1989-10-25 1993-12-01 International Business Machines Corporation Forming wide dielectric filled isolation trenches in semiconductors
JPH03230529A (ja) * 1990-02-06 1991-10-14 Seiko Epson Corp 集積回路装置の製造方法
EP0444836B1 (en) * 1990-02-23 2000-04-19 Sharp Kabushiki Kaisha Process for forming semiconductor device isolation regions
KR920005452A (ko) * 1990-08-24 1992-03-28 강진구 마이크로 컴퓨터를 이용한 모터의 과부하 보호 방식
JPH0685049A (ja) * 1991-08-29 1994-03-25 Sony Corp 溝の埋め込み工程を有する半導体装置の製造方法
JPH05267448A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体装置の素子分離方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389911B1 (ko) * 1996-09-13 2003-09-19 삼성전자주식회사 트렌치 소자 분리 방법
KR100653704B1 (ko) 2004-10-01 2006-12-04 삼성전자주식회사 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조

Also Published As

Publication number Publication date
KR970003775A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
JPH09148578A (ja) トレンチｄｍｏｓトランジスタ及びその製造方法
JPH11251557A (ja) 半導体装置の自己整列コンタクト形成方法
JP3640974B2 (ja) 半導体集積回路の製造方法
JP3581505B2 (ja) 半導体装置の素子分離領域の形成方法
KR100739656B1 (ko) 반도체 장치의 제조 방법
JP2861856B2 (ja) 半導体装置の製造方法
KR100361761B1 (ko) 반도체소자의소자분리절연막형성방법
US6020251A (en) Method of forming buried diffusion junctions in conjunction with shallow-trench isolation structures in a semiconductor device
KR19990002942A (ko) 에스오 아이(soi) 소자의 제조방법
KR100281272B1 (ko) 반도체소자의 소자분리 절연막 형성방법
KR100329607B1 (ko) 반도체소자의소자분리절연막형성방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR0166502B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100305018B1 (ko) 반도체소자의 소자분리방법
KR100259083B1 (ko) 반도체소자 및 이의 제조방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR0161434B1 (ko) 반도체 장치의 로커스와 트랜치 조합형 소자분리 방법
KR100215698B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100364126B1 (ko) 반도체소자의소자분리막제조방법
KR100329606B1 (ko) 반도체소자의소자분리절연막형성방법
JP2841524B2 (ja) 不揮発性半導体メモリの製造方法
KR100361765B1 (ko) 반도체소자의 제조방법
KR20020056269A (ko) 반도체소자의 제조방법
KR100335265B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100203897B1 (ko) 반도체 소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee