KR100329606B1 - 반도체소자의소자분리절연막형성방법 - Google Patents

반도체소자의소자분리절연막형성방법 Download PDF

Info

Publication number
KR100329606B1
KR100329606B1 KR1019950014597A KR19950014597A KR100329606B1 KR 100329606 B1 KR100329606 B1 KR 100329606B1 KR 1019950014597 A KR1019950014597 A KR 1019950014597A KR 19950014597 A KR19950014597 A KR 19950014597A KR 100329606 B1 KR100329606 B1 KR 100329606B1
Authority
KR
South Korea
Prior art keywords
forming
device isolation
layer
photoresist pattern
insulating film
Prior art date
Application number
KR1019950014597A
Other languages
English (en)
Other versions
KR970003776A (ko
Inventor
김승준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950014597A priority Critical patent/KR100329606B1/ko
Publication of KR970003776A publication Critical patent/KR970003776A/ko
Application granted granted Critical
Publication of KR100329606B1 publication Critical patent/KR100329606B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 반도체기판 상부에 제1소자분리마스크를 이용하여 주변회로부에 고농도의 이온주입층을 형성하고 제2소자분리마스크를 이용하여 셀부에 트렌치를 형성한 다음, 필드산화공정으로 상기 주변회로부에 필드산화막을 형성하고 전체표면상부를 평탄화시키는 절연층을 형성한 다음, 평탄화식각공정으로 상기 셀부와 주변회로부를 소자분리시키며 상기 셀부와 주변회로부가 중첩된만큼 칩의 크기를 축소시키고 평탄화된 소자분리절연막을 형성함으로써 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 셀부와 주변회로부에 각각 트렌치형과 로코스 ( LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함 ) 형 소자분리절연막을 형성하는 두개의 소자분리마스크를 이용하여 소자분리절연막을 형성하되, 상기 두개의 소자분리마스크가 서로 중첩되도록 형성함으로써 칩( chip ) 크기를 감소시키며 필드산화를 위하여 주입된 이온주입층의 측면확산을 방지할 수 있어 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각 소자의 디맨젼 ( dimension ) 을 축소하는 것과, 소자간에 존재하는 분리영역 ( isolation region ) 의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈 ( memory cell size )를 결정하는 기술이라고 할 수 있다.
소자분리절연막을 제조하는 종래기술로는 절연물 분리방식의 LOCOS 방법, 반도체기판 상부에 산화막, 다결정실리콘층 및 질화막 순으로 적층한 구조의 피.비.엘 ( PBL : Poly Buffered LOCOS, 이하에서 PBL 이라 함 ) 방법 그리고, 상기 반도체기판에 홈을 형성하고 상기 홈에 절연물질을 매립하는 트렌치방법 등이 있다.
최근에 반도체소자가 고집적화됨에따라 셀부의 면적이 최소화되었다. 그로인하여 상기 소자분리절연막은 주변회로부보다 고집적화된 셀부에서 좁은 면적을 갖고 형성된다. 그래서, 상기 셀부에는 트렌치형 소자분리절연막을 형성하고 상기 주변회로부에는 LOCOS 형 소자분리절연막을 형성한다. 그러나, 상기 반도체소자가 초고집적화됨에 따라 더욱 작은 크기로 소자를 형성하여야 하며, 상기 주변회로부에 LOCOS 형 소자분리절연막 형성공정시 형성되는 고농도의 이온주입층이 셀부로 측면확산되어 셀부와 주변회로부의 소자분리가 어려운 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기위하여, 반도체기판 상부에제1소자분리마스크를 이용한 이온주입층을 형성공정과, 제2소자분리마스크를 이용한 트렌치 형성공정과, 필드산화공정 그리고 평탄화식각공정을 이용하여 셀부와 주변회로부를 완전히 분리시키는 평탄화된전 소자분리절연막을 형성함으로써 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리절면막 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기위한 본 발명인 반도체소자의 소자분리절연막 형성방법의 특징은, 반도체기판 상부에 제1감광막패턴을 형성하는 공정과,
전체표면상부에 고농도의 불순물이온을 주입하여 고농도의 이온주입층을 형성하는 공정과,
상기 제1감광막패턴을 제거하는 공정과,
상기 반도체기판 상부에 제2감광막패턴을 형성하는 공정과,
상기 제2감광막패턴을 마스크로하여 트렌치를 형성하는 공정과,
상기 제2감광막패턴을 제거하는 공정과,
필드산화공정으로 필드산화막을 형성하는 공정과,
전체표면상부를 평탄화시키는 절연층을 형성하는 공정과,
평탄화식각공정으로 셀부와 주변회로부에 각각 소자분리절연막을 형성하는 공정을 포함하는데 있다.
또한, 상기 제1감광막패턴은 상기 주변회로부만을 노출시키는 제1소자분리마스크를 이용한 식각공정으로 형성되는 것과,
상기 불순물이온은 1 × 1011/ ㎠ 내지 1 × 1019/ ㎠ 의 농도로 주입되는 것과,
상기 제2감광막패턴은 상기 주변회로부와 일정부분 중첩되도록 형성된 제2소자분리마스크를 이용한 식각공정으로 상기 고농도의 이온주입층이 일정부분 노출되도록 형성된 것과,
상기 일정부분은 0.1 내지 5 μm 인 것과,
상기 고농도의 이온주입층은 상기 이온주입층이 형성되지않은 부분보다 깊은 트렌치가 형성되는 것과,
상기 절연층은 비.피.에스.지. ( BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG 라 함 ) 와 같이 플로우가 잘되는 절연물질로 형성되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
상기 평탄화식각공정은 상기 반도체기판이 노출되기전까지 건식방법으로 식각하고 나머지는 습식방법으로 실시되는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1A도 내지 제1F도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도이다.
제1A도를 참조하면, 반도체기판(11) 상부에 제1감광막(13)패턴을 형성한다. 이때, 상기 제1감광막(13)패턴은 제1소자분리마스크(도시안됨)를 이용한 식각공정으로 형성된 것이다. 그리고, 상기 제1감광막(13)패턴은 상기 반도체기판(11)의 셀부부(100)를 덮고 상기 주변회로부(200)는 노출시킨 것이다. 그 다음에, 전체표면상부에 고농도의 불순물이온을 주입하여 상기 주변회로부(200)에 고농도의 이온주입층(15)을 형성한다. 이때, 상기 고농도의 불순물이온은 1 × 1011/ ㎠ 내지 1 × 1019/ ㎠ 의 농도이다.
제1B도를 참조하면, 상기 제1감광막(13)패턴을 제거한다. 그리고, 상기 반도체기판(11) 상부에 제2감광막(17)패턴을 형성한다. 이때, 상기 제2감광막(17)패턴은 제2소자분리마스크(도시안됨)를 이용한 식각공정으로 형성된 것이다. 그리고, 제2감광막(17)패턴은 상기 셀부(100)에 트렌치(도시안됨)를 형성할 수 있도록 형성된 것이다. 그리고, 상기 제2감광막(17)패턴은 상기 고농도의 이온주입층(15)의 셀부(100) 측이 노출되도록 형성된 것이다. 즉, 상기 제1소자분리마스크와 제2소자분리마스크의 끝부분을 일정부분 중첩되도록하여 제1감광막(13)패턴과 제2감광막(17)패턴을 형성한 것이다.
여기서, 상기 셀부(100)와 중첩되는 상기 고농도의 이온주입층(15)" ⓐ " 는 0.1 내지 5 μm 이다.
제1C도를 참조하면, 상기 제2감광막(17)패턴을 마스크로하여 상기 반도체기판(11)을 일정깊이 식각함으로써 제1,2트렌치(19A,19B)를 형성한다. 이때, 상기 제2트렌치(19B)는 상기 고농도의 이온주입층(15)이 식각되어 형성되 것으로 고농도의 불순물이온이 주입되지않은 부분보다 깊게 형성된 것이다.
제1D도를 참조하면, 상기 제2감광막(17)패턴을 제거한다. 그리고, 필드산화공정을 실시하여 필드산화막(21)을 형성한다. 이때, 상기 주변회로부(200)에 형성된 고농도의 이온주입층(15)부분에서는 LOCOS 형의 필드산화막(21)이 형성된다. 동시에, 상기 고농도의 이온주입층(15)이 형성되지않은 부분은 얇은 두께의 산화막(23)이 형성된다.
제1E도를 참조하면, 전체표면상부에 플로루가 잘되는 BPSG 산화막(25)을 형성함으로써 평탄화시킨다. 이때, 상기 BPSG 산화막(25)은 피. 에스. 지. ( PSG : Phospho Silicate Glass, 이하에서 PSG 라 함 ), 에스. 오. 지. ( SOG : Spin On Glass, 이하에서 SOG 라 함 ) 또는 감광막으로 형성할 수도 있다.
제1F도를 참조하면, 평탄화식각공정으로 상기 셀부(100)와 주변회로부(200)에 각각 평탄화된 트렌치형 소자분리절연막(27)과 LOCOS 형 소자분리절연막(29)을 형성함으로써 후공정을 용이하게 한다.
여기서, 상기 평탄화식각공정은 건식방법으로 상기 반도체기판(11)이 노출되기전까지 식각하고 습식방법으로 나머지 부분을 습식방법으로 식각함으로써 상기 반도체기판(11)에 손상을 주지않는다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 산화막 및 질화막과 같은 절연막을 형성하지않고 소자분리마스크만을 이용하여 소자분리절연막을 형성함으로써 공정을 단순화시켰고, 가아드 링 ( guard ring ) 이 없이도 셀부와 주변회로부를 확실히 격리시켜 소자의 특성을 향상시킴으로써 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성을 향상시킬 수 있는 잇점이 있다.
제 1A 도 내지 제 1F 도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도.
◈ 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 13 : 제1감광막
15 : 고농도의 이온주입층 17 : 제2감광막
19A,19B : 트렌치 21 : 필드산화막
23 : 산화막 25 : BPSG 산화막
27 : 트렌치형 소자분리산화막
29 : LOCOS 형 소자분리산화막

Claims (8)

  1. 반도체기판 상부에 제1감광막패턴을 형성하는 공정과,
    전체표면상부에 고농도의 불순물이온을 주입하여 고농도의 이온주입층을 형성하는 공정과,
    상기 제1감광막패턴을 제거하는 공정과,
    상기 반도체기판 상부에 제2감광막패턴을 형성하는 공정과,
    상기 제2감광막패턴을 마스크로하여 트렌치를 형성하는 공정과,
    상기 제2감광막패턴을 제거하는 공정과,
    필드산화공정으로 필드산화막을 형성하는 공정과,
    전체표면상부를 평탄화시키는 절연층을 형성하는 공정과,
    평탄화식각공정으로 셀부와 주변회로부에 각각 소자분리절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  2. 제 1 항에 있어서,
    상기 제1감광막패턴은 상기 주변회로부만을 노출시키는 제1소자분리마스크를 이용한 식각공정으로 형성되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  3. 제 1 항에 있어서,
    상기 불순물이온은 1 × 1011/ ㎠ 내지 1 × 1019/ ㎠ 의 농도가 주입된 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  4. 제 1 항에 있어서,
    상기 제2감광막패턴은 상기 주변회로부와 일정부분 중첩되도록 형성된 제2소자분리마스크를 이용한 식각공정으로 상기 고농도의 이온주입층이 일정부분 노출되도록 형성된 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  5. 제 4 항에 있어서,
    상기 일정부분은 0.1 내지 5 μm 인 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  6. 제 1 항에 있어서,
    상기 고농도의 이온주입층은 상기 이온주입층이 형성되지않은 부분보다 깊은 트렌치가 형성되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  7. 제 1 항에 있어서,
    상기 절연층은 BPSG 와 같이 플로우가 잘되는 절연물질로 형성되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  8. 제 1 항에 있어서,
    상기 평탄화식각공정은 상기 반도체기판이 노출되기전까지 건식방법으로 식각하고 나머지는 습식방법으로 실시되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
KR1019950014597A 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법 KR100329606B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014597A KR100329606B1 (ko) 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014597A KR100329606B1 (ko) 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법

Publications (2)

Publication Number Publication Date
KR970003776A KR970003776A (ko) 1997-01-28
KR100329606B1 true KR100329606B1 (ko) 2002-10-25

Family

ID=37479138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014597A KR100329606B1 (ko) 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법

Country Status (1)

Country Link
KR (1) KR100329606B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125638A (ja) * 1983-01-05 1984-07-20 Nec Corp 半導体素子分離の製造方法
JPS60226136A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd 相補型金属絶縁物半導体装置およびその製法
JPH03192752A (ja) * 1983-08-23 1991-08-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の基板構造の製造方法
JPH06151578A (ja) * 1992-11-04 1994-05-31 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125638A (ja) * 1983-01-05 1984-07-20 Nec Corp 半導体素子分離の製造方法
JPH03192752A (ja) * 1983-08-23 1991-08-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の基板構造の製造方法
JPS60226136A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd 相補型金属絶縁物半導体装置およびその製法
JPH06151578A (ja) * 1992-11-04 1994-05-31 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR970003776A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
KR100372103B1 (ko) 반도체소자의소자분리방법
JPH09148578A (ja) トレンチｄｍｏｓトランジスタ及びその製造方法
JP3640974B2 (ja) 半導体集積回路の製造方法
US6281069B1 (en) Method for forming deep trench capacitor under a shallow trench isolation structure
KR100329606B1 (ko) 반도체소자의소자분리절연막형성방법
US6020251A (en) Method of forming buried diffusion junctions in conjunction with shallow-trench isolation structures in a semiconductor device
KR19990002942A (ko) 에스오 아이(soi) 소자의 제조방법
KR100361761B1 (ko) 반도체소자의소자분리절연막형성방법
KR100305018B1 (ko) 반도체소자의 소자분리방법
KR100232198B1 (ko) 반도체소자의 격리영역 형성방법
KR100312656B1 (ko) 비씨-에스오아이 소자의 제조방법
KR0144492B1 (ko) 반도체 소자의 소자 분리 절연막 형성방법
KR100329607B1 (ko) 반도체소자의소자분리절연막형성방법
JP4180809B2 (ja) 半導体装置の製造方法
KR0172724B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100364126B1 (ko) 반도체소자의소자분리막제조방법
KR101044774B1 (ko) 모스 트랜지스터 및 그 제조방법
KR0166502B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR0172545B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20030059411A (ko) 반도체소자의 소자분리절연막 형성방법
KR20020056269A (ko) 반도체소자의 제조방법
KR0168198B1 (ko) 반도체 장치의 트렌치형 소자분리방법
KR20010008839A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
KR100277870B1 (ko) 반도체 소자의 격리영역 형성방법
KR100197647B1 (ko) 반도체 소자의 소자분리절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee