KR100329607B1 - 반도체소자의소자분리절연막형성방법 - Google Patents

반도체소자의소자분리절연막형성방법 Download PDF

Info

Publication number
KR100329607B1
KR100329607B1 KR1019950014598A KR19950014598A KR100329607B1 KR 100329607 B1 KR100329607 B1 KR 100329607B1 KR 1019950014598 A KR1019950014598 A KR 1019950014598A KR 19950014598 A KR19950014598 A KR 19950014598A KR 100329607 B1 KR100329607 B1 KR 100329607B1
Authority
KR
South Korea
Prior art keywords
forming
insulating film
layer
ion implantation
trench
Prior art date
Application number
KR1019950014598A
Other languages
English (en)
Other versions
KR970003777A (ko
Inventor
김승준
신기수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950014598A priority Critical patent/KR100329607B1/ko
Publication of KR970003777A publication Critical patent/KR970003777A/ko
Application granted granted Critical
Publication of KR100329607B1 publication Critical patent/KR100329607B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 반도체기판 상부에 제1,2절연막을 형성하고 소자분리마스크를 이용한 식각공정으로 제1,2트렌치를 형성한 다음, 전체표면상부에 제3절연막을 형성하고 이를 이방성식각하여 제3절연막 스페이서를 형성한 다음, 높은 이온주입에너지와 낮은 이온주입에너지로 두층의 이온주입층을 형성하고 셀부의 이온주입층을 제거한 다음, 주변회로부에 필드산화막을 형성하고 평탄화식각공정을 실시하여 상기 셀부에 트렌치형 소자분리절연막을 형성하는 동시에 상기 주변회로부에 LOCOS 형 소자분리절연막을 형성함으로써 공정을 단순화시키고 후공정을 용이하게 하여 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성을 향상시키며 반도체소자의 수율 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 소자분리마스크를 이용한 식각공정과 이온주입공정, 필드산화공정 그리고 평탄화식각공정을 이용하여 소자분리절연막을 형성함으로써 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각 소자의 디맨젼 ( dimension ) 을 축소하는 것과, 소자간에 존재하는 분리영역 ( isolation region ) 의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈 ( memory cell size ) 를 결정하는 기술이라고 할 수 있다.
소자분리절연막을 제조하는 종래기술로는 절연물 분리방식의 로코스 ( LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함 )방법, 반도체기판 상부에 산화막, 다결정실리콘층 및 질화막 순으로 적층한 구조의 피.비.엘 ( PBL : Poly Buffered LOCOS, 이하에서 PBL이라 함 ) 방법 그리고, 상기 반도체기판에 홈을 형성하고 상기 홈에 절연물질을 매립하는 트렌치방법 등이 있다.
최근에 반도체소자가 고집적화됨에따라 셀부의 면적이 최소화되었다. 그로인하여, 상기 소자분리절연막은 주변회로부보다 고집적화된 셀부에서 좁은 면적을 갖고 형성된다. 그래서, 상기 셀부에는 트렌치형 소자분리절연막을 형성하고 상기 주변회로부에는 LOCOS 형 소자분리절연막을 형성한다. 그러나, 두개의 소자분리마스크를 이용하여 상기 셀부와 주변회로부에 각각 소자분리절연막을 형성함으로써 공정이 복잡하여 그에 따른 반도제소자의 수율 및 생산성을 저하시키는 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기위하여, 소자분리 마스크를이용한 식각공정, 이온주입공정, 필드산화공정 및 평탄화공정을 이용하여 평탄화된 소자분리절연막을 셀부와 주변회로부에 각각 형성함으로써 반도체소자의 수율 및 생산성을 향상시킬 수 있는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기위한 본 발명인 반도체소자의 소자분리절연막 형성방법의 특징은, 반도체기판 상부에 제1절연막 및 제2절연막을 형성하는 공정과,
상기 제2절연막 상부에 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 마스크로하여 상기 제2절연막과 제1절연막 그리고 일정두께의 반도체기판을 식각함으로써 셀부와 주변회로부에 각각 제1,2트렌치를 형성하는 공정과,
전체표면상부에 제3절연막을 형성하는 공정과,
이방성식각공정으로 상기 제3절연막을 식각하여 제3절연막 스페이서를 형성하는 공정과,
전체표면상부에 높은 이온주입에너지와 낮은 이온주입에너지로 고농도의 불순물이온을 주입하여 두개의 고농도의 이온주입층을 형성하는 공정과,
상기 제2트렌치 저부의 상기 이온주입층을 제외한 부분의 이온주입층을 제거하는 공정과,
필드산화공정으로 상기 주변회로부에 필드산화막을 형성하는 공정과,
평탄화식각공정으로 상기 셀부와 주변회로부에 평탄화된 소자분리 절연막을 형성하는 공정을 포함하는데 있다.
또한, 상기 제1절연막은 열산화막인 것과,
상기 제2절연막은 질화막인 것과,
상기 제1절연막과 제2절연막은 1 : 0.6 내지 2.5 의 식각선택비를 갖는 것과,
상기 감광막패턴은 상기 셀부와 주변회로부에 트렌치를 형성하는 소자분리마스크를 이용한 식각공정으로 형성된 것과,
상기 트렌치는 1500 내지 5000 Å 깊이로 형성되는 것과,
상기 제3절연막은 2000 내지 6000 Å 두께의 산화막인 것과,
상기 제3절연막 스페이서는 상기 제2트렌치의 셀부측 측벽에 형성되는 것과,
상기 높은 이온주입에너지는 100 내지 300 KeV 인 것과,
상기 낮은 이온주입에너지는 10 내지 90 KeV 인 것과,
상기 이온주입층 제거공정은 상기 산화막 및 질화막과 상기 반도체 기판과의 식각선택비 차이를 이용한 식각공정으로 실시되는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1A도 내지 제1G도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도이다.
제1A도를 참조하면, 반도체기판(11) 상부에 열산화막(13) 및 질화막(15)을 순차적으로 형성한다. 그리고, 상기 질화막(15) 상부에 감광막(17)패턴을 형성한다. 이때, 상기 감광막(17)패턴은 소자분리마스크(도시안됨)를 이용한 식각공정으로 형성된 것이다. 그 다음에, 상기 감광막(17)패턴을 마스크로하여 상기질화막(15), 열산화막(13) 및 일정두께의 반도체기판(11)을 식각함으로써 제1,2트렌치(19,21)를 형성한다. 이때, 상기 제1,2트렌치(19,21)는 1500 내지 5000 Å 두께로 형성된 것이다.
여기서, 상기 제1트렌치(19)는 상기 반도체기판(11)의 셀부(100)에 형성된 것이다. 그리고, 상기 제2트렌치(21)는 상기 반도체기판(11)의 주변회로부(200)에 형성된 것이다.
제1B도를 참조하면, 전체표면상부에 일정두께 산화막(23)을 형성한다. 이때, 상기 산화막(23)은 상기 제1,2트렌치(19,21)를 매립할 수 있도록 2000 내지 6000 Å 두께로 형성된 것이다.
제1C도를 참조하면, 상기 산화막(23)을 증착된 두께만큼 이방성식각함으로써 상기 제2트렌치(21)의 셀부(100)측 측벽에 산화막(23) 스페이서를 형성한다. 그 다음에, 전체표면상부에 고농도의 불순물이온을 주입한다. 이때, 상기 이온주입공정은 먼저 높은 에너지로 불순물이온을 주입한 다음, 작은 에너지로 불순물이온을 주입하는 두번의 주입공정으로 실시된 것이다. 여기서, 상기 높은 에너지는 100 내지 300 KeV 의 에너지로 실시된 것이고, 상기 작은 에너지는 10 내지 90 KeV로 실시된 것이다. 상기 두차례의 이온주입공정으로 인하여 제1고농도의 이온주입층(25)과 제2고농도의 이온주입층(27)을 형성된다.
제1D도를 참조하면, 상기 질화막(15) 및 산화막(23)을 일정두께 식각한다. 이때, 상기 식각공정은 상기 반도체기판(11)과의 식각선택비 차이를 이용하여 실시된 것이다. 그리고, 상기 반도체기판(11)과 질화막(15)과의 식각선택비는 1 : 3 내지 20 이다. 그리고, 상기 질화막(15)과 산화막(23)의 식각선택비는 1 : 0.6 내지 2.5 이다.
제1E도를 참조하면, 필드산화공정으로 상기 제2트렌치(21)에 필드산화막(33)을 형성함으로써 상기 셀부(100)와 평탄화를 시킬 수 있도록 한다.
이때, 상기 필드산화막(33)은 상기 두번의 이온주입공정으로 인하여 두껍게 형성된다.
제1F도를 참조하면 " 29 " 는 고농도의 불순물이온이 주입된 부분에서 형성되는 필드산화막 두께를 습식산화시간에 따라 도시한 연결선이다. 그리고, " 31 " 은 상기 불순물이온이 주입되지않은 부분에서 형성되는 필드산화막의 두께를 습식산화시간에 따라 도시한 연결선이다. 그리고, 제1F도의 그래프도에서 이십팔분이상의 시간에서는 이온 주입된 부분이 거의 산화되지않는 것을 알 수 있다.
제1G도를 참조하면, 평탄화식각공정으로 상기 질화막(15), 필드산화막(33) 및 열산화막(13)을 식각함으로써 표면을 평탄화시켜 셀부(100)와 주변회로부(200)에 평탄화된 소자분리절연막(35,37)을 형성한다. 이때, 상기 셀부(100)는 트렌치형 소자분리절연막(35)이 형성되고 상기 주변회로부(200)는 LOCOS 형 소자분리절연막(37)을 형성된다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 트렌치 형성공정, 필드산화공정 및 평탄화식각공정으로 셀부와 주변회로부에 평탄화된 소자분리절연막을 형성함으로써 공전을 단순화시키고 후공정을 용이하게 하여 반도체소자의 고집적화를 가능하게 하고 그에 다른 반도체소자의 신뢰성, 수율 및 생산성을 향상시킬 수 있는 잇점이 있다.
제 1A 도 내지 제 1G 도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.
◈ 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 13 : 열산화막
15 : 질화막 17 : 감광막
19 : 제1트렌치 21 : 제2트렌치
23 : 산화막 25 : 제1고농도의 이온주입층
27 : 제2고농도의 이온주입층
33 : 필드산화막 35 : 트렌치형 소자분리절연막
37 : LOCOS 형 소자분리절연막
100 : 셀부 200 : 주변회로부

Claims (11)

  1. 반도체기판 상부에 제1절연막 및 제2절연막을 형성하는 공정과,
    상기 제2절연막 상부에 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 마스크로하여 상기 제2절연막과 제1절연막 그리고 일정두께의 반도체기판을 식각함으로써 셀부와 주변회로부에 각각 제1,2트렌치를 형성하는 공정과,
    전체표면상부에 제3절연막을 형성하는 공정과,
    이방성식각공정으로 살기 제3절연막을 식각하여 제3절연막 스페이서를 형성하는 공정과,
    전체표면상부에 높은 이온주입에너지와 낮은 이온주입에너지로 고농도의 불순물이온을 주입하여 두개의 고농도의 이온주입층을 형성하는 공정과,
    상기 제2트렌치 저부의 상기 이온주입층을 제외한 부분의 이온주입층을 제거하는 공정과,
    필드산화공정으로 상기 주변회로부에 필드산화막을 형성하는 공정과,
    평탄화식각공정으로 상기 셀부와 주변회로부에 평탄화된 소자분리 절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  2. 제 1 항에 있어서,
    상기 제1절연막은 열산화막인 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  3. 제 1 항에 있어서,
    상기 제2절연막은 질화막인 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  4. 제 1 항에 있어서,
    상기 제1절연막과 제2절연막은 1 : 0.6 내지 2.5 의 식각선택비를 갖는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  5. 제 1 항에 있어서,
    상기 감광막패턴은 상기 셀부와 주변회로부에 트렌치를 형성하는 소자분리마스크를 이용한 식각공정으로 형성된 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  6. 제 1 항에 있어서,
    상기 트렌치는 1500 내지 5000 Å 깊이로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  7. 제 1 항에 있어서,
    상기 제3절연막은 2000 내지 6000 Å 두께의 산화막인 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  8. 제 1 항에 있어서,
    상기 제3절연막 스페이서는 상기 제2트렌치의 셀부측 측벽에 형성되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  9. 제 1 항에 있어서,
    상기 높은 이온주입에너지는 100 내지 300 KeV 인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  10. 제 1 항에 있어서,
    상기 낮은 이온주입에너지는 10 내지 90 KeV 인 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  11. 제 1 항에 있어서,
    상기 이온주입층 제거공정은 상기 산화막 및 질화막과 상기 반도체기판과의 식각선택비 차이를 이용한 식각공정으로 실시되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
KR1019950014598A 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법 KR100329607B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014598A KR100329607B1 (ko) 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014598A KR100329607B1 (ko) 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법

Publications (2)

Publication Number Publication Date
KR970003777A KR970003777A (ko) 1997-01-28
KR100329607B1 true KR100329607B1 (ko) 2002-11-22

Family

ID=37479139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014598A KR100329607B1 (ko) 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법

Country Status (1)

Country Link
KR (1) KR100329607B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033346A (ja) * 1989-05-31 1991-01-09 Sharp Corp 半導体装置の製造方法
JPH05175190A (ja) * 1991-12-24 1993-07-13 Sharp Corp 半導体装置の製造方法
JPH05267448A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体装置の素子分離方法
JPH0778867A (ja) * 1993-07-13 1995-03-20 Sony Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033346A (ja) * 1989-05-31 1991-01-09 Sharp Corp 半導体装置の製造方法
JPH05175190A (ja) * 1991-12-24 1993-07-13 Sharp Corp 半導体装置の製造方法
JPH05267448A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体装置の素子分離方法
JPH0778867A (ja) * 1993-07-13 1995-03-20 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR970003777A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
KR20050083301A (ko) 핀 전계효과 트랜지스터의 제조방법
KR100252751B1 (ko) 반도체 소자 제조 방법
KR100387721B1 (ko) 반도체소자의 제조방법
US7094644B2 (en) Method for manufacturing a semiconductor device
KR0161432B1 (ko) 소자분리 영역의 면적을 감소시키기 위한 트랜지스터 제조방법
KR100329607B1 (ko) 반도체소자의소자분리절연막형성방법
US6020251A (en) Method of forming buried diffusion junctions in conjunction with shallow-trench isolation structures in a semiconductor device
KR100281272B1 (ko) 반도체소자의 소자분리 절연막 형성방법
KR100361761B1 (ko) 반도체소자의소자분리절연막형성방법
KR100323718B1 (ko) 반도체 소자의 제조방법
KR0161191B1 (ko) 반도체 소자의 제조방법
KR20010065698A (ko) 반도체소자의 듀얼게이트 형성방법
KR100486120B1 (ko) Ｍｏｓ 트랜지스터의 형성 방법
KR20010054164A (ko) 듀얼 에스티아이(ｓｔｉ) 웰 형성방법
KR100312656B1 (ko) 비씨-에스오아이 소자의 제조방법
KR0166502B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100403317B1 (ko) 반도체소자의 제조방법
KR100215698B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20030053959A (ko) 반도체소자의 제조방법
KR0144492B1 (ko) 반도체 소자의 소자 분리 절연막 형성방법
KR100329606B1 (ko) 반도체소자의소자분리절연막형성방법
KR100305018B1 (ko) 반도체소자의 소자분리방법
KR970000714B1 (ko) 반도체 기억장치 및 그 제조방법
KR100226550B1 (ko) 반도체장치의 제조방법
KR100317311B1 (ko) 반도체소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee