KR100215698B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents
반도체 소자의 소자 분리막 형성 방법 Download PDFInfo
- Publication number
- KR100215698B1 KR100215698B1 KR1019960056261A KR19960056261A KR100215698B1 KR 100215698 B1 KR100215698 B1 KR 100215698B1 KR 1019960056261 A KR1019960056261 A KR 1019960056261A KR 19960056261 A KR19960056261 A KR 19960056261A KR 100215698 B1 KR100215698 B1 KR 100215698B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- field insulating
- forming
- oxide film
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 15
- -1 nitrogen ions Chemical class 0.000 claims abstract description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 238000005498 polishing Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000007521 mechanical polishing technique Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 트렌치 구조의 필드 산화막을 3개의 막이 적층된 구조로 형성하여 소자의 절연 특성을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성방법에 관한 것으로, 상부에 열산화막 및 질화막으로 적층된 구조의 마스크 패턴이 형성된 반도체 기판을 제공하는 단계;마스크 패턴의 양 측벽에 측벽 스페이서를 형성하는 단계; 스페이서 및 마스크 패턴에 의해 노출된 기판 내에 질소 이온을 주입하고 열산화 공정을 진행하여 제 1 및 제 2 필드 절연막을 형성하는 단계; 제 1 및 제 2 필드 절연막 상에 질화막의 두께까지 제 3 필드 절연막을 형성하는 단계; 및, 질화막 및 열산화막을 제거하는 단계를 포함하는 것을 특징으로 하고, 제 1 필드 절연막은 질화막이고, 제 2 필드 절연막은 산화된 스페이서막이고, 제 3 필드 절연막은 CVD 산화막인 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 트렌치 기술을 이용한 반도체 소자의 소자 분리막 형성방법에 관한 것이다.
소자 분리(ISOLATION) 기술이란 집적 소자를 구성하는 개별 소자를 전기적 및 구조적으로 서로 분리시켜, 각 소자가 인접한 소자의 간섭을 받지 않고 주어진 기능을 독자적으로 수행할 수 있도록 하는데 필요한 기능을 집적 소자 제조시 부여하는 기술이다.
이러한 소자 분리 방법으로서 일반적으로 선택적 산화, 즉 로코스(LOCOS; LOCal Oxidatioh of Silicon)에 의한 분리 기술이 대두되었지만, 이러한 로코스 기술은 버즈 비크(Bird's Beak)의 발생으로 인한 문제가 지적되었다. 이러한 문제점을 해결하기 위하여 제시된 방법이 트렌치형 소자 분리 방법이다.
상기한 종래의 트렌치형 소자 분리 방법을 도 1A 내지 도 1F을 참조하여 설명한다.
먼저, 도 1A에 도시된 바와 같이, 반도체 기판(1) 상에 열산화막(2) 및 질화막(3)을 형성하고, 포토리소그라피 및 식각 공정으로 질화막(3)을 패터닝한다.
도 1B에 도시된 바와 같이, 패터닝된 질화막(3)을 마스크로하여 기판(1)에 산소 이온을 주입함으로써, 노출된 기판(1) 내에 산소 이온층(4)을 형성한다.
도 1C에 도시된 바와 같이, 상기 패터닝된 질화막(3)의 양 측벽에 산화막 스페이서(5)를 형성하고, 산화막 스페이서(5)를 식각 마스크로하여 노출된 산소 이온층(94)을 소정 깊이로 식각하여 트렌치(6)를 형성한다.
도 1D에 도시된 바와 같이, 열산화 공정으로 트렌치(6)가 형성된 산소 이온층(4)을 열산화시킴으로써, 제 1 필드 산화막(7)을 형성한다.
도 1E에 도시된 바와 같이, 트렌치(6)에 매립되도록 기판(1) 전면에 CVD 산화막(8)을 형성한다.
도 1F에 도시된 바와 같이, CVD 산화막(8) 및 산화막 스페이서(5)를 제 1 필드 산화막(6)이 노출되도록 에치백하여 제 2 필드 산화막(9)을 형성하고 나서, 질화막(3) 및 열산화막(2)을 각각 제거한다.
상기와 같은 종래의 트렌치형 필드 산화막 형성방법은 상기 제 2 필드 산화막 형성을 위한 에치백 공정시 CVD 산화막(8), 스페이서 산화막(5)을 제 1 필드 산화막(7)이 노출되도록 식각한다. 그러나, 모두 산화막으로 형성되었기 때문에 에치백 공정의 종말점(end-point)을 조절하기가 어렵기 때문에, 결국 과도 식각을 하게됨으로써 필드 산화막 부위가 손상됨으로써 필드 산화막의 절연 특성이 저하되는 문제가 발생한다.
이에, 본 발명은 상기한 문제점을 감안하여 강출된 것으로서, 트렌치 구조의 필드 산화막을 산화된 폴리실리콘막 및 질화막과 산화막이 적층된 구조로 형성하여 소자의 절연 특성을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성방법을 제공함에 그 목적이 있다.
도 1A 내지 도 1F는 종래의 트렌치 구조의 필드 산화막 형성방법을 설명하기 위하여 순차적으로 나타낸 공정 단면도.
도 2A 내지 도 2F는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성방법을 설명하기 위하여 순차적으로 나타낸 공정 단면도.
도면의 주요 부분에 대한 부호의 설명
11 : 반도체 기판 12 : 열산화막
13 : 질화막 14 : 폴리실리콘막 스페이서
15 : 질소 이온층 16 : 제 1 필드 절연막
17 : 제 2 필드 절연막 18 : CVD 산화막
19 : 제 3 필드 절연막 20 : 소자 분리막
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자 분리막 형성방법은 상부에 얼산화막 및 질화막으로 적층된 구조의 마스크 패턴이 형성된 반도체 기판을 제공하는 단계; 상기 마스크 패턴의 양 측벽에 측벽 스페이서를 형성하는 단계; 상기 스페이서 및 마스크 패턴에 의해 노출된 기판 내에 질소 이온을 주입하고 열산화 공정을 진행하여 제 1 및 제 2 필드 절연막을 형성하는 단계; 상기 제 1 및 제 2 필드 절연막 상에 상기 질화막의 두께까지 제 3 필드 절연막을 형성하는 단계; 및, 상기 질화막 및 열산화막을 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 제 3 필드 절연막을 형성하는 단계는 상기 기판 전면에 CVD 산화막을 증착하는 단계와 상기 질화막을 식각 정지층으로하여 상기 CVD 산화막을 연마하는 단계를 포함하는 것을 특징으로 한다.
상기 구성으로 된 본 발명에 의하면, 연마 기술에 의한 CVD 산화막의 연마시 질화막이 식각 정지층으로 작용함에 따라 하부의 제 1 필드 절연막의 손상을 방지할 수 있을 뿐만 아니라, 기판내에 3중막의 구조로 필드 산화막을 형성함으로써 소자의 절연 특성을 향상시킬 수 있다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2A 내지 도 2F는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성방법을 설명하기 위하여 순차적으로 나타낸 공정 단면도이다.
먼저, 도 2A에 도시된 바와 같이, 반도체 기판(11) 상에 열산화막(12) 및 질화막(13)을 순차적으로 형성하고, 포토리소그라피 및 식각 공정으로 질화막(13) 및 열산화막(12)을 필드 산화막 형성을 위한 마스크의 형태로 패터닝한다. 이어서, 패터닝된 질화막(13) 및 열산화막(12)의 양 측벽에 공지된 스페이서 형성공정으로 폴리실리콘막의 스페이서(14)를 형성한다.
도 2B에 도시된 바와 같이, 질화막(13) 및 스페이서(14)를 이온 주입 마스크로하여 기판(11) 전면에 약 50 내지 100KeV의 에너지에서 약 1×1013내지 1×1016원자/㎤의 농도로 질소 이온을 주입하여 노출된 기판(11) 내에 질소 이온층(15)을 형성한다.
도 2C에 도시된 바와 같이, 열산화 공정을 진행하여 질소 이온층(15) 및 스페이서(14)를 동시에 산화시켜 제 1 필드 절연막(16) 및 제 2 필드 절연막(17)을 형성한다.
도 2D에 도시된 바와 같이, 도 2C의 구조 전면에 CVD 산화막(18)을 형성한
다.
도 2E에 도시된 바와 같이, 화학-기계-연마(Chemical-Mechanica1-Polishing ; 이하 CMP라 칭함) 기술로 CVD 산화막(18)을 질화막(13)이 노출되도록 연마하여 제 3 필드 절연막(19)을 형성한다. 이때, 질화막(13)은 상기 CMP에 의한 연마시 식각 정지층으로 작용하게 된다.
도 2F에 도시된 바와 같이, 질화막(13) 및 열산화막(12)을 각각 제거함으로써, 기판(11) 내에 질화막 및 산화막의 복합 구성을 매립된 소자 분리막을 완성한다.
상기 실시예에 의하면, CMP 기술에 의한 CVD 산화막의 연마시 질화막이 식각정지층으로 작용함에 따라 하부의 제 1 필드 절연막의 손상을 방지할 수 있을 뿐만 아니라, 기판내에 산화된 질화막 및 폴리실리콘막과 산화막이 적층된 구조로 필드 산화막을 형성함으로써 소자의 절연 특성을 향상시킬 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 절연 특성을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성방법을 실현할 수 있게 된다.
Claims (7)
- 상부에 열산화막 및 질화막으로 적층된 구조의 마스크 패턴이 형성된 반도체 기판을 제공하는 단계; 상기 마스크 패턴의 양 측벽에 측벽 스페이서를 형성하는 단계; 상기 스페이서 및 마스크 패턴에 의해 노출된 기판 내에 질소 이온을 주입하고 열산화 공정을 진행하여 제 1 및 제 2 필드 절연막을 형성하는 단계; 상기 제 1 및 제 2 필드 절연막 상에 상기 질화막의 두께까지 제 3 필드 절연막을 형성하는 단계; 및, 상기 질화막 및 열산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서, 상기 제 1 필드 절연막은 질화막인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서, 상기 제 2 필드 절연막은 상기 스페이서가 산화된 막인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
- 제 3 항에 있어서, 상기 스페이서는 폴리실리콘막인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서, 상기 제 3 필드 절연막을 형성하는 단계는 상기 기판 전면에 CVD 산화막을 증착하는 단계와 상기 질화막을 식각 정지층으로하여 상기 CVD 산화막을 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
- 제 5 항에 있어서, 상기 연마 공정은 화학-기계-연마 기술로 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
- 제 1 항에 있어서, 상기 질소 이온은 50 내지 100KeV의 에너지에서 약 1×1013내지 1×1016원자/㎤의 농도로 주입하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960056261A KR100215698B1 (ko) | 1996-11-22 | 1996-11-22 | 반도체 소자의 소자 분리막 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960056261A KR100215698B1 (ko) | 1996-11-22 | 1996-11-22 | 반도체 소자의 소자 분리막 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980037502A KR19980037502A (ko) | 1998-08-05 |
| KR100215698B1 true KR100215698B1 (ko) | 1999-08-16 |
Family
ID=19483003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960056261A KR100215698B1 (ko) | 1996-11-22 | 1996-11-22 | 반도체 소자의 소자 분리막 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100215698B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702115B1 (ko) * | 2000-12-15 | 2007-03-30 | 주식회사 하이닉스반도체 | 소자분리막 형성방법 |
-
1996
- 1996-11-22 KR KR1019960056261A patent/KR100215698B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980037502A (ko) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994406A (en) | Method of fabricating semiconductor devices having deep and shallow isolation structures | |
| EP1213757B1 (en) | Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same | |
| KR20020045655A (ko) | 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법 | |
| US5937286A (en) | Method for manufacturing semiconductor device | |
| US6784042B2 (en) | Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well | |
| US7067387B2 (en) | Method of manufacturing dielectric isolated silicon structure | |
| KR100230816B1 (ko) | 반도체 소자 격리방법 | |
| JPH09181164A (ja) | 半導体装置及びその素子分離領域の形成方法 | |
| KR100215698B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100355870B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100493012B1 (ko) | 트렌치 소자분리 방법 | |
| KR100305026B1 (ko) | 반도체소자의 제조방법 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| KR100361761B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR100329607B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| KR100280489B1 (ko) | 반도체소자의분리구조형성방법 | |
| KR0172760B1 (ko) | 반도체 소자의 소자 분리 절연막 제조 방법 | |
| KR100291507B1 (ko) | 반도체장치의 트렌치형 필드절연막 형성방법 | |
| KR100228345B1 (ko) | 반도체 장치의 소자분리 방법 | |
| KR100203897B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100588644B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20010061041A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20020039021A (ko) | 반도체 소자의 분리 방법 | |
| KR100191714B1 (ko) | 반도체 소자의 필드 산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |