KR0144492B1 - 반도체 소자의 소자 분리 절연막 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 제1소자분리마스크를 이용한 식각공정으로 형성된 제1감광막패턴을 마스크로하여 제1,2트렌치를 형성하고 제2소자분리마스크를 이용한 식각공정으로 형성된 제2감광막패턴을 마스크로하여 고농도의 이온주입층을 형성한 다음, 필드산화공정으로 필드산화막을 형성하고 평탄화공정 및 평탄화식각공정으로 셀부와 주변회로부에 각각 트렌치형과 LOCOS 형 소자분리 절연막을 형성함으로써 공정을 단순화시켜 반도체소자의 수율 및 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법

제1a도 내지 제1e는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.

*도면의 주요부분에 대한 부호의 설명

11:반도체기판13:제1감광막

15:제1트렌치17:제2트렌치

19:제2감광막21:고농도의 이온주입층

23:필드산화막25:산화막

27:BPSG 산화막29:트렌치형 소자분리산화막

31:LOCOS 형 소자분리산화막100:셀부

200:주변회로부300:가아드 링 영역

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 소자분리마스크를 이용한 식각공정과 이온주입공정, 필드산화공정 그리고 평탄화식각공정을 이용하여 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.

고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각 소자의 디맨젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역(isolation region)의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.

소자분리절연막을 제조하는 종래기술로는 절연물 분리방식의 로코스(LOCOS: LOCal Oxidation of Silicin, 이하에서 LOCOS 라 함)방법, 반도체기판 상부에 산화막, 다결정실리콘층 및 질화막 순으로 적층한 구조의 피.비.엘(PBL:Poly Buffered LOCOS, 이하에서 PBL 이라 함)방법 그리고, 상기 반도체기판에 홈을 형성하고 상기 홈에 절연물질을 매립하는 트렌치방법 등이 있다.

최근에 반도체소자가 고집적화됨에따라 셀부의 면적이 최소화되었다. 그로인하여, 상기 소자분리절연막은 주변회로부보다 고집적화된 셀부에서 좁은 면적을 갖고 형성된다. 그래서, 상기 셀부에는 트렌치 형 소자분리절연막을 형성하고 상기 주변회로부에는 LOCOS형 소자분리절연막을 형성한다. 그러나, 반도체기판 상부에 산화막 및 질화막과 같은 절연막을 형성 및 식각공정을 실시함으로써 공정이 복잡하여 반도체소자의 수율 및 생산성을 저하시키는 문제점이 있다.

따라서, 본 발명은 종래기술의 문제점을 해결하기위하여, 소자분리마스크를 이용한 식가공정, 이온주입공정, 필드산화공정 및 평탄화공정을 이용하여 평탄화된 소자분리절연막을 셀부와 주변회로부에 각각 형성하되, 절연막 적층 및 식각공정을 제외시킴으로써 반도체소자의 수율 및 생산성을 향상시킬 수 있는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기위한 본 발명인 반도체소자의 소자분리절연막 형성방법의 제1특징은, 반도체기판 상부에 제1감광막패턴을 형성하는 공정과,

상기 제1감광막패턴을 마스크로하여 상기 반도체기판을 식각함으로써 셀부와 주변회로부에 제1,2트렌치를 형성하는 공정과,

전체표면상부에 제2감광막패턴을 형성하는 공정과,

상기 제2감광막패턴을 마스크로하여 상기 제2트렌치에 고농도의 불순물이온을 주입하여 고농도의 이온주입층을 형성하는 공정과,

상기 제2,1감광막패턴을 제거하는 공정과,

필드산화공정으로 필드산화막을 형성하는 공정과,

전체표면상부에 평탄화층을 형성하는 공정과,

평탄화식각공정으로 상기 셀부와 주변회로부에 각각 소자분리절연막을 형성하는 공정을 포함하는데 있다.

또한, 상기 제1감광막패턴은 상기 셀부와 주변회로부에 트렌치를 형성하는 제1소자분리마스크를 이용한 식각공정으로 형성된 것과,

상기 트렌치는 1000 내지 3500 Å 깊이로 형성되는 것과,

상기 제2감광막패턴은 상기 주변회로부만을 노출시키는 것과,

상기 필드산화막은 2500 내지 6000 Å 두께로 형성되는 것과,

상기 평탄화층은 BPSG 와 같이 플로우가 잘되는 절연물질로 형성되는 것과,

상기 평탄화식각공정은 건식 및 습식방법으로 실시되는 것이다.

이상의 목적을 달설하기위한 본 발명인 반도체소자의 소자분리절연막 형성방법의 제2특징은, 반도체기판 상부에 제1감광막패턴을 형성하는 공정과,

상기 제1감광막패턴을 마스크로하여 상기 반도체기판을 식각함으로써 셀부와 주변회로부에 제1,2트렌치를 형성하는 공정과,

전체표면상부에 제2감광막패턴을 형성하는 공정과,

상기 제2감광막패턴을 마스크로하여 상기 제2트렌치에 고농도의 불순물이온을 주입하여 고농도의 이온주입층을 형성하는 공정과,

상기 제2,1감광막패턴을 제거하는 공정과,

전체표면상부에 절연막을 형성하는 공정과,

필드산화공정으로 필드산화막을 형성하는 공정과,

전체표면상부에 평탄화층을 형성하는 공정과,

평탄화식각공정으로 상기 셀부와 주변회로부에 각각 소자분리절연막을 형성하는 공정을 포함하는데 있다.

또한, 상기 절연막은 산화막인 것과,

상기 절연막은 50 내지 700Å 두께로 형성되는 것과,

상기 필드산화막은 2500 내지 6000Å 두께로 형성되는 것이다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

제1A도 내지 제1E도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도이다.

제1A도를 참조하면, 반도체기판(11) 상부에 제1감과막(13)패턴을 형성한다. 이때, 상기 제1감광막(13)패턴은 제1소자분리마스크(도시안됨)를 이용한 식각공정으로 형성된 것이다. 그 다음에, 상기 제1감광막(13)패턴을 마스크로하여 상기 반도체기판(11)을 일정깊이 식각함으로써 제1,2트렌치(15,17)를 형성한다. 이때, 상기 제1,2트렌치(15,17)는 1000 내지 3500 Å 깊이로 형성된 것이다. 그리고, 상기 제1트렌치(17)는 주변회로부(200)에 형성된 것이다. 또한, 상기 제1트렌치(15)와 제2트렌치(17)의 사이에 가아드 링 영역(300)이 형성된 것이다.

참고로, 상기 가아드 링(300)을 설명하면 다음과 같다. 플라나(planar)구조의 PNP 트랜지스터 형성시, 콜레터/베이스 (collector/base)접합은 외부에 형성된 산화막에 싸여서 보호되지만 P 형 콜렉터 표면의 일부가 N 형으로 변화하는 채널링(channeling) 현상이 이 발생하되, 상기 채널링 현상은 상기 P 형 불순물이 농도가 적은 반도체기판의 표면에 발생되기 쉽다. 그리고, 채널링된 상기 N 형 불순물이 절단부까지 채널링되어 절단공정시 외부로 노출된다. 그로인하여, 콜레터/베이스 접합의 특성이 열화되기 쉽과 고내압 트랜지스터를 만들기 어려운 문제점이 있다. 이런 문제점을 해결하기위하여, 상기 콜레터/베니스 접합의 바깥쪽에 고농도의 P 형 불순물을 주입하여 상기 콜렉터에서 N 형 불순물의 채널링을 방지한다. 이때, 상기 고농도의 P 형 불순물이 형성된 형태가 상부에서 볼 때 환형으로 이루어져 가아드 링이라 한다.

제1B도를 참조하면, 전체표면상부에 제2감광막(19)패턴을 형성한다. 이때, 상기 제2감광막(19)패턴은 상기 주변회로부(200)만 노출되도록 형성된 제2소자분리마스크(도시안됨)를 이용한 식각공정으로 형성된 것이다. 그 다음에, 전체표면상부에 고농도의 불순물이온을 주입함으로써 고농도의 이온주입층(21)을 형성한다.

제1C도를 참조하면, 상기 제2,1감광막(19,13)패턴을 제거한다. 그리고, 필드산화공정을 실시하여 상기 고농도의 이온주입층(21)이 형성된 부분에 필드산화막(23)을 형성하고 동시에 상기 고농도의 이온주입층(21)이 형성되지않은 부분에는 얇은 두께의 산화막(25)을 형성한다. 이때, 상기 필드산화막(23)은 2500 내지 6000Å 두께로 형성된 것이다.

여기서, 상기 필드산화공정전에 얇은 두께의 다른 산화막(도시안됨)을 형성할 수 있다. 이때, 상기 다른 산화막은 50 내지 700Å 두께로 형성한다. 그리고, 상기 다른 산화막은 상기 고농도의 이온주입층(21)에 주입된 불순물이온의 아웃 디퓨젼(out diffsion)을 방지한다. 그리하여, 상기 아웃 디퓨전으로인한 소자의 신뢰성 저하를 방지할 수 있다.

또한, 질화막(도시안됨)이 없는 상태에서 필드산화고정을 실시함으로써 버즈빅(bird's beak)이 증가되고 상기 고농도의 이온주입층(21)에 형성된 불순물이온의 측면확산될 수 있으나, 이는 상기 가아드 링 영역(300)에 의하여 방지된다.

제1D도를 참조하면, 전체표면상부에 플로우가 잘되는 BPSG 산화막(27)을 형성한다. 이때, 상기 BPSG 산화막(27)은 플로우가 잘되는 다른 절연막, 즉 피. 에스. 지.(PSG:Phospho Silicate Glass, 이하에서 PSG 라 함), 에스.오.지.(SOG:Spin On Glass, 이하에서 SOG 라 함) 또는 감광막으로 형성할 수도 있다.

제1E도를 참조하면, 전면 평탄화식각공정으로 상기 반도체기판(11)의 돌출부가 노출될때까지 검식 및 습식방법으로 실시함으로써 가아드 일 영역(300)을 경계로하여, 상기 셀부(100)에는 트렌치형 소자분리절연막(29)을 형성되고 상기 주변회로부(200)에는 LOCOS 형 소자분리절연막(200)을 형성된다.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 소자분리마스크를 이용한 트렌치 형성공정 및 필드산화막 형성공정 그리고 평탄화공정으로 셀부와 주변회로부에 각각 소자분리절연막을 형성하되, 산화막과 질화막의 적층 및 식각공정을 실시하지 않음으로써 공정을 단순화시켜 반도체소자의 수율 및 생상성을 향상시킬 수 있는 잇점이 있다.

Claims (11)

1. 반도체기판 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 마스크로하여 상기 반도체기판을 식각함으로써 셀부와 주변회로부에 제1,2트렌치를 형성하는 공정과, 전체표면상에 제2감광막패턴을 형서하는 공정과, 상기 제2감광막패턴을 마스크로하여 상기 제2트렌치에 고농도의 불순물이온을 주입하여 고농도의 이온주입층을 형성하는 공정과, 상기 제2,1감광막패턴을 제거하는 공정과, 필드산화공정으로 필드산화막을 형성하는 공정과, 전체표면상부에 평탄화층을 형성하는 공정과, 평탄화식각공정으로 상기 셀부와 주변회로부에 각각 소자분리절연막을 형성하은 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
2. 제1항에 있어서, 상기 제1감광막패턴을 상기 셀부와 주변회로부에 트렌치를 형성하는 제1소자분리마스크를 이용한 식각공정으로 형성된 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
3. 제1항에 있어서, 상기 트렌치는 1000 내지 3500Å 깊이로 형성되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
4. 제1항에 있어서, 상기 제2감광막패턴은 상기 주변회로부만을 노출시키는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
5. 제1항에 있어서, 상기 필드산화막은 2500 내지 6000 Å 두께로 형성되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
6. 제1항에 있어서, 상기 평탄화층은 BPSG 와 같이 플로우가 잘되는 절연물질로 형성되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
7. 제1항에 있어서, 상기 평탄화식각공정은 건식 및 습식방법으로 실시되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
8. 반도체기판 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 마스크로하여 상기 반도체기판을 식각함으로써 셀부와 주변회로부에 제1,2트렌치를 형성하는 공정과, 전체표면상부에 제2감광막패턴을 형성하는 공정과, 상기 제2감광막패턴을 마스크로하여 상기 제2트렌치에 고농도의 불순물이온을 주입하여 고농도의 이온주입층을 형성하는 공정과, 상기 제2,1감광막패턴을 제거하는 공정과, 전체표면상부에 절연막을 형성하는 공정과, 필드산화공정으로 필드산화막을 형성하는 공정과, 전체표면상부에 평탄화층을 형성하는 공정과, 평탄화식각공정으로 상기 셀부와 주변회로부에 각각 소자분리절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
9. 제8항에 있어서, 상기 절연막은 산화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
10. 제8항에 있어서, 상기 절연막은 50 내지 700Å 두께로 형성되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
11. 제8항에 있어서, 상기 필드산화막은 2500 내지 6000Å 두께로 형성되는 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.