KR0166502B1 - 반도체소자의 소자분리절연막 형성방법 - Google Patents

반도체소자의 소자분리절연막 형성방법 Download PDF

Info

Publication number
KR0166502B1
KR0166502B1 KR1019950014592A KR19950014592A KR0166502B1 KR 0166502 B1 KR0166502 B1 KR 0166502B1 KR 1019950014592 A KR1019950014592 A KR 1019950014592A KR 19950014592 A KR19950014592 A KR 19950014592A KR 0166502 B1 KR0166502 B1 KR 0166502B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
film
insulating
pattern
Prior art date
Application number
KR1019950014592A
Other languages
English (en)
Other versions
KR970003774A (ko
Inventor
김승준
신기수
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950014592A priority Critical patent/KR0166502B1/ko
Publication of KR970003774A publication Critical patent/KR970003774A/ko
Application granted granted Critical
Publication of KR0166502B1 publication Critical patent/KR0166502B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 반도체기판 상부에 제1절연막 및 제2절연막을 순차적으로 형성하고 소자분리마스크를 이용한 식각공정으로 상기 제2절연막을 식각하여 제2절연막패턴을 형성한 다음, 제3절연막을 상기 제2절연막패턴 사이에 매립하는 동시에 주변회로부측의 상기 제2절연막패턴의 측벽에 제3절연막을 형성하고 자기정렬적인 불순물 주입층을 형성한 다음, 필드산화막을 형성하고 제3절연막 제거한 다음, 자기정렬적으로 트렌치를 형성한 다음, 전체표면상부를 평탄화시키고 평탄화식각공정을 실시하여 셀부와 주변회로부에 각각 소자분리절연막을 형성하되, 하나의 소자분리마스크를 사용함으로써 공정을 단순화시키고 단차를 완화시켜 후공정을 용이하게 함으로써 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성, 수율 및 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법
제1a도 내지 제1h도는 본 발명의 제1실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도.
제2a도 내지 제2h도는 본 발명의 제2실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,41 : 반도체기판 13,43 : 열산화막
15,45 : 질화막 17,47 : 감광막
19,49 : 홈 21,51 : 제1산화막
23,53 : 불순물 주입층 25,55 : 필드산화막
27,57 : 트렌치 29,59 : 제2산화막
31,61 : 트렌치형 소자분리산화막
33,63 : LOCOS형 소자분리산화막
100,400 : 셀부 200,500 : 주변회로부
600 : 가아드 링 영역
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 소자분리마스크를 이용한 트렌치 형성공정, 자기정렬적인 불순물 이온주입공정 및 평탄화식각공정으로 반도체기판의 셀부와 주변회로부에 평탄화된 소자분리절연막을 형성함으로써 공정을 단순화시키고 단차를 완화시켜 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각 소자의 디맨젼(dimension)을 축소하는 것과, 소자간에 존재하는 분리영역(isolation region)의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.
소자분리절연막을 제조하는 종래기술로는 절연물 분리방식의 로코스(LOCOS:LOCal Oxidation of Silicon, 이하에서 LOCOS라 함) 방법, 반도체기판 상부에 산화막, 다결정실리콘층 및 질화막 순으로 적층한 구조의 피. 비. 엘(PBL:Poly Buffered LOCOS, 이하에서 PBL이라 함) 방법 그리고, 상기 반도체기판에 홈을 형성하고 상기 홈에 절연물질을 매립하는 트렌치방법 등이 있다.
최근에 반도체소자가 고집적화됨에 따라 셀부의 면적이 최소화되었다. 그로 인하여, 상기 소자분리절연막은 주변회로부보다 고집적화된 셀부에서 좁은 면적을 갖고 형성된다. 그래서, 상기 셀부에는 트렌치형 소자분리절연막을 형성하고 상기 주변회로부에는 LOCOS형 소자분리절연막을 형성한다.
그러나, 상기 셀부와 주변회로부를 결정짓는 두 개의 소자분리마스크를 이용하여 소자분리절연막을 형성하였다. 그리고, 상기 주변회로부에도 트렌치를 형성하고 필드산화막을 두껍게 형성하였으나 상기 셀부와 평탄화시키기는 어려웠다. 상기와 같은 현상으로 인하여, 공정이 복잡해지고 미스얼라인(misalign)이 발생되며 후공정이 어려워져 반도체소자의 고집적화를 어렵게 되고 그에 따른 신뢰성, 수율 및 생산성을 저하시키는 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 트렌치 형성공정, 자기정렬적인 불순물 주입공정, 필드산화공정 및 평탄화식각공정으로 셀부와 주변회로부에 각각 평탄화된 소자분리절연막을 형성하되, 하나의 소자분리마스크를 이용함으로써 공정을 단순화시키고 후공정을 용이하게 하여 반도체소자의 고집적회로를 가능하게 하고 그에 따른 신뢰성, 수율 및 생산성을 향상시킬 수 있는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명인 반도체소자의 소자분리절연막 형성방법의 제1특징은, 반도체기판 상부에 제1절연막 및 제2절연막을 순차적으로 형성하는 공정과, 소자분리마스크를 이용하여 상기 제2절연막을 식각하여 셀부에만 제2절연막패턴을 형성하는 공정과, 상기 제2절연막패턴 사이를 제3절연막으로 매립하는 동시에 주변회로부측에 형성된 상기 제2절연막패턴의 측벽에 제3절연막 스페이서를 형성하는 공정과, 자기정렬적으로 상기 주변회로부에 불순물 주입층을 형성하는 공정과, 필드산화막을 형성하는 공정과, 상기 제2절연막패턴 사이의 제3절연막과 제1절연막을 제거하는 공정과, 상기 제2절연막패턴을 마스크로하여 상기 셀부에 트렌치를 형성하는 공정과, 전체표면상부에 제4절연막으로 평탄화시키는 공정과, 평탄화식각공정으로 상기 반도체기판과 평탄화된 소자분리절연막을 상기 셀부와 주변회로부에 각각 형성하는 공정을 포함하는 공정을 포함하는데 있다.
상기 제1절연막은 열산화공정으로 인한 열산화막인 것과, 상기 제2절연막은 질화막인 것과, 상기 제3절연막과 제4절연막은 전체표면상부에 일정두께 산화막을 증착하여 형성되는 것과, 상기 산화막은 Si과 O의 결합물이 포함된 물질로 형성된 것과, 상기 산화막은 P이 함유된 물질이 사용되는 것과, 상기 제3절연막은 1000 내지 4000Å 두께로 형성되는 것과, 상기 불순물은 원자, 분자 및 이온이 포함되는 것과, 상기 불순물은 1×1011/cm2내지 1×1019/cm2의 농도가 주입된 것과, 상기 불순물은 500eV 내지 5MeV의 에너지로 주입된 것과, 상기 자기정렬적인 불순물 주입층은 상기 제2,3절연막과 상기 반도체기판과의 식각선택비 차이를 이용한 식각공정이 사용되는 것과, 상기 제2,3절연막과 상기 반도체기판과의 식각선택비는 3 내지 40:1인 것과, 상기 필드산화막은 1000 내지 5000Å 두께로 형성되는 것이다.
이상의 목적을 달성하기 위한 본 발명인 반도체소자의 소자분리절연막 형성방법의 제2특징은, 반도체기판 상부에 제1절연막 및 제2절연막을 순차적으로 형성하는 공정과, 소자분리마스크를 이용하여 상기 제2절연막을 식각하여 셀부에만 제2절연막패턴을 형성하는 공정과, 상기 제2절연막패턴 사이를 제3절연막으로 매립하는 동시에 주변회로부측에 형성된 상기 제2절연막패턴의 측벽에 제3절연막 스페이서를 형성하는 공정과, 자기정렬식으로 상기 주변회로부에 불순물 주입층을 형성하는 공정과, 필드산화막을 형성하는 공정과, 상기 제2절연막패턴을 마스크로하여 상기 반도체기판이 노출될때까지 식각하여 상기 제2절연막패턴을 제외한 부분을 제1평탄화식각공정과, 상기 제2절연막패턴과 필드산화막을 마스크로하여 상기 반도체기판을 식각함으로써 트렌치를 형성하는 공정과, 전체표면상부에 제4절연막을 형성하는 공정과, 제2평탄화식각공정으로 상기 셀부와 주변회로부에 소자분리절연막을 형성하는 공정을 포함하는데 있다.
상기 제1절연막은 열산화공정으로 인한 열산화막인 것과, 상기 제2절연막은 질화막인 것과, 상기 제3절연막과 제4절연막은 전체표면상부에 일정 두께 산화막을 증착하여 형성되는 것과, 상기 산화막은 Si과 O의 결합물이 포함된 물질로 형성된 것과, 상기 산화막은 P이 함유된 물질이 사용되는 것과, 상기 제3절연막은 300 내지 8000Å 두께로 형성되는 것과, 상기 불순물은 원자, 분자 및 이온이 포함되는 것과, 상기 불순물은 1×1011/cm2내지 1×1019/cm2의 농도가 주입된 것과, 상기 불순물은 500eV 내지 5MeV의 에너지로 주입된 것과, 상기 필드산화막은 2000 내지 6000Å 두께로 형성되는 것과, 상기 제1평탄화식각공정은 상기 제2절연막패턴과 상기 제3절연막 및 필드산화막과의 식각선택비 차이를 이용한 습식방법으로 실시되는 것과, 상기 제1평탄화식각공정은 상기 증착된 제3절연막은 습식방법으로 실시되고 상기 제4,1절연막은 건식방법으로 실시되는 것과, 상기 필드산화막은 200 내지 4000Å 두께로 형성되는 것과, 상기 필드산화막은 1000 내지 5000Å 두께로 형성되는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1a도 내지 제1h도는 본 발명의 제1실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도이다.
제1a도를 참조하면, 반도체기판(11) 상부에 열산화막(13) 및 질화막(15)을 순차적으로 형성한다. 이때, 상기 열산화막은 500 내지 1000Å 두께로 형성된 것이다. 상기 질화막(15)은 1000 내지 3000Å 두께로 형성된 것이다. 그 다음에, 상기 질화막(15) 상부에 감광막(17)을 형성한다. 그리고, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 감광막(17)을 식각함으로써 감광막(17)패턴을 형성한다. 그리고, 상기 감광막(17)패턴을 마스크로하여 상기 질화막(15)과 일정 두께의 열산화막(13)을 식각하여 홈(19)을 형성함과 동시에 질화막(15)패턴을 형성한다. 이때, 상기 열산화막(13)은 0 내지 500Å 두께가 식각된 것이다.
여기서, 주변회로부(200)는 패턴이 형성되지 않는다. 그러나, 셀부에는 패턴이 형성되어 홈(19)이 형성된다.
제1b도를 참조하면, 상기 감광막(17)패턴을 제거한다. 그리고, 전체표면상부에 제1산화막(21)을 일정두께 형성한다. 이때, 상기 제1산화막(21)은 1000 내지 4000Å 두께로 형성된 것이다. 그리고, 제1산화막(21)은 1000 내지 4000Å 두께로 형성된 것이다. 그리고, 상기 제1산화막(21)은 B 또는 P가 함유된 산화막으로 형성되거나 Si 또는 O가 함유된 산화막으로 형성된 것이다. 그 다음에, 상기 제1산화막(21)을 이방성식각공정하여 상기 질화막(15)이 노출시키는 동시에 상기 주변회로부(200)에 접한 질화막(15)패턴의 측벽에 제1산화막(21) 스페이서를 형성한다. 이때, 상기 홈(19)은 상기 제1산화막(21)으로 매립된 상태이다.
제1c도를 참조하면, 전체표면상부에 고농도의 불순물이온을 이온주입하여 고농도의 이온주입층(23)을 형성한다. 이때, 상기 고농도의 이온주입층(23)은 상기 주변회로부(200)에 노출된 반도체기판(11)과 상기 질화막(11)패턴 및 상기 제1산화막(21)에 형성된 것이다. 그 다음에, 상기 질화막(15)패턴 및 상기 제1산화막(21)에 형성된 상기 고농도의 이온주입층(23)을 제거한다. 이때, 상기 고농도의 이온주입층(23)은 상기 제1산화막(21) 및 질화막(15)과 상기 반도체기판(11)과의 식각선택비 차이를 이용한 식각공정으로 제거된 것이다. 그리고, 상기 제1산화막(21) 및 질화막(15)과 상기 반도체기판(11)과의 식각선택비는 40 내지 3:1이다. 그리고, 상기 제1산화막(21)과 질화막(15)은 거의 비슷한 식각선택비를 갖는다.
제1d도를 참조하면, 필드산화공정으로 상기 고농도의 이온주입층(23)이 형성된 상기 주변회로부(200)에 필드산화막(25)을 형성한다. 이때, 상기 필드산화막(25)은 1000 내지 5000Å 두께로 형성된다.
제1e도를 참조하면, 상기 셀부(100)에 형성된 제1산화막(21)을 제거한다. 이때, 상기 제1산화막(21)은 상기 홈(19)에 형성된 것이다. 그리고, 상기 주변회로부(200)에 형성된 필드산화막(25)이 일정두께 식각된다.
여기서, 상기 제1산화막(21) 식각공정은 건식 또는 습식방법으로 실시된 것이다.
제1f도를 참조하면, 상기 질화막(15)패턴과 필드산화막(25)을 마스크로하여 상기 반도체기판(11)을 일정깊이 식각함으로써 트렌치(27)를 형성한다. 이때, 상기 트렌치(27)는 1500 내지 5000Å 깊이로 형성된 것이다. 그리고, 상기 반도체기판(11)과 상기 제1산화막(21)과의 식각선택비는 1:0.1 내지 3이다.
제1g도를 참조하면, 전체표면상부에 제2산화막(29)을 일정두께 형성한다. 이때, 상기 제2산화막(29)은 2000 내지 6000Å 두께로 형성된 것이다. 그리고, 상기 제2산화막(29)은 상기 제1산화막(21)과 같은 물질로 형성된 것이다.
제1h도를 참조하면, 평탄화식각공정으로 상기 제2산화막(29), 질화막(15), 패턴산화막(13) 및 필드산화막(33)을 식각함으로써 상기 셀부(100)와 주변회로부(200)에 각각 트렌치형 소자분리절연막(31)과 LOCOS형 소자분리절연막(33)을 형성한다.
제2a도 내지 제2h도는 본 발명의 제2실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도이다.
제2a도를 참조하면, 반도체기판(41) 상부에 열산화막(43) 및 질화막(45)을 순차적으로 형성한다. 그리고, 상기 질화막(45) 상부에 감광막(47)패턴을 형성한다. 이때, 상기 감광막(47)패턴은 소자분리마스크를 이용한 식각공정으로 형성된다. 그 다음에, 상기 감광막(47)패턴을 마스크로하여 상기 질화막(45)을 식각함으로써 질화막(45)패턴을 형성한다. 이때, 상기 질화막(45)패턴은 상기 반도체기판(41)의 셀부(400)에 형성되고 주변회로부(500)에는 패턴이 형성되지 않고 모두 식각된다. 그리고, 본 단면도의 셀부(400)에서 형성된 상기 질화막(45)패턴 사이의 공간을 홈(49)이라 하기로 한다. 그리고, 상기 질화막(45)식각공정시 과도식각되어 상기 열산화막(43)이 일정두께 식각되기도 한다.
여기서, 상부 셀부(400)와 주변회로부(500)의 사이에 가아드 링 영역(600)을 형성할 수 있도록 상기 셀부(400)와 주변회로부(500)의 사이에 하나의 질화막(45)패턴이 형성된다.
참고로, 상기 가아드 링(600)을 설명하면 다음과 같다. 플라나(planar) 구조의 PNP 트랜지스터 형성시, 콜레터/베이스(collector/base) 접합은 외부에 형성된 산화막에 싸여서 보호되지만 P형 콜렉터 표면의 일부가 N형으로 변화하는 채널링(channeling) 현상이 발생하되, 상기 채널링 현상은 상기 P형 불순물이 농도가 적은 반도체기판의 표면에 발생되기 쉽다. 그리고, 채널링된 상기 N형 불순물이 절단부까지 채널링되어 절단공정시 외부로 노출된다. 그로 인하여, 콜레터/베이스 접합의 특성이 열화되기 쉽고 고내압 트랜지스터를 만들기 어려운 문제점이 있다. 이런 문제점을 해결하기 위하여, 상기 콜레터/베이스 접합의 바깥쪽에 고농도의 P형 불순물을 주입하여 상기 콜렉터에서 N형 불순물의 채널링을 방지한다. 이때, 상기 고농도의 P형 불순물이 형성된 형태가 상부에서 볼 때 환형으로 이루어져 가아드 링이라 한다.
제2b도를 참조하면, 전체표면상부에 제1산화막(51)을 일정두께 형성한다. 이때, 상기 제1산화막(51)은 300 내지 8000Å 두께로 형성된 것이다. 그리고, 상기 제1산화막(51)은 B 또는 P가 함유된 산화막으로 형성되거나 Si 또는 O가 함유된 산화막으로 형성된 것이다. 그 다음에, 상기 질화막(45)패턴이 노출될때까지 상기 제1산화막(51)을 이방성식각함으로써 상기 홈(49)을 매립한다. 동시에, 상기 주변회로부(500)의 셀부(400)측 측벽에 제1산화막(51) 스페이서가 형성된다. 그 다음에, 전체표면상부에 고농도의 불순물을 주입하여 불순물 주입층(53)을 형성한다. 이때, 상기 불순물은 원자, 분자 및 이온 등이 포함된 것이다. 그리고, 상기 불순물 주입공정은 1×1011/cm2내지 1×1019/cm2의 농도로 500eV 내지 5MeV의 에너지로 주입된 것이다.
제2c도를 참조하면, 상기 불순물 주입층(53)이 형성된 상기 질화막(45)패턴과 제1산화막(51) 부분을 식각한다. 이때, 상기 식각공정은 상기 반도체기판(11)과의 식각선택비 차이를 이용하여 실시된 것이다. 이때, 상기 제1산화막(51) 및 질화막(45)패턴과 상기 반도체기판(11)과의 식각선택비는 1.5 내지 50:1이다.
제2d도를 참조하면, 상기 주변회로부(500)에 남아있는 불순물 주입층(53)을 필드산화시켜 필드산화막(55)을 형성한다. 이때, 상기 필드산화막(55)은 2000 내지 6000Å 두께로 형성된 것이다. 여기서, 상기 불순물 주입층(53)은 상기 불순물 주입층(53)이 형성되지 않은 부분보다 2배 내지 30배 더 빨리 산화된 것이다.
제2e도를 참조하면, 전체표면상부의 제1산화막(51)과 필드산화막(55)을 전면식각하여 평탄화한다. 이때, 상기 전면식각공정은 상기 질화막(45)패턴을 마스크로하고 상기 질화막(45)과 상기 제1산화막(51) 및 열산화막(43)과의 식각선택비 차이를 이용한 습식방법으로 실시된 것이다. 그리고, 상기 열산화막(43)은 상기 증착된 제1산화막(51)과 달리 건식방법으로 제거될 수도 있다. 여기서, 상기 전면식각공정후 상기 필드산화막(55)은 200 내지 4000Å이 남게 된다.
제2f도를 참조하면, 상기 질화막(45)패턴과 상기 필드산화막(55)을 마스크로하여 상기 반도체기판(41)을 일정깊이 식각함으로써 트렌치(57)를 형성한다. 이때, 상기 트렌치(57)는 1500 내지 5000Å 깊이로 형성된 것이다.
제2g도를 참조하면, 전체표면상부를 평탄화시키는 제2산화막(59)을 형성한다. 이때, 상기 제2산화막(59)은 상기 제1산화막(59)과 같은 물질로 형성된 것이다.
제2h도를 참조하면, 평탄화식각공정으로 상기 제2산화막(59), 질화막(45)패턴, 열산화막(43) 및 필드산화막(55)을 식각하여 평탄화시킨다. 그리하여, 상기 셀부(400)에 트렌치형 소자분리절연막(61)이 형성된다. 그리고, 상기 주변회로부(500)에 LOCOS형 소자분리절연막(63)이 형성된다. 이때, 상기 셀부(400)와 주변회로부(500) 사이에 가아드 링 영역(600)이 형성된다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 하나의 소자분리마스크를 이용하여 셀부와 주변회로부에 평탄화된 소자분리절연막을 형성함으로서 공정을 단순화하고 단차를 완화시켜 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성, 수율 및 생산성을 향상시킬 수 있는 잇점이 있다.

Claims (28)

  1. 반도체기판 상부에 제1절연막 및 제2절연막을 순차적으로 형성하는 공정과, 소자분리마스크를 이용하여 상기 제2절연막을 식각하여 셀부에만 제2절연막패턴을 형성하는 공정과, 상기 제2절연막패턴 사이를 제3절연막으로 매립하는 동시에 주변회로부측에 형성된 상기 제2절연막패턴의 측벽에 제3절연막 스페이서를 형성하는 공정과, 자기정렬적으로 상기 주변회로부에 불순물 주입층을 형성하는 공정과, 필드산화막을 형성하는 공정과, 상기 제2절연막패턴 사이의 제3절연막과 제1절연막을 제거하는 공정과, 상기 제2절연막패턴을 마스크로하여 상기 셀부에 트렌치를 형성하는 공정과, 전체표면상부에 제4절연막으로 평탄화시키는 공정과, 평탄화식각공정으로 상기 반도체기판과 평탄화된 소자분리절연막을 상기 셀부와 주변회로부에 각각 형성하는 공정을 포함하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  2. 제1항에 있어서, 상기 제1절연막은 열산화공정으로 인한 열산화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  3. 제1항에 있어서, 상기 제2절연막은 질화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  4. 제1항에 있어서, 상기 제3절연막과 제4절연막은 전체표면상부에 일정두께 산화막을 증착하여 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  5. 제4항에 있어서, 상기 산화막은 Si과 O의 결합물이 포함된 물질로 형성된 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  6. 제4항에 있어서, 상기 산화막은 P이 함유된 물질이 사용되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  7. 제1항에 있어서, 상기 제3절연막은 1000 내지 4000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  8. 제1항에 있어서, 상기 불순물은 원자, 분자 및 이온이 포함되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  9. 제1항에 있어서, 상기 불순물은 1×1011/cm2내지 1×1019/cm2의 농도가 주입된 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  10. 제1항에 있어서, 상기 불순물은 500eV 내지 5MeV의 에너지로 주입된 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  11. 제1항에 있어서, 상기 자기정렬적인 불순물 주입층은 상기 제2,3절연막과 상기 반도체기판과의 식각선택비 차이를 이용한 식각공정이 사용되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  12. 제11항에 있어서, 상기 제2,3절연막과 상기 반도체기판과의 식각선택비는 3 내지 40:1인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  13. 제1항에 있어서, 상기 필드산화막은 1000 내지 5000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  14. 반도체기판 상부에 제1절연막 및 제2절연막을 순차적으로 형성하는 공정과, 소자분리마스크를 이용하여 상기 제2절연막을 식각하여 셀부에만 제2절연막패턴을 형성하는 공정과, 상기 제2절연막패턴 사이를 제3절연막으로 매립하는 동시에 주변회로부측에 형성된 상기 제2절연막패턴의 측벽에 제3절연막 스페이서를 형성하는 공정과, 자기정렬적으로 상기 주변회로부에 불순물 주입층을 형성하는 공정과, 필드산화막을 형성하는 공정과, 상기 제2절연막패턴을 마스크로하여 상기 반도체기판이 노출될 때까지 식각하여 상기 제2절연막패턴을 제외한 부분을 제1평탄화식각공정과, 상기 제2절연막패턴과 필드산화막을 마스크로하여 상기 반도체기판을 식각함으로써 트렌치를 형성하는 공정과, 전체표면상부에 제4절연막을 형성하는 공정과, 제2평탄화식각공정으로 상기 셀부와 주변회로부에 소자분리절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  15. 제14항에 있어서, 상기 제1절연막은 열산화공정으로 인한 열산화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  16. 제14항에 있어서, 상기 제2절연막은 질화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  17. 제14항에 있어서, 상기 제3절연막과 제4절연막은 전체표면상부에 일정두께 산화막을 증착하여 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  18. 제17항에 있어서, 상기 산화막은 Si과 O의 결합물이 포함된 물질로 형성된 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  19. 제17항에 있어서, 상기 산화막은 P이 함유된 물질이 사용되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  20. 제14항에 있어서, 상기 제3절연막은 300 내지 8000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  21. 제14항에 있어서, 상기 불순물은 원자, 분자 및 이온이 포함되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  22. 제14항에 있어서, 상기 불순물은 1×1011/cm2내지 1×1019/cm2의 농도가 주입된 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  23. 제14항에 있어서, 상기 불순물은 500eV 내지 5MeV의 에너지로 주입된 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  24. 제14항에 있어서, 상기 필드산화막은 2000 내지 6000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  25. 제14항에 있어서, 상기 제1평탄화식각공정은 상기 제2절연막패턴과 상기 제3절연막 및 필드산화막과의 식각선택비 차이를 이용한 습식방법으로 실시되는 것을특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  26. 제14항에 있어서, 상기 제1평탄화식각공정은 상기 증착된 제3절연막은 습식방법으로 실시되고 상기 제4,1절연막은 건식방법으로 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  27. 제14항에 있어서, 상기 필드산화막은 200 내지 4000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  28. 제14항에 있어서, 상기 필드산화막은 1000 내지 5000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
KR1019950014592A 1995-06-02 1995-06-02 반도체소자의 소자분리절연막 형성방법 KR0166502B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014592A KR0166502B1 (ko) 1995-06-02 1995-06-02 반도체소자의 소자분리절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014592A KR0166502B1 (ko) 1995-06-02 1995-06-02 반도체소자의 소자분리절연막 형성방법

Publications (2)

Publication Number Publication Date
KR970003774A KR970003774A (ko) 1997-01-28
KR0166502B1 true KR0166502B1 (ko) 1999-02-01

Family

ID=19416401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014592A KR0166502B1 (ko) 1995-06-02 1995-06-02 반도체소자의 소자분리절연막 형성방법

Country Status (1)

Country Link
KR (1) KR0166502B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770455B1 (ko) * 2001-06-22 2007-10-26 매그나칩 반도체 유한회사 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR970003774A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US6627512B2 (en) Method of manufacturing a semiconductor device
KR100490180B1 (ko) 더미구조를갖는집적회로및그제조방법
KR100299342B1 (ko) 반도체디바이스및그제조방법
KR100346844B1 (ko) 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
JPH05102296A (ja) 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体
JP3640974B2 (ja) 半導体集積回路の製造方法
US5554554A (en) Process for fabricating two loads having different resistance levels in a common layer of polysilicon
US5179038A (en) High density trench isolation for MOS circuits
KR100278996B1 (ko) 반도체장치의 콘택 형성방법
US6258677B1 (en) Method of fabricating wedge isolation transistors
US6569737B2 (en) Method of fabricating a transistor in a semiconductor device
KR0166502B1 (ko) 반도체소자의 소자분리절연막 형성방법
US6020251A (en) Method of forming buried diffusion junctions in conjunction with shallow-trench isolation structures in a semiconductor device
KR100281272B1 (ko) 반도체소자의 소자분리 절연막 형성방법
US6765263B2 (en) Semiconductor device and method for fabricating the same
JPH11111639A (ja) 半導体装置及びその製造方法
KR0144492B1 (ko) 반도체 소자의 소자 분리 절연막 형성방법
KR100361761B1 (ko) 반도체소자의소자분리절연막형성방법
KR100329607B1 (ko) 반도체소자의소자분리절연막형성방법
KR100486120B1 (ko) Ｍｏｓ 트랜지스터의 형성 방법
KR20010054164A (ko) 듀얼 에스티아이(ｓｔｉ) 웰 형성방법
KR100762865B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20010053647A (ko) 반도체장치의 콘택 형성방법
US6300220B1 (en) Process for fabricating isolation structure for IC featuring grown and buried field oxide
KR100226256B1 (ko) 반도체 디바이스의 소자 분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee