KR970003774A - 반도체소자의 소자분리절연막 형성방법 - Google Patents

반도체소자의 소자분리절연막 형성방법 Download PDF

Info

Publication number
KR970003774A
KR970003774A KR1019950014592A KR19950014592A KR970003774A KR 970003774 A KR970003774 A KR 970003774A KR 1019950014592 A KR1019950014592 A KR 1019950014592A KR 19950014592 A KR19950014592 A KR 19950014592A KR 970003774 A KR970003774 A KR 970003774A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
insulating
film
pattern
Prior art date
Application number
KR1019950014592A
Other languages
English (en)
Other versions
KR0166502B1 (ko
Inventor
김승준
신기수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950014592A priority Critical patent/KR0166502B1/ko
Publication of KR970003774A publication Critical patent/KR970003774A/ko
Application granted granted Critical
Publication of KR0166502B1 publication Critical patent/KR0166502B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 반도체기판 상부에 제1절연막 및 제2절연막을 순차적으로 형성하고 소자분리마스크를 이용한 식각공정으로 상기 제2절연막을 식각하여 제2절연막패턴을 형성한 다음, 제3절연막을 상기 제2절연막패턴 사이에 매립하는 동시에 주변회로부측의 상기 제2절연막패턴의 측벽에 제3절연막을 형성하고 자기정렬적인 불순물 주입층을 형성한 다음, 필드산화막을 형성하고 제3절연막 제거한 다음, 자기정렬적으로 트렌치를 형성한다음, 전체표면상부를 평탄화시키고 평탄화식각공정을 실시하여 셀부와 주변회로부에 각각 소자분리절연막을 형성하되,하나의 소자분리마스크를 사용함으로써 공정을 단순화시키고 단차를 완화시켜 후공정을 용이하게 함으로써 반도체소자의고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성, 수율 및 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1H도는 본 발명의 제1실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도, 제2A도 내지 제2H도는 본 발명의 제2실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도.

Claims (27)

  1. 반도체기판 상부에 제1절연막 및 제2절연막을 순차적으로 형성하는 공정과, 소자분리마스크를 이용하여 상기 제2절연막을 식각하여 셀부에만 제2절연막패턴을 형성하는 공정과, 상기 제2절연막패턴 사이를 제3절연막으로 매립하는 동시에 주변회로부측에 형성된 상기 제2절연막패턴의 측벽에 제3절연막 스페이서를 형성하는 공정과, 자기정렬적으로상기 주변회로부에 불순물 주입층을 형성하는 공정과, 필드산화막을 형성하는 공정과, 상기 제2절연막패턴 사이의 제3절연막과 제1절연막을 제거하는 공정과, 상기 제2절연막패턴을 마스크로하여 상기 셀부에 트렌치를 형성하는 공정과, 전체표면상부에 제4절연막으로 평탄화시키는 공정과, 평탄화식각공정으로 상기 반도체기판과 평탄화된 소자분리절연막을 상기셀부와 주변회로부에 각각 형성하는 공정을 포함하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  2. 제1항에 있어서, 상기 제1절연막은 열산화공정으로 인한 열산화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  3. 제1항에 있어서, 상기 제2절연막은 질화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  4. 제1항에 있어서, 상기 제3절연막과 제4절연막은 전체표면상부에 일정두께 산화막을 증착하여 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  5. 제4항에 있어서, 상기 산화막은 Si과 O의 결합물이 포함된 물질로 형성된 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  6. 제4항에 있어서, 상기 산화막은 P이 함유된 물질이 사용되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  7. 제1항에 있어서, 상기 제3절연막은 1000 내지 4000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  8. 제1항에 있어서, 상기 불순물은 원자, 분자 및 이온이 포함되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  9. 제1항에 있어서, 상기 불순물은 1×1011/cm2내지 1×1019/cm2의 농도가 주입된 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  10. 제1항에 있어서, 상기 불순물은 500eV 내지 5MeV의 에너지로 주입된 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  11. 제1항에 있어서, 상기 자기정렬적인 불순물 주입층은 상기 제2, 3절연막과 상기 반도체기판과의 식각선택비 차이를 이용한 식각공정이 사용되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  12. 제11항에 있어서, 상기 제2, 3절연막과 상기 반도체기판과의 식각선택비는 3 내지 40:1인 것을 특징으로하는 반도체소자의 소자분리절연막 형성방법.
  13. 제1항에 있어서, 상기 필드산화막은 1000 내지 5000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  14. 반도체기판 상부에 제1절연막 및 제2절연막을 순차적으로 형성하는 공정과, 소자분리마스크를 이용하여 상기 제2절연막을 식각하여 셀부에만 제2절연막패턴을 형성하는 공정과, 상기 제2절연막패턴 사이를 제3절연막으로 매립하는 동시에 주변회로부측에 형성된 상기 제2절연막패턴의 측벽에 제3절연막 스페이서를 형성하는 공정과, 자기 정렬적으로 상기 주변회로부에 불순물 주입층을 형성하는 공정과, 필드산화막을 형성하는 공정과, 상기 제2절연막패턴을 마스크로하여 상기 반도체기판이 노출될 때까지 식각하여 상기 제2절연막패턴을 제외한 부분을 제1평탄화식각공정과, 상기 제2절연막패턴과 필드산화막을 마스크로하여 상기 반도체기판을 식각함으로써 트렌치를 형성하는 공정과, 전체표면상부에 제4절연막을 형성하는 공정과, 제2평탄화식각공정으로 상기 셀부와 주변회로부에 소자분리절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  15. 제14항에 있어서, 상기 제1절연막은 열산화공정으로 인한 열산화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  16. 제14항에 있어서, 상기 제2절연막은 질화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  17. 제14항에 있어서, 상기 제3절연막과 제4절연막은 전체표면상부에 일정두께 산화막을 증착하여 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  18. 제17항에 있어서, 상기 산화막은 Si과 O의 결합물이 포함된 물질로 형성된 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  19. 제17항에 있어서, 상기 산화막은 P이 함유된 물질이 사용되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  20. 제14항에 있어서, 상기 제3절연막은 300 내지 8000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  21. 제14항에 있어서, 상기 불순물은 원자, 분자 및 이온이 포함되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  22. 제14항에 있어서, 상기 불순물은 1×1011/cm2내지 1×1019/cm2의 농도가 주입된 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  23. 제14항에 있어서, 상기 불순물은 500eV 내지 5MeV의 에너지로 주입된 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
    제14항에 있어서, 상기 필드산화막은 2000 내지 6000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  24. 제14항에 있어서, 상기 제1평탄화식각공정은 상기 제2절연막패턴과 상기 제3절연막 및 필드산화막과의 식각선택비 차이를 이용한 습식방법으로 실시되는 것을특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  25. 제14항에 있어서, 상기 제1평탄화식각공정은 상기 증착된 제3절연막은 습식방법으로 실시되고 상기 제4,1절연막은 건식방법으로 실시되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  26. 제14항에 있어서, 상기 필드산화막은 200 내지 4000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  27. 제14항에 있어서, 상기 필드산화막은 1000 내지 5000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950014592A 1995-06-02 1995-06-02 반도체소자의 소자분리절연막 형성방법 KR0166502B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014592A KR0166502B1 (ko) 1995-06-02 1995-06-02 반도체소자의 소자분리절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014592A KR0166502B1 (ko) 1995-06-02 1995-06-02 반도체소자의 소자분리절연막 형성방법

Publications (2)

Publication Number Publication Date
KR970003774A true KR970003774A (ko) 1997-01-28
KR0166502B1 KR0166502B1 (ko) 1999-02-01

Family

ID=19416401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014592A KR0166502B1 (ko) 1995-06-02 1995-06-02 반도체소자의 소자분리절연막 형성방법

Country Status (1)

Country Link
KR (1) KR0166502B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770455B1 (ko) * 2001-06-22 2007-10-26 매그나칩 반도체 유한회사 반도체소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770455B1 (ko) * 2001-06-22 2007-10-26 매그나칩 반도체 유한회사 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR0166502B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
JP2994239B2 (ja) Ｓｏｉトレンチ構造およびその製造方法
JP2554831B2 (ja) 基板分離トレンチを形成するための半導体処理方法
US5455194A (en) Encapsulation method for localized oxidation of silicon with trench isolation
US7087475B2 (en) Semiconductor device having a plurality of gate electrodes and manufacturing method thereof
JPS62105445A (ja) 半導体デバイス構造の形成方法
KR100605497B1 (ko) 에스오아이 기판들을 제조하는 방법들, 이를 사용하여반도체 소자들을 제조하는 방법들 및 그에 의해 제조된반도체 소자들
JPH0590397A (ja) シリコン・オン・インシユレータ構造体の製造方法
JPH08335678A (ja) 半導体装置の製造方法
US4980311A (en) Method of fabricating a semiconductor device
US4900689A (en) Method of fabrication of isolated islands for complementary bipolar devices
JP2001284581A (ja) 半導体装置とその製造方法
KR970003774A (ko) 반도체소자의 소자분리절연막 형성방법
JPS6074452A (ja) 半導体装置の製造方法
KR20080003239A (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR20010030187A (ko) 반도체 기판에 형성된 절연 물질 영역을 가지는 반도체장치 및 장치의 제조 공정
JP3855638B2 (ja) 半導体装置の製造方法
JPH04340745A (ja) 半導体装置
KR100515383B1 (ko) 서로 다른 두께의 게이트 산화막을 포함하는 트랜지스터형성 방법
KR100361761B1 (ko) 반도체소자의소자분리절연막형성방법
KR0161722B1 (ko) 반도체소자의 소자분리 방법
KR100203897B1 (ko) 반도체 소자의 소자분리막 제조방법
JPH0442948A (ja) 半導体装置の製造方法
KR920003557A (ko) 반도체 장치 및 그 방법
JPH08330252A (ja) 半導体装置の製造方法
JP2907248B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee