JPH09148578A - トレンチｄｍｏｓトランジスタ及びその製造方法 - Google Patents

トレンチｄｍｏｓトランジスタ及びその製造方法

Info

Publication number
JPH09148578A
JPH09148578A JP8210898A JP21089896A JPH09148578A JP H09148578 A JPH09148578 A JP H09148578A JP 8210898 A JP8210898 A JP 8210898A JP 21089896 A JP21089896 A JP 21089896A JP H09148578 A JPH09148578 A JP H09148578A
Authority
JP
Japan
Prior art keywords
oxide film
trench
film
semiconductor substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8210898A
Other languages
English (en)
Inventor
Shoki Zen
昌 基 全
Young-Soo Jang
榮 秀 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09148578A publication Critical patent/JPH09148578A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 トレンチＤＭＯＳ半導体トランジスタ及びそ
の製造方法を提供する。 【解決手段】 トレンチＤＭＯＳトランジスタのゲート
酸化膜の構造において、トレンチの底部分が側壁部分に
形成された酸化膜３４より厚く形成され、底部分のゲー
ト酸化膜３０ａにおいて中央部分が周縁部より厚く形成
され、中央部分の酸化膜の表面が平らに形成されている
ので、ブレークダウンを防ぐことができる。なお、側壁
スペーサーを形成しないで、その除去時に乾式エッチン
グ法を使用しないので、製造工程を相対的に単純化さ
せ、これの実行によってシリコン界面特性が低下するこ
とに応じて素子特性の劣化を防ぐことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体トランジスタ
の製造に関するものであり、より詳しくはトレンチＤＭ
ＯＳ（ｔｒｅｎｃｈ ｄｏｕｂｌｅ ｄｉｆｆｕｓｅｄ
ＭＯＳ）トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】従来技術のトレンチＤＭＯＳトランジス
タは、図９に示されたように、ｎ型の半導体基板１０上
に形成されたｐ型の拡散層であるボディー層（ａ ｂｏ
ｄｙｌａｙｅｒ：１１）を貫通しながら形成されたトレ
ンチと、このトレンチ内の側壁と底部表面上に形成され
たゲート酸化膜２４と、上記トレンチ内で上記ゲート酸
化膜２４上に形成されたゲートポリシリコン層２６と、
上記ゲートポリシリコン層２６の上部の両側に形成され
たｎ+ 型のソース不純物層２８から構成された構造を有
する。
【０００３】上述の構造を有するトレンチＤＭＯＳトラ
ンジスタにおいて、半導体基板１０にはドレーン端子が
連結され、ソース不純物層２８とボディー層１１には共
通的にソース端子が連結され、そしてトレンチ内に形成
されたポリシリコン層２６にはゲート端子が連結され
る。なお、上記半導体基板１０は高濃度のｎ+ 型のシリ
コン基板１０ａとこのシリコン基板１０ａと同一の導電
型を有する低濃度の被覆層（ａ ｃｏｖｅｒｉｎｇ ｌ
ａｙｅｒ：１０ｂ）とからなっている。
【０００４】しかも、上記トレンチＤＭＯＳトランジス
タの動作中に、上記ゲート酸化膜２４と上記ボディー層
１１との界面に沿って二つのチャンネルが形成される。
【０００５】このような従来のトレンチＤＭＯＳトラン
ジスタにおいて、逆電圧が印加される場合、ブレークダ
ウン（ｂｒｅａｋｄｏｗｎ）現象が上記ボディー層１１
で高濃度に拡散された領域と、上記被覆層１０ｂ間の接
合で、又は上記ゲート酸化膜２４と上記被覆層１０ｂと
の間で起きる可能性がある。
【０００６】前者の場合には復元できるが、後者の場合
には復元できないので、素子の信頼性に重大な影響を及
ぼすことになる。
【０００７】従って、上述したようにゲート酸化膜での
ブレークダウン現象が発生することを防ぐための従来の
技術らが開発されてきた。その中の一つが米国特許番号
５，２９８，４４２号公報に開示されている。この開示
された特許技術では、上記拡散層の高濃度領域と被覆層
間の接合をトレンチの深さよりも深く設けてゲート酸化
膜より上記高濃度領域で先にブレークダウンが発生され
るように誘導する技術が開示されている。
【０００８】なお、米国特許番号４，９９２，３９０号
公報に開示された技術では、ゲート酸化膜でブレークダ
ウン現象が発生されることを防ぐために、ゲート酸化膜
の底部分を厚くする方法が開示されている。このように
ゲート酸化膜の底部分を厚くする二つの製造方法を次に
説明する。
【０００９】最初に、図１０ないし図１３を参照して上
述の従来技術のトレンチＤＭＯＳトランジスタの製造方
法を説明する。
【００１０】図１０を参照すると、半導体基板１０上
に、第１の酸化膜１２、窒化膜１４、第２の酸化膜１６
を順次形成し、そして上記第２の酸化膜１６上に所定パ
ターンの感光膜１８を形成してトレンチ領域を区切る。
次いで、図１１に示されたように、上記感光膜１８のパ
ターンをトレンチ形成用のマスクとして使用してエッチ
ング工程を実行する。この時、上記半導体基板１０上に
順番に積層された構造物らが先に除去されたうえ、上記
半導体基板１０をある程度の深さまで除去するとトレン
チ１９が設けられる。引続いて上記トレンチ１９に向っ
て酸素イオン注入工程が実行されると、上記トレンチ１
９の底の下の方に酸素イオンが注入される。
【００１１】上記酸素イオン注入の後、酸化工程を実行
すると、図１２に示されたように、上記トレンチ１９の
底部分と側壁部分で露出された半導体基板１０の表面が
酸化されてゲート酸化膜２４が形成される。このような
従来の方法において、上記トレンチ１９のボトムを通じ
て酸素イオンを既に注入し、上記酸化工程では形成され
たゲート酸化膜２４の中に上記トレンチ１９の底部分が
その他の側壁部分よりもっと厚く形成されている。従っ
て、上記ゲート酸化膜２４と半導体基板１０との間でブ
レークダウンが発生することを防ぐことができるのであ
る。
【００１２】次に、図１４ないし図１９を参照して他の
別の従来技術のトレンチＤＭＯＳトランジスタの製造方
法を説明する。
【００１３】図１４を参照すると、半導体基板１０上
に、第１の酸化膜１２、窒化膜１４、第２の酸化膜１６
を順次形成し、そして上記第２の酸化膜１６上に所定パ
ターンの感光膜１８を形成してトレンチ領域を区切る。
次に、図１５に示されたように、上記感光膜１８のパタ
ーンをトレンチ形成用のマスクとして使用してエッチン
グ工程を実行する。この時、上記半導体基板１０上に順
番に積層された構造物らを先に除去してから、続いて上
記半導体基板１０をある程度の厚さまで除去すればトレ
ンチ１９が形成される。
【００１４】なお、上記感光膜１８のパターンを除去し
た後、図１６に示されたように、窒化膜２０を上記トレ
ンチ１８の底部分及び側壁部分と上記第２の酸化膜１６
上に塗布し、そして第３の酸化膜である低温熱酸化膜２
２を上記窒化膜２０上に設ける。
【００１５】引続き、上記低温熱酸化膜２２を反応性イ
オンエッチング法（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｈ
ｃｉｎｇ）でエッチングして、図１７に示されたよう
に、上記トレンチ１９内の側壁にのみスペーサー２２ａ
が形成される。上記スペーサー２２ａをマスクとして使
用して上記第２の酸化膜１６の上部表面上にある窒化膜
と上記トレンチ１９の底部分に露出された窒化膜２０と
を除去してから、酸化工程を実行すると、図１８に示さ
れたように、上記スペーサー２２ａによって区切られた
領域で厚い酸化膜２４が形成される。最後に、図１９に
示されたように、上記スペーサー２２ａ及び窒化膜１
４，２０をすべて除去してから酸化工程を実行すると底
部分が厚いゲート酸化膜２４ａが形成される。このよう
にゲート酸化膜の底部分が厚いので、上述したようにブ
レークダウンの発生を防止することができるのである。
【００１６】
【発明が解決しようとする課題】このような従来のトレ
ンチＤＭＯＳトランジスタの製造方法のうち、ゲート酸
化膜のポトムの厚さを画一的に同一に形成する方法（図
１３を参照）はゲート酸化膜の底部分のうち中央部で特
によく発生されるブレークダウンを防止するのに不都合
であった。
【００１７】なお、ゲート酸化膜の中央部分から周縁部
分まで緩やかに傾斜させる方法（図１８を参照）はトレ
ンチ内の側壁にスペーサー酸化膜を設けるために乾式エ
ッチング法を使用しなければならないので、シリコン界
面特性が低下され素子特性の劣化を起こすようになり、
そして上記スペーサー酸化膜の形成及び除去に応じた追
加工程によって製造工程が複雑になるとの問題があっ
た。
【００１８】
【課題を解決するための手段】従って、本発明の目的
は、上述の諸問題点を解決するために提案されたもので
あり、ゲート酸化膜の中央部分で発生されるおそれがあ
るブレークダウンの発生を防止できるのみならず、工程
の単純化を実現するためのトレンチＤＭＯＳトランジス
タ及びその製造方法を提供することにある。
【００１９】本発明の他の目的は、従来のゲート酸化膜
の構造と相異した新たな構造のゲート酸化膜を有するト
レンチＤＭＯＳトランジスタ及びその製造方法を提供す
ることにある。
【００２０】上記の目的を達成するための本発明の一つ
の特徴によると、トレンチ内にゲートポリシリコン膜が
形成されたトレンチＤＭＯＳトランジスタは、上記トレ
ンチと上記ゲートポリシリコン膜の間に形成されている
し、そして上記トレンチ側壁と底部分らに形成されたゲ
ート酸化膜を含むものの上記ゲート酸化膜は上記トレン
チの底部分に形成された酸化膜が上記側壁部分に形成さ
れた酸化膜より厚く、上記底部分に形成された上記酸化
膜の厚さにおいて周縁部より中央部分が相対的に厚く、
そして上記中央部分の酸化膜表面が平らな構造を有する
ことを特徴とする。
【００２１】本発明の他の特徴によると、トレンチＤＭ
ＯＳトランジスタの製造方法は、半導体基板をエッチン
グしてトレンチを設ける工程と、上記トレンチの底部分
と側壁部分に厚い熱酸化膜を設ける工程と、上記トレン
チ内にある上記熱酸化膜上にポリシリコン膜を設ける工
程と、上記ポリシリコン膜の底部分の直下まで上記第３
の酸化膜を湿式エッチングして、上記トレンチの底部分
が側壁部分より厚く、そして底部分において中央部分が
周縁部より厚く形成された酸化膜を設ける工程と、上記
残っている上記ポリシリコン膜を除去してから、熱酸化
工程を実行して上記半導体基板の表面上にゲート酸化膜
を設ける工程とを含む。
【００２２】この実施の形態において、上記トレンチの
形成工程は上記半導体基板上に、第１の酸化膜、窒化
膜、第２の酸化膜を順次形成し、そして上記第２の酸化
膜上に所定パターンの感光膜を形成してトレンチ領域を
区切る工程と、上記感光膜のパターンをマスクとして使
用して上記半導体基板上に形成された積層の構造物らを
順番に除去し、そして上記半導体基板をエッチングして
トレンチを設ける工程とを含む。
【００２３】この実施の形態において、上記熱酸化膜の
形成工程は、上記第２の酸化膜の除去後、熱酸化により
上記トレンチの底部分と側壁部分で厚い第３の酸化膜を
設ける工程を含む。この実施の形態において、上記第１
の酸化膜の表面が露出される際まで研磨しつづける工程
を加える。
【００２４】本発明のさらに別の特徴によると、トレン
チＤＭＯＳトランジスタの製造方法は、半導体基板上
に、第１の酸化膜、窒化膜、第２の酸化膜を順次形成
し、そして上記第２の酸化膜上に所定パターンの感光膜
を形成してトレンチ領域を区切る工程と、上記感光膜の
パターンをマスクとして使用して上記半導体基板上に形
成された積層の構造物らを順番に除去し、そして上記半
導体基板をエッチングしてトレンチを設ける工程と、上
記第２の酸化膜の除去後、熱酸化により上記トレンチの
底部分と側壁部分で厚い熱酸化膜である第３の酸化膜を
設ける工程と、上記トレンチ内に充填しながら上記窒化
膜上にポリシリコン膜を形成する工程と、上記第１の酸
化膜の表面が露出されるまで研磨を実行しつづける工程
と、上記ポリシリコン膜の底部分の直下まで上記第３の
酸化膜を湿式エッチングして、上記トレンチの底部分が
側壁部分より厚く、そして底部分において中央部分が周
縁部より厚く形成された酸化膜を形成する工程と、上記
残っている上記ポリシリコン膜を除去してから、熱酸化
工程を実行して上記半導体基板の表面上にゲート酸化膜
を設ける工程とを含んでいる。
【００２５】本発明によるトレンチＤＭＯＳトランジス
タの製造方法によって形成されたゲート酸化膜３４と構
造において、トレンチの底部分がトレンチの側壁部分に
形成された酸化膜より厚く形成され、底部分のゲート酸
化膜において中央部分が周縁部より厚く形成されている
し、そして上記中央部分の酸化膜の表面が平らに形成さ
れているので、中央部分で発生するおそれがあるブレー
クダウンを防ぐことが可能となった。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面の図１ないし図８に基づいて詳しく説明する。
【００２７】図８を参照すると、本発明による新規なト
レンチＤＭＯＳトランジスタはトレンチとゲートポリシ
リコン膜の間と、そして上記トレンチの側壁部分と底部
分に形成された酸化膜を含むものの、上記トレンチの底
部分に形成された酸化膜が上記側壁部分に形成された酸
化膜より厚く、上記底部分に形成された上記酸化膜の厚
さが、周縁部よりも中央部分が相対的に厚く、そして上
記中央部分の酸化膜表面が平らな構造を有するゲート酸
化膜３４を備えることを特徴とする。
【００２８】次に、上述の構造を有するトレンチＤＭＯ
Ｓ半導体トランジスタの製造方法を図１ないし図８に基
づいて詳しく説明する。図９ないし図１９の構成部品の
機能と同一機能を有する図１ないし図８の構成部品に対
しては同じ参照番号を付け、そしてその重複される説明
は省略する。
【００２９】図１を参照すると、半導体基板１０上に、
熱酸化膜である第１の酸化膜１２、窒化膜１４、第２の
酸化膜１６を順次形成し、そして上記第２の酸化膜１６
上に所定パターンの感光膜１８を形成してトレンチ領域
を区切る。次いで、図２に示されたように、上記感光膜
１８のパターンをマスクとして使用してエッチング工程
を実行する。この時、上記半導体基板１０上に順番に積
層された構造物らが先に除去されたうえ、上記半導体基
板１０をある程度の厚さまで除去するとトレンチ１９が
形成される。
【００３０】上記トレンチの形成後、上記第２の酸化膜
１６を除去し、そして熱酸化工程を実行すると、図３に
示されたように、上記トレンチ１９の底部分と側壁部分
で露出された半導体基板１０の表面が酸化されて、厚い
熱酸化膜である第３の酸化膜３０が形成される。
【００３１】次に、図４のように上記トレンチ内に充填
しながら上記窒化膜１４上にポリシリコン膜３２を設け
る。次いで研磨工程が、図５に示されたように、上記第
１の酸化膜１２の表面が露出されるまで続いて実行さ
れ、そして上記熱酸化膜である第３の酸化膜３０の湿式
エッチング工程が図６に示されたように上記ポリシリコ
ン膜３２の底部分に直下まで実行される。
【００３２】最後に、上記残っている上記ポリシリコン
膜３２を図７のように除去してから、熱酸化工程を実行
すると図８のようにトレンチ１９の側壁と上記半導体基
板の表面上に薄い酸化膜３４が形成される。この薄い酸
化膜３４は上記酸化膜３０と接触して一体となってゲー
ト酸化膜を形成する。
【００３３】
【発明の効果】前述のように、本発明によるトレンチＤ
ＭＯＳトランジスタの製造方法によって形成されたゲー
ト酸化膜３４の構造において、トレンチの底部分がトレ
ンチの側壁部分に形成された酸化膜より厚く形成されて
いるし、底部分のゲート酸化膜において中央部分が周縁
部より厚く形成され、そして上記中央部分の酸化膜の表
面が平らに形成されているので、中央部分で発生される
おそれがあるブレークダウンを充分に防ぐことができ
る。
【００３４】さらに、本発明の製造方法では側壁スペー
サーを形成しなくて、そしてその側壁スペーサーの除去
時に使用される乾式エッチング法を使用しないので、製
造工程を相対的に単純化させることができるだけでな
く、乾式エッチング工程の実行によってシリコン界面特
性が低下することによる素子特性の劣化を防ぐことがで
きる。
【図面の簡単な説明】
【図１】本発明の製造方法によってトレンチＤＭＯＳ半
導体トランジスタを製造することを示す順次的な製造工
程図で、半導体基板上にトレンチ領域を区切ったことを
示している。
【図２】本発明の製造方法によってトレンチＤＭＯＳ半
導体トランジスタを製造することを示す順次的な製造工
程図で、エッチングして半導体基板にトレンチを設けた
ことをを示している。
【図３】本発明の製造方法によってトレンチＤＭＯＳ半
導体トランジスタを製造することを示す順次的な製造工
程図で、トレンチ内に第３の酸化膜を設けたことを示し
ている。
【図４】本発明の製造方法によってトレンチＤＭＯＳ半
導体トランジスタを製造することを示す順次的な製造工
程図で、トレンチ内にポリシリコン膜を設けたことを示
している。
【図５】本発明の製造方法によってトレンチＤＭＯＳ半
導体トランジスタを製造することを示す順次的な製造工
程図で、トレンチ内にポリシリコン膜を残して他の部分
をエッチングしたことを示している。
【図６】本発明の製造方法によってトレンチＤＭＯＳ半
導体トランジスタを製造することを示す順次的な製造工
程図で、トレンチ周辺部を中央部のポリシリコン膜を残
してエッチングしたことを示している。
【図７】本発明の製造方法によってトレンチＤＭＯＳ半
導体トランジスタを製造することを示す順次的な製造工
程図で、トレンチ中央部のポリシリコン膜をエッチング
したことを示している。
【図８】本発明の製造方法によってトレンチＤＭＯＳ半
導体トランジスタを製造することを示す順次的な製造工
程図で、熱酸化によりゲート酸化膜を完成させたことを
示している。
【図９】従来技術のトレンチＤＭＯＳトランジスタの構
造を示した断面図である。
【図１０】従来技術の製造方法によってトレンチＤＭＯ
Ｓトランジスタを製造することを示す順次的な製造工程
図で、半導体基板上にトレンチ領域を区切ったことを示
している。
【図１１】従来技術の製造方法によってトレンチＤＭＯ
Ｓトランジスタを製造することを示す順次的な製造工程
図で、半導体基板上にトレンチを設けて、酸素イオンで
酸化膜を設けることを示している。
【図１２】従来技術の製造方法によってトレンチＤＭＯ
Ｓトランジスタを製造することを示す順次的な製造工程
図で、熱酸化により酸化膜を設けることを示している。
【図１３】従来技術の製造方法によって製造されたトレ
ンチＤＭＯＳトランジスタの構造を示す断面図を示して
いる。
【図１４】従来技術の他の製造方法によるトレンチＤＭ
ＯＳトランジスタを製造を示す順次的な製造工程図で、
半導体基板上にトレンチ領域を区切ったことを示してい
る。
【図１５】従来技術の他の製造方法によるトレンチＤＭ
ＯＳトランジスタを製造を示す順次的な製造工程図で、
半導体基板上にトレンチを設けたことを示している。
【図１６】従来技術の他の製造方法によるトレンチＤＭ
ＯＳトランジスタを製造を示す順次的な製造工程図で、
低温熱酸化により酸化膜を設けたことを示している。
【図１７】従来技術の他の製造方法によるトレンチＤＭ
ＯＳトランジスタを製造を示す順次的な製造工程図で、
反応性イオンエッチング法によりスペーサーを設けたこ
とを示している。
【図１８】従来技術の他の製造方法によるトレンチＤＭ
ＯＳトランジスタを製造を示す順次的な製造工程図で、
トレンチ中央部に酸化膜を設けたことを示している。
【図１９】従来技術の他の製造方法によるトレンチＤＭ
ＯＳトランジスタを製造を示す順次的な製造工程図で、
エッチング後の熱酸化により製造されたトレンチＤＭＯ
Ｓトランジスタの断面図である。
【符号の説明】 １０ 半導体基板 １２，１６，３０ 酸化膜 １４ 窒化膜 １８ 感光膜 １９ トレンチ ３２ ポリシリコン膜 ２４、３４ ゲート酸化膜 ２４ａ、３０ａ ゲート底酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｊ 9055−4Ｍ 29/78 ６５３Ｃ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板のトレンチ内にゲートポリシ
    リコン膜が形成され、 上記トレンチと上記ゲートポリシリコン膜の間で前記ト
    レンチ側壁と底部分に形成されたゲート酸化膜を含むト
    レンチＤＭＯＳトランジスタにおいて、 上記ゲート酸化膜のうち上記トレンチの底部分に形成さ
    れた酸化膜が上記側壁部分に形成された酸化膜より厚
    く、かつ上記底部分に形成された上記酸化膜の厚さが周
    縁部より中央部分が相対的に厚く、そして上記中央部分
    の酸化膜表面が平らな構造を有することを特徴とするト
    レンチＤＭＯＳトランジスタ。
  2. 【請求項２】 トレンチＤＭＯＳトランジスタの製造方
    法において、 選択的に半導体基板をエッチングしてトレンチを形成す
    る工程と、 上記トレンチの底部分と側壁部分に厚い熱酸化膜を形成
    する工程と、 上記ポリシリコン膜を上記熱酸化膜上に形成しながら上
    記トレンチ内に充填してポリシリコン膜を形成する工程
    と、 上記ポリシリコン膜の底部分の直下まで上記酸化膜を湿
    式エッチングして、上記トレンチの底部分が側壁部分よ
    り厚く、かつ底部分において中央部分が周縁部より厚く
    形成された酸化膜を設ける工程と、 上記残っている上記ポリシリコン膜を除去してから、熱
    酸化工程を実行して上記半導体基板の表面上に薄い酸化
    膜を形成して、上記酸化膜と共にゲート酸化膜を設ける
    工程とを含むことを特徴とするトレンチＤＭＯＳトラン
    ジスタの製造方法。
  3. 【請求項３】 上記トレンチの形成工程は、上記半導体
    基板上に、第１の酸化膜、窒化膜、第２の酸化膜を順次
    形成し、そして上記第２の酸化膜上に所定パターンの感
    光膜を形成してトレンチ領域を区切る工程と、 上記感光膜のパターンをマスクとして使用して上記半導
    体基板上に形成された積層の構造物らを順番に除去し、
    そして上記半導体基板をエッチングしてトレンチを設け
    る工程とを含むことを特徴とする請求項２に記載のトレ
    ンチＤＭＯＳトランジスタの製造方法。
  4. 【請求項４】 上記熱酸化膜の形成する工程は、上記第
    ２の酸化膜を除去する工程と、 熱酸化により上記トレンチの底部分と側壁部分で上記第
    １の酸化膜より厚い第３の酸化膜を設ける工程を含むこ
    とを特徴とする請求項３に記載のトレンチＤＭＯＳトラ
    ンジスタの製造方法。
  5. 【請求項５】 上記第１の酸化膜の表面が露出されるま
    で研磨しつづける工程を加えることを特徴とする請求項
    ４に記載のトレンチＤＭＯＳトランジスタの製造方法。
  6. 【請求項６】 トレンチＤＭＯＳトランジスタの製造方
    法において、 半導体基板上に、第１の酸化膜、窒化膜、第２の酸化膜
    を順次形成し、そして上記第２の酸化膜上に所定パター
    ンの感光膜を形成してトレンチ領域を区切る工程と、 上記感光膜のパターンをマスクとして使用して上記半導
    体基板上に形成された積層の構造物らを順番に除去し、
    そして上記半導体基板をエッチングしてトレンチを設け
    る工程と、 上記第２の酸化膜の除去後、熱酸化により上記トレンチ
    の底部分と側壁部分で厚い熱酸化膜である第３の酸化膜
    を設ける工程と、 上記トレンチ内に充填しながら上記窒化膜上にポリシリ
    コン膜を形成する工程と、 上記第１の酸化膜の表面が露出されるまで研磨を実行し
    つづける工程と、 上記ポリシリコン膜の底部分の直下まで上記第３の酸化
    膜を湿式エッチングして、上記トレンチの底部分が側壁
    部分より厚く、そして底部分において中央部分が周縁部
    よりも厚く形成された酸化膜を設ける工程と、 上記残っている上記ポリシリコン膜を除去した後、熱酸
    化工程を実行して上記半導体基板の表面上にゲート酸化
    膜を設ける工程とを含むことを特徴とするトレンチＤＭ
    ＯＳトランジスタの製造方法。
JP8210898A 1995-11-11 1996-08-09 トレンチｄｍｏｓトランジスタ及びその製造方法 Pending JPH09148578A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950040870A KR0159075B1 (ko) 1995-11-11 1995-11-11 트렌치 dmos장치 및 그의 제조방법
KR1995-40870 1995-11-11

Publications (1)

Publication Number Publication Date
JPH09148578A true JPH09148578A (ja) 1997-06-06

Family

ID=19433792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8210898A Pending JPH09148578A (ja) 1995-11-11 1996-08-09 トレンチｄｍｏｓトランジスタ及びその製造方法

Country Status (3)

Country Link
US (1) US6489652B1 (ja)
JP (1) JPH09148578A (ja)
KR (1) KR0159075B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312003A (ja) * 1999-02-23 2000-11-07 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体素子およびその製造方法
JP2003509836A (ja) * 1999-05-25 2003-03-11 ウィリアムス、リチャード・ケイ 複数の厚さを有するゲート酸化物層を備えたトレンチ半導体素子及びそれを製造する方法
JP2007043210A (ja) * 2006-11-15 2007-02-15 Mitsubishi Electric Corp トレンチ構造を有する半導体装置及びその製造方法
JP2009141055A (ja) * 2007-12-05 2009-06-25 Toyota Motor Corp トレンチゲート型半導体装置の製造方法
JP2009152630A (ja) * 2001-08-10 2009-07-09 Siliconix Inc 活性トレンチコーナおよび厚底の酸化物を備えたトレンチｍｉｓデバイス、ならびにこれを製造する方法
JP2016167595A (ja) * 2015-03-06 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307247B1 (en) * 1999-07-12 2001-10-23 Robert Bruce Davies Monolithic low dielectric constant platform for passive components and method
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
EP1654765A2 (en) 2004-01-10 2006-05-10 Hvvi Semiconductors, Inc. Power semiconductor device and method therefor cross reference to related applications
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US8530963B2 (en) 2005-01-06 2013-09-10 Estivation Properties Llc Power semiconductor device and method therefor
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
KR100668741B1 (ko) * 2005-11-10 2007-01-29 주식회사 하이닉스반도체 반도체 소자의 게이트 및 그 형성 방법
JP2007311574A (ja) * 2006-05-18 2007-11-29 Nec Electronics Corp 半導体装置及びその製造方法
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7656003B2 (en) * 2006-08-25 2010-02-02 Hvvi Semiconductors, Inc Electrical stress protection apparatus and method of manufacture
US7888746B2 (en) * 2006-12-15 2011-02-15 Hvvi Semiconductors, Inc. Semiconductor structure and method of manufacture
US7872306B2 (en) * 2007-01-16 2011-01-18 Fu-Yuan Hsieh Structure of trench MOSFET and method for manufacturing the same
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
TWI376751B (en) * 2008-12-12 2012-11-11 Niko Semiconductor Co Ltd Fabrication method of trenched metal-oxide-semiconductor device
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
DE102010046213B3 (de) * 2010-09-21 2012-02-09 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
US8728891B2 (en) 2010-09-21 2014-05-20 Infineon Technologies Austria Ag Method for producing contact openings in a semiconductor body and self-aligned contact structures on a semiconductor body
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP6267102B2 (ja) * 2014-12-10 2018-01-24 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
CN108155231B (zh) * 2017-12-22 2021-07-27 广东美的制冷设备有限公司 绝缘栅双极晶体管及其栅极制作方法、ipm模块及空调器
US20200176452A1 (en) * 2018-12-04 2020-06-04 Nanya Technology Corporation Memory device and method of forming the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4673962A (en) * 1985-03-21 1987-06-16 Texas Instruments Incorporated Vertical DRAM cell and method
US5109259A (en) * 1987-09-22 1992-04-28 Texas Instruments Incorporated Multiple DRAM cells in a trench
JP2647884B2 (ja) * 1988-01-27 1997-08-27 株式会社日立製作所 半導体装置の製造方法
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US5126807A (en) * 1990-06-13 1992-06-30 Kabushiki Kaisha Toshiba Vertical MOS transistor and its production method
US5250450A (en) * 1991-04-08 1993-10-05 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
EP0510604A3 (en) * 1991-04-23 2001-05-09 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP3034351B2 (ja) * 1991-08-08 2000-04-17 沖電気工業株式会社 半導体装置の製造方法
US6078487A (en) * 1992-03-31 2000-06-20 Digital Equipment Corporation Electro-static discharge protection device having a modulated control input terminal
JP3383377B2 (ja) * 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
US5504444A (en) * 1994-01-24 1996-04-02 Arithmos, Inc. Driver circuits with extended voltage range
US5723376A (en) * 1994-06-23 1998-03-03 Nippondenso Co., Ltd. Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
US5429970A (en) * 1994-07-18 1995-07-04 United Microelectronics Corporation Method of making flash EEPROM memory cell

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312003A (ja) * 1999-02-23 2000-11-07 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体素子およびその製造方法
JP2003509836A (ja) * 1999-05-25 2003-03-11 ウィリアムス、リチャード・ケイ 複数の厚さを有するゲート酸化物層を備えたトレンチ半導体素子及びそれを製造する方法
JP4834228B2 (ja) * 1999-05-25 2011-12-14 ウィリアムス、リチャード・ケイ 複数の厚さを有するゲート酸化物層を備えたトレンチ半導体素子を製造する方法
JP2009152630A (ja) * 2001-08-10 2009-07-09 Siliconix Inc 活性トレンチコーナおよび厚底の酸化物を備えたトレンチｍｉｓデバイス、ならびにこれを製造する方法
JP2007043210A (ja) * 2006-11-15 2007-02-15 Mitsubishi Electric Corp トレンチ構造を有する半導体装置及びその製造方法
JP2009141055A (ja) * 2007-12-05 2009-06-25 Toyota Motor Corp トレンチゲート型半導体装置の製造方法
JP2016167595A (ja) * 2015-03-06 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10727355B2 (en) 2015-03-06 2020-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
KR0159075B1 (ko) 1998-12-01
US6489652B1 (en) 2002-12-03

Similar Documents

Publication Publication Date Title
JPH09148578A (ja) トレンチｄｍｏｓトランジスタ及びその製造方法
JP2655157B2 (ja) 積層ｍｏｓ構造の製造方法
KR0168196B1 (ko) 반도체장치의 소자분리 영역 형성방법
JP3326366B2 (ja) 半導体装置及びその製造方法
JP2734961B2 (ja) 電界効果型トランジスタとその製造方法
JPH098321A (ja) 半導体素子のトランジスター構造及びその製造方法
US6380088B1 (en) Method to form a recessed source drain on a trench side wall with a replacement gate technique
JPH09120989A (ja) スペーサを利用した半導体装置のトレンチの形成方法
JP3196830B2 (ja) 半導体装置及びその製造方法
JPS63207169A (ja) 半導体記憶装置及びその製造方法
JPH09116150A (ja) Ｇｏｌｄ構造を持つ半導体装置及びその製造方法
JPH1197529A (ja) 半導体装置の製造方法
KR100361761B1 (ko) 반도체소자의소자분리절연막형성방법
KR0161191B1 (ko) 반도체 소자의 제조방법
JP2883242B2 (ja) 半導体装置の製造方法
JPH01114042A (ja) 半導体装置の製造方法
JPS603157A (ja) 半導体装置の製造方法
KR100190195B1 (ko) 반도체 소자의 제조방법
JPH07120754B2 (ja) 半導体装置の製造方法
KR100317311B1 (ko) 반도체소자 및 그의 제조방법
JPS60206150A (ja) 半導体装置の製造方法
JP3850933B2 (ja) 半導体装置の製造方法
JP3146554B2 (ja) 素子分離方法
KR20000004532A (ko) 반도체소자의 소자분리 산화막 제조방법
JPH01223741A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090806

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090806

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100806

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120806

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20120806

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140806

Year of fee payment: 15