JP2000312003A - 絶縁ゲート型半導体素子およびその製造方法 - Google Patents
絶縁ゲート型半導体素子およびその製造方法Info
- Publication number
- JP2000312003A JP2000312003A JP2000043043A JP2000043043A JP2000312003A JP 2000312003 A JP2000312003 A JP 2000312003A JP 2000043043 A JP2000043043 A JP 2000043043A JP 2000043043 A JP2000043043 A JP 2000043043A JP 2000312003 A JP2000312003 A JP 2000312003A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- semiconductor device
- insulated gate
- gate semiconductor
- carbide substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
炭化珪素基板を用いながらも、絶縁耐圧を高く維持でき
るトレンチ構造を有する絶縁ゲート型半導体素子を提供
する。 【解決手段】 炭化珪素基板の表面をエッチングして凹
部を形成し、次いでこの表面上方からイオン線などの粒
子線を照射して、少なくとも凹部底面に損傷層を形成す
る。さらに酸化雰囲気中で熱処理して、少なくとも凹部
側面と底面とに絶縁膜を形成し、この絶縁膜上にゲート
電極を形成する。この方法によれば、炭化珪素基板の表
面が、β-SiCの(111)Si面、α-SiCの(0001)Si面のよう
に結晶性が良好なエピタキシャル成長層が得られる面で
あっても、凹部底面における絶縁膜の膜厚を凹部側面に
おける膜厚よりも厚くして絶縁耐圧を確保できる。
Description
いた絶縁ゲート型半導体素子に関し、特に、いわゆるト
レンチ構造を有する縦型の絶縁ゲート型半導体素子に関
する。また、本発明は、この絶縁ゲート型半導体素子の
製造方法に関する。
子では、炭化珪素基板の表面を酸化処理して酸化珪素膜
(酸化膜)を形成し、これがゲート絶縁膜として用いら
れる。トレンチ構造を有する縦型の炭化珪素絶縁ゲート
型半導体素子は、高い耐圧と大きな電流容量とを有する
大電力用素子として開発が進められている。
型半導体素子の断面を例示する。この半導体素子は、図
6に示した炭化珪素基板を用いて作製される。この炭化
珪素基板は、導電性を有する炭化珪素のn+型基板10
1上に、n型のエピタキシャル成長層102およびp型
のエピタキシャル成長層103がCVD法により成膜され
たものである。この基板の表面には、局所的なイオン打
ち込みと熱処理とにより、部分的にn+層104が形成
されている。その結果、この炭化珪素基板には、表面か
ら順に、n+/p/nの積層構造が形成されている。こ
の積層構造には、さらに基板の表面からフォトリソグラ
フィーとエッチングとにより、トレンチ構造を実現する
ために、凹部105が形成されている。
(酸化膜)110が形成される。酸化膜110は、エッ
チングされて、凹部の側面(トレンチ構造の壁面)11
1、凹部の底面(トレンチ構造の底面)109および凹
部近傍の基板表面106を残して除去される。酸化膜1
10上には、ゲート電極112および絶縁膜116が形
成される。また、基板101の両面には、ソース電極1
13およびドレイン電極114が形成される。ゲート電
極12に印加される電圧によってon/offされるチャン
ネル115は、p型のエピタキシャル層103と酸化膜
110との界面に形成される。
Carbide; A Review of FundamentalQuestions and Appl
ications, edited by W.J.Choyke,H.Matsunami, and G.
Pensl, Akademie Verlag 1997のVol.II pp.369-388 に
開示されている。
に対して酸化速度が異なる。例えば、α-SiC(0001)Si面
は最も酸化速度の遅い面であり、この面が180度回転し
たα-SiC(000-1)C面は最も酸化速度が速い面である。こ
のため、凹部が形成され、複数の異なる結晶方位に対応
する表面を含む基板を酸化処理すると、形成される酸化
膜(絶縁膜)の膜厚が異なることになる。酸化膜の膜厚
がトレンチ構造内において一様でないと、ゲート電極か
ら印加される電圧に応じて酸化膜内に生じる電界も不均
一となる。
ある場合には、良好な結晶性を有するエピタキシャル成
長層が得られる。しかし、この表面を用いて絶縁ゲート
型半導体素子を作製すると、図5に示したように、基板
表面106およびトレンチ構造底面109に相対的に薄
い酸化膜110が形成され、トレンチ構造壁面111に
相対的に厚い酸化膜110が形成される。この状態で
は、トレンチ構造壁面111のチャンネル部分115上
の酸化膜よりもトレンチ構造底面109上の酸化膜に大
きな電界が印加されることとなる。このため、絶縁耐圧
を確保するために必要な厚さの酸化膜をトレンチ構造底
面に形成すると、さらに厚い酸化膜がチャンネル115
近傍に形成され、その結果、ゲート電圧に対する素子の
レスポンスの効率が悪くなるという問題があった。
レンチ構造壁面111における酸化膜110の膜厚を調
整すると、トレンチ構造底面109における酸化膜11
0が薄くなり、素子の絶縁耐圧が低くなってしまう。
すると、炭化珪素基板の表面およびトレンチ構造底面に
は厚い酸化珪素が、トレンチ構造壁面には薄い酸化珪素
膜が形成される。この絶縁ゲート型半導体素子は、酸化
珪素絶縁膜の厚さ分布という点では良いが、エピタキシ
ャル成長層の結晶性がα-SiC(0001)Si面上に形成したエ
ピタキシャル成長層に比べて悪くなる。このため、良好
な半導体素子特性が実現できない。
子では、良好な半導体素子特性を維持しながら、絶縁耐
圧を高くすることが困難であった。
を得るために好ましい炭化珪素基板の表面を用いなが
ら、絶縁耐圧を高く維持できる絶縁ゲート型半導体素子
を提供することを目的とする。また、本発明の別の目的
は、良好な半導体素子特性を維持しながら、絶縁耐圧を
高くできる絶縁ゲート型半導体素子の製造方法を提供す
ることにある。
に、本発明の絶縁ゲート型半導体素子の製造方法は、炭
化珪素基板の表面をエッチングして前記表面に凹部を形
成する工程と、前記表面の上方から粒子線を照射するこ
とにより、少なくとも前記凹部の底面に損傷層を形成す
る工程と、前記炭化珪素基板を酸化雰囲気中で熱処理す
ることにより、少なくとも前記凹部の側面と前記損傷層
が形成された前記底面とに、炭化珪素を酸化した絶縁膜
を形成する工程と、前記絶縁膜上にゲート電極を形成す
る工程と、を含むことを特徴とする。
ていない領域よりも酸化速度が速くなる。したがって、
本発明の製造方法によれば、凹部底面における絶縁膜を
厚く形成して絶縁耐圧を改善できる。
面が、β-SiCの(111)Si面またはα-SiCの(0001)Si面で
あることが好ましい。β-SiCの(111)Si面としては、立
方晶である3C-SiCの(111)Si面が挙げられ、α-SiCの(00
01)Si面としては、六方晶である4H,6Hなどや菱面体であ
る15R-SiCのSi面が挙げられる。これらのSi面を用いる
と、良好な結晶性を有するエピタキシャル成長層を得る
ことができる。後述するように、本発明の製造方法を用
いれば、上記基板表面を用いながらも、凹部の底面にお
ける絶縁膜の膜厚を凹部の側面における絶縁膜の膜厚よ
りも厚くできる。
第1導電型の炭化珪素板上に、第1導電型の層と第2導
電型の層とをこの順に積層した多層構造を含むことが好
ましい。第1導電型および第2導電型の層は、イオン打
ち込み等により形成してもよいが、エピタキシャル成長
層であることが好ましい。
珪素基板の表面とが80度以上120度以下の角度をな
すように、前記凹部を形成することが好ましい。損傷層
の分布を適切に制御するためである。
であって粒子線を照射する前に、少なくとも前記凹部の
側面にエピタキシャル膜を形成する工程をさらに実施し
てもよい。
子線、放射線などを用いてもよいが、イオン線を用いる
ことが好ましい。イオン線には、非金属元素のイオンを
用いることが好ましく、さらに具体的には、珪素、酸
素、窒素、水素および不活性ガスから選ばれる少なくと
も1種が好適である。これらのイオンは、熱処理後、絶
縁膜中に残存しにくいからである。イオンが珪素であれ
ば、酸化珪素が形成される。
10MeV以下が好ましい。また、イオンのドーズ量は1014c
m-2以上が好ましい。
を有する粒子線を重ねて照射することが好ましい。各粒
子線として、イオン線を用いる場合には、それぞれのイ
オン線のエネルギーを1keV以上10MeV以下の範囲から選
択することが好ましい。また、本発明の製造方法では、
炭化珪素基板を500℃以下に保ちながら粒子線を照射す
ることが好ましい。
ゲート型半導体素子は、β-SiCの(111)Si面またはα-Si
Cの(0001)Si面である表面を有する炭化珪素基板と、前
記表面に形成された凹部と、少なくとも前記凹部の底面
および側面に形成された炭化珪素を酸化した絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、を含み、前記
底面上に形成された前記絶縁膜の膜厚が、前記側面上に
形成された前記絶縁膜の膜厚よりも厚いことを特徴とす
る。
ば、良好な結晶性を有するエピタキシャル成長層が得ら
れやすい炭化珪素基板の表面を用いながらも、凹部底面
および凹部側面における絶縁膜の膜厚分布を適切に調整
できる。
部の側面と炭化珪素基板の表面とが80度以上120度
以下の角度をなすことが好ましい。また、本発明のSi面
上に形成した絶縁ゲート型半導体素子では、絶縁耐圧を
400V以上とすることもできる。
化珪素基板が、第1導電型の炭化珪素板上に、第1導電
型の層と第2導電型の層とをこの順に積層した多層構造
を含むことが好ましい。これらの層も、エピタキシャル
成長層であることが好ましい。
部の側面と絶縁膜との間にさらにエピタキシャル成長層
が形成されていることが好ましい。
の好ましい実施形態について説明する。
型炭化珪素基板1のα-SiC(0001)Si面上に、n型エピタ
キシャル成長層2、p型エピタキシャル成長層3をこの
順に成長させる。次いで、部分的なイオン打ち込みおよ
び熱処理により、p型エピタキシャル成長層3の表面に
n+型層4を形成する。
(b)に示したように、エッチングして凹部5を形成す
る。この凹部は、n+型層4が形成された領域内に形成
される。また、凹部は、好ましくはその底面(トレンチ
構造底面)9がn型エピタキシャル成長層2内に存在す
るように形成される。
板表面6とがなす角度θは、80度以上120度以下が
好ましい。次工程において、基板表面6とトレンチ構造
底面11、特にトレンチ構造底面に高密度にイオン衝撃
を導入しながら、トレンチ構造壁面11のイオン衝撃を
低密度に保つためである。
面6の上方からイオン7を打ち込む。イオン線は、基板
表面6に実質的に垂直な方向から照射される。このイオ
ン線の照射により、照射損傷層8がトレンチ構造底面9
および凹部近傍の基板表面6に形成される。
がりを考慮しても、イオンはトレンチ構造壁面に対して
はごく浅い角度でしか入射しない。したがって、この面
については、イオン損傷も表面近傍にごく浅く形成され
るだけである。θを80度未満とすると、トレンチ構造
壁面が庇となって、トレンチ構造底面へのイオン照射を
部分的に遮るおそれがある。θが120度を超えると、
トレンチ構造壁面にも照射損傷層が深く形成される場合
がある。
素、またはヘリウム、ネオン、アルゴンなどの不活性ガ
スが好適である。複数の種類のイオンを用いてもよい。
酸素イオンは、炭化珪素中に打ち込まれた後に残留して
いても、炭化珪素の酸化に寄与する。窒素、水素および
不活性ガスは、炭化珪素中に打ち込まれた後に残留して
いても珪素原子や炭素原子と強い結合を形成することが
ないため、酸化膜(絶縁膜)の形成を阻害しにくい。
下が好ましい。1keV未満のエネルギーでは、トレンチ構
造底面9に厚い照射損傷層が形成されにくい。また、10
MeVを超えるエネルギーを有するイオン線は形成自体が
困難である。
を用いて多重打ち込みをすると良好な照射損傷層が得ら
れる。高いエネルギーを有するイオン線の打ち込みによ
り形成される照射損傷層は、表面から深い部分に形成さ
れる。このように表面近傍の損傷状態が低い基板を酸化
処理すると、損傷部分にまで酸化が到達しない限り、酸
化膜が効率良く形成されない。しかし、上記のような多
重打ち込みにより、表面から連続した照射損傷層を形成
でき、その結果、厚い酸化膜を効率的に形成できる。
しい。ドーズ量が十分でないと、炭化珪素中に形成され
る照射損傷の密度が、効率的に酸化を進行できる程度に
は高くならないことがある。ドーズ量の上限は、特に制
限されないが、1018cm-2程度が適当である。
を500℃以下に保つことが好ましい。炭化珪素基板の温
度が500℃を超えると、イオン照射中に照射損傷がアニ
ールされてしまうおそれが生じる。
珪素基板の表面に照射損傷層が形成される。照射損傷層
における炭化珪素の損傷の程度は、本発明の目的が達成
できる範囲で、炭化珪素の結晶状態における規則性が損
なわれていればよい。しかし、照射損傷層は、実質的に
非晶質層とみなせる層として形成することが好ましい。
ここで、非晶質層とは、原子配列の周期性が実質的に観
察されない層をいう。
傷層8を含んだ基板表面を酸化雰囲気で熱処理して、絶
縁膜として酸化膜10を形成する。原子配列の規則性が
損なわれている照射損傷層では、結晶状態における炭化
珪素と比較して、熱処理による酸化が進行しやすい。こ
のため、照射損傷層8が形成されている領域では、損傷
を受けていない領域や損傷の程度が軽微である領域より
も、酸化膜の成長速度が速くなる。こうして、酸化膜1
0は、トレンチ構造壁面11上では薄く、トレンチ構造
底面9および基板表面6上では厚く形成される。
に対する底面における酸化膜の厚さt1の比(t1/t2)
は、1以上が好ましく、より好ましくは1.5以上であ
る。また、形成可能な範囲を考慮すると、比(t1/t2)
は10以下が適当である。
化できれば制限はなく、例えば酸素雰囲気が適用できる
が、大気など酸素を含む雰囲気や水蒸気を含む雰囲気を
用いてもよい。
10をパターニングし、ゲート電極12、絶縁膜16お
よびソース電極13を順次形成する。ゲート電極12
は、トレンチ構造壁面および底面に沿って成膜された酸
化膜10上に形成される。このゲート電極を覆うよう
に、さらに絶縁膜16が形成される。ソース電極13
は、予め形成されたn+型層4と接するように形成され
る。一方、炭化珪素基板の他方の表面にはドレイン電極
14が形成される。ソース電極13およびドレイン電極
14は基板を挟み込むように縦型に配置されている。な
お、これらの各電極および絶縁膜の形成には、従来用い
られてきた方法を適用できる。例えば、絶縁膜16は、
酸化珪素膜や窒化珪素膜をCVD法などにより形成すれば
よい。
では、トレンチ構造底面9上の酸化膜がトレンチ構造壁
面11上の酸化膜よりも厚く形成されている。したがっ
て、チャンネル部分15に効率的にゲート電極12によ
る電界を印加しながら、必要な絶縁耐圧(例えば400V以
上)を確保しやすい。なお、ここで、絶縁耐圧とは、素
子がoff状態での漏れ電流が100μAになるソース・ド
レイン間電圧をいい、上記形態では、ゲート電極とドレ
イン電極との間の耐圧に実質的に依存する。
状態(図1(b))の後、イオンを打ち込む(図1(c))前
に、トレンチ構造壁面11にさらにエピタキシャル成長
層を形成してもよい。この場合は、酸化処理後にトレン
チ構造壁面に形成される酸化膜10がエピタキシャル成
長層の酸化により得られることとなって好ましい結果が
得られる。特に、エピタキシャル成長層をp型以外とす
ると、酸化膜内のトラップ準位などに起因する電荷密度
が低く保たれるため、さらに良好なMOS特性が得られ
る。追加のエピタキシャル成長層17を形成してから酸
化処理して得た絶縁ゲート型半導体素子の断面の例を図
2に示す。
レンチ構造では、トレンチ構造壁面の酸化膜の膜厚が、
底面の膜厚よりも相対的に厚くなるという問題があっ
た。しかし、上記で説明した本発明の一形態によれば、
上記Si面に形成された酸化膜の膜厚を、この面にほぼ垂
直となるトレンチ構造の壁面に形成された酸化膜の膜厚
よりも厚くできる。
れず、特に、適用できる基板表面、粒子線、凹部の形
状、各層や基板の導電型などは上記に限定されない。例
えば凹部の断面形状は、矩形ではなくU字形などであっ
ても構わない。
にして、絶縁ゲート型半導体素子を作製した。まず、3
×1018cm-3の濃度で窒素をドープしたn型の6H-SiCにお
ける(0001)Si面([11-20]方向4度オフカット)の炭化
珪素基板を用意した。表面洗浄後、この基板表面に、5
×1015cm-3で窒素をドープしたn型エピタキシャル成長
層を6μmの厚みとなるように形成し、さらにこの層の
上に、2×1017cm-3でAlをドープしたp型エピタキシャ
ル成長層を2μmの厚みとなるように形成した。次いで、
このp型エピタキシャル成長層の表面から、200keVのエ
ネルギーで窒素のイオン打ち込みを局所的に行い、熱処
理して表面にn+層を形成した。なお、窒素のドーズ量
は5×1015cm-2とした。
を、CF4とO2の混合気体を用いたRIEでエッチングし、深
さ3μmの略U字型の凹部を形成した。こうして形成し
たトレンチ構造の壁面と基板表面とのなす角度(図1
(b)におけるθ)は、ほぼ90度であった(誤差5度以
内)。
オンを打ち込んだ。酸素イオンは、150keVのイオンと30
keVのイオンとをそれぞれ1×1015cm-2のドーズ量で多重
に打ち込んだ。このとき、基板は水冷により100℃以下
に保持した。こうして、低温に保たれた基板表面に照射
損傷による非晶質化した損傷層を形成した。この損傷層
は、実質的には、トレンチ構造近傍の基板表面領域とト
レンチ構造底面とに選択的に形成されている。
に導入し、1100℃、3時間の条件でウェット酸化した。
この酸化により、照射層を含む基板表面およびトレンチ
構造底面では280nmの酸化膜が形成された。一方、トレ
ンチ構造壁面における酸化膜の厚さは100nmであった。
うに、ソース電極、ドレイン電極、ゲート電極などを形
成した。ゲート電極はポリシリコン膜として形成し、さ
らにソース電極およびドレイン電極は、Niのオーミック
電極を堆積させ、熱処理して形成した。また、ゲート電
極とソース電極とを絶縁する絶縁膜は、CVD法により形
成した。こうして絶縁ゲート型半導体素子を完成した。
いては、上記と同様にして絶縁ゲート型半導体素子を形
成した。この半導体素子の絶縁耐圧は、イオン打ち込み
を行って作製した上記半導体素子(絶縁耐圧400V以上)
の1/2以下であった。なお、イオン打ち込みを行わない
場合、トレンチ構造底面における酸化膜の膜厚は30nm程
度であって、トレンチ構造壁面における酸化膜の膜厚よ
りも薄かった。
4Hα-SiC(0001)および15R-SiCの各Si面について半導体
素子を作製したところ、上記と同様、酸化膜の膜厚の分
布を調整できることが確認された。また、最上層のn+
層を、イオン打ち込みではなくエピタキシャル成長によ
り形成しても特性改善の効果が確認できた。また、上記
エピタキシャル成長層の多層構造をイオン打ち込みによ
り形成しても同様に特性は改善した。また、酸素イオン
に代えて、珪素、窒素、水素または不活性ガスを用いて
も同様の効果が得られた。
構造と同様の断面を有する絶縁ゲート型半導体素子を作
製した。すなわち、本実施例では、基本的な作製工程を
実施例1と同様としながら、RIEによる凹部形成の後、
酸素イオンを打ち込む前に、凹部表面にエピタキシャル
成長層を形成した。
成長装置に導入し、その表面に1015cm-3で窒素をドープ
したn型エピタキシャル成長層を厚さが50nmとなるよう
に形成した。この追加のエピタキシャル成長層は、トレ
ンチ構造壁面、トレンチ構造底面およびトレンチ構造近
傍を含む表面に、ほぼ同様の厚さで形成された。
を含む領域に追加エピタキシャル成長層を形成してか
ら、実施例1と同様の条件により、イオン打ち込みおよ
び酸化処理を行った。トレンチ構造底面および基板表面
では、イオン打ち込みにより、追加エピタキシャル成長
層は高密度のイオン衝撃を受け、酸化処理により全体が
酸化膜となった。このため、酸化処理後には、実質的に
はトレンチ構造壁面にのみ追加エピタキシャル成長層が
残存することとなった。
酸化処理を行って得た絶縁ゲート型半導体素子は、トレ
ンチ構造壁面のチャンネル部に、低濃度のn型エピタキ
シャル成長層が酸化して形成された酸化膜が形成されて
いる。このため、実施例1と同じく絶縁耐圧が向上する
ばかりではなく、実施例1のようにp型の炭化珪素を酸
化して酸化膜を形成した場合よりも、トラップ準位など
の密度が低く保たれ、良好なMOS特性が得られた。特
に、実施例2による絶縁ゲート型半導体素子のチャンネ
ル移動度は、実施例1による素子のチャンネル移動度に
対し、20%以上大きな値を示した。このように、追加
エピタキシャル成長層を形成すれば、良好な炭化珪素半
導体/酸化珪素絶縁体界面が形成され、高移動度のチャ
ンネルが得られることが確認された。
加エピタキシャル成長層を形成したが、追加エピタキシ
ャル成長層はこれに限られず、p型以外のエピタキシャ
ル成長層でなければ、上記と同様、高いチャンネル移動
度が実現できることも確認できた。
ズ量について検討を行った。図3は、上記と同様の6H-S
iCの4度オフ(0001)Si面に、30keVで酸素イオンを打ち
込んだときの、ドーズ量と欠陥密度との関係を示す図で
ある。欠陥密度はRBSにより測定した。図4は、上記と
同様、6H-SiCの4度オフ(0001)Si面に、30keVで酸素イ
オンまたはネオンイオンを打ち込んだときの、ドーズ量
と得られた酸化膜の膜厚との関係を示す図である。な
お、打ち込んだイオンは18O+および20Ne+である。図3
と図4との対比から、イオンの打ち込みにより導入され
た欠陥量が酸化膜の膜厚に直接寄与していることが確認
できる。
い酸化膜の形成により効果的である。図3および図4に
示したように、イオンのドーズ量には、イオン種などに
応じた好ましい範囲が存在する。一般に好ましいイオン
のドーズ量は1015cm-2以上10 18cm-2以下である。特に上
記条件で酸素イオンを打ち込む場合に好ましいドーズ量
は1016cm-2以上1018cm-2以下、同じくネオンを打ち込む
場合に好ましいドーズ量は1017cm-2以上1018cm-2以下で
ある。
良好な半導体素子特性を得るために好ましい炭化珪素基
板の表面を用いながらも、絶縁耐圧を高く維持できる絶
縁ゲート型半導体素子が提供できる。本発明は、高い耐
圧と大きい電流容量とを備え、大電力用に適した縦型の
絶縁ゲート型半導体素子の特性を改善するものとして、
当該技術分野において、極めて大きな利用価値を有す
る。
程図である。
示す断面図である。
量と炭化珪素に導入される欠陥密度との関係を示す図で
ある。
量と酸化処理により得られる酸化膜の厚さとの関係を示
す図である。
る。
きた炭化珪素基板の断面図である。
Claims (16)
- 【請求項1】 炭化珪素基板の表面をエッチングして前
記表面に凹部を形成する工程と、前記表面の上方から粒
子線を照射することにより、少なくとも前記凹部の底面
に損傷層を形成する工程と、前記炭化珪素基板を酸化雰
囲気中で熱処理することにより、少なくとも前記凹部の
側面と前記損傷層が形成された前記底面とに、炭化珪素
を酸化した絶縁膜を形成する工程と、前記絶縁膜上にゲ
ート電極を形成する工程と、を含むことを特徴とする絶
縁ゲート型半導体素子の製造方法。 - 【請求項2】 炭化珪素基板の表面が、β-SiCの(111)S
i面またはα-SiCの(0001)Si面である請求項1に記載の
絶縁ゲート型半導体素子の製造方法。 - 【請求項3】 炭化珪素基板が、第1導電型の炭化珪素
板上に、第1導電型の層と第2導電型の層とがこの順に
積層された多層構造を含む請求項1に記載の絶縁ゲート
型半導体素子の製造方法。 - 【請求項4】 凹部の側面と炭化珪素基板の表面とが80
度以上120度以下の角度をなすように、前記凹部を形成
する請求項1に記載の絶縁ゲート型半導体素子の製造方
法。 - 【請求項5】 凹部を形成した後であって粒子線を照射
する前に、少なくとも前記凹部の側面にエピタキシャル
層を形成する工程をさらに含む請求項1に記載の絶縁ゲ
ート型半導体素子の製造方法。 - 【請求項6】 粒子線がイオン線である請求項1に記載
の絶縁ゲート型半導体素子の製造方法。 - 【請求項7】 イオン線が、珪素、酸素、窒素、水素お
よび不活性ガスから選ばれる少なくとも1種のイオン線
である請求項6に記載の絶縁ゲート型半導体素子の製造
方法。 - 【請求項8】 イオン線のエネルギーが、1keV以上10Me
V以下である請求項6に記載の絶縁ゲート型半導体素子
の製造方法。 - 【請求項9】 イオンのドーズ量が1014cm-2以上である
請求項6に記載の絶縁ゲート型半導体素子の製造方法。 - 【請求項10】 異なるエネルギーを有する粒子線を照
射する請求項1に記載の絶縁ゲート型半導体素子の製造
方法。 - 【請求項11】 炭化珪素基板を500℃以下に保ちなが
ら粒子線を照射する請求項1に記載の絶縁ゲート型半導
体素子の製造方法。 - 【請求項12】 β-SiCの(111)Si面またはα-SiCの(00
01)Si面である表面を有する炭化珪素基板と、前記表面
に形成された凹部と、少なくとも前記凹部の底面および
側面に形成された炭化珪素を酸化した絶縁膜と、前記絶
縁膜上に形成されたゲート電極と、を含み、前記底面上
に形成された前記絶縁膜の膜厚が、前記側面上に形成さ
れた前記絶縁膜の膜厚よりも厚いことを特徴とする絶縁
ゲート型半導体素子。 - 【請求項13】 凹部の側面と炭化珪素基板の表面とが
80度以上120度以下の角度をなす請求項12に記載の絶
縁ゲート型半導体素子。 - 【請求項14】 絶縁耐圧が400V以上である請求項12
に記載の絶縁ゲート型半導体素子。 - 【請求項15】 炭化珪素基板が、第1導電型の炭化珪
素板上に、第1導電型の層と第2導電型の層とがこの順
に積層された多層構造を含む請求項12に記載の絶縁ゲ
ート型半導体素子。 - 【請求項16】 凹部の側面と絶縁膜との間にさらにエ
ピタキシャル成長層が形成された請求項12に記載の絶
縁ゲート型半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000043043A JP5116910B2 (ja) | 1999-02-23 | 2000-02-21 | 絶縁ゲート型半導体素子の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999044370 | 1999-02-23 | ||
JP11-44370 | 1999-02-23 | ||
JP4437099 | 1999-02-23 | ||
JP2000043043A JP5116910B2 (ja) | 1999-02-23 | 2000-02-21 | 絶縁ゲート型半導体素子の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011272490A Division JP2012089873A (ja) | 1999-02-23 | 2011-12-13 | 絶縁ゲート型半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000312003A true JP2000312003A (ja) | 2000-11-07 |
JP5116910B2 JP5116910B2 (ja) | 2013-01-09 |
Family
ID=26384236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000043043A Expired - Fee Related JP5116910B2 (ja) | 1999-02-23 | 2000-02-21 | 絶縁ゲート型半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5116910B2 (ja) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6678092B2 (en) | 2001-04-17 | 2004-01-13 | Minebea Co., Ltd. | Reflection type faraday rotator with multiple reflection structure |
JP2006261184A (ja) * | 2005-03-15 | 2006-09-28 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2007080971A (ja) * | 2005-09-12 | 2007-03-29 | Fuji Electric Holdings Co Ltd | 半導体素子およびその製造方法 |
JP2007165657A (ja) * | 2005-12-14 | 2007-06-28 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2007207935A (ja) * | 2006-01-31 | 2007-08-16 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子の製造方法 |
JP2009206413A (ja) * | 2008-02-29 | 2009-09-10 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2009212365A (ja) * | 2008-03-05 | 2009-09-17 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2009224797A (ja) * | 2002-06-28 | 2009-10-01 | National Institute Of Advanced Industrial & Technology | 半導体装置 |
JPWO2008018342A1 (ja) * | 2006-08-09 | 2009-12-24 | 独立行政法人産業技術総合研究所 | 炭化ケイ素半導体装置およびその製造方法 |
WO2010119789A1 (ja) * | 2009-04-13 | 2010-10-21 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
WO2012127821A1 (ja) * | 2011-03-23 | 2012-09-27 | パナソニック株式会社 | 半導体装置およびその製造方法 |
WO2013042333A1 (ja) * | 2011-09-22 | 2013-03-28 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
JP2013093444A (ja) * | 2011-10-26 | 2013-05-16 | Rohm Co Ltd | 高速スイッチング動作回路 |
JP2014225692A (ja) * | 2008-12-25 | 2014-12-04 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US9219127B2 (en) | 2009-12-24 | 2015-12-22 | Rohm Co., Ltd. | SiC field effect transistor |
US9293575B2 (en) | 2008-12-25 | 2016-03-22 | Rohm Co., Ltd. | Semiconductor device |
US9406757B2 (en) | 2008-12-25 | 2016-08-02 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2016528729A (ja) * | 2013-07-17 | 2016-09-15 | クリー インコーポレイテッドCree Inc. | トレンチゲートを有する電界効果デバイスのための強化されたゲート誘電体 |
JP2017017995A (ja) * | 2016-10-12 | 2017-01-19 | ローム株式会社 | 高速スイッチング動作回路を備えたワイヤレス給電装置およびac/dc電源回路 |
JP2018085531A (ja) * | 2018-01-05 | 2018-05-31 | ローム株式会社 | 半導体装置 |
JP2018117522A (ja) * | 2018-04-06 | 2018-07-26 | ローム株式会社 | スイッチング電源回路およびスイッチング素子 |
JP2018147984A (ja) * | 2017-03-03 | 2018-09-20 | 株式会社東芝 | 半導体装置の製造方法及び製造装置 |
JP2019092388A (ja) * | 2019-03-07 | 2019-06-13 | ローム株式会社 | スイッチング電源回路およびスイッチング素子 |
WO2020188862A1 (ja) * | 2019-03-18 | 2020-09-24 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
JP2021166297A (ja) * | 2020-07-13 | 2021-10-14 | ローム株式会社 | スイッチング素子 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07240409A (ja) * | 1994-02-28 | 1995-09-12 | Fuji Electric Co Ltd | 炭化珪素半導体素子の製造方法 |
JPH088429A (ja) * | 1994-06-22 | 1996-01-12 | Nippondenso Co Ltd | 半導体装置 |
JPH0974191A (ja) * | 1995-09-06 | 1997-03-18 | Denso Corp | 炭化珪素半導体装置の製造方法 |
JPH09148578A (ja) * | 1995-11-11 | 1997-06-06 | Samsung Electron Co Ltd | トレンチdmosトランジスタ及びその製造方法 |
WO1997039476A1 (fr) * | 1996-04-18 | 1997-10-23 | Matsushita Electric Industrial Co., Ltd. | ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION |
JPH10247732A (ja) * | 1997-03-05 | 1998-09-14 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
-
2000
- 2000-02-21 JP JP2000043043A patent/JP5116910B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07240409A (ja) * | 1994-02-28 | 1995-09-12 | Fuji Electric Co Ltd | 炭化珪素半導体素子の製造方法 |
JPH088429A (ja) * | 1994-06-22 | 1996-01-12 | Nippondenso Co Ltd | 半導体装置 |
JPH0974191A (ja) * | 1995-09-06 | 1997-03-18 | Denso Corp | 炭化珪素半導体装置の製造方法 |
JPH09148578A (ja) * | 1995-11-11 | 1997-06-06 | Samsung Electron Co Ltd | トレンチdmosトランジスタ及びその製造方法 |
WO1997039476A1 (fr) * | 1996-04-18 | 1997-10-23 | Matsushita Electric Industrial Co., Ltd. | ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION |
JPH10247732A (ja) * | 1997-03-05 | 1998-09-14 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
Cited By (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6678092B2 (en) | 2001-04-17 | 2004-01-13 | Minebea Co., Ltd. | Reflection type faraday rotator with multiple reflection structure |
JP2009224797A (ja) * | 2002-06-28 | 2009-10-01 | National Institute Of Advanced Industrial & Technology | 半導体装置 |
JP2006261184A (ja) * | 2005-03-15 | 2006-09-28 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2007080971A (ja) * | 2005-09-12 | 2007-03-29 | Fuji Electric Holdings Co Ltd | 半導体素子およびその製造方法 |
JP2007165657A (ja) * | 2005-12-14 | 2007-06-28 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2007207935A (ja) * | 2006-01-31 | 2007-08-16 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子の製造方法 |
JPWO2008018342A1 (ja) * | 2006-08-09 | 2009-12-24 | 独立行政法人産業技術総合研究所 | 炭化ケイ素半導体装置およびその製造方法 |
JP2009206413A (ja) * | 2008-02-29 | 2009-09-10 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2009212365A (ja) * | 2008-03-05 | 2009-09-17 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
US10693001B2 (en) | 2008-12-25 | 2020-06-23 | Rohm Co., Ltd. | Semiconductor device |
US9837531B2 (en) | 2008-12-25 | 2017-12-05 | Rohm Co., Ltd. | Semiconductor device |
USRE48072E1 (en) | 2008-12-25 | 2020-06-30 | Rohm Co., Ltd. | Semiconductor device |
US11152501B2 (en) | 2008-12-25 | 2021-10-19 | Rohm Co., Ltd. | Semiconductor device |
US11804545B2 (en) | 2008-12-25 | 2023-10-31 | Rohm Co., Ltd. | Semiconductor device |
USRE48289E1 (en) | 2008-12-25 | 2020-10-27 | Rohm Co., Ltd. | Semiconductor device |
JP2016154236A (ja) * | 2008-12-25 | 2016-08-25 | ローム株式会社 | 半導体装置 |
US9406757B2 (en) | 2008-12-25 | 2016-08-02 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2014225692A (ja) * | 2008-12-25 | 2014-12-04 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US9293575B2 (en) | 2008-12-25 | 2016-03-22 | Rohm Co., Ltd. | Semiconductor device |
JPWO2010119789A1 (ja) * | 2009-04-13 | 2012-10-22 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US8735906B2 (en) | 2009-04-13 | 2014-05-27 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
WO2010119789A1 (ja) * | 2009-04-13 | 2010-10-21 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US9219127B2 (en) | 2009-12-24 | 2015-12-22 | Rohm Co., Ltd. | SiC field effect transistor |
US8748977B2 (en) | 2011-03-23 | 2014-06-10 | Panasonic Corporation | Semiconductor device and method for producing same |
WO2012127821A1 (ja) * | 2011-03-23 | 2012-09-27 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP5209152B1 (ja) * | 2011-09-22 | 2013-06-12 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
WO2013042333A1 (ja) * | 2011-09-22 | 2013-03-28 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
US9018699B2 (en) | 2011-09-22 | 2015-04-28 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor element and method for fabricating the same |
JP2013093444A (ja) * | 2011-10-26 | 2013-05-16 | Rohm Co Ltd | 高速スイッチング動作回路 |
JP2016528729A (ja) * | 2013-07-17 | 2016-09-15 | クリー インコーポレイテッドCree Inc. | トレンチゲートを有する電界効果デバイスのための強化されたゲート誘電体 |
JP2017017995A (ja) * | 2016-10-12 | 2017-01-19 | ローム株式会社 | 高速スイッチング動作回路を備えたワイヤレス給電装置およびac/dc電源回路 |
JP2018147984A (ja) * | 2017-03-03 | 2018-09-20 | 株式会社東芝 | 半導体装置の製造方法及び製造装置 |
JP2018085531A (ja) * | 2018-01-05 | 2018-05-31 | ローム株式会社 | 半導体装置 |
JP2018117522A (ja) * | 2018-04-06 | 2018-07-26 | ローム株式会社 | スイッチング電源回路およびスイッチング素子 |
JP2019092388A (ja) * | 2019-03-07 | 2019-06-13 | ローム株式会社 | スイッチング電源回路およびスイッチング素子 |
WO2020188862A1 (ja) * | 2019-03-18 | 2020-09-24 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
JPWO2020188862A1 (ja) * | 2019-03-18 | 2021-10-21 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
JP7138770B2 (ja) | 2019-03-18 | 2022-09-16 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
JP2021166297A (ja) * | 2020-07-13 | 2021-10-14 | ローム株式会社 | スイッチング素子 |
JP7161582B2 (ja) | 2020-07-13 | 2022-10-26 | ローム株式会社 | スイッチング素子 |
JP2022185146A (ja) * | 2020-07-13 | 2022-12-13 | ローム株式会社 | スイッチング素子およびスイッチング電源回路 |
JP7394944B2 (ja) | 2020-07-13 | 2023-12-08 | ローム株式会社 | スイッチング素子およびスイッチング電源回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5116910B2 (ja) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5116910B2 (ja) | 絶縁ゲート型半導体素子の製造方法 | |
US6228720B1 (en) | Method for making insulated-gate semiconductor element | |
US6303475B1 (en) | Methods of fabricating silicon carbide power devices by controlled annealing | |
JP4843854B2 (ja) | Mosデバイス | |
JP5306193B2 (ja) | p型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 | |
EP1981076B1 (en) | Method for manufacturing silicon carbide semiconductor device | |
US7399676B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
US8952391B2 (en) | Silicon carbide semiconductor device and its manufacturing method | |
JP5295274B2 (ja) | イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法 | |
US7713853B2 (en) | Method for manufacturing electronic devices integrated in a semiconductor substrate and corresponding devices | |
US7214984B2 (en) | High-breakdown-voltage insulated gate semiconductor device | |
JP6032831B2 (ja) | SiC半導体装置及びその製造方法 | |
JP7106881B2 (ja) | 炭化珪素基板および炭化珪素半導体装置 | |
US20160087045A1 (en) | Semiconductor device and method of manufacturing the same | |
WO2004049449A1 (ja) | 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器 | |
WO2010038547A1 (ja) | 炭化珪素半導体装置 | |
US10541307B2 (en) | Diode with an oxygen concentration region | |
JP2012114104A (ja) | 蓄積型絶縁ゲート型電界効果型トランジスタ | |
JP2019080035A (ja) | 炭化珪素半導体装置およびその製造方法 | |
US20010046757A1 (en) | Method for fabricating semiconductor device | |
JP2006066438A (ja) | 半導体装置およびその製造方法 | |
JP2019004010A (ja) | 半導体装置およびその製造方法 | |
WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
JP2001119025A (ja) | 半導体素子およびその形成方法 | |
JP2008034464A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111213 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111220 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121017 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |