JP2000312003A

JP2000312003A - 絶縁ゲート型半導体素子およびその製造方法

Info

Publication number: JP2000312003A
Application number: JP2000043043A
Authority: JP
Inventors: Makoto Kitahata; 真北畠; Masao Uchida; 正雄内田; Kunimasa Takahashi; 邦方高橋; Takeshi Uenoyama; 雄上野山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-02-23
Filing date: 2000-02-21
Publication date: 2000-11-07
Anticipated expiration: 2020-02-21
Also published as: JP5116910B2

Abstract

(57)【要約】【課題】良好な半導体素子特性を得るために好ましい
炭化珪素基板を用いながらも、絶縁耐圧を高く維持でき
るトレンチ構造を有する絶縁ゲート型半導体素子を提供
する。【解決手段】炭化珪素基板の表面をエッチングして凹
部を形成し、次いでこの表面上方からイオン線などの粒
子線を照射して、少なくとも凹部底面に損傷層を形成す
る。さらに酸化雰囲気中で熱処理して、少なくとも凹部
側面と底面とに絶縁膜を形成し、この絶縁膜上にゲート
電極を形成する。この方法によれば、炭化珪素基板の表
面が、β-SiCの(111)Si面、α-SiCの(0001)Si面のよう
に結晶性が良好なエピタキシャル成長層が得られる面で
あっても、凹部底面における絶縁膜の膜厚を凹部側面に
おける膜厚よりも厚くして絶縁耐圧を確保できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、炭化珪素基板を用
いた絶縁ゲート型半導体素子に関し、特に、いわゆるト
レンチ構造を有する縦型の絶縁ゲート型半導体素子に関
する。また、本発明は、この絶縁ゲート型半導体素子の
製造方法に関する。

【０００２】

【従来の技術】炭化珪素を用いた絶縁ゲート型半導体素
子では、炭化珪素基板の表面を酸化処理して酸化珪素膜
（酸化膜）を形成し、これがゲート絶縁膜として用いら
れる。トレンチ構造を有する縦型の炭化珪素絶縁ゲート
型半導体素子は、高い耐圧と大きな電流容量とを有する
大電力用素子として開発が進められている。

【０００３】図５に、従来の縦型の炭化珪素絶縁ゲート
型半導体素子の断面を例示する。この半導体素子は、図
６に示した炭化珪素基板を用いて作製される。この炭化
珪素基板は、導電性を有する炭化珪素のｎ⁺型基板１０
１上に、ｎ型のエピタキシャル成長層１０２およびｐ型
のエピタキシャル成長層１０３がCVD法により成膜され
たものである。この基板の表面には、局所的なイオン打
ち込みと熱処理とにより、部分的にｎ⁺層１０４が形成
されている。その結果、この炭化珪素基板には、表面か
ら順に、ｎ⁺／ｐ／ｎの積層構造が形成されている。こ
の積層構造には、さらに基板の表面からフォトリソグラ
フィーとエッチングとにより、トレンチ構造を実現する
ために、凹部１０５が形成されている。

【０００４】基板上には、酸化処理により酸化珪素膜
（酸化膜）１１０が形成される。酸化膜１１０は、エッ
チングされて、凹部の側面（トレンチ構造の壁面）１１
１、凹部の底面（トレンチ構造の底面）１０９および凹
部近傍の基板表面１０６を残して除去される。酸化膜１
１０上には、ゲート電極１１２および絶縁膜１１６が形
成される。また、基板１０１の両面には、ソース電極１
１３およびドレイン電極１１４が形成される。ゲート電
極１２に印加される電圧によってon／offされるチャン
ネル１１５は、ｐ型のエピタキシャル層１０３と酸化膜
１１０との界面に形成される。

【０００５】上記従来技術の内容は、例えば、Silicon
Carbide; A Review of FundamentalQuestions and Appl
ications, edited by W.J.Choyke,H.Matsunami, and G.
Pensl, Akademie Verlag 1997のVol.II pp.369-388 に
開示されている。

【０００６】

【発明が解決しようとする課題】炭化珪素は、結晶方位
に対して酸化速度が異なる。例えば、α-SiC(0001)Si面
は最も酸化速度の遅い面であり、この面が180度回転し
たα-SiC(000-1)C面は最も酸化速度が速い面である。こ
のため、凹部が形成され、複数の異なる結晶方位に対応
する表面を含む基板を酸化処理すると、形成される酸化
膜（絶縁膜）の膜厚が異なることになる。酸化膜の膜厚
がトレンチ構造内において一様でないと、ゲート電極か
ら印加される電圧に応じて酸化膜内に生じる電界も不均
一となる。

【０００７】炭化珪素基板の表面がα-SiC(0001)Si面で
ある場合には、良好な結晶性を有するエピタキシャル成
長層が得られる。しかし、この表面を用いて絶縁ゲート
型半導体素子を作製すると、図５に示したように、基板
表面１０６およびトレンチ構造底面１０９に相対的に薄
い酸化膜１１０が形成され、トレンチ構造壁面１１１に
相対的に厚い酸化膜１１０が形成される。この状態で
は、トレンチ構造壁面１１１のチャンネル部分１１５上
の酸化膜よりもトレンチ構造底面１０９上の酸化膜に大
きな電界が印加されることとなる。このため、絶縁耐圧
を確保するために必要な厚さの酸化膜をトレンチ構造底
面に形成すると、さらに厚い酸化膜がチャンネル１１５
近傍に形成され、その結果、ゲート電圧に対する素子の
レスポンスの効率が悪くなるという問題があった。

【０００８】その一方、素子のレスポンスを考慮してト
レンチ構造壁面１１１における酸化膜１１０の膜厚を調
整すると、トレンチ構造底面１０９における酸化膜１１
０が薄くなり、素子の絶縁耐圧が低くなってしまう。

【０００９】α-SiC(000-1)C面を用いて上記素子を作製
すると、炭化珪素基板の表面およびトレンチ構造底面に
は厚い酸化珪素が、トレンチ構造壁面には薄い酸化珪素
膜が形成される。この絶縁ゲート型半導体素子は、酸化
珪素絶縁膜の厚さ分布という点では良いが、エピタキシ
ャル成長層の結晶性がα-SiC(0001)Si面上に形成したエ
ピタキシャル成長層に比べて悪くなる。このため、良好
な半導体素子特性が実現できない。

【００１０】このように、従来の絶縁ゲート型半導体素
子では、良好な半導体素子特性を維持しながら、絶縁耐
圧を高くすることが困難であった。

【００１１】そこで、本発明は、良好な半導体素子特性
を得るために好ましい炭化珪素基板の表面を用いなが
ら、絶縁耐圧を高く維持できる絶縁ゲート型半導体素子
を提供することを目的とする。また、本発明の別の目的
は、良好な半導体素子特性を維持しながら、絶縁耐圧を
高くできる絶縁ゲート型半導体素子の製造方法を提供す
ることにある。

【００１２】

【課題を解決するための手段】前記目的を達成するため
に、本発明の絶縁ゲート型半導体素子の製造方法は、炭
化珪素基板の表面をエッチングして前記表面に凹部を形
成する工程と、前記表面の上方から粒子線を照射するこ
とにより、少なくとも前記凹部の底面に損傷層を形成す
る工程と、前記炭化珪素基板を酸化雰囲気中で熱処理す
ることにより、少なくとも前記凹部の側面と前記損傷層
が形成された前記底面とに、炭化珪素を酸化した絶縁膜
を形成する工程と、前記絶縁膜上にゲート電極を形成す
る工程と、を含むことを特徴とする。

【００１３】損傷層が形成された領域では、損傷を受け
ていない領域よりも酸化速度が速くなる。したがって、
本発明の製造方法によれば、凹部底面における絶縁膜を
厚く形成して絶縁耐圧を改善できる。

【００１４】本発明の製造方法では、炭化珪素基板の表
面が、β-SiCの(111)Si面またはα-SiCの(0001)Si面で
あることが好ましい。β-SiCの(111)Si面としては、立
方晶である3C-SiCの(111)Si面が挙げられ、α-SiCの(00
01)Si面としては、六方晶である4H,6Hなどや菱面体であ
る15R-SiCのSi面が挙げられる。これらのSi面を用いる
と、良好な結晶性を有するエピタキシャル成長層を得る
ことができる。後述するように、本発明の製造方法を用
いれば、上記基板表面を用いながらも、凹部の底面にお
ける絶縁膜の膜厚を凹部の側面における絶縁膜の膜厚よ
りも厚くできる。

【００１５】本発明の製造方法では、炭化珪素基板が、
第１導電型の炭化珪素板上に、第１導電型の層と第２導
電型の層とをこの順に積層した多層構造を含むことが好
ましい。第１導電型および第２導電型の層は、イオン打
ち込み等により形成してもよいが、エピタキシャル成長
層であることが好ましい。

【００１６】本発明の製造方法では、凹部の側面と炭化
珪素基板の表面とが８０度以上１２０度以下の角度をな
すように、前記凹部を形成することが好ましい。損傷層
の分布を適切に制御するためである。

【００１７】本発明の製造方法では、凹部を形成した後
であって粒子線を照射する前に、少なくとも前記凹部の
側面にエピタキシャル膜を形成する工程をさらに実施し
てもよい。

【００１８】本発明の製造方法では、粒子線として、電
子線、放射線などを用いてもよいが、イオン線を用いる
ことが好ましい。イオン線には、非金属元素のイオンを
用いることが好ましく、さらに具体的には、珪素、酸
素、窒素、水素および不活性ガスから選ばれる少なくと
も１種が好適である。これらのイオンは、熱処理後、絶
縁膜中に残存しにくいからである。イオンが珪素であれ
ば、酸化珪素が形成される。

【００１９】また、イオン線のエネルギーは、1keV以上
10MeV以下が好ましい。また、イオンのドーズ量は10¹⁴c
m^-2以上が好ましい。

【００２０】本発明の製造方法では、異なるエネルギー
を有する粒子線を重ねて照射することが好ましい。各粒
子線として、イオン線を用いる場合には、それぞれのイ
オン線のエネルギーを1keV以上10MeV以下の範囲から選
択することが好ましい。また、本発明の製造方法では、
炭化珪素基板を500℃以下に保ちながら粒子線を照射す
ることが好ましい。

【００２１】上記目的を達成するために、本発明の絶縁
ゲート型半導体素子は、β-SiCの(111)Si面またはα-Si
Cの(0001)Si面である表面を有する炭化珪素基板と、前
記表面に形成された凹部と、少なくとも前記凹部の底面
および側面に形成された炭化珪素を酸化した絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、を含み、前記
底面上に形成された前記絶縁膜の膜厚が、前記側面上に
形成された前記絶縁膜の膜厚よりも厚いことを特徴とす
る。

【００２２】本発明の絶縁ゲート型半導体素子によれ
ば、良好な結晶性を有するエピタキシャル成長層が得ら
れやすい炭化珪素基板の表面を用いながらも、凹部底面
および凹部側面における絶縁膜の膜厚分布を適切に調整
できる。

【００２３】本発明の絶縁ゲート型半導体素子では、凹
部の側面と炭化珪素基板の表面とが８０度以上１２０度
以下の角度をなすことが好ましい。また、本発明のSi面
上に形成した絶縁ゲート型半導体素子では、絶縁耐圧を
400V以上とすることもできる。

【００２４】本発明の絶縁ゲート型半導体素子では、炭
化珪素基板が、第１導電型の炭化珪素板上に、第１導電
型の層と第２導電型の層とをこの順に積層した多層構造
を含むことが好ましい。これらの層も、エピタキシャル
成長層であることが好ましい。

【００２５】本発明の絶縁ゲート型半導体素子では、凹
部の側面と絶縁膜との間にさらにエピタキシャル成長層
が形成されていることが好ましい。

【００２６】

【発明の実施の形態】以下、図面を参照しながら本発明
の好ましい実施形態について説明する。

【００２７】まず、図１(a)に示したように、例えばｎ⁺
型炭化珪素基板１のα-SiC(0001)Si面上に、ｎ型エピタ
キシャル成長層２、ｐ型エピタキシャル成長層３をこの
順に成長させる。次いで、部分的なイオン打ち込みおよ
び熱処理により、ｐ型エピタキシャル成長層３の表面に
ｎ⁺型層４を形成する。

【００２８】こうして得た炭化珪素基板の表面を、図１
（ｂ）に示したように、エッチングして凹部５を形成す
る。この凹部は、ｎ⁺型層４が形成された領域内に形成
される。また、凹部は、好ましくはその底面（トレンチ
構造底面）９がｎ型エピタキシャル成長層２内に存在す
るように形成される。

【００２９】凹部の側面（トレンチ構造壁面）１１と基
板表面６とがなす角度θは、８０度以上１２０度以下が
好ましい。次工程において、基板表面６とトレンチ構造
底面１１、特にトレンチ構造底面に高密度にイオン衝撃
を導入しながら、トレンチ構造壁面１１のイオン衝撃を
低密度に保つためである。

【００３０】次に、図１(ｃ）に示したように、基板表
面６の上方からイオン７を打ち込む。イオン線は、基板
表面６に実質的に垂直な方向から照射される。このイオ
ン線の照射により、照射損傷層８がトレンチ構造底面９
および凹部近傍の基板表面６に形成される。

【００３１】角度θを上記範囲とすると、イオン線の広
がりを考慮しても、イオンはトレンチ構造壁面に対して
はごく浅い角度でしか入射しない。したがって、この面
については、イオン損傷も表面近傍にごく浅く形成され
るだけである。θを８０度未満とすると、トレンチ構造
壁面が庇となって、トレンチ構造底面へのイオン照射を
部分的に遮るおそれがある。θが１２０度を超えると、
トレンチ構造壁面にも照射損傷層が深く形成される場合
がある。

【００３２】イオン７としては、珪素、酸素、窒素、水
素、またはヘリウム、ネオン、アルゴンなどの不活性ガ
スが好適である。複数の種類のイオンを用いてもよい。
酸素イオンは、炭化珪素中に打ち込まれた後に残留して
いても、炭化珪素の酸化に寄与する。窒素、水素および
不活性ガスは、炭化珪素中に打ち込まれた後に残留して
いても珪素原子や炭素原子と強い結合を形成することが
ないため、酸化膜（絶縁膜）の形成を阻害しにくい。

【００３３】イオン線のエネルギーは1keV以上10MeV以
下が好ましい。1keV未満のエネルギーでは、トレンチ構
造底面９に厚い照射損傷層が形成されにくい。また、10
MeVを超えるエネルギーを有するイオン線は形成自体が
困難である。

【００３４】２種類以上のエネルギーを有するイオン線
を用いて多重打ち込みをすると良好な照射損傷層が得ら
れる。高いエネルギーを有するイオン線の打ち込みによ
り形成される照射損傷層は、表面から深い部分に形成さ
れる。このように表面近傍の損傷状態が低い基板を酸化
処理すると、損傷部分にまで酸化が到達しない限り、酸
化膜が効率良く形成されない。しかし、上記のような多
重打ち込みにより、表面から連続した照射損傷層を形成
でき、その結果、厚い酸化膜を効率的に形成できる。

【００３５】イオン７のドーズ量は10¹⁴cm^-2以上が好ま
しい。ドーズ量が十分でないと、炭化珪素中に形成され
る照射損傷の密度が、効率的に酸化を進行できる程度に
は高くならないことがある。ドーズ量の上限は、特に制
限されないが、10¹⁸cm^-2程度が適当である。

【００３６】イオンを打ち込みの際には、炭化珪素基板
を500℃以下に保つことが好ましい。炭化珪素基板の温
度が500℃を超えると、イオン照射中に照射損傷がアニ
ールされてしまうおそれが生じる。

【００３７】上記のようなイオン打ち込みにより、炭化
珪素基板の表面に照射損傷層が形成される。照射損傷層
における炭化珪素の損傷の程度は、本発明の目的が達成
できる範囲で、炭化珪素の結晶状態における規則性が損
なわれていればよい。しかし、照射損傷層は、実質的に
非晶質層とみなせる層として形成することが好ましい。
ここで、非晶質層とは、原子配列の周期性が実質的に観
察されない層をいう。

【００３８】引き続き、図１(d)に示すように、照射損
傷層８を含んだ基板表面を酸化雰囲気で熱処理して、絶
縁膜として酸化膜１０を形成する。原子配列の規則性が
損なわれている照射損傷層では、結晶状態における炭化
珪素と比較して、熱処理による酸化が進行しやすい。こ
のため、照射損傷層８が形成されている領域では、損傷
を受けていない領域や損傷の程度が軽微である領域より
も、酸化膜の成長速度が速くなる。こうして、酸化膜１
０は、トレンチ構造壁面１１上では薄く、トレンチ構造
底面９および基板表面６上では厚く形成される。

【００３９】トレンチ構造壁面における酸化膜の厚さt₂
に対する底面における酸化膜の厚さt₁の比（t₁／t₂）
は、１以上が好ましく、より好ましくは１．５以上であ
る。また、形成可能な範囲を考慮すると、比（t₁／t₂）
は１０以下が適当である。

【００４０】なお、酸化雰囲気としては、炭化珪素が酸
化できれば制限はなく、例えば酸素雰囲気が適用できる
が、大気など酸素を含む雰囲気や水蒸気を含む雰囲気を
用いてもよい。

【００４１】さらに、図１(e)に示したように、酸化膜
１０をパターニングし、ゲート電極１２、絶縁膜１６お
よびソース電極１３を順次形成する。ゲート電極１２
は、トレンチ構造壁面および底面に沿って成膜された酸
化膜１０上に形成される。このゲート電極を覆うよう
に、さらに絶縁膜１６が形成される。ソース電極１３
は、予め形成されたｎ⁺型層４と接するように形成され
る。一方、炭化珪素基板の他方の表面にはドレイン電極
１４が形成される。ソース電極１３およびドレイン電極
１４は基板を挟み込むように縦型に配置されている。な
お、これらの各電極および絶縁膜の形成には、従来用い
られてきた方法を適用できる。例えば、絶縁膜１６は、
酸化珪素膜や窒化珪素膜をCVD法などにより形成すれば
よい。

【００４２】図１(e)に示した絶縁ゲート型半導体素子
では、トレンチ構造底面９上の酸化膜がトレンチ構造壁
面１１上の酸化膜よりも厚く形成されている。したがっ
て、チャンネル部分１５に効率的にゲート電極１２によ
る電界を印加しながら、必要な絶縁耐圧（例えば400V以
上）を確保しやすい。なお、ここで、絶縁耐圧とは、素
子がoff状態での漏れ電流が１００μAになるソース・ド
レイン間電圧をいい、上記形態では、ゲート電極とドレ
イン電極との間の耐圧に実質的に依存する。

【００４３】上記の製造工程において、凹部を形成した
状態（図１(b)）の後、イオンを打ち込む（図１(c)）前
に、トレンチ構造壁面１１にさらにエピタキシャル成長
層を形成してもよい。この場合は、酸化処理後にトレン
チ構造壁面に形成される酸化膜１０がエピタキシャル成
長層の酸化により得られることとなって好ましい結果が
得られる。特に、エピタキシャル成長層をｐ型以外とす
ると、酸化膜内のトラップ準位などに起因する電荷密度
が低く保たれるため、さらに良好なMOS特性が得られ
る。追加のエピタキシャル成長層１７を形成してから酸
化処理して得た絶縁ゲート型半導体素子の断面の例を図
２に示す。

【００４４】従来は、α-SiCの(0001)Si面に形成したト
レンチ構造では、トレンチ構造壁面の酸化膜の膜厚が、
底面の膜厚よりも相対的に厚くなるという問題があっ
た。しかし、上記で説明した本発明の一形態によれば、
上記Si面に形成された酸化膜の膜厚を、この面にほぼ垂
直となるトレンチ構造の壁面に形成された酸化膜の膜厚
よりも厚くできる。

【００４５】なお、本発明は上記で説明した形態に限ら
れず、特に、適用できる基板表面、粒子線、凹部の形
状、各層や基板の導電型などは上記に限定されない。例
えば凹部の断面形状は、矩形ではなくＵ字形などであっ
ても構わない。

【００４６】

【実施例】（実施例１）以下、図１(a)〜図１(e)と同様
にして、絶縁ゲート型半導体素子を作製した。まず、3
×10¹⁸cm^-3の濃度で窒素をドープしたｎ型の6H-SiCにお
ける(0001)Si面（[11-20]方向４度オフカット）の炭化
珪素基板を用意した。表面洗浄後、この基板表面に、5
×10¹⁵cm^-3で窒素をドープしたｎ型エピタキシャル成長
層を６μmの厚みとなるように形成し、さらにこの層の
上に、2×10¹⁷cm^-3でAlをドープしたｐ型エピタキシャ
ル成長層を2μmの厚みとなるように形成した。次いで、
このｐ型エピタキシャル成長層の表面から、200keVのエ
ネルギーで窒素のイオン打ち込みを局所的に行い、熱処
理して表面にｎ⁺層を形成した。なお、窒素のドーズ量
は5×10¹⁵cm^-2とした。

【００４７】この6H-SiC(0001)Si面を用いた積層基板
を、CF₄とO₂の混合気体を用いたRIEでエッチングし、深
さ３μmの略Ｕ字型の凹部を形成した。こうして形成し
たトレンチ構造の壁面と基板表面とのなす角度（図１
(b)におけるθ）は、ほぼ９０度であった（誤差５度以
内）。

【００４８】さらに、積層基板の表面の上方から酸素イ
オンを打ち込んだ。酸素イオンは、150keVのイオンと30
keVのイオンとをそれぞれ1×10¹⁵cm^-2のドーズ量で多重
に打ち込んだ。このとき、基板は水冷により100℃以下
に保持した。こうして、低温に保たれた基板表面に照射
損傷による非晶質化した損傷層を形成した。この損傷層
は、実質的には、トレンチ構造近傍の基板表面領域とト
レンチ構造底面とに選択的に形成されている。

【００４９】こうして損傷を導入した基板を酸化処理炉
に導入し、1100℃、3時間の条件でウェット酸化した。
この酸化により、照射層を含む基板表面およびトレンチ
構造底面では280nmの酸化膜が形成された。一方、トレ
ンチ構造壁面における酸化膜の厚さは100nmであった。

【００５０】引き続き、図１(e)と同様の構造となるよ
うに、ソース電極、ドレイン電極、ゲート電極などを形
成した。ゲート電極はポリシリコン膜として形成し、さ
らにソース電極およびドレイン電極は、Niのオーミック
電極を堆積させ、熱処理して形成した。また、ゲート電
極とソース電極とを絶縁する絶縁膜は、CVD法により形
成した。こうして絶縁ゲート型半導体素子を完成した。

【００５１】一方で、イオン打ち込みを省略した点を除
いては、上記と同様にして絶縁ゲート型半導体素子を形
成した。この半導体素子の絶縁耐圧は、イオン打ち込み
を行って作製した上記半導体素子（絶縁耐圧400V以上）
の1/2以下であった。なお、イオン打ち込みを行わない
場合、トレンチ構造底面における酸化膜の膜厚は30nm程
度であって、トレンチ構造壁面における酸化膜の膜厚よ
りも薄かった。

【００５２】また、上記と同様にして、β-SiC(111)、,
4Hα-SiC(0001)および15R-SiCの各Si面について半導体
素子を作製したところ、上記と同様、酸化膜の膜厚の分
布を調整できることが確認された。また、最上層のｎ⁺
層を、イオン打ち込みではなくエピタキシャル成長によ
り形成しても特性改善の効果が確認できた。また、上記
エピタキシャル成長層の多層構造をイオン打ち込みによ
り形成しても同様に特性は改善した。また、酸素イオン
に代えて、珪素、窒素、水素または不活性ガスを用いて
も同様の効果が得られた。

【００５３】（実施例２）本実施例では、図２に示した
構造と同様の断面を有する絶縁ゲート型半導体素子を作
製した。すなわち、本実施例では、基本的な作製工程を
実施例１と同様としながら、RIEによる凹部形成の後、
酸素イオンを打ち込む前に、凹部表面にエピタキシャル
成長層を形成した。

【００５４】具体的には、基板をＣＶＤエピタキシャル
成長装置に導入し、その表面に10¹⁵cm^-3で窒素をドープ
したｎ型エピタキシャル成長層を厚さが50nmとなるよう
に形成した。この追加のエピタキシャル成長層は、トレ
ンチ構造壁面、トレンチ構造底面およびトレンチ構造近
傍を含む表面に、ほぼ同様の厚さで形成された。

【００５５】このように、少なくともトレンチ構造壁面
を含む領域に追加エピタキシャル成長層を形成してか
ら、実施例１と同様の条件により、イオン打ち込みおよ
び酸化処理を行った。トレンチ構造底面および基板表面
では、イオン打ち込みにより、追加エピタキシャル成長
層は高密度のイオン衝撃を受け、酸化処理により全体が
酸化膜となった。このため、酸化処理後には、実質的に
はトレンチ構造壁面にのみ追加エピタキシャル成長層が
残存することとなった。

【００５６】追加エピタキシャル成長層を形成してから
酸化処理を行って得た絶縁ゲート型半導体素子は、トレ
ンチ構造壁面のチャンネル部に、低濃度のｎ型エピタキ
シャル成長層が酸化して形成された酸化膜が形成されて
いる。このため、実施例１と同じく絶縁耐圧が向上する
ばかりではなく、実施例１のようにｐ型の炭化珪素を酸
化して酸化膜を形成した場合よりも、トラップ準位など
の密度が低く保たれ、良好なMOS特性が得られた。特
に、実施例２による絶縁ゲート型半導体素子のチャンネ
ル移動度は、実施例１による素子のチャンネル移動度に
対し、２０％以上大きな値を示した。このように、追加
エピタキシャル成長層を形成すれば、良好な炭化珪素半
導体／酸化珪素絶縁体界面が形成され、高移動度のチャ
ンネルが得られることが確認された。

【００５７】なお、本実施例では、窒素ドープのｎ型追
加エピタキシャル成長層を形成したが、追加エピタキシ
ャル成長層はこれに限られず、ｐ型以外のエピタキシャ
ル成長層でなければ、上記と同様、高いチャンネル移動
度が実現できることも確認できた。

【００５８】（実施例３）さらに、適切なイオンのドー
ズ量について検討を行った。図３は、上記と同様の6H-S
iCの４度オフ(0001)Si面に、30ｋeVで酸素イオンを打ち
込んだときの、ドーズ量と欠陥密度との関係を示す図で
ある。欠陥密度はRBSにより測定した。図４は、上記と
同様、6H-SiCの４度オフ(0001)Si面に、30ｋeVで酸素イ
オンまたはネオンイオンを打ち込んだときの、ドーズ量
と得られた酸化膜の膜厚との関係を示す図である。な
お、打ち込んだイオンは¹⁸Ｏ⁺および²⁰Ne⁺である。図３
と図４との対比から、イオンの打ち込みにより導入され
た欠陥量が酸化膜の膜厚に直接寄与していることが確認
できる。

【００５９】また、酸素イオンはネオンイオンよりも厚
い酸化膜の形成により効果的である。図３および図４に
示したように、イオンのドーズ量には、イオン種などに
応じた好ましい範囲が存在する。一般に好ましいイオン
のドーズ量は10¹⁵cm^-2以上10 ¹⁸cm^-2以下である。特に上
記条件で酸素イオンを打ち込む場合に好ましいドーズ量
は10¹⁶cm^-2以上10¹⁸cm^-2以下、同じくネオンを打ち込む
場合に好ましいドーズ量は10¹⁷cm^-2以上10¹⁸cm^-2以下で
ある。

【００６０】

【発明の効果】以上説明したとおり、本発明によれば、
良好な半導体素子特性を得るために好ましい炭化珪素基
板の表面を用いながらも、絶縁耐圧を高く維持できる絶
縁ゲート型半導体素子が提供できる。本発明は、高い耐
圧と大きい電流容量とを備え、大電力用に適した縦型の
絶縁ゲート型半導体素子の特性を改善するものとして、
当該技術分野において、極めて大きな利用価値を有す
る。

【図面の簡単な説明】

【図１】本発明の製造方法を素子の断面により示す工
程図である。

【図２】本発明の絶縁ゲート型半導体素子の一形態を
示す断面図である。

【図３】本発明の一実施形態におけるイオンのドーズ
量と炭化珪素に導入される欠陥密度との関係を示す図で
ある。

【図４】本発明の一実施形態におけるイオンのドーズ
量と酸化処理により得られる酸化膜の厚さとの関係を示
す図である。

【図５】従来の絶縁ゲート型半導体素子の断面図であ
る。

【図６】従来の絶縁ゲート型半導体素子に用いられて
きた炭化珪素基板の断面図である。

【符号の説明】

１炭化珪素基板（ｎ型基板）２ｎ型エピタキシャル成長層３ｐ型エピタキシャル成長層４ｎ⁺型層５凹部６基板表面７イオン８照射損傷層９トレンチ構造底面１０酸化膜１１トレンチ構造壁面１２ゲート電極１３ソース電極１４ドレイン電極１５チャンネル部１６絶縁膜１７追加エピタキシャル成長層

───────────────────────────────────────────────────── フロントページの続き (72)発明者高橋邦方大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者上野山雄大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】炭化珪素基板の表面をエッチングして前
記表面に凹部を形成する工程と、前記表面の上方から粒
子線を照射することにより、少なくとも前記凹部の底面
に損傷層を形成する工程と、前記炭化珪素基板を酸化雰
囲気中で熱処理することにより、少なくとも前記凹部の
側面と前記損傷層が形成された前記底面とに、炭化珪素
を酸化した絶縁膜を形成する工程と、前記絶縁膜上にゲ
ート電極を形成する工程と、を含むことを特徴とする絶
縁ゲート型半導体素子の製造方法。
【請求項２】炭化珪素基板の表面が、β-SiCの(111)S
i面またはα-SiCの(0001)Si面である請求項１に記載の
絶縁ゲート型半導体素子の製造方法。
【請求項３】炭化珪素基板が、第１導電型の炭化珪素
板上に、第１導電型の層と第２導電型の層とがこの順に
積層された多層構造を含む請求項１に記載の絶縁ゲート
型半導体素子の製造方法。
【請求項４】凹部の側面と炭化珪素基板の表面とが80
度以上120度以下の角度をなすように、前記凹部を形成
する請求項１に記載の絶縁ゲート型半導体素子の製造方
法。
【請求項５】凹部を形成した後であって粒子線を照射
する前に、少なくとも前記凹部の側面にエピタキシャル
層を形成する工程をさらに含む請求項１に記載の絶縁ゲ
ート型半導体素子の製造方法。
【請求項６】粒子線がイオン線である請求項１に記載
の絶縁ゲート型半導体素子の製造方法。
【請求項７】イオン線が、珪素、酸素、窒素、水素お
よび不活性ガスから選ばれる少なくとも１種のイオン線
である請求項６に記載の絶縁ゲート型半導体素子の製造
方法。
【請求項８】イオン線のエネルギーが、1keV以上10Me
V以下である請求項６に記載の絶縁ゲート型半導体素子
の製造方法。
【請求項９】イオンのドーズ量が10¹⁴cm^-2以上である
請求項６に記載の絶縁ゲート型半導体素子の製造方法。
【請求項１０】異なるエネルギーを有する粒子線を照
射する請求項１に記載の絶縁ゲート型半導体素子の製造
方法。
【請求項１１】炭化珪素基板を500℃以下に保ちなが
ら粒子線を照射する請求項１に記載の絶縁ゲート型半導
体素子の製造方法。
【請求項１２】 β-SiCの(111)Si面またはα-SiCの(00
01)Si面である表面を有する炭化珪素基板と、前記表面
に形成された凹部と、少なくとも前記凹部の底面および
側面に形成された炭化珪素を酸化した絶縁膜と、前記絶
縁膜上に形成されたゲート電極と、を含み、前記底面上
に形成された前記絶縁膜の膜厚が、前記側面上に形成さ
れた前記絶縁膜の膜厚よりも厚いことを特徴とする絶縁
ゲート型半導体素子。
【請求項１３】凹部の側面と炭化珪素基板の表面とが
80度以上120度以下の角度をなす請求項１２に記載の絶
縁ゲート型半導体素子。
【請求項１４】絶縁耐圧が400V以上である請求項１２
に記載の絶縁ゲート型半導体素子。
【請求項１５】炭化珪素基板が、第１導電型の炭化珪
素板上に、第１導電型の層と第２導電型の層とがこの順
に積層された多層構造を含む請求項１２に記載の絶縁ゲ
ート型半導体素子。
【請求項１６】凹部の側面と絶縁膜との間にさらにエ
ピタキシャル成長層が形成された請求項１２に記載の絶
縁ゲート型半導体素子。