JP2009224797A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009224797A
JP2009224797A JP2009144175A JP2009144175A JP2009224797A JP 2009224797 A JP2009224797 A JP 2009224797A JP 2009144175 A JP2009144175 A JP 2009144175A JP 2009144175 A JP2009144175 A JP 2009144175A JP 2009224797 A JP2009224797 A JP 2009224797A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
gate insulating
semiconductor
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009144175A
Other languages
English (en)
Other versions
JP5212833B2 (ja
Inventor
Kenji Fukuda
憲司 福田
Sumihisa Senzaki
純寿 先崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2009144175A priority Critical patent/JP5212833B2/ja
Publication of JP2009224797A publication Critical patent/JP2009224797A/ja
Application granted granted Critical
Publication of JP5212833B2 publication Critical patent/JP5212833B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】（０００１）面や（１１−２０）面よりも優れた（０００−１）面の炭化珪素基板を用いた半導体装置において、ゲート酸化後の熱処理方法を最適化することにより、高耐圧で高チャネル移動度を有するＳｉＣ半導体装置を提供する。
【解決手段】（０００−１）面の炭化珪素からなる半導体領域にゲート絶縁膜と、そのゲート絶縁膜上にゲート電極と、上記半導体領域に電極を有する半導体装置において、ゲート絶縁膜中に１Ｅ１９／cm3から１Ｅ２０／cm3の範囲の水素あるいは水酸基（ＯＨ）を含む。或いは、ゲート絶縁膜と半導体領域の界面に１Ｅ２０／cm3から１Ｅ２２／cm3の範囲の水素あるいは水酸基（ＯＨ）が存在する。
【選択図】図９

Description

この発明は、基板の結晶面方位を規定した炭化珪素基板上に形成する半導体装置に関し、特に、金属―酸化膜―半導体（ＭＯＳ：Metal Oxide Semiconductor）キャパシタあるいはＭＯＳ電界効果型トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）などのゲート絶縁膜を用いる半導体装置に関するものである。
一般に、炭化珪素（ＳｉＣ）基板を用いた酸化膜−炭化珪素界面は、界面準位密度がシリコンＭＯＳトランジスタに比べて、約１桁高く、それにより、炭化珪素基板を用いたＭＯＳ電界効果型トランジスタは、シリコン基板を用いたＭＯＳ電界効果型トランジスタよりもチャネル移動度が約１桁低いという問題があった。特に４Ｈ−ＳｉＣと呼ばれる結晶構造を有する炭化珪素のバルク基板の移動度は、６Ｈ−ＳｉＣと呼ばれる結晶構造を有する炭化珪素のバルク基板の移動度の約２倍だが、酸化膜／炭化珪素界面の欠陥（界面準位密度）が多く、チャネル移動度は低い。４Ｈ−ＳｉＣバルク基板の移動度は高いので、本来、パワーＭＯＳＦＥＴのオン抵抗を下げるには有利であるはずである。しかし、チャネル移動度が低いために、４Ｈ−ＳｉＣのオン抵抗値は、６Ｈ−ＳｉＣよりも高く、４Ｈ−ＳｉＣのＭＯＳ構造の界面準位密度を下げることは、ＳｉＣのＭＯＳＦＥＴを実現するためには非常に重要である。ＳｉＣには、代表的な面として（０００１）面、（１１−２０）面、（０００−１）面の３つの面がある。酸化速度は、（０００１）面よりも（１１−２０）面の方が大きく、またこれよりも（０００−１）面の方が大きい。特に、（０００−１）面は、（０００１）面よりも約１０倍大きい。これは、ＳｉとＣの酸化機構が面方位によって異なるためである。したがって、酸化膜／炭化珪素界面における界面準位密度を下げる最適な酸化条件や酸化後のアニール条件は、面方位によって異なり、面方位毎に酸化条件や酸化後のアニール条件を最適化する必要がある。ＳｉＣのＭＯＳＦＥＴは、研究当初においては、（０００１）面に形成されていたが、そのチャネル移動度は、１０ｃｍ2／Ｖｓ以下であった。
最近、ＳｉＣの（１１−２０）面にＨ2Ｏ（水）でゲート絶縁膜を形成した後に、水素アニールをすることにより界面準位密度を下げて、チャネル移動度が１１０ｃｍ2／Ｖｓまで向上することが報告された。しかし、（１１−２０）面は、絶縁破壊電界が（０００１）面や（０００−１）面と比較して小さく、高耐圧パワーデバイスには不利である。また、（０００−１）面に作製されたＭＯＳＦＥＴがチャネルドーピング技術を用いることなく動作する報告はない。チャネルドーピング技術は、チャネル移動度を向上するが、リーク電流が流れやすくなり、耐圧が低下するので、やはり、高耐圧パワーデバイスには向いていない。本発明では、絶縁破壊電圧が、（１１−２０）面よりも大きい（０００−１）面において、（０００１）面よりもチャネル移動度が高い酸化膜／炭化珪素界面形成技術を提供する。
炭化珪素基板の酸化方法とその後の熱処理方法については、以下に説明する様に、既にいくつかの発表が行われ、あるいは発明が開示されている。
例えば、特許文献１には、ＳｉＣ単結晶基板の熱酸化膜の改善方法において、酸化する工程に続き、水素によりアニールする工程と、不活性ガスによりアニールする工程を有することを特徴とするヒステリシスおよびフラットバンドシフトを低減するＳｉＣの熱酸化膜の改善法が開示されている。この公報には、特に、炭化珪素を酸化後に１０００℃で水素熱処理する方法が記載されているが、これは、炭化珪素基板の（０００１）面についての方法であり、（０００−１）面については記載がない。さらに、１０００℃では温度が高すぎて水素により酸化膜が還元されてしまい、この酸化膜をゲート酸化膜として用いた場合のデバイス信頼性を低下させる要因となる。
また、特許文献２には、炭化珪素半導体装置の熱酸化膜形成後の界面凖位密度を低減するために、熱酸化後の不活性ガス中のアニール時間を２時間未満とし、また、一度形成した熱酸化膜を３００〜５００℃の低温で水素ガスや、水蒸気等の水素原子を含むガス中で熱処理するのもよく、更にまた、熱酸化後および熱酸化後の熱処理工程後の冷却期間の少なくとも一部で、水素原子を含むガスを雰囲気とする炭化珪素半導体装置の製造方法が開示されている。特に、ゲート酸化膜形成後に水素原子を含む雰囲気で３００℃から５００℃の範囲において熱処理する方法が記載されているが、これは、炭化珪素基板の（０００１）面についての方法であり、（０００−１）面については記載がない。また、ゲート酸化膜形成後に水素原子を含む雰囲気での熱処理としては、３００℃から５００℃の範囲は温度が低くて不充分である。
また、特許文献３には、炭化珪素半導体装置の熱酸化膜形成後の界面凖位密度を低減するために、（１）水素ガスと酸素ガスを導入して熱酸化するパイロジェニック酸化によって酸化珪素膜を成長させる熱酸化膜形成方法において、水素と酸素の流量比を１：１よりも水素の流量が多い流量比とし、あるいは、（２）水素原子を含む雰囲気中で、酸化後の冷却をおこない、その冷却速度を０．３〜３℃／ｍｉｎの範囲とし、あるいは、（３）酸化、冷却後の取り出し温度を９００℃以下とする炭化珪素半導体装置の熱酸化膜形成方法が開示されている。特に、炭化珪素の酸化をパイロジェニック法で行った後に、水素を含む雰囲気で冷却する方法が記載されているが、これは、炭化珪素基板の（０００１）面についての方法であり、（０００−１）面については記載がない。また、この公報に記載されたパイロジェニック法の水素と酸素の比が最適でない。
また、特許文献４には、少なくとも最上層に炭化珪素を有する半導体基板上に、ゲート絶縁膜として酸化膜及び／或は窒化膜の１層又は２層以上を形成した後、６００〜１６００℃の範囲で水素を含んだ雰囲気でアニールする半導体装置の製造方法が開示されており、ゲート絶縁膜／炭化珪素界面に存在するシリコン或は炭素のダングリングボンドを水素で終端することにより、界面準位密度を十分に減らして、実際の使用に十分に耐える良好なゲート絶縁膜／炭化珪素界面を得ることができる、という効果が記載されている。特に、炭化珪素基板上の酸化膜を形成した後に水素熱処理を行う製造方法が記載されているが、これは、炭化珪素基板の（０００１）面についての方法であり、（０００−１）面についての望ましい水素熱処理方法についての記載はない。
また、特許文献５においては、改善された酸化物層を得て、その結果、酸化物を基礎とする装置でのパフォーマンスを改善する方法が開示されている。その方法は、炭化珪素基板がさらに酸化されるほどには高温で無く、しかし、酸化ソースガスを酸化物の中に拡散するには充分高温で、また、炭化珪素基板がさらに酸化されるほどには長時間で無く、しかし、酸化膜を高密度化して酸化膜と基板との界面特性を改善することができる程度の間、炭化珪素上の酸化物層を、酸化性の雰囲気にさらす、という炭化珪素基板上の酸化物層で欠陥を減らすプロセスである。特に、炭化珪素基板の酸化方法について、ゲート酸化膜を形成した後に、６００℃から１０００℃でＨ2Ｏ（水）ガスを含む雰囲気で処理をする方法が記載されているが、この場合のＨ2Ｏガスは、Ｈ2ガスとＯ2ガスとの反応でなく、純水を熱することにより生成したＨ2Ｏの蒸気によるものである。また、（０００−１）面のゲート酸化膜の形成方法及び酸化膜形成後の熱処理については、記載されていない。
また、非特許文献１に、６Ｈ−ＳｉＣの（０００−１）面について、ゲート酸化膜の下に不純物を注入するチャネルドーピングを用いてＭＯＳＦＥＴを形成して動作させた旨、報告されているが、チャネルドーピングを用いない場合の結果は報告されていない。また、ゲート酸化膜の形成方法は、１１００℃での乾燥酸素を用いたドライ酸化であり、それ以外の形成方法は記載されていない。
また、非特許文献２には、１２００℃で熱酸化法により４Ｈ−ＳｉＣの（０００−１）面にゲート酸化膜の形成方法と界面準位密度の関係についての報告があるが、１２００℃よりも低い温度でのゲート絶縁膜の形成方法と酸化後の処理についての報告はない。
特開平９−１９９４９７号公報 特開平１０−１１２４６０号公 特開平１１−３１６９１号公報 特開２０００−２５２４６１号公報 米国特許第５９７２８０１号明細書
S.Ogino, T.Oikawa, and K.Ueno、 Mat. Sci. Forum、 338-342, 1101(2000). K.Fukuda, W.J.Cho, K.Arai, S.Suzuki, J.Senzaki, and T.Tanaka, Appl.Phys. Lett. 77, 866 (2000).
上記のように、ＳｉＣには、代表的な面として（０００１）面、（１１−２０）面、（０００−１）面の３つの面がある。酸化速度は、（０００１）面よりも（１１−２０）面が大きく、また、さらに（０００−１）面の方が大きい。特に、（０００−１）面は、（０００１）面よりも約１０倍大きい。したがって、酸化膜／炭化珪素界面における界面準位密度を下げる最適な酸化条件や酸化後のアニール条件は、面方位によって異なる。例えば、（０００１）面では、界面準位密度は、Ｈ2Ｏを用いた場合よりも、乾燥酸素を用いた場合の方が低いが、（１１−２０）面では、Ｈ2Ｏを用いた酸化の方が低い。酸化後のアニール効果も面方位により異なる。このように、面毎に、界面準位密度が最小になる酸化条件や酸化後のアニール条件を最適化する必要がある。ＳｉＣのＭＯＳＦＥＴは、研究当初においては、（０００１）面に形成されていたが、そのチャネル移動度は、1０ｃｍ2／Ｖｓ程度にしかならなかった。最近、ＳｉＣの（１１−２０）面にＨ2Ｏ（水）でゲート絶縁膜を形成した後に、水素アニールをすることにより界面準位密度を下げて、チャネル移動度が１１０ｃｍ2／Ｖｓまで向上することが報告された。しかし、（１１−２０）面は、絶縁破壊電界が（０００１）面や（０００−１）面と比較して小さく、高耐圧パワーデバイスには不利である。また、（０００−１）面に作製されたＭＯＳＦＥＴがチャネルドーピング技術を用いることなく動作する報告はない。チャネルドーピング技術は、チャネル移動度を向上するが、リーク電流が流れやすくなり、耐圧が低下するので、やはり、高耐圧パワーデバイスには向いていない。
この発明は上記に鑑み提案されたもので、（０００１）面や（１１−２０）面よりも優れた（０００−１）面の炭化珪素基板を用いた半導体装置において、ゲート酸化後の熱処理方法を最適化することにより、高耐圧で高チャネル移動度を有するＳｉＣ半導体装置を提供することを目的としている。
本発明の半導体装置は、（０００−１）面の炭化珪素からなる半導体領域にゲート絶縁膜と、そのゲート絶縁膜上にゲート電極と、上記半導体領域に電極を有する半導体装置において、ゲート絶縁膜中に１Ｅ１９／cm3から１Ｅ２０／cm3の範囲の水素あるいは水酸基（ＯＨ）を含むことを特徴とする。
また、本発明の半導体装置は、（０００−１）面の炭化珪素からなる半導体領域にゲート絶縁膜と、そのゲート絶縁膜上にゲート電極と、上記半導体領域に電極を有する半導体装置において、ゲート絶縁膜と半導体領域の界面に１Ｅ２０／cm3から１Ｅ２２／cm3の範囲の水素あるいは水酸基（ＯＨ）が存在することを特徴とする。
本発明によれば、（０００１）面や（１１−２０）面よりも優れた（０００−１）面の炭化珪素基板を用いた半導体装置において、ゲート酸化後の熱処理方法を最適化することにより、高耐圧で高チャネル移動度を有するＳｉＣ半導体装置を提供することができる。
ＭＯＳ電界効果型トランジスタの製造方法を示す模式図である。 ＭＯＳキャパシタの断面を示す模式図である。 乾燥酸素とＡｒ（アルゴン）、Ｈ2（水素）、Ｈ2Ｏ（水）雰囲気での熱処理を用いて形成したゲート絶縁膜を有するＭＯＳキャパシタのＣＶ曲線を示す図で、実線は高周波ＣＶ曲線、破線は準静的ＣＶ曲線を示す。 図３のＣＶ曲線から算出した界面準位密度のエネルギーギャップ内の分布を示す図である。 Ｈ2Ｏ雰囲気での酸化とＡｒ、Ｈ2、Ｈ2Ｏ雰囲気での熱処理を用いて形成したゲート絶縁膜を有するＭＯＳキャパシタのＣＶ曲線から算出した界面準位密度のエネルギーギャップ内の分布を示す図である。 Ｈ2Ｏ雰囲気で酸化して、アルゴン熱処理をした後に、水素熱処理の４００℃から９００℃で温度を変えた場合の界面準位密度を示す図である。 Ｈ2Ｏ雰囲気でゲート酸化膜を形成して、アルゴン熱処理をした後に、Ｈ2Ｏ熱処理を６５０℃、７５０℃、８５０℃、９５０℃で温度を変えた場合の界面準位密度を示す図である。 Ｈ2Ｏ雰囲気でゲート酸化膜を形成したのちに、アルゴン雰囲気で熱処理し、さらに、８００℃で水素ガス中にて熱処理をした場合の界面準位密度に対する、酸化温度の効果を示す図である。 Ｈ2ＯとＯ2（酸素）からなる雰囲気中で（０００−１）面のＳｉＣ基板を酸化して形成されたＳｉＯ2膜及びＳｉＯ2／ＳｉＣ界面における水素密度を２次イオン質量分析法（ＳＩＭＳ:Secondary Ion Mass Spectroscopy）によって測定した結果を示した図である。一次イオン種としては、Ｃｓを用いている。 ｎチャネル金属−絶縁膜−半導体電界効果型トランジスタ（ｎ channel ＭＩＳＦＥＴ：Metal Insulator Semiconductor Field Effect Transistor）とｐチャネルＭＩＳＦＥＴによって構成される相補型金属−絶縁膜−半導体（ＣＭＩＳ：Complementary Metal Insulator Semiconductor）回路の断面図である。 金属−絶縁膜−半導体（ＤＭＩＳ：Double MetalInsulator Semiconductor）回路の断面図である。 横型（Lateral Resurf）ＭＩＳＦＥＴ回路の断面図である。 ゲート絶縁型バイポーラトランジスタ（ＩＧＢＴ：Insulator Gate Bipolar Transistor)回路の断面図である。ｎ+型バッファ層はなくてもよい。 ｐチャネルＩＧＢＴ回路の断面図である。ｐ+型バッファ層はなくてもよい。
本発明では、絶縁破壊電圧が、（１１−２０）面よりも大きい、（０００−１）面において、（０００１）面よりもチャネル移動度が高い酸化膜／炭化珪素界面形成技術に注目した半導体装置を提供する。以下にこの発明の実施の形態を、図を用いて詳細に説明する。
まず、具体的な半導体装置の製造方法を、図１を用いて説明する。
図１は、炭化珪素基板を用いたＭＯＳトランジスタの製造プロセス途中の断面図である。図１（ａ）の（０００−１）面のＰ型炭化珪素基板１（４Ｈ−ＳｉＣ、不純物濃度：５×１０15ｃｍ-3）を通常のＲＣＡ洗浄をした後に、Ｐ型炭化珪素基板１にフォトリソグラフィー用のアライメントマークをＲＩＥ（Reactive Ion Etching）で形成した。ここで、炭化珪素基板としては、シリコン基板上に成長した炭化珪素膜を用いることも可能である。
次いで、図１（ｂ）に示すようにソース領域あるいはドレイン領域のイオン注入用マスク２を熱酸化膜やＣＶＤ（Chemical Vapor Deposition）によるＳｉＯ2膜で形成する。
本実施例では、図１（ｂ）に示すようにイオン注入マスクとして、ＬＴＯ（Low Temperature Oxide）膜を用いた。ＬＴＯ膜は、シランと酸素を４００℃から８００℃で反応させて二酸化珪素をＰ型炭化珪素基板１に堆積することにより形成した。次いで、フォトリソグラフィーでソース・ドレイン領域を形成した後に、ＨＦ（フッ酸）でＬＴＯをエッチングしてイオン注入されるソース領域あるいはドレイン領域を開口した。次いで、図１（ｂ）に示したソース３あるいはドレイン４を形成するために５００℃で、窒素、燐あるいは砒素をイオン注入した。その後、アルゴン雰囲気中において１２００℃から１７００℃の範囲においで活性化熱処理を行う。本実施例では、１５００℃で５分の熱処理を行った。次いで、基板の清浄化のために、１）犠牲酸化膜形成後ＨＦでエッチング、２）オゾンに紫外光を照射しながらＳｉＣ基板表面処理、３）１０００℃で３０分のＨ2処理、４）２）の後に３）を連続して行う。次いで、８００℃から１２００℃でＯ2あるいは、Ｈ2Ｏ（水）を含むガスで酸化して、約５０ｎｍのゲート絶縁膜５を形成した。
一般に、Ｈ2Ｏを含むガスを用いた酸化には、１）Ｈ2Ｏを加熱した蒸気を酸素あるいは、不活性ガス（アルゴン、窒素、あるいはヘリウム）で炭化珪素基板まで流す方法、あるいは、２）Ｈ2（水素）とＯ2（酸素）を反応させることによりＨ2Ｏを発生させて行う方法とがある。本実施例では、１）あるいは２）で熱酸化膜を形成した。２）の場合には、８００℃から１２００℃で行った。この場合にも、Ｈ2Ｏを不活性ガスと一緒に流してもよい。さらに、熱酸化膜との比較のために５０ｎｍのＬＴＯ膜でゲート絶縁膜を形成した。次いで、不活性ガス中で熱処理して室温まで冷却した。この不活性ガス中で熱処理する工程は、省略することも可能であるが、信頼性の高いものを製造するためには省略しない方が望ましい。次いで、Ｈ2あるいはＨ2Ｏを含んだ雰囲気中で熱処理をした。Ｈ2を含んだ雰囲気の場合には、４００℃から９００℃で行った。Ｈ2Ｏを含んだ雰囲気の場合には、６５０℃から９５０℃で行うことが望ましい。本実施例では、６５０℃、７５０℃、８５０℃、９５０℃のそれぞれで行った。本実施例で使用したＨ2Ｏガスは、全てＨ2ガスとＯ2ガスを８００℃の温度で反応させて発生させたＨ2Ｏガスで、Ｈ2（水素）ガスの流量、［Ｈ2］、とＯ2（酸素）ガスの流量、［Ｏ2］、の比［Ｏ2］／［Ｈ2］は０．１から１０の範囲で調整して行ったが、図１の場合は３であった。この時に、Ｈ2Ｏガスは、不活性ガス（アルゴン、窒素、あるいはヘリウム）と一緒に流してもよい。この後に、アルゴンや窒素などの不活性ガス中で熱処理する。この工程は、上記と同様に、省略することも可能であるが、信頼性の高いものを製造するためには省略しない方が望ましい。次いで、さらに、低温でＨ2Ｏ熱処理をしてからＨ2熱処理を行った。２回目のＨ2あるいはＨ2Ｏ熱処理は省略することも可能であるが、省略しない方が望ましい。本実施例では、Ｈ2Ｏ処理を６５０℃と８５０℃で行った後に、８００℃で水素処理を行った。
その後にゲート電極６を形成するが、ゲート電極は、アルミニウム、あるいは、Ｎ型ポリシリコン、あるいはＰ型ポリシリコンのいずれでもよい。さらに、この上にＷＳｉ2膜、ＭｏＳｉ2膜、あるいはＴｉＳｉ2膜などのシリサイド膜を形成しても良い。この後に、アルミニウム膜、あるいはＮ型ポリシリコン、あるいはＰ型ポリシリコンをエッチングすることによりゲート電極を形成した。引き続いて、その上に酸化膜を堆積して、その酸化膜を局部的にエッチングしてコンタクト孔を開口した。次いで、アルミニウムを蒸着した後にウエットエッチングした。ニッケル、チタン、アルミニウムを含有した金属あるいはこれらの積層膜を蒸着あるいは、スパッタ法で形成した後に、ＲＩＥあるいは、ウエットエッチングにより金属配線１０を形成してもよい。次いで、窒素中で熱処理を行い、ＭＯＳ電界効果型トランジスタを完成させた。
また、ＭＯＳキャパシタは、次の様に作製した。まず、（０００−１）面のＮ型炭化珪素基板（４Ｈ−ＳｉＣ、不純物濃度：５×１０15ｃｍ-3）を通常のＲＣＡ洗浄をした後に、１０ｎｍの犠牲酸化膜を形成して、この犠牲酸化膜を５％フッ酸で除去した。この後に、ゲート絶縁膜を形成して、その後、熱処理を行った。ゲート絶縁膜形成方法と、その後の熱処理方法は、ＭＯＳＦＥＴ作製方法と同様である。次いで、アルミニウム膜を蒸着法によりゲート絶縁膜の上とＳｉＣ基板の裏面につけ、さらに、裏面に金属基板をつけて図２に示す断面構造をもったＭＯＳキャパシタを完成させた。
乾燥酸素でゲート酸化膜を形成した場合とＨ2Ｏ雰囲気でゲート酸化膜を形成した場合とでは、それぞれ酸化後に不活性ガス（アルゴン）でアニールしたが、乾燥酸素でゲート酸化膜を形成した場合は、ＭＯＳＦＥＴは動作しなかったが、Ｈ2Ｏ雰囲気の場合には、動作し、そのチャネル移動度は５０ｃｍ２／Ｖｓであった。このように、１１５０℃以下のＨ2Ｏ雰囲気でゲート酸化膜を形成すると、（０００−１）面でも、ＭＯＳＦＥＴを動作させることができる。
図３に、Ｈ2Ｏを含んだ雰囲気で９５０℃から１２００℃においてゲート絶縁膜を形成した後に、Ａｒ（アルゴン）雰囲気で３０分の熱処理をした試料のＭＯＳキャパシタの同時容量−電圧測定法で測定された高周波ＣＶ特性（測定周波数ｆ＝１００ｋＨｚ）と準静的ＣＶ特性（ステップ電圧Ｖｓ＝５０ｍＶ，遅延時間ｔｄ＝１０秒）を示す。実線が、高周波ＣＶ特性で、破線が準静的ＣＶ特性である。この２つＣＶ特性の容量差が大きいほど、界面準位密度（Ｄit）が大きいことを示している。
図４に図３のデータから、数１を用いて算出された界面準位密度（Ｄit）のＳｉＣのエネルギーバンド内の分布を示す。ここで、Ｃｈ：高周波容量、Ｃｑ：準静的容量、Ｃｏｘ：酸化膜容量、ｑ：電子の電荷である。
図４に示したデータの試料では、Ｈ2Ｏガスを含んだ雰囲気で９５０℃から１２００℃においてゲート絶縁膜を形成した後に、Ａｒ（アルゴン）雰囲気で３０分の熱処理をしている。酸化温度が１１００℃以上までは、Ｄitは高く、ほぼ一定であるが、１１００℃以下になると減少し、１０００℃以下になると一定になる。したがって、酸化温度は、１１００℃より低い温度が望ましい。
図５では、乾燥酸素（Ｄｒｙ）、Ｈ2Ｏ雰囲気（Ｗｅｔ）でＳｉＣ基板を熱酸化して、アルゴン熱処理のみをしたものと、さらに８００℃で水素熱処理をした試料を比較している。酸化方法にかかわらず、水素熱処理が、Ｄitを減少させているのがわかる。したがって、水素熱処理は、Ｄitの減少に効果がある。
図６にＨ2Ｏ雰囲気で酸化して、アルゴン熱処理をした後に、水素熱処理の４００℃から９００℃で温度を変えた場合の界面準位密度を示す。４００℃までは、変化がないが、４００℃以上で急激に減少して８００℃以上で飽和する。１０００℃より高温だと、水素がゲート絶縁膜を還元してゲート絶縁膜の信頼性を損ねるので、水素熱処理の温度は、４００℃から１０００℃が望ましい。
図７にゲート酸化膜をＨ2Ｏ雰囲気において、９５０℃から１２００℃で形成したのちに、アルゴン雰囲気で熱処理し、さらに、８００℃で水素ガスを含む雰囲気で熱処理をした場合の界面準位密度に対する、酸化温度の効果を示す。酸化温度が１１００℃以上までは、Ｄitは高く、ほぼ一定であるが、１１００℃より低くなると減少し、１０００℃以下になると一定になる。したがって、ゲート絶縁膜を形成した後に水素熱処理をした場合でも、酸化温度は、１１００℃より低い温度が望ましい。
図８にゲート絶縁膜をＨ2Ｏ雰囲気において形成したのちに、アルゴン雰囲気で熱処理し、さらに、８００℃で水素中にて熱処理をする場合において、ゲート絶縁膜形成時のＨ2Ｏ雰囲気のＨ2Ｏガス濃度が、界面準位密度に対する効果を示す。Ｈ2Ｏガス濃度が２５％までは、界面準位密度は一定であるが、５０％以上では、増加する。したがって、Ｈ2Ｏガス濃度は、５０％より低い範囲が望ましい。
この様にして得られた結果について、表１にゲート絶縁膜の形成条件と酸化後の熱処理条件とＭＯＳＦＥＴのチャネル移動度の関係をまとめる。
ゲート絶縁膜をＨ2Ｏ雰囲気で形成した場合は、チャネル移動度５０ｃｍ2／Ｖｓだが、形成後に、Ｈ2で熱処理した場合にチャネル移動度は、７２ｃｍ2／Ｖｓになった。また、酸化温度を９５０℃にした場合には、６５ｃｍ2／Ｖｓで温度を下げることにより、チャネル移動度が向上する。
次に、ゲート絶縁膜としてＬＴＯ膜と熱酸化膜の比較結果を表２に示す。この表では、共に酸化後のアニール（ＰＯＡ:Post Oxidation Anneal）は、Ａｒ（アルゴン）ガス中でのアニールのみである。この結果から、熱酸化膜がチャネル移動度の向上に効果があることがわかる。
次に、純水を暖めてＨ2Ｏの蒸気にし、これをアルゴンガスで流して炭化珪素基板を酸化した場合と、Ｈ2とＯ2の反応によりＨ2Ｏを生成して、アルゴンガスで流して炭化珪素基板を酸化した場合のチャネル移動度の結果を表３に示す。ゲート絶縁膜形成条件は、１１５０℃、１４分である。この結果から、Ｈ2とＯ2を反応して、Ｈ2Ｏを生成した方が、チャネル移動度が高く、チャネル移動度の向上に効果があることがわかる。
次に、チャネル移動度に対する清浄効果を表４に示す。ゲート絶縁膜形成条件は、１１５０℃、１４分である。
この結果から、清浄処理をしない場合よりも、清浄処理をした方が、チャネル移動度が向上することがわかる。オゾン雰囲気中で紫外光照射する清浄処理工程の後のその値は、５５ｃｍ2／Ｖｓであるが、水素アニールによる清浄処理後で５７ｃｍ2／Ｖｓになり、オゾン雰囲気中で紫外光照射する清浄処理と水素アニールによる清浄処理を行うと６０ｃｍ2／Ｖｓになった。したがって、清浄処理として、オゾン雰囲気中で紫外光照射する清浄処理、水素アニールによる清浄処理、あるいは、オゾン雰囲気中で紫外光照射する清浄処理と水素アニールによる清浄処理を行う処理、等は、チャネル移動度の改善に効果があることがわかる。
図９にＨ2ＯとＯ2（酸素）からなる雰囲気中で（０００−１）面のＳｉＣ基板を酸化して形成されたＳｉＯ2膜及びＳｉＯ2／ＳｉＣ界面における水素密度を２次イオン質量分析法（ＳＩＭＳ:Secondary Ion Mass Spectroscopy）によって測定した結果を示す。一次イオン種としては、Ｃｓを用いた。
ゲート酸化膜中に１Ｅ１９／cm3以上の水素を含有している半導体装置のチャネル移動度は１００cm2／Vs以上だが、１Ｅ２０／cm3を超えると、水素によって酸化膜が還元されて酸化膜の耐圧が低下するので、１Ｅ１９／cm3から１Ｅ２０／cm3に限定される。
ゲート酸化膜と半導体領域の界面に１Ｅ２１／cm3以上の水素を含有している半導体装置のチャネル移動度は１００cm2／Vs以上だが、１Ｅ２２／cm3を超えると、水素によって酸化膜が還元されて酸化膜の耐圧が低下するので、１Ｅ２０／cm3から１Ｅ２２／cm3に限定される。
図１０に、ｎチャネル金属−絶縁膜−半導体電界効果型トランジスタ（ｎchannel ＭＩＳＦＥＴ：Metal Insulator Semiconductor Field Effect Transistor）とｐチャネルＭＩＳＦＥＴによって構成される相補型金属−絶縁膜−半導体（ＣＭＩＳ：Complementary Metal Insulator Semiconductor）回路の断面図を示す。
図１１に、金属−絶縁膜−半導体（ＤＭＩＳ：Double Metal Insulator Semiconductor）回路の断面図を示す。
図１２に、横型（Lateral Resurf）ＭＩＳＦＥＴ回路の断面図を示す。
図１３に、ゲート絶縁型バイポーラトランジスタ（ＩＧＢＴ：Insulator Gate Bipolar Transistor)回路の断面図を示す。ｎ+型バッファ層はなくてもよい。
図１４に、ｐチャネルＩＧＢＴ回路の断面図を示す。ｐ+型バッファ層はなくてもよい。
以上のように、本発明は上記した構成（ＳｉＣ半導体装置）からなるので、高耐圧で高チャネル移動度を有する高耐圧パワーデバイス、特に、ＭＯＳキャパシタ、ＭＯＳＦＥＴ、ｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴによって構成されるＣＭＩＳ回路、ＤＭＩＳ回路、あるいはＩＧＢＴ回路などのゲート絶縁膜を用いる半導体装置に用いるのに適している。
１ Ｐ型炭化珪素基板
２ イオン注入用マスク
３ ソース
４ ドレイン
５ ゲート絶縁膜
６ ゲート電極
７ 金属配線

Claims (18)

  1. （０００−１）面の炭化珪素からなる半導体領域にゲート絶縁膜と、そのゲート絶縁膜上にゲート電極と、上記半導体領域に電極を有する半導体装置において、ゲート絶縁膜中に１Ｅ１９／cm3から１Ｅ２０／cm3の範囲の水素あるいは水酸基（ＯＨ）を含むことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、該半導体装置が金属―絶縁膜―半導体電界効果型トランジスタ（ＭＩＳ ＦＥＴ）またはＭＩＳ キャパシタであることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、前記ＭＩＳ ＦＥＴがｎチャネル型であることを特徴とする半導体装置。
  4. 請求項２に記載の半導体装置において、前記ＭＩＳ ＦＥＴがpチャネル型であることを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、該半導体装置が請求項２９及び請求項３０に記載のＭＩＳ ＦＥＴまたはＭＩＳ キャパシタから構成される相補型金属―絶縁膜―半導体（ＣＭＩＳ）を有する回路であることを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置において、該半導体装置が横型金属―絶縁膜―半導体電界効果型トランジスタ（Lateral Resurf ＭＩＳ ＦＥＴ）あるいは横型ＤＭＩＳ電界効果型トランジスタ（Lateral ＤＭＩＳ ＦＥＴ）であることを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置において、該半導体装置が縦型ＤＭＩＳ ＦＥＴであることを特徴とする半導体装置。
  8. 請求項１に記載の半導体装置において、該半導体装置が絶縁ゲート型バイポーラートランジスタ（ＩＧＢＴ）であることを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、該半導体装置がｐチャネル型ＩＧＢＴであることを特徴とする半導体装置。
  10. （０００−１）面の炭化珪素からなる半導体領域にゲート絶縁膜と、そのゲート絶縁膜上にゲート電極と、上記半導体領域に電極を有する半導体装置において、ゲート絶縁膜と半導体領域の界面に１Ｅ２０／cm3から１Ｅ２２／cm3の範囲の水素あるいは水酸基（ＯＨ）が存在することを特徴とする半導体装置。
  11. 請求項１０に記載の半導体装置において、該半導体装置がＭＩＳ ＦＥＴまたはＭＩＳ キャパシタであることを特徴とする半導体装置。
  12. 請求項１１に記載の半導体装置において、前記ＭＩＳ ＦＥＴがｎチャネル型であることを特徴とする半導体装置。
  13. 請求項１１に記載の半導体装置において、前記ＭＩＳ ＦＥＴがpチャネル型であることを特徴とする半導体装置。
  14. 請求項１０に記載の半導体装置において、該半導体装置がＭＩＳ ＦＥＴまたはＭＩＳ キャパシタから構成されるＣＭＩＳを有する回路であることを特徴とする半導体装置。
  15. 請求項１０に記載の半導体装置において、該半導体装置が横型ＭＩＳ ＦＥＴあるいは横型ＤＭＩＳ ＦＥＴであることを特徴とする半導体装置。
  16. 請求項１０に記載の半導体装置において、該半導体装置が縦型ＤＭＩＳ ＦＥＴであることを特徴とする半導体装置。
  17. 請求項１０に記載の半導体装置において、該半導体装置がＩＧＢＴであることを特徴とする半導体装置。
  18. 請求項１７に記載の半導体装置において、該半導体装置がｐチャネル型ＩＧＢＴであることを特徴とする半導体装置。
JP2009144175A 2002-06-28 2009-06-17 半導体装置 Expired - Lifetime JP5212833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009144175A JP5212833B2 (ja) 2002-06-28 2009-06-17 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002189161 2002-06-28
JP2002189161 2002-06-28
JP2009144175A JP5212833B2 (ja) 2002-06-28 2009-06-17 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004517302A Division JP4374437B2 (ja) 2002-06-28 2003-06-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009224797A true JP2009224797A (ja) 2009-10-01
JP5212833B2 JP5212833B2 (ja) 2013-06-19

Family

ID=29996840

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004517302A Expired - Lifetime JP4374437B2 (ja) 2002-06-28 2003-06-26 半導体装置の製造方法
JP2009144175A Expired - Lifetime JP5212833B2 (ja) 2002-06-28 2009-06-17 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004517302A Expired - Lifetime JP4374437B2 (ja) 2002-06-28 2003-06-26 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7338869B2 (ja)
JP (2) JP4374437B2 (ja)
AU (1) AU2003280487A1 (ja)
DE (3) DE10394372B4 (ja)
WO (1) WO2004003989A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013125837A (ja) * 2011-12-14 2013-06-24 Mitsubishi Electric Corp 半導体装置の製造における熱処理方法
JP2015179782A (ja) * 2014-03-19 2015-10-08 株式会社東芝 半導体装置
JP2016149497A (ja) * 2015-02-13 2016-08-18 住友電気工業株式会社 半導体装置
US9935170B2 (en) 2014-11-06 2018-04-03 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing same
JP2020047665A (ja) * 2018-09-14 2020-03-26 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7338869B2 (en) 2002-06-28 2008-03-04 National Institute Of Advanced Industrial Science And Technology Semiconductor device and its manufacturing method
US20060006393A1 (en) * 2004-07-06 2006-01-12 Ward Allan Iii Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
KR20060068848A (ko) * 2004-12-17 2006-06-21 삼성전자주식회사 중수소 가스를 사용하는 반도체 소자의 게이트 산화막형성방법
JP2006269641A (ja) * 2005-03-23 2006-10-05 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
JP2007096263A (ja) * 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
JP5229845B2 (ja) * 2006-03-07 2013-07-03 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ
KR100703986B1 (ko) * 2006-05-22 2007-04-09 삼성전자주식회사 동작 특성과 플리커 노이즈 특성이 향상된 아날로그트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
WO2008005092A2 (en) * 2006-06-29 2008-01-10 Cree, Inc. Silicon carbide switching devices including p-type channels and methods of forming the same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
WO2008018342A1 (fr) * 2006-08-09 2008-02-14 National Institute Of Advanced Industrial Science And Technology Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication
ATE531076T1 (de) * 2006-09-01 2011-11-15 Nxp Bv Verfahren zur verbesserung der mobilität einer inversionsschicht in einem siliciumcarbid-mosfet
JP5098294B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5098295B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
US7781312B2 (en) * 2006-12-13 2010-08-24 General Electric Company Silicon carbide devices and method of making
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8063434B1 (en) 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8614124B2 (en) * 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
US7898852B1 (en) 2007-12-27 2011-03-01 Cypress Semiconductor Corporation Trapped-charge non-volatile memory with uniform multilevel programming
JP2009212365A (ja) * 2008-03-05 2009-09-17 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP5171363B2 (ja) * 2008-04-08 2013-03-27 三菱電機株式会社 半導体装置の製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8193848B2 (en) * 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8841682B2 (en) * 2009-08-27 2014-09-23 Cree, Inc. Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
JP6155553B2 (ja) * 2012-04-27 2017-07-05 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2012186490A (ja) * 2012-05-07 2012-09-27 National Institute Of Advanced Industrial & Technology 半導体装置及び半導体基板の重水素処理装置
CN105531802A (zh) * 2013-07-11 2016-04-27 富士电机株式会社 碳化硅半导体装置及碳化硅半导体装置的制造方法
WO2015008336A1 (ja) * 2013-07-16 2015-01-22 株式会社日立製作所 半導体装置およびその製造方法
CN105431947B (zh) * 2013-07-31 2018-10-02 三菱电机株式会社 碳化硅半导体装置
CN103400860B (zh) * 2013-08-21 2017-04-19 东南大学 一种高击穿电压的n型纵向碳化硅金属氧化物半导体管
US10510844B2 (en) * 2016-07-14 2019-12-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing same
JP6780414B2 (ja) 2016-09-29 2020-11-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN110199380B (zh) * 2017-01-17 2023-03-28 Zf 腓德烈斯哈芬股份公司 在碳化硅上制造绝缘层的方法
JP6618944B2 (ja) * 2017-03-10 2019-12-11 株式会社東芝 半導体装置及び電気装置
CN112289682B (zh) * 2020-10-30 2023-11-17 上海华力微电子有限公司 栅极氧化层的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335290A (ja) * 1997-05-29 1998-12-18 Central Res Inst Of Electric Power Ind ＳｉＣ単結晶の表面処理方法
JP2000252461A (ja) * 1999-03-01 2000-09-14 Agency Of Ind Science & Technol 半導体装置の製造方法
JP2000312003A (ja) * 1999-02-23 2000-11-07 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体素子およびその製造方法
JP2001196579A (ja) * 2000-01-07 2001-07-19 Japan Atom Energy Res Inst ゲート酸化膜の水素処理による炭化ケイ素半導体素子を用いた炭化ケイ素半導体の金属−酸化膜−半導体電界効果トランジスタの作製方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
JP3420876B2 (ja) * 1996-01-22 2003-06-30 新日本製鐵株式会社 ＳｉＣの熱酸化膜の改善方法
JP3589801B2 (ja) 1996-07-29 2004-11-17 松下電器産業株式会社 半導体基板表面の酸化膜の形成方法
JP3525149B2 (ja) 1996-08-12 2004-05-10 富士電機デバイステクノロジー株式会社 炭化ケイ素半導体装置の製造方法
JP3491050B2 (ja) * 1997-05-14 2004-01-26 富士電機ホールディングス株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JP3544123B2 (ja) 1997-07-04 2004-07-21 富士電機デバイステクノロジー株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11297712A (ja) * 1998-04-10 1999-10-29 Sanyo Electric Co Ltd 化合物膜の形成方法及び半導体素子の製造方法
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
JP3940560B2 (ja) * 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2003031797A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4525958B2 (ja) * 2001-08-27 2010-08-18 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
US7338869B2 (en) 2002-06-28 2008-03-04 National Institute Of Advanced Industrial Science And Technology Semiconductor device and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335290A (ja) * 1997-05-29 1998-12-18 Central Res Inst Of Electric Power Ind ＳｉＣ単結晶の表面処理方法
JP2000312003A (ja) * 1999-02-23 2000-11-07 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体素子およびその製造方法
JP2000252461A (ja) * 1999-03-01 2000-09-14 Agency Of Ind Science & Technol 半導体装置の製造方法
JP2001196579A (ja) * 2000-01-07 2001-07-19 Japan Atom Energy Res Inst ゲート酸化膜の水素処理による炭化ケイ素半導体素子を用いた炭化ケイ素半導体の金属−酸化膜−半導体電界効果トランジスタの作製方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013125837A (ja) * 2011-12-14 2013-06-24 Mitsubishi Electric Corp 半導体装置の製造における熱処理方法
JP2015179782A (ja) * 2014-03-19 2015-10-08 株式会社東芝 半導体装置
US9935170B2 (en) 2014-11-06 2018-04-03 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing same
DE112014007144B4 (de) 2014-11-06 2022-08-11 Mitsubishi Electric Corporation Siliziumkarbid-halbleitervorrichtung
JP2016149497A (ja) * 2015-02-13 2016-08-18 住友電気工業株式会社 半導体装置
JP2020047665A (ja) * 2018-09-14 2020-03-26 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7005847B2 (ja) 2018-09-14 2022-01-24 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
DE10394372B4 (de) 2011-07-28
WO2004003989A1 (ja) 2004-01-08
DE10394374B4 (de) 2013-02-21
AU2003280487A1 (en) 2004-01-19
DE10392870B4 (de) 2009-07-30
JPWO2004003989A1 (ja) 2005-11-04
DE10392870T5 (de) 2005-08-04
US20050245034A1 (en) 2005-11-03
JP5212833B2 (ja) 2013-06-19
US7338869B2 (en) 2008-03-04
JP4374437B2 (ja) 2009-12-02

Similar Documents

Publication Publication Date Title
JP5212833B2 (ja) 半導体装置
JP4525958B2 (ja) 半導体装置の製造方法
US7880173B2 (en) Semiconductor device and method of manufacturing same
US7256082B2 (en) Production method for semiconductor device
EP1463121B1 (en) Semiconductor device and production method therefor
US7811874B2 (en) Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
JP4781610B2 (ja) 水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法
JP5519901B2 (ja) 炭化珪素電界効果型トランジスタ及びその製造方法
CN101266929A (zh) 碳化硅半导体装置的制造方法
KR102324000B1 (ko) 실리콘 탄화물 반도체 디바이스 및 그 제조 방법
JP4188637B2 (ja) 半導体装置
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP2005166930A (ja) ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2008117878A (ja) 半導体装置の製造方法
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
JP2005136386A (ja) 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP4867333B2 (ja) 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法
JP2012038919A (ja) 炭化珪素半導体装置の製造方法
JP2009049099A (ja) 炭化珪素半導体装置の製造方法
JP4016928B2 (ja) 炭化珪素半導体装置の製造方法
JP4016954B2 (ja) 炭化珪素半導体装置の製造方法
JP3950959B2 (ja) 半導体装置の製造方法
JP7331683B2 (ja) 炭化珪素半導体装置の製造方法、炭化珪素半導体装置
JP2024129916A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

R150 Certificate of patent or registration of utility model

Ref document number: 5212833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term