JP4781610B2 - 水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法 - Google Patents

水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法 Download PDF

Info

Publication number
JP4781610B2
JP4781610B2 JP2002581576A JP2002581576A JP4781610B2 JP 4781610 B2 JP4781610 B2 JP 4781610B2 JP 2002581576 A JP2002581576 A JP 2002581576A JP 2002581576 A JP2002581576 A JP 2002581576A JP 4781610 B2 JP4781610 B2 JP 4781610B2
Authority
JP
Japan
Prior art keywords
oxide layer
annealing
silicon carbide
hydrogen
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002581576A
Other languages
English (en)
Other versions
JP2004532522A (ja
Inventor
エイ．リプキン ロリ
カンティ ダス ムリナル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/834,283 external-priority patent/US6610366B2/en
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2004532522A publication Critical patent/JP2004532522A/ja
Application granted granted Critical
Publication of JP4781610B2 publication Critical patent/JP4781610B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Hydrogen, Water And Hydrids (AREA)
  • Solid-Sorbent Or Filter-Aiding Compositions (AREA)

Description

本発明は、半導体デバイスの製造に関し、より詳細には、炭化珪素（ＳｉＣ）上に酸化物層を作製する方法に関する。
本発明は、「炭化珪素層上に酸化物層をＮ2Ｏ成長する方法（METHOD OF N2O GROWTH OF AN OXIDE LAYER ON A SILICON CARBIDE LAYER）」の名称で２００１年１０月１日出願（弁理士登録番号５３０８−１５７ＩＰ）された米国特許出願シリアル番号 の部分継続出願であり、「炭化珪素層上に酸化物層をＮ2Ｏ成長する方法（METHOD OF N2O GROWTH OF AN OXIDE LAYER ON A SILICON CARBIDE LAYER）」の名称で２００１年５月３０日暫定出願された米国特許出願シリアル番号６０／２９４，３０７号に優先権主張するものであり、「炭化珪素層上の酸化物層をＮ2Ｏアニールする方法（METHOD OF N2O ANNEALING AN OXIDE LAYER ON A SILICON CARBIDE LAYER）」の名称で２００１年４月１２日出願された米国特許出願シリアル番号０９／８３４，２８３号に優先権主張し、部分継続出願するものである。上に述べた各出願の開示は、完全に本明細書に提示されるように参照により組み込まれている。
政府の権利の主張
本発明は、少なくとも部分的に、米国空軍ライト研究所（Ｕｎｉｔｅｄ Ｓｔａｔｅｓ Ａｉｒ Ｆｏｒｃｅ Ｗｒｉｇｈｔ Ｌａｂｓ）の契約番号Ｆ３３６１５−９９−Ｃ−２９１４の支援によって行われた。米国政府は本発明に一定の権利を有し得る。
従来、炭化珪素から製造されるデバイスは一般にデバイスの露出したＳｉＣ表面を保護するため、および／または他の理由によってＳｉＯ2などの酸化物層で不動態化(passivate)される。しかし、ＳｉＣとＳｉＯ2の間の界面は電子の高い表面移動度を得るには不十分であろう。より詳細には、ＳｉＣとＳｉＯ2の間の界面は従来高い界面状態密度を示し、これは電子の移動度を低下させるであろう。
最近、酸化窒素（ＮＯ）環境中の熱酸化物のアニールが、ｐウェル（ｐ-well）を必要としないプレーナ４Ｈ−ＳｉＣ ＭＯＳＦＥＴ構造に有望であることが示されている。たとえば、非特許文献１、および、刊行を許可された非特許文献２を参照のこと。これらの開示は、完全に本明細書に提示されるように参照により組み込まれている。このアニールは伝導帯端近くの界面状態密度を大きく低下させることを示した。非特許文献３の開示は、完全に本明細書に提示されるように参照により組み込まれている。改善されたＭＯＳ界面によって、表面反転層中での高い電子移動度（３５〜９５ｃｍ2／Ｖｓ）が得られる。
悪いことには、ＮＯは全国防火協会（ＮＦＰＡ）の健康危険等級３に定められており、一般に、ポスト酸化アニールが行われるデバイスはクリーンルームの大気に開放されている。それらは多くの場合排気されるが、室内にＮＯが安全基準を超える危険性は無視できない。
非特許文献４に記載されているように、酸化物をＮ2Ｏ中で成長させることが可能であり、その開示は完全に本明細書に提示されるように参照により組み込まれている。Ｘｕらは、ＳｉＣを純Ｎ2Ｏ環境中１１００℃で３６０分酸化し、Ｎ2中１１００℃で１時間アニールすることを記載している。
また、Ｎ2Ｏ中１１００℃の温度による６Ｈ−ＳｉＣ上の酸化物の成長後窒化（post-growth nitridation）もＬａｉらによって研究されており（たとえば、非特許文献５参照）、その開示は完全に本明細書に提示されるように参照により組み込まれている。しかし、Ｌａｉらはその処理が界面の品質を劣化させ、その品質は、Ｎ2Ｏ中の窒化によって誘発された損傷を修復する、後続のＯ2中の湿式または乾式アニールによって改善することができると結論付けている。さらに、Ｌａｉによれば、後続のＯ2アニールによっても、Ｎ2Ｏ中の窒化を行わない場合に比較して顕著な界面状態密度の低下は見られなかった。
ＮＯおよびＮ2Ｏの成長およびアニールに加えて、他の環境中での後アニールも研究された。たとえば、Ｓｕｚｕｋｉらは、水素中でのポスト酸化アニールを研究した（たとえば、非特許文献６参照）。これらの研究者は、フラットバンド電圧シフトおよび界面状態密度がアルゴン中および水素中の両方のポスト酸化アニールによって改善することができると報告した。この研究では、４Ｈ−ＳｉＣは乾燥Ｏ2中１２００℃で酸化された。次いで、ポスト酸化アニールが、アルゴンまたは水素中で４００、７００、８００、１０００℃で３０分間行われた。しかし、他の研究者は、水素中のポスト酸化アニールは他のガス中のポスト酸化アニールよりも大きな利点は提供しないと報告した（たとえば、非特許文献７参照）。
米国特許第６，２４６，０７６号 米国特許第５，９７２，８０１号 M. K. Das, L. A. Lipkin, J. W. Palmour, G. Y. Chung, J. R. Williams, K. McDonald, and L. C. Feldman, "High Mobility 4H-SiC Inversion mode MOSFETs Using Thermally Grown, NO Annealed SiO2" IEEE Device Research Conference, Denver, CO, June 19-21, 2000 G. Y. Chung, C. C. Tin, J. R. Williams, K. McDonald, R. A. Weller, S. T. Pantelides, L. C. Feldman, M. K. Das, and J. W. Palmour, "Improved Inversion Channel Mobility for 4H-SiC MOSFETs Following High Temperature Anneals in Nitric Oxide," IEEE Electron Device Letters G. Y. Chung, C. C. Tin, J. R. Williams, K. McDonald, M. Di. Ventra, S. T. Pantelides, L. C. Feldman, and R. A. Weller, "Effect of nitric oxide annealing on the interface trap densities near the band edges in the 4H polytype of silicon carbide," Applied Physics Letters, Vol. 76, No. 13, pp. 1713-1715, March 2000 J. P. Xu, P. T. Lai, C. L. Chan, B. Li, and Y. C. Cheng,"Improved Performance and Reliability of N2O-Grown Oxynitride on 6H-SiC," IEEE Electron Device Letters, Vol. 21, No. 6, PP. 298-300, June 2000 P. T. Lai, Supratic Chakraborty, C. L Chan, and Y. C. Cheng, "Effect of nitridation and annealing on interface properties of thermally oxidized SiO2/SiC metal-oxide-semiconductor system" Applied Physics Letters, Vol. 76, No. 25, pp. 3744-3746, June 2000 Suzuki et al, "Effect of Post-oxidation-annealing in Hydrogen on SiO2/4H-SiC Interface," Material Science Forum, Vols. 338-342, pp. 1073-1076, 2000 Mrinal Das, "Fundamental Studies of the Silicon Carbide MOS Structure," Doctoral Thesis, Purdue University, submitted December 1999
本発明の実施形態は、炭化珪素上に窒化酸化物層を作製し、水素を含む環境中で窒化酸化物層をアニールすることによって炭化珪素構造を作製することを提供する。
その窒化酸化物層の作製は酸化窒素、亜酸化窒素および／または反応性窒素種を含む環境の少なくとも１つの中で酸化物層を形成し、アニールし、または、形成とアニールを行うことによって提供することができる。別法として、窒化酸化物層は、その上に窒化物層を作製する窒化酸化物層を提供するために、酸化物層を作製しその酸化物層の上に窒化物層を作製することによって提供することができる。その窒化物層の形成は、水素が窒化物層形成の副産物になり得るので、窒化酸化物層を提供し、その窒化酸化物層を水素化することができる。さらに、その実施形態では、酸化物層の水素アニールは窒化物層の作製ステップと実質上同時に提供することができる。
本発明の特定の実施形態では、炭化珪素層は４Ｈポリタイプの炭化珪素を含む。炭化珪素層は非炭化珪素基板上の炭化珪素層、炭化珪素基板上の炭化珪素層、および／または炭化珪素基板の一部であってもよい。
さらに本発明の実施形態では、酸化物層のアニールは、別のアニールステップの一部または他のその処理ステップのいずれかで、後続の処理ステップ酸化物層を水素含有環境中で約４００℃以上の温度に加熱することによって提供される。本発明の他の実施形態では、酸化物層は水素含有環境中で約４００℃以上の温度でアニールされる。また酸化物層は水素含有環境中で約４００℃から約１０００℃の間の温度でアニールすることもできる。本発明の特定の実施形態では、酸化物層は水素含有環境中で約９００℃未満の温度でアニールされる。酸化物層は、水素含有環境中で約４００℃から約８００℃の間の温度でアニールすることが好ましい。加えて、アニールは約２分間以上実施することができる。
本発明のさらに他の実施形態では、水素含有環境中のアニールに続く処理ステップも水素含有環境中で高温処理ステップが行われる。
本発明のさらなる実施形態では、水素アニールに先立って、酸化物層に結合した、半導体デバイスのメタライゼーション形成が行われる。この実施形態では、酸化物層の水素アニールは酸化物層を水素含有環境中で約９００℃未満の温度でアニールすることによって提供される。この実施形態では、酸化物層の水素アニールは接触アニール(contact anneal)であってもよい。加えて、炭化珪素金属酸化物半導体デバイスは、金属酸化物半導体デバイスのゲート酸化物として酸化物層を有するように形成することができる。
本発明の特定の実施形態では、窒化酸化物は約４％の水素および約９６％の不活性ガスを有するフォーミングガス中でアニールされる。
本発明のさらなる実施形態では、炭化珪素層上の酸化物層は炭化珪素層上の酸化物層を酸化窒素および亜酸化窒素の少なくとも１つで窒化し、窒化酸化物層を水素含有環境中で約４００℃から約９００℃の間の温度で少なくとも約２分間アニールすることによって作製される。
本発明を、発明の好ましい実施形態が示されている添付の図面を参照して、以下により完全に説明する。しかし、この発明は、多くの異なる形で実施することができ、本明細書に記載された実施形態に制限されるものと解釈すべきではなく、むしろ、これらの実施形態は、この開示が詳細で完全であり、当業者に発明の範囲を完全に伝えるように提供されるものである。図面の中で、層の厚さおよび領域は明確さのために誇張されている。同じ数字は一貫して同じ要素を指す。層、領域または基板などの要素が他の要素の「上に」と表される場合にはそれは他の要素の上に直接存在することができ、あるいは介在要素が存在することもできる。対照的に、要素が他の要素の「上に直接」と表される場合には、介在要素は存在しない。
本発明の実施形態は、酸化物層とＳｉＣ間の界面を、その界面を含むいかなるデバイスにおいても改善する方法を提供する。これらの方法は、特にＳｉＣ上に作製される金属酸化物半導体（ＭＯＳ）の製造に有利である。本発明の実施形態を用いて、ＳｉＣの伝導帯に近いエネルギーレベルの界面状態を劇的に減少させることができる。これらの欠陥はＭＯＳデバイスの効率的な表面チャンネル移動度を制限するので、その欠陥が減少することは有利である。
本発明の実施形態を、本発明の特定の実施形態による作業を示すフロー図である図１Ａおよび図１Ｂを参照して説明する。図１Ａに示すように、本発明の実施形態は、窒化酸化物層のアニールを用いて、炭化珪素酸化物境界の界面状態密度をさらに減少させる。本明細書で使用する窒化酸化物層という用語は、酸化窒素（ＮＯ）および／または亜酸化窒素（Ｎ2Ｏ）を含む、窒素前躯体などの化学的に反応性のある窒素原子を生成する雰囲気中で形成され、または（別のアニールステップ、および／または窒化物または酸化窒化物層堆積などの後続の処理によって）継続してアニールされ、および／または反応性窒素種が副産物であって、それによって窒素を層中に導入する処理ステップの一部としてアニールされた酸化物層を指す。
図１Ａに戻り、炭化珪素層が提供される（ブロック７０）。ＳｉＣ層はエピタキシャル層および／または基板であってもよい。窒化酸化物層は炭化珪素層（ブロック７２）の上に提供される。本明細書に記載したように、窒化はＮ2Ｏおよび／またはＮＯ環境中の成長および／またはアニールによって提供することができる。同様に酸化物層の窒化は、たとえば酸化物−窒化物（ＯＮ）または酸化物−窒化物−酸化物（ＯＮＯ）構造に、酸化物層上に窒化物層を堆積させる処理ステップによって提供することができる。ＯＮＯおよびＯＮ構造は、一般に譲渡された米国特許（たとえば、特許文献１参照）に記載されており、その開示は完全に本明細書に提示されるように参照により組み込まれている。窒化酸化物層がアニールによって提供される実施形態では、酸化物層は、低圧化学気相成長（ＬＰＣＶＤ）などの堆積、熱酸化プロセスによる熱成長によって形成することができ、および／または他の技術を用いて形成することができる。酸化物層は、たとえば特許文献２に記載された湿式再酸化プロセスを用いて形成するのが好ましく、その開示は完全に本明細書に提示されるように参照により組み込まれている。
窒化酸化物層は水素含有環境中でアニールされる（ブロック７４）。そのアニールは別の処理ステップとすることができ、あるいは後続の堆積の部分とすることができ、またはたとえば湿式環境中で酸化物層上に窒化物層を堆積させる他のプロセスは、窒化およびアニールの両方を提供することができる。アニールは約４００℃以上の温度および約１０００℃未満の温度で行うことが好ましい。アニールは約４００℃から約８００℃の温度で行うことが好ましい。アニールは約２分間以上行うことが好ましい。
水素含有環境中のアニールは窒化の直後に行うことができ、またはアニールの前に介在ステップを実施することができる。すなわち、図１Ｂに示したように、アニールは接触アニールを提供する後続の処理ステップとして提供することができる。図１Ｂに見られるように、窒化酸化物層はＳｉＣ層の上に提供される（ブロック８０および８２）。さらにデバイスの作製を実施して炭化珪素半導体デバイスを提供することができる（ブロック８４）。デバイス作製の部分としてまたは分離してデバイスに接触金属が作製される（ブロック８６）。接触メタライゼーションは次いで水素含有環境中で好ましくは約４００℃以上および９００℃未満の温度で接触アニールされる（ブロック８８）。このように、接触アニールは少なくとも水素含有環境中の窒化酸化物層のアニールの部分を提供する。次いで、後続の高温処理ステップも水素含有環境中で行われる（ブロック９０）。
たとえば、炭化珪素金属酸化物半導体デバイスでは、アニールは、デバイスのメタライゼーションに続いて、水素含有環境中で約９００℃未満の温度で実施することによって提供することができる。したがって、たとえば酸化物層は金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート酸化物を提供することができる。接触アニールは、窒化酸化物のアニールと同時にデバイスの接触アニールを提供することができる。作製工程で窒化酸化物層のアニールが起きるときはいつでも、後続の高温処理（すなわち約４００℃以上の温度での処理）は水素含有環境中で行うことが好ましい。
本明細書で使用する用語「水素含有環境」は、単独の水素および／または水素前躯体、または他のガスとの混合物を指す。たとえば、水素４％およびアルゴン９６％のフォーミングガスを水素アニールに用いることができる。同様に、水素はＮＨ3などの水素前躯体によって提供することができ、および／または処理ステップの副産物であってもよい。したがって、本発明は純粋な水素環境に制限されるものと解釈すべきではなく、水素および／または他のガスと共に構成ガスとしての水素前躯体を含む。
図２は窒化酸化物層を提供する本発明の特定の実施形態に使用するのに適した炉管を示す。図２に見られるように、炉管１０には、その上にＳｉＯ2などの酸化物層が形成された、またはその上に酸化物層が形成されることになる複数のＳｉＣウェーハ１２が入れられている。ＳｉＣウェーハは４Ｈ−ＳｉＣであることが好ましい。ウェーハ１２は、キャリア１４の上に、一般に炉管１０中に固定位置を有するように置かれる。キャリア１４はウェーハが炉管１０の入口からＬ１＋Ｌ２の距離にあり、炉管１０中をＬ３の距離に延びるように配置される。Ｎ2Ｏおよび／またはＮＯを含むことのできる投入ガス１６は、炉管１０の中を通過し、それが距離Ｌ１を移動すると、予め設定した温度プロファイルに基づいて加熱され、加熱されたガス１８を提供する。加熱されたガス１８は予め設定した温度プロファイルに基づく温度に保たれ、距離Ｌ２を横切ってウェーハ１２の１番目に到達する。加熱されたガス１８は、それが排気ガス２０として出口を通って炉管１０を離れるまで、連続して炉管１０を通過する。すなわち、加熱されたガス１８は距離Ｌ３を移動する。加熱されたガス１８は、距離Ｌ２およびＬ３で実質上一定の温度を保つことが好ましいが、しかし、本開示に照らして当業者には認識されるであろうように、種々の温度プロファイルを用いることもできる。そのプロファイルは時間および／または距離に関する温度変化を含むことができる。しかし、窒化酸化物層がＮ2Ｏアニールおよび／または酸化によって提供される実施形態では、予め設定した温度プロファイルが約１１００℃以上のアニール温度または少なくとも１２００℃の酸化温度のいずれかを含むべきである。
図２に見られるように、加熱されたガス１８は、距離Ｌ１の終端でそのＮ2Ｏが構成成分に分解し始める温度に達することができる。この距離は、炉管１０の物理特性、予め設定した温度プロファイル、および流量プロファイルに依存するであろう。加熱されたガス１８はまたウェーハ１２に到達する前にＬ２の距離を移動する。加熱されたガス１８がウェーハ１２に到達するのにかかる時間は、本明細書では「初期滞留時間」と呼ぶ。加熱されたガスは、初期滞留時間の間、約１１００℃以上のアニール温度または少なくとも約１２００℃の酸化温度と一致する実質上一定の温度に保たれることが好ましい。しかし、当業者には認識されるように、初期滞留時間を増加あるいは減少させる、異なる加熱プロファイルを用いることができよう。しかし、加熱されたガス１８が距離Ｌ３を移動する前に、約１１００℃以上のアニール温度または少なくとも１２００℃の酸化温度に保たれる時間と初期滞留時間が実質上等しい程度に、加熱プロファイルが急速であることが好ましい。
加熱されたガス１８がＬ２＋Ｌ３の距離を移動するのにかかる時間の総計は、本明細書では「総滞留時間」と呼ぶ。本開示に照らして当業者には明らかであろうように、これらの滞留時間は、加熱されたガス１８の流量および炉管１０の断面積に基づいて定めることのできる、加熱されたガス１８の炉管１０を通る速度に依存する。その速度は、たとえば乱流が得られるならば平均速度、またはたとえば層流システムの実際の速度とすることができる。したがって用語「速度」は本明細書では平均および実際の速度の両方を指すために使用される。
上で論じたように、窒化酸化物層は他の方法の中でも、ＮＯおよび／またはＮ2Ｏ環境中の成長および／またはアニールによって提供することができる。上述のように、ＮＯ成長および／またはアニールは単独で用いることができ、またはＮ2Ｏ成長および／またはアニールの組合せで用いることができる。窒化酸化物層がＮ2Ｏ環境中で成長および／またはアニールによって提供される場合、その成長および／またはアニールは、本明細書に記載したような予め設定した温度および予め設定した流量で行うことが好ましい。
Ｎ2Ｏアニールでは、窒化酸化物層は、予め設定した流量限度内の流速プロファイルでＮ2Ｏが供給される室内で、約１１００℃以上のアニール温度を含む予め設定した温度プロファイルを用いてアニールすることが好ましい。アニールの温度は約１１７５℃またはそれよりも高いことが好ましく、さらに好ましくは約１２００℃を用い得ることである。Ｎ2Ｏの流量限度はプロセスが適用される特定のデバイスに基づいて選定することができる。しかし、特定の実施形態では、Ｎ2Ｏの流量限度は約２標準リットル／分（ＳＬＭ）ほどに低く、または約８ＳＬＭほどに高くすることができる。さらに他の実施形態では約３から約５ＳＬＭの流量限度であることが好ましい。図２に示した特定の炉では約０．３７ｃｍ／秒ほどに低い速度または約１．４６ｃｍ／秒ほどに高い速度、または約０．５５ｃｍ／秒から約０．９５ｃｍ／秒の速度が適切であり得る。詳細には、約３０．４８ｃｍ（１２インチ）の距離Ｌ２、および約４５．７２ｃｍ（１８インチ）の距離Ｌ３に対して、その速度では初期滞留時間が約１１秒から約４５秒、および総滞留時間が約２８秒から約１１２秒になる。特に好ましい実施形態では、初期滞留時間が約１６秒から約３１秒、および総滞留時間が約４１秒から約７３秒である。Ｎ2Ｏおよび／またはＮＯアニールは約３時間行うことができ、しかし約３０分間から約６時間のアニールも使用することができるが、より長い時間も使用することができる。
Ｎ2Ｏ成長には、ＳｉＣウェーハ１２は予め設定した流量限度内の流速プロファイルでＮ2Ｏが供給される室内で、約１２００℃以上の酸化温度を含む予め設定した温度プロファイルを用いて酸化することが好ましい。酸化の温度は約１３００℃であることが好ましい。Ｎ2Ｏの流量限度はプロセスが適用される特定のデバイスに基づいて選定することができる。しかし、特定の実施形態では、Ｎ2Ｏの流量限度は約２標準リットル／分（ＳＬＭ）ほどに低く、または約６ＳＬＭ以上に高くすることができる。さらに他の実施形態では約３．５ＳＬＭから約４ＳＬＭの流量限度であることが好ましい。したがって、特定のデバイスでは、約０．３７ｃｍ／秒ほどに低い速度または約１．１１ｃｍ／秒ほどに高い速度を使用することができるが、約０．６５ｃｍ／秒から約０．７４ｃｍ／秒の速度が好ましい。詳細には、約３０．４８ｃｍ（１２インチ）の距離Ｌ２、および約４５．７２ｃｍ（１８インチ）の距離Ｌ３に対して、その速度では初期滞留時間が約１１秒から約３３秒、および総滞留時間が約２８秒から約８４秒になる。特に好ましい実施形態では、初期滞留時間が約１９秒から約２２秒、および総滞留時間が約４９秒から約５６秒である。Ｎ2Ｏ酸化は望ましい厚さの酸化物層に応じた時間行うことができる。たとえば、約３時間以上の酸化時間を使用することができる。本明細書に使用したＮ2Ｏは、純粋なＮ2Ｏまたは蒸気、Ｏ2、および／または不活性ガスと混合したＮ2Ｏを指す。
ＮＯおよび／またはＮ2Ｏ環境中の酸化、および／またはＮＯおよび／またはＮ2Ｏ環境中のアニールに続いて、不活性ガス、またはアルゴンおよび／またはＮ2、またはその混合物中で任意選択的にアニールすることができる。そのアニールは、約１時間行うことができるが、しかし約３時間までまたはそれ以上のアニールも使用することができる。
図３から６までは本発明の実施形態を用いて得られた結果を示している。図３は後続の水素含有環境中のアニールを行わないＮ2Ｏ成長およびＮ2Ｏアニールで得られた結果を示す。図４Ａ、４Ｂ、５、および６は窒化酸化物層の水素アニールで得られた結果を示す。
図３に示すように、実線は窒化させないで熱成長させた酸化物を示す。低温（１１００℃）で存在する酸化物をＮ2Ｏに暴露すると、熱酸化を示す太い実線と１１００℃のＮ2Ｏアニールにさらした同じ熱酸化物との比較によって示されるように、界面状態密度が増加する。１２００℃では、熱酸化物はＮ2Ｏアニールで大きく改善される。湿式環境中で行った酸化は、黒丸のデータと白丸のデータの比較で分かるように、１２００℃Ｎ2Ｏアニールによってより改善することができる。さらに改善された結果が、１３００℃Ｎ2Ｏアニール工程（乾燥−１３００線）および１３００℃Ｎ2Ｏ成長工程（１３００成長線）を用いて得られた。この温度では、ＳｉＣの酸化は顕著である。したがって、存在する酸化物のＮ2Ｏ中アニールに加えて、Ｎ2Ｏ環境中で酸化物がいくらか成長した（３時間で５００Åが成長した）。Ｎ2Ｏ中で酸化物を成長させることは、酸化ステップを省略することによって、存在する酸化物をＮ2Ｏ中でアニールするよりも処理時間を約９時間節約することができる。乾燥−１３００線と１３００成長線を比較することによって図３に見られるように、酸化物がＮ2Ｏ処理の前に成長したか、またはＮ2Ｏ中で成長したかにかかわらず、実質上同じ結果が得られた。
図４Ａおよび４Ｂは、Ｎ2Ｏアニールした酸化物の界面状態密度を水素４％と不活性ガス９６％のフォーミンガス中８００℃でアニールする前後に測定したグラフである。図４Ａに示したように、線１８０はアニール前の酸化物の界面トラップ密度を、線１８２はアニール後を示す。図４Ｂにおいて、線１８４はアニール前の酸化物の界面トラップ密度を、線１８６はアニール後を示す。線１８０および１８４は、４Ｈ−ＳｉＣ ＭＯＳ界面上のＤITの最も低い記録された値を示すものであろう。フォーミングガス中に存在する４％の水素は、バンドギャップの上部（図４Ｂ）および下部（図４Ａ）の半分でこの結果をさらに改善する。
図５は、１３００℃でＮ2Ｏアニールした酸化物を有するキャパシタの電圧に対するキャパシタンスを、水素４％と不活性ガス９６％のフォーミングガス中８００℃でアニールする前後に測定したグラフである。図５において、線１９０はアニール前の酸化物のキャパシタンスを、線１９２はアニール後を示す。図５に見られるように、フォーミングガスアニールはフラットバンド電圧を４．５ボルト低下させ、これは有効酸化物電荷（effective oxide charge）１．７Ｅ１２ｃｍ-2に相当する。
図６は、１３００℃でＮ2Ｏアニールしたゲート酸化物を有するＭＯＳＦＥＴのゲート電圧に対する電界効果移動度を、水素４％と不活性ガス９６％のフォーミングガス中８００℃でアニールする前後に測定したグラフである。図６において、線２００は窒化ゲート酸化物を有するＭＯＳＦＥＴのアニール前の電界効果移動度を、線２０２はアニール後を示す。図６に見られるように、反転チャンネル移動度（inversion channel mobility）はほぼ２０％増加し、しきい電圧は２Ｖ低下する。
図面および明細書において、本発明の一般的に好ましい実施形態を開示し、また特定の用語を使用したが、それらは一般的に説明するためのものであって、本発明を制限するために使用するものではなく、本発明の範囲は請求項に記載される。
本発明の実施形態による水素アニールの処理ステップを示すフロー図である。 本発明の実施形態による水素アニールを組み込んだ追加の処理ステップを示すフロー図である。 本発明の実施形態に使用するのに適した炉管の概略図である。 種々の熱酸化、成長後Ｎ2Ｏアニール、およびＮ2Ｏ酸化における、伝導帯からのエネルギーレベルに対するＤITのグラフである。 １３００℃でアニールした酸化物の界面状態密度を、本発明の実施形態によって、水素４％と不活性ガス９６％のフォーミングガス中で８００℃でアニールする前に測定したグラフである。 １３００℃でアニールした酸化物の界面状態密度を、本発明の実施形態によって、水素４％と不活性ガス９６％のフォーミングガス中で８００℃でアニールした後に測定したグラフである。 １３００℃でＮ2Ｏアニールした酸化物を有するキャパシタの電圧に対するキャパシタンスを、本発明の実施形態による、水素４％と不活性ガス９６％のフォーミングガス中８００℃でアニールする前後に測定したグラフである。 １３００℃でＮ2Ｏアニールしたゲート酸化物を有するＭＯＳＦＥＴのゲート電圧に対する電界効果移動度を、本発明の実施形態による、水素４％と不活性ガス９６％のフォーミングガス中での８００℃のアニールの前後に測定したグラフである。

Claims (17)

  1. 炭化珪素電子デバイス中に絶縁体を作製する方法であって、
    炭化珪素層上に窒化酸化物層を形成するステップと、
    Ｈ２とＮＨ３の少なくとも１種を含む環境中で前記窒化酸化物層をアニールするステップとを含み、
    前記窒化酸化物層を形成するステップは、酸化窒素と亜酸化窒素の少なくとも１つを含む環境中で、１２００℃又はそれ以上の温度で前記炭化珪素層を酸化することによって前記炭化珪素層上に前記窒化酸化物層を形成するステップと、酸化窒素と亜酸化窒素の少なくとも１つを含む環境中で、１１７５℃又はそれ以上の温度で前記炭化珪素層上に形成された酸化物層をアニールするステップの少なくとも１つを含むことを特徴とする方法。
  2. 前記炭化珪素層は、４Ｈポリタイプの炭化珪素を含むことを特徴とする請求項１に記載の方法。
  3. 前記炭化珪素層は、非炭化珪素基板上の炭化珪素層を含むことを特徴とする請求項１に記載の方法。
  4. 前記炭化珪素層は、炭化珪素基板の一部を含むことを特徴とする請求項１に記載の方法。
  5. 前記窒化酸化物層をアニールするステップは、他の処理ステップの一部として、前記窒化酸化物層を水素含有環境中で４００℃より高い温度に加熱することを特徴とする請求項１に記載の方法。
  6. 前記窒化酸化物層をアニールするステップは、前記窒化酸化物層を水素含有環境中で４００℃より高い温度でアニールすることを特徴とする請求項１に記載の方法。
  7. 前記窒化酸化物層をアニールするステップは、前記窒化酸化物層を水素含有環境中で９００℃未満の温度でアニールすることを特徴とする請求項１に記載の方法。
  8. 前記窒化酸化物層をアニールするステップは、前記窒化酸化物層を水素含有環境中で４００℃から１０００℃の間の温度でアニールすることを特徴とする請求項１に記載の方法。
  9. 前記窒化酸化物層をアニールするステップは、前記窒化酸化物層を水素含有環境中で４００℃から８００℃の間の温度でアニールすることを特徴とする請求項１に記載の方法。
  10. 水素含有環境中で４００℃より高い後続の高温処理を実施するステップをさらに含むことを特徴とする請求項１に記載の方法。
  11. 前記窒化酸化物層をアニールするステップの前に、前記窒化酸化物層に結合した半導体デバイスの金属電極を形成するステップを実施することを特徴とする請求項１に記載の方法。
  12. 前記窒化酸化物層をアニールするステップは、前記窒化酸化物層を水素含有環境中で９００℃未満の温度でアニールすることを特徴とする請求項１１に記載の方法。
  13. 前記窒化酸化物層をアニールするステップは、接触アニールを含むことを特徴とする請求項１２に記載の方法。
  14. 前記窒化酸化物層をアニールするステップは、４％の水素と９６％の不活性ガスを有するフォーミングガス中で前記窒化酸化物層をアニールすることを特徴とする請求項１に記載の方法。
  15. 前記窒化酸化物層を金属酸化物半導体デバイスのゲート酸化物として有する炭化珪素の金属酸化物半導体デバイスを形成することを特徴とする請求項１に記載の方法。
  16. 前記窒化酸化物層をアニールするステップは、少なくとも２分間行われることを特徴とする請求項１に記載の方法。
  17. 前記窒化酸化物層を形成するステップは、酸化窒素および亜酸化窒素の少なくとも１つの中で１２００℃より高い温度で形成することを特徴とする請求項１に記載の方法。
JP2002581576A 2001-04-12 2002-04-12 水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法 Expired - Lifetime JP4781610B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US09/834,283 2001-04-12
US09/834,283 US6610366B2 (en) 2000-10-03 2001-04-12 Method of N2O annealing an oxide layer on a silicon carbide layer
US29430701P 2001-05-30 2001-05-30
US60/294,307 2001-05-30
US10/045,542 US7067176B2 (en) 2000-10-03 2001-10-26 Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US10/045,542 2001-10-26
PCT/US2002/011691 WO2002084727A2 (en) 2001-04-12 2002-04-12 Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment

Publications (2)

Publication Number Publication Date
JP2004532522A JP2004532522A (ja) 2004-10-21
JP4781610B2 true JP4781610B2 (ja) 2011-09-28

Family

ID=27366709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002581576A Expired - Lifetime JP4781610B2 (ja) 2001-04-12 2002-04-12 水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法

Country Status (9)

Country Link
US (1) US7067176B2 (ja)
EP (3) EP2259288B1 (ja)
JP (1) JP4781610B2 (ja)
KR (1) KR100855388B1 (ja)
CN (1) CN100517607C (ja)
AT (1) ATE407449T1 (ja)
CA (1) CA2442929C (ja)
DE (1) DE60228695D1 (ja)
WO (1) WO2002084727A2 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
US7528051B2 (en) * 2004-05-14 2009-05-05 Applied Materials, Inc. Method of inducing stresses in the channel region of a transistor
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US7682988B2 (en) * 2004-08-31 2010-03-23 Texas Instruments Incorporated Thermal treatment of nitrided oxide to improve negative bias thermal instability
US7391057B2 (en) * 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
JP5033316B2 (ja) * 2005-07-05 2012-09-26 日産自動車株式会社 半導体装置の製造方法
JP2007096263A (ja) * 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
US7727904B2 (en) * 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
KR100790237B1 (ko) * 2005-12-29 2008-01-02 매그나칩 반도체 유한회사 이미지 센서의 금속배선 형성방법
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US8710510B2 (en) 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
WO2008026181A1 (en) * 2006-09-01 2008-03-06 Nxp B.V. Method for improving inversion layer mobility in a silicon carbide mosfet
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP2008244455A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
TWI335674B (en) * 2007-07-11 2011-01-01 Univ Nat Taiwan Methos for forming an insulating layer over a silicon carbide substrate, silicon carbide transistors and methods for fabricating the same
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8217398B2 (en) * 2008-10-15 2012-07-10 General Electric Company Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby
JP4911263B2 (ja) * 2009-03-11 2012-04-04 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8288220B2 (en) * 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP2012004270A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体の洗浄方法、炭化珪素半導体および炭化珪素半導体装置
JP2012064873A (ja) 2010-09-17 2012-03-29 Rohm Co Ltd 半導体装置およびその製造方法
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
CN102810465B (zh) * 2011-06-02 2015-09-30 中国科学院微电子研究所 一种在SiC材料上生长SiO2钝化层的方法
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
US9546420B1 (en) * 2012-10-08 2017-01-17 Sandia Corporation Methods of depositing an alpha-silicon-carbide-containing film at low temperature
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
CN103165432B (zh) * 2013-03-15 2016-08-03 上海华力微电子有限公司 一种栅氧化层的制备方法
JP6425950B2 (ja) 2014-09-12 2018-11-21 株式会社Ｓｃｒｅｅｎホールディングス 半導体製造方法および半導体製造装置
CN104658903A (zh) * 2015-01-30 2015-05-27 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
DE102016112877B4 (de) 2015-09-07 2021-07-15 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung
CN106449392A (zh) * 2016-11-29 2017-02-22 东莞市广信知识产权服务有限公司 一种SiC表面钝化方法
DE102018107966B4 (de) * 2018-04-04 2022-02-17 Infineon Technologies Ag Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
CN115295407B (zh) * 2022-09-29 2023-07-07 浙江大学杭州国际科创中心 一种SiC功率器件的栅氧结构制备方法和栅氧结构

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
CA1075437A (en) * 1975-07-28 1980-04-15 Malcolm E. Washburn Porous silicon oxynitride refractory shapes
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US5030600A (en) * 1988-10-06 1991-07-09 Benchmark Structural Ceramics Corp. Novel sialon composition
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
JPH0718056B2 (ja) * 1990-04-27 1995-03-01 株式会社コロイドリサーチ 酸窒化物セラミックスファイバーの製造方法
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JP2531572B2 (ja) * 1993-08-09 1996-09-04 東芝セラミックス株式会社 石英ガラスの酸窒化方法および表面処理方法
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6091077A (en) * 1996-10-22 2000-07-18 Matsushita Electric Industrial Co., Ltd. MIS SOI semiconductor device with RTD and/or HET
US6028012A (en) * 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
CN1267397A (zh) 1997-08-20 2000-09-20 西门子公司 具有预定的α碳化硅区的半导体结构及此半导体结构的应用
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6211035B1 (en) 1998-09-09 2001-04-03 Texas Instruments Incorporated Integrated circuit and method
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
JP2000201050A (ja) 1998-11-02 2000-07-18 Ngk Insulators Ltd 表面弾性波装置用基板およびその製造方法
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6261976B1 (en) * 1999-03-18 2001-07-17 Chartered Semiconductor Manufacturing Ltd. Method of forming low pressure silicon oxynitride dielectrics having high reliability
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
WO2002029874A2 (en) * 2000-10-03 2002-04-11 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6600138B2 (en) * 2001-04-17 2003-07-29 Mattson Technology, Inc. Rapid thermal processing system for integrated circuits
US6707011B2 (en) * 2001-04-17 2004-03-16 Mattson Technology, Inc. Rapid thermal processing system for integrated circuits
US6632747B2 (en) * 2001-06-20 2003-10-14 Texas Instruments Incorporated Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US7022378B2 (en) 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures

Also Published As

Publication number Publication date
KR20040002908A (ko) 2004-01-07
EP2259288A3 (en) 2011-01-05
CA2442929C (en) 2012-06-26
EP2259288B1 (en) 2012-12-05
EP1378006A2 (en) 2004-01-07
WO2002084727A3 (en) 2003-04-10
ATE407449T1 (de) 2008-09-15
EP1378006B1 (en) 2008-09-03
EP1968119B1 (en) 2011-11-23
CA2442929A1 (en) 2002-10-24
DE60228695D1 (de) 2008-10-16
KR100855388B1 (ko) 2008-09-04
EP1968119A2 (en) 2008-09-10
WO2002084727A2 (en) 2002-10-24
US7067176B2 (en) 2006-06-27
CN1531746A (zh) 2004-09-22
EP1968119A3 (en) 2008-10-22
EP2259288A2 (en) 2010-12-08
JP2004532522A (ja) 2004-10-21
CN100517607C (zh) 2009-07-22
US20020102358A1 (en) 2002-08-01

Similar Documents

Publication Publication Date Title
JP4781610B2 (ja) 水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法
US6767843B2 (en) Method of N2O growth of an oxide layer on a silicon carbide layer
JP4374437B2 (ja) 半導体装置の製造方法
US6610366B2 (en) Method of N2O annealing an oxide layer on a silicon carbide layer
US6764963B2 (en) Manufacturing method of semiconductor devices
CA2421003C (en) Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o
US8119539B2 (en) Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
KR20050035285A (ko) 실리콘 이산화막/실리콘 카바이드 구조에 있어서 인터페이스 스테이트의 질소 패시베이션
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
WO2022130788A1 (ja) ＳｉＣ半導体素子の製造方法及びＳｉＣＭＯＳＦＥＴ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080813

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090609

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090728

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091127

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20100514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100514

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110228

RD15 Notification of revocation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7435

Effective date: 20110228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4781610

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term