WO2022130788A1 - ＳｉＣ半導体素子の製造方法及びＳｉＣＭＯＳＦＥＴ - Google Patents

ＳｉＣ半導体素子の製造方法及びＳｉＣＭＯＳＦＥＴ Download PDF

Info

Publication number
WO2022130788A1
WO2022130788A1 PCT/JP2021/039171 JP2021039171W WO2022130788A1 WO 2022130788 A1 WO2022130788 A1 WO 2022130788A1 JP 2021039171 W JP2021039171 W JP 2021039171W WO 2022130788 A1 WO2022130788 A1 WO 2022130788A1
Authority
WO
WIPO (PCT)
Prior art keywords
sic substrate
film
sio
sic
temperature
Prior art date
Application number
PCT/JP2021/039171
Other languages
English (en)
French (fr)
Inventor
恒暢 木本
馨大 立木
Original Assignee
国立大学法人京都大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人京都大学 filed Critical 国立大学法人京都大学
Priority to JP2022569749A priority Critical patent/JPWO2022130788A1/ja
Priority to US18/268,131 priority patent/US20240071764A1/en
Priority to EP21906152.0A priority patent/EP4266354A1/en
Priority to CN202180077343.6A priority patent/CN116569310A/zh
Publication of WO2022130788A1 publication Critical patent/WO2022130788A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Definitions

  • the present invention relates to a method for manufacturing a SiC (silicon carbide) semiconductor element and a SiC MOSFET.
  • SiC MOSFET MOS transistor
  • SiO 2 film gate insulating film
  • Patent Document 1 states that instead of forming a SiO 2 film directly on the surface of a SiC substrate by thermal oxidation, a Si thin film is deposited on the surface of the SiC substrate, and then the Si thin film is formed. A method of oxidizing to form a SiO 2 film is disclosed.
  • Non-Patent Document 1 after forming a SiO 2 film on the surface of a SiC substrate by thermal oxidation, heat treatment is performed in a NO (nitrogen monoxide) gas atmosphere to nitrid the interface between the SiO 2 film and the SiC substrate.
  • NO nitrogen monoxide
  • Non-Patent Document 2 states that the surface of a SiC substrate is etched with a high-temperature H 2 gas, and then a SiO 2 film is formed on the SiC substrate, and then the SiO 2 film is formed.
  • a method of heat-treating a SiC substrate on which two films are formed in a high-temperature N2 gas atmosphere is disclosed.
  • the SiO 2 film is formed by depositing a Si thin film on a SiC substrate and then thermally oxidizing the Si thin film at a temperature that does not oxidize the SiC substrate.
  • Non-Patent Document 2 the defect density at the interface between the SiO 2 film and the SiC substrate can be significantly reduced, but this method is used to form a gate composed of the SiO 2 film on the SiC substrate.
  • the insulating film is formed and the SiC MOSFET is formed, high channel mobility can be obtained, but the threshold voltage tends to have a negative normalion characteristic.
  • the present invention has been made in view of this point, and a main object thereof is to provide a method for manufacturing a SiC semiconductor device capable of realizing a SiC MOSFET having high channel mobility and normal off characteristics. be.
  • the method for manufacturing a SiC semiconductor element according to the present invention includes a step of etching the surface of a SiC substrate with H2 gas in a temperature range of 1000 ° C. to 1350 ° C. under a Si excess atmosphere, and a CVD method on the SiC substrate. Includes a step of depositing a SiO 2 film at a temperature that does not oxidize the SiC substrate, and a step of heat-treating the SiC substrate on which the SiO 2 film is deposited in a temperature range of 1150 ° C to 1350 ° C in a NO gas atmosphere. ..
  • the present invention it is possible to provide a method for manufacturing a SiC semiconductor element capable of realizing a SiC MOSFET having high channel mobility and normal off characteristics.
  • FIGS. 1 to (C) are views showing the manufacturing method of the SiC semiconductor element in one embodiment of the present invention. It is a graph which showed the defect density at the interface between a SiO 2 film and a SiC substrate. It is sectional drawing which showed the structure of an n-channel MOSFET. It is a graph which showed the drain current-gate voltage characteristic of an n-channel MOSFET. It is a graph which showed the channel mobility of an n-channel MOSFET. It is a graph which showed the nitrogen atom density in the SiO 2 film and at the SiO 2 film / SiC substrate interface. It is a graph which showed the correlation between the nitrogen atom density in a SiO 2 film, and the effective fixed charge density at a SiC substrate / SiO 2 film interface.
  • FIG. 1 (A) to 1 (C) are views showing a method for manufacturing a SiC semiconductor device according to an embodiment of the present invention.
  • the surface of the SiC substrate 1 is etched with a high - temperature H2 gas under a Si excess atmosphere.
  • several layers (1 to 3 layers) of ultrathin Si film are formed on the SiC substrate 1.
  • Etching of high temperature H 2 gas is performed by adding a small amount of SiH 4 gas, and etching of high temperature H 2 gas is performed, for example, H 2 flow rate: 5000 sccm, SiH 4 flow rate: 0.2 sccm, temperature: 1300 ° C., pressure: It can be performed under the conditions of 13 kPa and time: 15 minutes.
  • Etching with the high temperature H2 gas is preferably performed in the temperature range of 1000 ° C to 1350 ° C.
  • the optimum gas flow rate, pressure, and time depend on the device that performs this treatment. Further, if a gas containing Si such as SiH 2 Cl 2 and SiH 3 Cl is used instead of SiH 4 to form several layers of ultrathin Si film on the SiC substrate, the same effect can be obtained.
  • a gas containing Si such as SiH 2 Cl 2 and SiH 3 Cl
  • a SiC substrate 1 having a SiC epitaxial layer (not shown) formed on the SiC substrate 1 can be used.
  • MOSFET MOSFET
  • the SiO 2 film 2 is deposited on the SiC substrate 1 by the plasma CVD method.
  • the SiO 2 film 2 may be deposited at a temperature that does not oxidize the SiC substrate 1, for example, TEOS (tetraethoxysilane) flow rate: 0.3 sccm, O 2 flow rate: 450 sccm, temperature: 400 ° C., pressure: 43 Pa, high frequency. It can be performed under the conditions of power: 100 W and time: 30 minutes.
  • the SiO 2 film 2 is preferably deposited in a temperature range of 300 ° C to 450 ° C.
  • the SiO 2 film 2 may be deposited by using a thermal CVD method.
  • the SiO 2 film 2 may be deposited under the conditions of SiH 4 flow rate: 5 sccm, N 2 O flow rate: 300 sccm, N 2 flow rate: 3000 sccm, temperature: 720 ° C., pressure: 15 kPa, and time: 4 minutes.
  • the SiC substrate 1 on which the SiO 2 film 2 is deposited is heat-treated in a NO gas atmosphere.
  • the heat treatment conditions may be, for example, NO flow rate: 300 sccm, N 2 flow rate: 2700 sccm, temperature: 1250 ° C., pressure: 1 atm, time: 60 minutes.
  • the heat treatment in the NO gas atmosphere is preferably performed in the temperature range of 1150 ° C to 1350 ° C.
  • "in a NO gas atmosphere” includes an atmosphere in which NO gas is diluted with a diluting gas such as N2 gas.
  • heat treatment is performed in an atmosphere in which NO gas is diluted with N 2 gas (NO flow rate: 10%; N 2 flow rate: 90%). There is.
  • a MOS capacitor was prepared for the SiO 2 film 2 deposited on the SiC substrate 1 by the methods shown in FIGS. 1 (A) to 1 (C), and analysis of CV characteristics (High-Low method) was used.
  • the defect density (interface level density) at the interface between the SiO 2 film 2 and the SiC substrate 1 was determined.
  • As the SiC substrate 1 an n-type 4H-SiC (0001) substrate was used, and the donor concentration of the SiC epitaxial growth layer was set to 5 ⁇ 10 15 cm -3 .
  • the film thickness of the SiO 2 film 2 was set to about 30 nm.
  • the SiC substrate 1 is heated to a high temperature.
  • a sample heat-treated in an N2 gas atmosphere and a sample in which the SiC substrate 1 was heat-treated in a high-temperature NO gas atmosphere after forming a SiO 2 film 2 on the surface of the SiC substrate 1 by thermal oxidation were also prepared.
  • FIG. 2 is a graph showing the results.
  • the horizontal axis shows the energy ( ET ) from the conduction band end ( EC ), and the vertical axis shows the interface state density.
  • the graph shown in A shows the sample obtained by depositing the SiO 2 film 2 on the SiC substrate 1 by the method shown in FIGS. 1 (A) to 1 (C) and then heat-treating the SiC substrate 1 in a high temperature NO gas atmosphere. The result is shown.
  • the graph shown in B shows the results of a sample obtained by forming a SiO 2 film on a SiC substrate using the method disclosed in Non-Patent Document 2 and then heat-treating the SiC substrate in a high-temperature N2 gas atmosphere. show.
  • the graph shown in C shows the result of a sample in which a SiO 2 film was formed on the surface of a SiC substrate by thermal oxidation and then the SiC substrate was heat-treated in a high-temperature NO gas atmosphere.
  • the samples (graphs A and B) obtained by etching the SiC substrate with high - temperature H2 gas in a Si excess atmosphere are pretreated. It can be seen that the interface state density is significantly reduced as compared with the sample (graph C) not subjected to high temperature H2 gas etching.
  • n-channel MOSFET was prepared for the SiO 2 film 2 deposited on the SiC substrate 1 by the methods shown in FIGS. 1 (A) to 1 (C), and the transistor characteristics were evaluated.
  • a sample obtained by forming a SiO 2 film on a SiC substrate and then heat-treating the SiC substrate in a high-temperature N2 gas atmosphere was also prepared by using the method disclosed in Non-Patent Document 2.
  • FIG. 3 is a cross-sectional view showing the structure of the manufactured n-channel MOSFET.
  • a p - type SiC epitaxial growth layer 10A is formed on the p-type 4H-SiC (0001) substrate 10, and an n + -type source region 11 and drain region 12 are formed on the surface of the epitaxial growth layer 10A.
  • a gate insulating film 20 made of a SiO 2 film is formed on the surface of the epitaxial growth layer 10A between the source region 11 and the drain region 12.
  • a source electrode 30, a drain electrode 31, and a gate electrode 32 are formed on the source region 11, the drain region 12, and the gate insulating film 20, respectively.
  • the acceptor concentration of the p - type SiC epitaxial growth layer 10A was 1 ⁇ 10 15 cm -3 , and the donor concentration of the source region 11 and the drain region 12 was 8 ⁇ 10 19 cm -3 .
  • the thickness of the gate insulating film 20 was set to 30 nm.
  • FIG. 4 is a graph showing the drain current-gate voltage characteristic of the manufactured n-channel MOSFET.
  • the graph shown in A shows the results when the SiC substrate is heat-treated in a high-temperature NO gas atmosphere after the gate insulating film 20 is formed by the methods shown in FIGS. 1 (A) to 1 (C).
  • the graph shown in B shows the results when the SiC substrate is heat-treated in a high-temperature N2 gas atmosphere after the gate insulating film 20 is formed by the method disclosed in Non-Patent Document 2.
  • FIG. 5 is a graph showing the channel mobility of the manufactured n-channel MOSFET.
  • the graph shown in A shows the results when the SiC substrate is heat-treated in a high-temperature NO gas atmosphere after the gate insulating film 20 is formed by the methods shown in FIGS. 1 (A) to 1 (C).
  • the graph shown in B shows the results when the SiC substrate is heat-treated in a high-temperature N2 gas atmosphere after the gate insulating film 20 is formed by the method disclosed in Non-Patent Document 2.
  • the SiC substrate 1 is etched with a high-temperature H2 gas having an excess Si atmosphere, and after the SiO 2 film 2 is deposited, the SiC substrate 1 is heated to a high temperature.
  • a MOSFET having high drain current and channel mobility and having normal off characteristics can be obtained.
  • FIG. 6 is a graph showing the results of measuring the nitrogen atom density in the SiO 2 film 2 and at the interface between the SiO 2 film 2 and the SiC substrate 1 using SIMS (secondary ion mass spectrometry).
  • the horizontal axis indicates the position in the film thickness direction, zero indicates the interface between the SiO 2 film 2 and the SiC substrate 1, the plus side indicates the position in the SiC substrate 1, and the minus side indicates the position in the SiO 2 film 2.
  • the vertical axis indicates the nitrogen atom density.
  • the graph shown in A shows the sample obtained by depositing the SiO 2 film 2 on the SiC substrate 1 by the method shown in FIGS. 1 (A) to 1 (C) and then heat-treating the SiC substrate 1 in a high temperature NO gas atmosphere. The result is shown.
  • the graph shown in B is a sample in which the SiC substrate 1 is heat-treated in a high-temperature N2 gas atmosphere after the SiO 2 film 2 is formed on the SiC substrate 1 by using the method disclosed in Non-Patent Document 2. The result of is shown.
  • FIG. 7 is a graph showing the correlation between the nitrogen atom density in the SiO 2 film 2 and the effective fixed charge density at the interface between the SiO 2 film 2 and the SiC substrate 1.
  • the nitrogen atom density in the SiO 2 film 2 indicates the average value of the nitrogen atom density in the SiO 2 film 2 in the region 5 to 20 nm from the interface.
  • the effective fixed charge density at the interface was obtained from the amount of voltage shift from the theoretical characteristics in the measured values of the capacitance-voltage characteristics of the MOS capacitor.
  • the square dots in the figure show the results of the sample obtained by heat-treating the SiC substrate 1 in a high-temperature NO gas atmosphere.
  • the round dots in the figure indicate the results of the sample obtained by heat-treating the SiC substrate 1 in a high-temperature N2 gas atmosphere.
  • the numerical value at each point indicates the heat treatment temperature.
  • the effective fixed charge density at the interface is high, whereas the SiO 2 film 2 has a high effective fixed charge density. It can be seen that the effective fixed charge density at the interface is low in the sample (square point) heat-treated in a high-temperature NO atmosphere with a low nitrogen atom density.
  • the nitrogen atom density in the SiO 2 film 2 is excessively high, the nitrogen atom and the impurity atom are combined to generate a positive fixed charge in the SiO 2 film 2, thereby causing the MOSFET.
  • the nitrogen atom density in the SiO 2 film 2 is low, it is difficult to generate a positive fixed charge in the SiO 2 film 2, so it is considered that the MOSFET has a normal off characteristic. ..
  • the impurity atom bonded to the nitrogen atom for example, hydrogen introduced in a heat treatment step (hydrogen sinter step) performed in an atmosphere containing hydrogen at the final stage of forming a MOSFET can be considered.
  • the effective fixed charge at the interface between the SiO 2 film 2 and the SiC substrate 1 may be negative or positive.
  • the effective fixed charge density at the interface between the SiO 2 film 2 and the SiC substrate 1 was captured by the interface level with the positive charges due to impurities and defects in the SiO 2 film 2 (at the location near the interface with the SiC substrate 1). It is expressed as the sum of negative charges due to electrons.
  • the positive charge is small because the nitrogen atom density in the SiO 2 film 2 is low, but the negative charge is relatively large because the interface state density is slightly high. As a result, the effective fixed charge represented by the difference is negative.
  • the negative fixed charge density and the large value are not preferable because the interface states are very large and the current of the SiC semiconductor element is reduced.
  • the effective fixed charge density is positive and the value becomes large when the nitrogen density in the SiO 2 film 2 is very high, and under the influence of this high positive charge density, normalion (threshold voltage). Is not preferable because it tends to have negative characteristics.
  • the absolute value of the effective fixed charge density at the interface between the SiO 2 film 2 and the SiC substrate 1 must be 4 ⁇ 10 11 cm -2 or less. preferable.
  • FIG. 8 shows a high temperature of the SiC substrate 1 when the n-channel MOSFET in which the SiO 2 film 2 deposited on the SiC substrate 1 is used as the gate insulating film 20 is manufactured by the method shown in FIGS. 1 (A) to 1 (C). It is a graph (graph shown by A) which showed the result of having measured the channel mobility when the heat treatment temperature was changed in the range of 1100 ° C. to 1350 ° C. in a NO gas atmosphere. Further, the graph shown in B shows the results when the SiC substrate 1 was etched with the high temperature H 2 gas without adding a trace amount of the SiH 4 gas and under a Si excess atmosphere.
  • the SiC substrate 1 by etching the SiC substrate 1 with the high temperature H 2 gas before forming the SiO 2 film 2 on the SiC substrate 1, the effect of reducing the interface defect density between the SiO 2 film 2 and the SiC substrate 1 is expected.
  • the SiO 2 film 2 is deposited on the SiC substrate 1 by the CVD method, the surface of the SiC substrate 1 is slightly surfaced at the initial stage of deposition because the reaction gas contains O 2 gas and N 2 O gas. May be oxidized to.
  • etching of the high temperature H2 gas is performed in an excess Si atmosphere, an ultrathin Si layer of about 1 to 3 layers is formed on the surface of the SiC substrate 1.
  • high channel mobility can be obtained by performing the NO heat treatment of the SiC substrate 1 in the temperature range of 1150 ° C to 1350 ° C. If the NO heat treatment temperature is too lower than 1150 ° C., nitrogen atoms having a sufficient density are not introduced into the interface between the SiO 2 film 2 and the SiC substrate 1, so that the interface nitriding treatment cannot be sufficiently performed and the interface defect density is reduced. Is not obtained, which is not preferable. Further, when the NO heat treatment temperature exceeds 1350 ° C., oxidation of the SiC substrate by NO gas proceeds and new interface defects are generated, which is not preferable.
  • FIG. 9 shows the SiO 2 film 2 when the n-channel MOSFET in which the SiO 2 film 2 deposited on the SiC substrate 1 is used as the gate insulating film 20 is manufactured by the method shown in FIGS. 1 (A) to 1 (C). It is a graph which showed the result of having measured the channel mobility at the time of changing the temperature of hydrogen etching of a SiC substrate 1 in a Si excess atmosphere in the range of 900 degreeC to 1400 degreeC before forming.
  • high channel mobility can be obtained by performing hydrogen etching of the SiC substrate 1 in the temperature range of 1000 ° C to 1350 ° C. If the hydrogen etching temperature is too lower than 1000 ° C., the surface of the SiC substrate 1 cannot be sufficiently cleaned, and the effect of reducing the interface defect density cannot be obtained, which is not preferable. Further, when the hydrogen etching temperature exceeds 1400 ° C., which is close to the melting point of Si (1420 ° C.), it becomes difficult to form an ultrathin Si film on the surface of the SiC substrate 1, and the effect of reducing the interface defect density can be obtained. Not preferable.
  • the method for manufacturing a SiC semiconductor element in the present embodiment includes a step of etching the surface of the SiC substrate 1 with H 2 gas in a temperature range of 1000 ° C to 1350 ° C under an excess Si atmosphere. , The step of depositing the SiO 2 film 2 on the SiC substrate 1 at a temperature that does not oxidize the SiC substrate 1 by the CVD method, and the SiC substrate 1 on which the SiO 2 film 2 is formed are placed in a temperature range of 1150 ° C to 1350 ° C. Including the step of heat treatment in a NO gas atmosphere.
  • the defect density at the interface between the SiO 2 film 2 and the SiC substrate 1 can be significantly reduced, and when a SiC MOSFET using this SiO 2 film as the gate insulating film 20 is manufactured, high channel mobility is obtained.
  • a SiC MOSFET having a normalion characteristic can be realized.
  • a MOSFET in which the SiC substrate was heat-treated in a NO gas atmosphere at 1250 ° C. was produced.
  • the MOSFET manufactured above has a channel mobility of 164 cm 2 / Vs and a threshold voltage of 1.21 V
  • the MOSFET manufactured on the (1-100) plane has a channel mobility of 158 cm 2 / Vs and a threshold voltage of 1.
  • a very excellent characteristic of 28V was obtained.
  • the present invention is effective on many crystal planes of a SiC substrate to be put into practical use.
  • the acceptor density of the p-type SiC epitaxial growth layer 10A in the MOSFET produced here was set to 1 ⁇ 10 16 cm -3 .
  • a trench-type MOSFET in which a MOS channel is formed on a trench side wall is advantageous for extremely low on-resistance.
  • the surface of the SiC substrate is the (0001) plane, it is necessary to form the MOS channel on the (11-20) plane (A plane) or the (1-100) plane (M plane) which is the side wall surface.
  • a relatively high value of about 10 17 to 10 18 cm -3 is used for the acceptor density of the p-type epitaxial growth layer.
  • FIG. 1 (1) using a SiC substrate having a surface (11-20) surface and a surface (1-100) surface (1-100).
  • the acceptor density of the p-type epitaxial growth layer was changed in the range of 10 17 to 10 18 cm -3 to produce a MOSFET having the structure shown in FIG. 3, and the channel mobility was adjusted. It was measured.
  • a comparative example after forming a gate insulating film (SiO 2 film) 20 on the SiC substrate 1 by thermal oxidation using a SiC substrate having a surface (11-20) surface and a surface (1-100) surface. , A MOSFET in which the SiC substrate 1 was heat-treated in a high-temperature NO gas atmosphere was produced.
  • the film thickness of the gate insulating film was set to 30 nm.
  • FIG. 10 is a graph showing the results.
  • the vertical axis shows the channel mobility, and the horizontal axis shows the acceptor density of the p-type epitaxial growth layer (p-type region).
  • the higher the acceptor density of the p-type epitaxial growth layer the larger the difference in channel mobility as compared with the MOSFETs formed by the conventional methods shown in B1 and B2, and 1 ⁇ 10 18 With an acceptor density of cm -3 , a very high channel mobility of 6 to 80 times was achieved compared to the conventional method.
  • MOS interface characteristics can be obtained, it is also effective for manufacturing other SiC devices using a MOS interface such as an insulated gate bipolar transistor (IGBT).
  • IGBT insulated gate bipolar transistor
  • the SiC epitaxial layer is formed on the surface of the SiC substrate and the SiO 2 film is formed on the SiC epitaxial layer, but the SiO 2 film may be formed directly on the SiC substrate.
  • a SiC substrate from which the oxide film has been removed after sacrificial oxidation of the surface is used, but the production method of the present invention can also be applied to a SiC substrate that has not been subjected to sacrificial oxidation.
  • the SiO 2 film 2 is deposited on the SiC substrate 1 by the CVD method, but after depositing the Si thin film by the CVD method, the Si thin film is thermally oxidized at a temperature that does not oxidize the SiC substrate 1. May form a SiO 2 film.
  • the high-temperature H2 etching of the SiC substrate 1 performed as a pretreatment does not have to be performed in an excessive Si atmosphere. good.
  • the high temperature H2 etching of the SiC substrate 1 is preferably performed in the temperature range of 1200 ° C to 1350 ° C.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

ＳｉＣ半導体素子の製造方法は、ＳｉＣ基板１の表面を、Ｓｉ過剰雰囲気下において、１０００℃～１３５０℃の温度範囲で、Ｈ２ガスでエッチングするステップと、ＳｉＣ基板１上に、ＣＶＤ法により、ＳｉＣ基板１を酸化させない温度でＳｉＯ２膜２を堆積するステップと、ＳｉＯ２膜２が堆積されたＳｉＣ基板１を、１１５０℃～１３５０℃の温度範囲で、ＮＯガス雰囲気中で熱処理するステップとを含む。

Description

ＳｉＣ半導体素子の製造方法及びＳｉＣＭＯＳＦＥＴ
　本発明は、ＳｉＣ（炭化珪素）半導体素子の製造方法、及びＳｉＣＭＯＳＦＥＴに関する。
　ＳｉＣ基板を用いたＭＯＳ型トランジスタ（ＳｉＣＭＯＳＦＥＴ）において、ＳｉＣ基板の表面に熱酸化でＳｉＯ２膜（ゲート絶縁膜）を形成した場合、ＳｉＯ２膜とＳｉＣ基板との界面における欠陥密度が非常に高いという問題がある。界面欠陥密度が高いと、ＳｉＣＭＯＳＦＥＴのチャネル移動度等の特性が十分に得られない。
　界面欠陥密度を低減する方法として、特許文献１には、ＳｉＣ基板の表面に直接、熱酸化によりＳｉＯ２膜を形成する代わりに、ＳｉＣ基板の表面にＳｉ薄膜を堆積し、その後、Ｓｉ薄膜を酸化してＳｉＯ２膜を形成する方法が開示されている。
　また、非特許文献１には、ＳｉＣ基板の表面に熱酸化によりＳｉＯ２膜を形成した後、ＮＯ（一酸化窒素）ガス雰囲気中で熱処理を行い、ＳｉＯ２膜とＳｉＣ基板との界面を窒化する方法（界面窒化）が開示されている。
　しかしながら、これらの方法は、ＳｉＯ２膜とＳｉＣ基板との界面における欠陥密度は低減できるが、依然として界面欠陥密度が多く、ＳｉＣＭＯＳＦＥＴの特性を大きく制限している。また、ＮＯ熱処理によりＳｉＯ２膜とＳｉＣ基板との界面を窒化する方法は、界面窒化だけでなく、酸化も進行するため、界面欠陥密度を十分に低減できない場合もある。
　界面欠陥密度を低減する他の方法として、非特許文献２には、ＳｉＣ基板の表面を、高温のＨ２ガスでエッチングした後、ＳｉＣ基板上にＳｉＯ２膜を形成し、然る後、ＳｉＯ２膜が形成されたＳｉＣ基板を、高温のＮ２ガス雰囲気中で熱処理する方法が開示されている。ここで、ＳｉＯ２膜は、ＳｉＣ基板上にＳｉ薄膜を堆積した後、このＳｉ薄膜を、ＳｉＣ基板を酸化させない温度で熱酸化することにより形成される。
特開平１１－０６７７５７号公報
G.Y. Chung et al., IEEE Electron Device Lett., vol.22, 176（2001) T. Kobayashi et al., Appl. Phys. Express, vol.13, 091003 (2020)
　非特許文献２に開示された方法によれば、ＳｉＯ２膜とＳｉＣ基板との界面における欠陥密度を大幅に低減することができるが、この方法を用いてＳｉＣ基板上にＳｉＯ２膜からなるゲート絶縁膜を形成し、ＳｉＣＭＯＳＦＥＴを形成した場合、高いチャネル移動度は得られるが、しきい値電圧が負のノーマリオン特性になりやすい。
　本発明は、かかる点に鑑みてなされたもので、その主な目的は、高いチャネル移動度と、ノーマリオフ特性とを有するＳｉＣＭＯＳＦＥＴを実現することが可能なＳｉＣ半導体素子の製造方法を提供することにある。
　本発明に係るＳｉＣ半導体素子の製造方法は、ＳｉＣ基板の表面を、Ｓｉ過剰雰囲気下において、１０００℃～１３５０℃の温度範囲で、Ｈ２ガスでエッチングするステップと、ＳｉＣ基板上に、ＣＶＤ法により、ＳｉＣ基板を酸化させない温度でＳｉＯ２膜を堆積するステップと、ＳｉＯ２膜が堆積されたＳｉＣ基板を、１１５０℃～１３５０℃の温度範囲で、ＮＯガス雰囲気中で熱処理するステップとを含む。
　本発明によれば、高いチャネル移動度と、ノーマリオフ特性とを有するＳｉＣＭＯＳＦＥＴを実現することが可能なＳｉＣ半導体素子の製造方法を提供することができる。
（Ａ）～（Ｃ）は、本発明の一実施形態におけるＳｉＣ半導体素子の製造方法を示した図である。 ＳｉＯ２膜とＳｉＣ基板との界面における欠陥密度を示したグラフである。 ｎチャネルＭＯＳＦＥＴの構造を示した断面図である。 ｎチャネルＭＯＳＦＥＴのドレイン電流－ゲ－ト電圧特性を示したグラフである。 ｎチャネルＭＯＳＦＥＴのチャネル移動度を示したグラフである。 ＳｉＯ２膜中、及びＳｉＯ２膜／ＳｉＣ基板界面における窒素原子密度を示したグラフである。 ＳｉＯ２膜中の窒素原子密度と、ＳｉＣ基板／ＳｉＯ２膜界面における実効固定電荷密度との相関を示したグラフである。 チャネル移動度のＮＯ熱処理温度依存性を示したグラフである。 チャネル移動度の水素エッチング温度依存性を示したグラフである。 チャネル移動度のｐ型エピタキシャル成長層のアクセプタ密度依存性を示したグラフである。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。また、本発明の効果を奏する範囲を逸脱しない範囲で、適宜変更は可能である。
　図１（Ａ）～（Ｃ）が、本発明の一実施形態におけるＳｉＣ半導体素子の製造方法を示した図である。
　図１（Ａ）に示すように、ＳｉＣ基板１の表面を、Ｓｉ過剰雰囲気下において、高温Ｈ２ガスでエッチングする。この際、ＳｉＣ基板１上に数層（１～３層）の極薄Ｓｉ膜が形成される。高温Ｈ２ガスのエッチングは、微量のＳｉＨ４ガスを添加して行い、高温Ｈ２ガスのエッチングは、例えば、Ｈ２流量：５０００ｓｃｃｍ、ＳｉＨ４流量：０．２ｓｃｃｍ、温度：１３００℃、圧力：１３ｋＰａ、時間：１５分の条件で行うことができる。高温Ｈ２ガスによるエッチングは、好適には、１０００℃～１３５０℃の温度範囲で行うことが好ましい。ただし、最適なガス流量、圧力、時間は、本処理を実施する装置に依存する。また、ＳｉＨ４の代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨ３ＣｌなどＳｉを含むガスを用いて、ＳｉＣ基板上に数層の極薄Ｓｉ膜を形成すれば、同様の効果が得られる。
　ＳｉＣ基板１としては、ＳｉＣ基板１上にＳｉＣエピタキシャル層（不図示）を形成したものを用いることができる。なお、ＳｉＣエピタキシャル層上にＭＯＳＦＥＴを作製する際には、ＳｉＣエピタキシャル層の表面を酸化した後、酸化膜を除去することが好ましい。
　次に、図１（Ｂ）に示すように、ＳｉＣ基板１上に、プラズマＣＶＤ法によりＳｉＯ２膜２を堆積する。ＳｉＯ２膜２の堆積は、ＳｉＣ基板１を酸化させない温度で行えばよく、例えば、ＴＥＯＳ（テトラエトキシシラン）流量：０．３ｓｃｃｍ、Ｏ２流量：４５０ｓｃｃｍ、温度：４００℃、圧力：４３Ｐａ、高周波電力：１００Ｗ、時間：３０分の条件で行うことができる。ＳｉＯ２膜２の堆積は、好適には、３００℃～４５０℃の温度範囲で行うことが好ましい。
　なお、ＳｉＯ２膜２の堆積は、熱ＣＶＤ法を用いて行ってもよい。この場合、ＳｉＯ２膜２の堆積は、ＳｉＨ４流量：５ｓｃｃｍ、Ｎ２Ｏ流量：３００ｓｃｃｍ、Ｎ２流量：３０００ｓｃｃｍ、温度：７２０℃、圧力：１５ｋＰａ、時間：４分の条件で行えばよい。
　次に、図１（Ｃ）に示すように、ＳｉＯ２膜２が堆積されたＳｉＣ基板１を、ＮＯガス雰囲気中で熱処理する。熱処理の条件は、例えば、ＮＯ流量：３００ｓｃｃｍ、Ｎ２流量：２７００ｓｃｃｍ、温度：１２５０℃、圧力：１気圧、時間：６０分の条件で行えばよい。ＮＯガス雰囲気中での熱処理は、好適には、１１５０℃～１３５０℃の温度範囲で行うことが好ましい。ここで、「ＮＯガス雰囲気中」とは、ＮＯガスをＮ２ガス等の希釈ガスで希釈した雰囲気も含む。例えば、本実施形態では、毒性のあるＮＯガスの使用量を抑制するために、ＮＯガスをＮ２ガスで希釈（ＮＯ流量：１０％；Ｎ２流量：９０％）した雰囲気で熱処理を行っている。
　（界面欠陥密度の解析）
　図１（Ａ）～（Ｃ）に示した方法で、ＳｉＣ基板１上に堆積したＳｉＯ２膜２に対して、ＭＯＳキャパシタを作製し、Ｃ－Ｖ特性の解析（Ｈｉｇｈ－Ｌｏｗ法）を用いて、ＳｉＯ２膜２とＳｉＣ基板１との界面における欠陥密度（界面準位密度）を求めた。ＳｉＣ基板１は、ｎ型４Ｈ－ＳｉＣ（０００１）基板を用い、ＳｉＣエピタキシャル成長層のドナー濃度を５×１０１５ｃｍ－３とした。また、ＳｉＯ２膜２の膜厚は、約３０ｎｍとした。
　なお、比較のため、非特許文献２に開示された方法を用いて、ＳｉＣ基板１表面に高温Ｈ２エッチングを施したＳｉＣ基板１上にＳｉＯ２膜２を形成した後、ＳｉＣ基板１を高温Ｎ２ガス雰囲気中で熱処理した試料、及び、ＳｉＣ基板１の表面に熱酸化によりＳｉＯ２膜２を形成した後、ＳｉＣ基板１を高温ＮＯガス雰囲気中で熱処理した試料も作製した。
　図２は、その結果を示したグラフで、横軸は、伝導帯端（ＥＣ）からのエネルギー（ＥＴ）で、縦軸は界面準位密度を示す。Ａで示したグラフは、図１（Ａ）～（Ｃ）に示した方法でＳｉＣ基板１上にＳｉＯ２膜２を堆積した後、ＳｉＣ基板１を高温ＮＯガス雰囲気中で熱処理をした試料の結果を示す。また、Ｂで示したグラフは、非特許文献２に開示された方法を用いて、ＳｉＣ基板上にＳｉＯ２膜を形成した後、ＳｉＣ基板を高温Ｎ２ガス雰囲気中で熱処理した試料の結果を示す。また、Ｃで示したグラフは、ＳｉＣ基板の表面に熱酸化によりＳｉＯ２膜を形成した後、ＳｉＣ基板を高温ＮＯガス雰囲気中で熱処理した試料の結果を示す。
　図２に示すように、ＳｉＣ基板上にＳｉＯ２膜を形成する前の前処理として、ＳｉＣ基板をＳｉ過剰雰囲気における高温Ｈ２ガスによるエッチングを施した試料（グラフＡ、Ｂ）は、前処理として高温Ｈ２ガスエッチングを施さなかった試料（グラフＣ）に比べて、界面準位密度が大幅に低減されているのが分かる。
　このような結果から、表面を犠牲酸化した後に、酸化膜を除去したＳｉＣ基板１の表面には、多くの欠陥が残存しており、この欠陥を効率よく除去するために、Ｓｉ過剰雰囲気における高温Ｈ２ガスを用いて、ＳｉＣ基板１の表面をエッチングすることによって、界面準位密度が大幅に低減することができる。
　（ＳｉＣＭＯＳＦＥＴの特性評価）
　図１（Ａ）～（Ｃ）に示した方法で、ＳｉＣ基板１上に堆積したＳｉＯ２膜２に対して、ｎチャネルＭＯＳＦＥＴを作製し、トランジスタ特性を評価した。なお、比較のため、非特許文献２に開示された方法を用いて、ＳｉＣ基板上にＳｉＯ２膜を形成した後、ＳｉＣ基板を高温Ｎ２ガス雰囲気中で熱処理した試料も作製した。
　図３は、作製したｎチャネルＭＯＳＦＥＴの構造を示した断面図である。ｐ型４Ｈ―ＳｉＣ（０００１）基板１０上にｐ－型ＳｉＣエピタキシャル成長層１０Ａが形成され、このエピタキシャル成長層１０Ａの表面に、ｎ＋型のソース領域１１及びドレイン領域１２が形成されている。ソース領域１１とドレイン領域１２との間のエピタキシャル成長層１０Ａの表面に、ＳｉＯ２膜からなるゲート絶縁膜２０が形成されている。ソース領域１１、ドレイン領域１２、及びゲート絶縁膜２０の上に、それぞれ、ソース電極３０、ドレイン電極３１、及びゲート電極３２が形成されている。
　なお、ｐ－型ＳｉＣエピタキシャル成長層１０Ａのアクセプタ濃度は、１×１０１５ｃｍ－３とし、ソース領域１１及びドレイン領域１２のドナー濃度は、８×１０１９ｃｍ－３とした。また、ゲート絶縁膜２０の厚みは３０ｎｍとした。
　（Ａ）ドレイン電流－ゲ－ト電圧特性
　図４は、作製したｎチャネルＭＯＳＦＥＴのドレイン電流－ゲ－ト電圧特性を示したグラフである。Ａで示したグラフは、図１（Ａ）～（Ｃ）に示した方法で、ゲート絶縁膜２０を形成した後、ＳｉＣ基板を高温ＮＯガス雰囲気中で熱処理した場合の結果を示す。また、Ｂで示したグラフは、非特許文献２に開示された方法で、ゲート絶縁膜２０を形成した後、ＳｉＣ基板を高温Ｎ２ガス雰囲気中で熱処理した場合の結果を示す。
　図４に示すように、両試料とも、高いドレイン電流が得られたが、ＳｉＣ基板を高温ＮＯガス雰囲気中で熱処理した試料（グラフＡ）では、ノーマリオフ特性（しきい値電圧が正）を示しているのに対し、ＳｉＣ基板を高温Ｎ２ガス雰囲気中で熱処理した試料（グラフＢ）では、ノーマリオン特性（しきい値電圧が負）を示していることが分かる。
　（Ｂ）チャネル移動度
　図５は、作製したｎチャネルＭＯＳＦＥＴのチャネル移動度を示したグラフである。Ａで示したグラフは、図１（Ａ）～（Ｃ）に示した方法で、ゲート絶縁膜２０を形成した後、ＳｉＣ基板を高温ＮＯガス雰囲気中で熱処理した場合の結果を示す。また、Ｂで示したグラフは、非特許文献２に開示された方法で、ゲート絶縁膜２０を形成した後、ＳｉＣ基板を高温Ｎ２ガス雰囲気中で熱処理した場合の結果を示す。
　図５に示すように、両試料とも、高いチャネル移動度が得られたが、ＳｉＣ基板を高温ＮＯガス雰囲気中で熱処理した試料（グラフＡ）では、ノーマリオフ特性（しきい値電圧が正）を示しているのに対し、ＳｉＣ基板を高温Ｎ２ガス雰囲気中で熱処理した試料（グラフＢ）では、ノーマリオン特性（しきい値電圧が負）を示していることが分かる。なお、グラフＢでは、高いゲート電圧で、チャネル移動度の低下が見られる。
　このような結果から、ＳｉＣ基板１上にＳｉＯ２膜２を堆積する前に、ＳｉＣ基板１をＳｉ過剰雰囲気の高温Ｈ２ガスによるエッチングを施し、ＳｉＯ２膜２を堆積後にＳｉＣ基板１を高温ＮＯガス雰囲気中で熱処理することによって、高いドレイン電流及びチャネル移動度を有するとともに、ノーマリオフ特性を有するＭＯＳＦＥＴを得ることができる。
　（ＳｉＯ２膜中、及びＳｉＯ２膜／ＳｉＣ界面の窒素原子密度）
　図６は、ＳＩＭＳ（二次イオン質量分析法）を用いて、ＳｉＯ２膜２中、及びＳｉＯ２膜２とＳｉＣ基板１との界面における窒素原子密度を測定した結果を示したグラフである。横軸は、膜厚方向の位置を示し、ゼロがＳｉＯ２膜２とＳｉＣ基板１との界面、プラス側がＳｉＣ基板１内の位置、マイナス側がＳｉＯ２膜２内の位置を示す。また、縦軸は、窒素原子密度を示す。
　Ａで示したグラフは、図１（Ａ）～（Ｃ）に示した方法でＳｉＣ基板１上にＳｉＯ２膜２を堆積した後、ＳｉＣ基板１を高温ＮＯガス雰囲気中で熱処理をした試料の結果を示す。また、Ｂで示したグラフは、非特許文献２に開示された方法を用いて、ＳｉＣ基板１上にＳｉＯ２膜２を形成した後、ＳｉＣ基板１を高温Ｎ２ガス雰囲気中で熱処理した試料の結果を示す。
　図６に示すように、両試料とも、ＳｉＯ２膜２とＳｉＣ基板１との界面に、十分な密度の窒素原子が導入されていることが分かる。これにより、ＳｉＯ２膜２とＳｉＣ基板１との界面における欠陥密度が十分に低減されたものと考えられる。
　一方、ＳｉＣ基板１を高温ＮＯガス雰囲気中で熱処理した試料（グラフＡ）では、ＳｉＯ２膜２中の窒素原子密度が非常に少ないのに対し、ＳｉＣ基板１を高温Ｎ２ガス雰囲気中で熱処理した試料（グラフＢ）では、ＳｉＯ２膜２中に、高密度の窒素原子が存在していることが分かる。
　（ＳｉＯ２膜中の窒素原子密度と界面における実効固定電荷密度との相関）
　図７は、ＳｉＯ２膜２中の窒素原子密度と、ＳｉＯ２膜２とＳｉＣ基板１との界面における実効固定電荷密度との相関を示したグラフである。ここで、ＳｉＯ２膜２中の窒素原子密度は、界面から５～２０ｎｍの領域のＳｉＯ２膜２中の窒素原子密度の平均値を示す。また、界面における実効固定電荷密度は、ＭＯＳキャパシタの容量―電圧特性の実測値における理論特性からの電圧シフト量より求めた。図中の四角い点は、ＳｉＣ基板１を高温ＮＯガス雰囲気中で熱処理をした試料の結果を示す。また、図中の丸い点は、ＳｉＣ基板１を高温Ｎ２ガス雰囲気中で熱処理した試料の結果を示す。各点における数値は、熱処理温度を示す。
　図７に示すように、ＳｉＯ２膜２中の窒素原子密度が高い高温Ｎ２ガス雰囲気中で熱処理した試料（丸い点）では、界面の実効固定電荷密度が多いのに対し、ＳｉＯ２膜２中の窒素原子密度が低い高温ＮＯ雰囲気中で熱処理した試料（四角い点）では、界面の実効固定電荷密度が少ないのが分かる。
　このような結果から、ＳｉＯ２膜２中の窒素原子密度が過度に多いと、窒素原子と不純物原子とが結合して、ＳｉＯ２膜２中に正の固定電荷が発生し、これにより、ＭＯＳＦＥＴがノーマリオン特性となり、逆に、ＳｉＯ２膜２中の窒素原子密度が少ないと、ＳｉＯ２膜２中に正の固定電荷が発生しにくくなるため、ＭＯＳＦＥＴがノーマリオフ特性になったものと考えられる。なお、窒素原子と結合する不純物原子としては、例えば、ＭＯＳＦＥＴを形成する最終段階において、水素を含む雰囲気中で行う熱処理工程（水素シンター工程）で導入される水素等が考えられる。
　図７に示すように、ＳｉＯ２膜２中の窒素原子密度が少ないとき、ＳｉＯ２膜２とＳｉＣ基板１との界面における実効固定電荷が、負の場合と正の場合があるが、これは、以下のような理由によるものと考えられる。
　ＳｉＯ２膜２とＳｉＣ基板１との界面における実効固定電荷密度は、ＳｉＯ２膜２中（ＳｉＣ基板１との界面に近い箇所）の不純物や欠陥による正電荷と、界面準位に捕獲された電子による負電荷の和として表される。ＮＯ処理温度が低い場合には、ＳｉＯ２膜２中の窒素原子密度が低いために正電荷が少ないが、界面準位密度が若干高いので、負電荷は比較的多くなる。結果として、差分で表される実効固定電荷は負となる。
　一方、ＮＯ処理温度が高い場合には、ＳｉＯ２膜２中の窒素原子密度が高くなるために正電荷が多くなるが、界面準位密度が低くなるので、負電荷は比較的少なくなる。結果として、実効固定電荷は正となる。
　実効固定電荷密度が負で値が大きくなるのは、界面準位が非常に多い場合であり、ＳｉＣ半導体素子の電流低減を招くため好ましくない。一方、実効固定電荷密度が正で値が大きくなるのは、ＳｉＯ２膜２中の窒素密度が非常に多い場合であり、この高い正電荷密度の影響を受けて、ノーマリオン（しきい値電圧が負）の特性になりやすいため、好ましくない。
　図７に示すように、ＭＯＳＦＥＴがノーマリオフ特性になるためには、ＳｉＯ２膜２とＳｉＣ基板１との界面における実効固定電荷密度の絶対値は、４×１０１１ｃｍ－２以下であることが好ましい。
　（チャネル移動度のＮＯ熱処理温度依存性）
　図８は、図１（Ａ）～（Ｃ）に示した方法で、ＳｉＣ基板１上に堆積したＳｉＯ２膜２をゲート絶縁膜２０とするｎチャネルＭＯＳＦＥＴを作製する際、ＳｉＣ基板１を高温ＮＯガス雰囲気中で熱処理する温度を、１１００℃～１３５０℃の範囲で変えて行ったときのチャネル移動度を測定した結果を示したグラフ（Ａで示したグラフ）である。また、Ｂで示したグラフは、ＳｉＣ基板１を高温Ｈ２ガスでエッチングする際、微量のＳｉＨ４ガスを添加せず、Ｓｉ過剰雰囲気下で行わなかった場合の結果を示す。
　図８に示すように、ＳｉＣ基板１を高温Ｈ２ガスでエッチングする際、Ｓｉ過剰雰囲気下で行った場合（グラフＡ）は、チャネル移動度が高いのに対し、Ｓｉ過剰雰囲気下で行わなかった場合（グラフＢ）は、チャネル移動度が低いことが分かる。これは、以下のような理由によるものと考えられる。
　すなわち、ＳｉＣ基板１上にＳｉＯ２膜２を形成する前に、ＳｉＣ基板１を高温Ｈ２ガスでエッチングすることによって、ＳｉＯ２膜２とＳｉＣ基板１との界面欠陥密度を低減する効果が期待できるが、ＳｉＣ基板１上にＳｉＯ２膜２をＣＶＤ法により堆積する場合、反応ガスにＯ２ガスやＮ２Ｏガスが含まれているため、堆積の初期に、ＳｉＣ基板１の表面がわずかに酸化される場合がある。しかしながら、このような場合でも、高温Ｈ２ガスのエッチングを、Ｓｉ過剰雰囲気下で行うことによって、ＳｉＣ基板１の表面に、１～３層程度の極薄Ｓｉ層が形成されているため、この極薄Ｓｉ層が酸化されるに止まり、ＳｉＣ基板１表面の酸化を防止することができる。これにより、ＳｉＯ２膜２とＳｉＣ基板１との界面欠陥密度が大幅に低減され、高いチャネル移動度が得られたものと考えられる。
　一方、高温Ｈ２ガスによるエッチングを、Ｓｉ過剰雰囲気下で行なわない場合、その後、最適と考えられる条件でＳｉＯ２膜を堆積し、高温ＮＯ熱処理を施しても、ＳｉＣ基板１表面に極薄Ｓｉ薄膜が形成されていないために、ＳｉＯ２膜を堆積する初期段階で、ＳｉＣ基板１表面が酸化され、その結果、ＳｉＯ２膜２とＳｉＣ基板１との界面欠陥密度が十分に低減できず、低いチャネル移動度が得られたものと考えられる。
　また、図８に示すように、ＳｉＣ基板１のＮＯ熱処理を、１１５０℃～１３５０℃の温度範囲で行うことにとって、高いチャネル移動度が得られることが分かる。ＮＯ熱処理温度が１１５０℃より低すぎると、ＳｉＯ２膜２とＳｉＣ基板１との界面に、十分な密度の窒素原子が導入されないため、界面窒化処理が十分にできず、界面欠陥密度の低減効果が得られず好ましくない。また、ＮＯ熱処理温度が１３５０℃を超えると、ＮＯガスによるＳｉＣ基板の酸化が進行し、新たな界面欠陥を生成するので好ましくない。
　（チャネル移動度の水素エッチング温度依存性）
　図９は、図１（Ａ）～（Ｃ）に示した方法で、ＳｉＣ基板１上に堆積したＳｉＯ２膜２をゲート絶縁膜２０とするｎチャネルＭＯＳＦＥＴを作製する際、ＳｉＯ２膜２を形成する前に、ＳｉＣ基板１をＳｉ過剰雰囲気で水素エッチングする温度を、９００℃～１４００℃の範囲で変えて行ったときのチャネル移動度を測定した結果を示したグラフである。
　図９に示すように、ＳｉＣ基板１の水素エッチングを、１０００℃～１３５０℃の温度範囲で行うことにとって、高いチャネル移動度が得られることが分かる。水素エッチング温度が１０００℃より低すぎると、ＳｉＣ基板１表面の清浄化が十分にできず、界面欠陥密度の低減効果が得られず好ましくない。また、水素エッチング温度が、Ｓｉの融点（１４２０℃）に近い１４００℃を超えると、ＳｉＣ基板１表面に、極薄のＳｉ膜を形成することが難しくなり、界面欠陥密度の低減効果が得られず好ましくない。
　以上、説明したように、本実施形態におけるＳｉＣ半導体素子の製造方法は、ＳｉＣ基板１の表面を、Ｓｉ過剰雰囲気下において、１０００℃～１３５０℃の温度範囲で、Ｈ２ガスでエッチングするステップと、ＳｉＣ基板１上に、ＣＶＤ法により、ＳｉＣ基板１を酸化させない温度でＳｉＯ２膜２を堆積するステップと、ＳｉＯ２膜２が形成されたＳｉＣ基板１を、１１５０℃～１３５０℃の温度範囲で、ＮＯガス雰囲気中で熱処理するステップとを含む。これにより、ＳｉＯ２膜２とＳｉＣ基板１との界面における欠陥密度を大幅に低減することができるとともに、このＳｉＯ２膜をゲート絶縁膜２０とするＳｉＣＭＯＳＦＥＴを作製した場合、高いチャネル移動度と、ノーマリオン特性とを有するＳｉＣＭＯＳＦＥＴを実現することができる。
　上記実施形態では、４Ｈ－ＳｉＣ（０００１）面上に作製したＭＯＳＦＥＴの例を説明したが、一般に、ＳｉＣＭＯＳＦＥＴを、（１１－２０）面や（１－１００）面などの非基底面上に作製すると、（０００１）面より優れた特性が得られることが知られている。
　実際、図１（Ａ）～（Ｃ）に示した方法でゲート絶縁膜２０を形成した後、ＳｉＣ基板を１２５０℃のＮＯガス雰囲気中で熱処理したＭＯＳＦＥＴを作製したところ、（１１－２０）面上に作製したＭＯＳＦＥＴでは、チャネル移動度１６４ｃｍ２／Ｖｓ、しきい値電圧１．２１Ｖ、（１－１００）面上に作製したＭＯＳＦＥＴでは、チャネル移動度１５８ｃｍ２／Ｖｓ、しきい値電圧１．２８Ｖという非常に優れた特性を得た。このように、本発明は、実用に供するＳｉＣ基板の多くの結晶面上で有効である。なお、ここで作製したＭＯＳＦＥＴにおけるｐ型ＳｉＣエピタキシャル成長層１０Ａのアクセプタ密度は、１×１０１６ｃｍ－３とした。
　また、ＳｉＣパワーＭＯＳＦＥＴでは、トレンチ側壁にＭＯＳチャネルを形成するトレンチ型ＭＯＳＦＥＴが、極限的な低オン抵抗化に有利であることが知られている。この場合、ＳｉＣ基板表面は、（０００１）面であるため、ＭＯＳチャネルを側壁面である（１１―２０）面（Ａ面）、あるいは(１―１００)面（Ｍ面）に形成する必要がある。また、実際のＳｉＣパワーＭＯＳＦＥＴでは、ｐ型エピタキシャル成長層のアクセプタ密度は、１０１７～１０１８ｃｍ－３程度の比較的高い値が使用される。
　そこで、本発明が、トレンチ型のＳｉＣパワーＭＯＳＦＥＴに対しても有効かどうか検証するために、表面が（１１―２０）面、及び（１―１００）面のＳｉＣ基板を用いて、図１（Ａ）～（Ｃ）に示した方法で、ｐ型エピタキシャル成長層のアクセプタ密度を１０１７～１０１８ｃｍ－３の範囲で変えて、図３に示した構造のＭＯＳＦＥＴを作製し、チャネル移動度を測定した。また、比較例として、表面が（１１―２０）面、及び（１―１００）面のＳｉＣ基板を用いて、ＳｉＣ基板１上にゲート絶縁膜（ＳｉＯ２膜）２０を熱酸化で形成した後、ＳｉＣ基板１を高温ＮＯガス雰囲気中で熱処理したＭＯＳＦＥＴを作製した。ここで、ゲート絶縁膜の膜厚は３０ｎｍとした。
　図１０は、その結果を示したグラフで、縦軸は、チャネル移動度、横軸は、ｐ型エピタキシャル成長層（ｐ型領域）のアクセプタ密度を示す。
　Ａ１のグラフに示すように、（１１―２０）面に形成したＭＯＳＦＥＴでは、アクセプタ密度が１０１７～１０１８ｃｍ－３の範囲で、約１３０ｃｍ２／Ｖｓという高いチャネル移動度が得られた。また、Ａ２のグラフに示すように、（１―１００）面に形成したＭＯＳＦＥＴでも、アクセプタ密度が１０１７～１０１８ｃｍ－３の範囲で、８０～１１０ｃｍ２／Ｖｓという高いチャネル移動度が得られた。また、いずれのＭＯＳＦＥＴにおいて、p型エピタキシャル成長層のアクセプタ密度が高いほど、Ｂ１及びＢ２に示した従来の方法で形成したＭＯＳＦＥＴに比べて、チャネル移動度の差が大きくなっており、１×１０１８ｃｍ－３のアクセプタ密度では、従来の方法に比べて ６～８０倍という非常に高いチャネル移動度を達成した。
　また、本発明によれば、優れたＭＯＳ界面特性が得られるので、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）など、ＭＯＳ界面を用いる他のＳｉＣデバイスの作製にも有効である。
　以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、もちろん、種々の改変が可能である。例えば、上記実施形態では、ＳｉＣ基板の表面にＳｉＣエピタキシャル層を形成し、ＳｉＣエピタキシャル層上に、ＳｉＯ２膜を形成したが、ＳｉＣ基板上に直接ＳｉＯ２膜を形成してもよい。
　また、上記実施形態では、表面を犠牲酸化した後に、酸化膜を除去したＳｉＣ基板を用いたが、犠牲酸化を施さなかったＳｉＣ基板にも、本発明の製造方法を適用することができる。
　また、上記実施形態では、ＳｉＣ基板１上に、ＣＶＤ法でＳｉＯ２膜２を堆積したが、ＣＶＤ法によりＳｉ薄膜を堆積した後、このＳｉ薄膜を、ＳｉＣ基板１を酸化させない温度で熱酸化してＳｉＯ２膜を形成してもよい。この場合、ＳｉＯ２膜２を形成する前に、ＳｉＣ基板１表面にＳｉ薄膜が形成されているため、前処理として行うＳｉＣ基板１の高温Ｈ２エッチングは、Ｓｉ過剰雰囲気下において行わなくてもよい。また、ＳｉＣ基板１の高温Ｈ２エッチングは、１２００℃～１３５０℃の温度範囲で行うことが好ましい。
　　１　　　ＳｉＣ基板 
　　２　　　ＳｉＯ２膜 
　　１０　　ｐ型ＳｉＣ基板 
　　１０Ａ　　ｐ－型ＳｉＣエピタキシャル成長層 
　　１１　　　ソース領域 
　　１２　　　ドレイン領域 
　　２０　　　ゲート絶縁膜 
　　３０　　　ソース電極 
　　３１　　　ドレイン電極 
　　３２　　　ゲート電極 

Claims (8)

  1. 　ＳｉＣ基板の表面を、Ｓｉ過剰雰囲気下において、１０００℃～１３５０℃の温度範囲で、Ｈ２ガスでエッチングするステップ（Ａ）と、
    　前記ＳｉＣ基板上に、ＣＶＤ法により、前記ＳｉＣ基板を酸化させない温度でＳｉＯ２膜を堆積するステップ（Ｂ）と、
    　前記ＳｉＯ２膜が堆積された前記ＳｉＣ基板を、１１５０℃～１３５０℃の温度範囲で、ＮＯガス雰囲気中で熱処理するステップ（Ｃ）と
    を含む、ＳｉＣ半導体素子の製造方法。
  2. 　前記ステップ（Ａ）において、前記ＳｉＣ基板の表面に、１～３層のＳｉ層が形成される、請求項１に記載のＳｉＣ半導体素子の製造方法。
  3. 　前記ステップ（Ａ）は、Ｈ２ガスにＳｉＨ４ガスあるいはＳｉ原子を含むガスを添加した雰囲気下において実行される、請求項１に記載のＳｉＣ半導体素子の製造方法。
  4. 　前記ステップ（Ａ）の前に、前記ＳｉＣ基板を犠牲酸化した後、前記ＳｉＣ基板の表面に形成された酸化膜をエッチング除去するステップをさらに含む、請求項１に記載のＳｉＣ半導体素子の製造方法。
  5. 　前記ＳｉＣ基板は、表面にＳｉＣエピタキシャル層が形成されたＳｉＣ基板を含む、請求項１に記載のＳｉＣ半導体素子の製造方法。
  6. 　前記ＳｉＯ２膜と前記ＳｉＣ基板との界面における実効固定電荷密度の絶対値は、４×１０１１ｃｍ－２以下である、請求項１に記載のＳｉＣ半導体素子の製造方法。
  7. 　ＳｉＣ基板の表面を、１２００℃～１３５０℃の温度範囲で、Ｈ２ガスでエッチングするステップ（Ａ）と、
    　前記ＳｉＣ基板上に、ＣＶＤ法によりＳｉ薄膜を堆積した後、該Ｓｉ薄膜を、前記ＳｉＣ基板を酸化させない温度で熱酸化してＳｉＯ２膜を形成するステップ（Ｂ）と、
    　前記ＳｉＯ２膜が形成された前記ＳｉＣ基板を、１１５０℃～１３５０℃の温度範囲で、ＮＯガス雰囲気中で熱処理するステップ（Ｃ）と
    を含む、ＳｉＣ半導体素子の製造方法。
  8. 　ＳｉＣ基板上にＳｉＯ２膜からなるゲート絶縁膜が形成されたＳｉＣＭＯＳＦＥＴであって、
    　前記ＳｉＯ２膜は、請求項１～７の何れか１項に記載された方法により、前記ＳｉＣ基板上に形成されたもので、ノーマリオフ特性を有する、ＳｉＣＭＯＳＦＥＴ。
PCT/JP2021/039171 2020-12-18 2021-10-22 ＳｉＣ半導体素子の製造方法及びＳｉＣＭＯＳＦＥＴ WO2022130788A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022569749A JPWO2022130788A1 (ja) 2020-12-18 2021-10-22
US18/268,131 US20240071764A1 (en) 2020-12-18 2021-10-22 SiC SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SiC MOSFET
EP21906152.0A EP4266354A1 (en) 2020-12-18 2021-10-22 Sic semiconductor element manufacturing method and sicmosfet
CN202180077343.6A CN116569310A (zh) 2020-12-18 2021-10-22 SiC半导体元件的制造方法及SiC金属氧化物半导体场效应晶体管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-210594 2020-12-18
JP2020210594 2020-12-18

Publications (1)

Publication Number Publication Date
WO2022130788A1 true WO2022130788A1 (ja) 2022-06-23

Family

ID=82057501

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/039171 WO2022130788A1 (ja) 2020-12-18 2021-10-22 ＳｉＣ半導体素子の製造方法及びＳｉＣＭＯＳＦＥＴ

Country Status (5)

Country Link
US (1) US20240071764A1 (ja)
EP (1) EP4266354A1 (ja)
JP (1) JPWO2022130788A1 (ja)
CN (1) CN116569310A (ja)
WO (1) WO2022130788A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167757A (ja) 1997-08-13 1999-03-09 Agency Of Ind Science & Technol 酸化薄膜形成方法
JP2006351744A (ja) * 2005-06-15 2006-12-28 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法
JP2012004273A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
WO2014155651A1 (ja) * 2013-03-29 2014-10-02 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP2018142653A (ja) * 2017-02-28 2018-09-13 株式会社日立製作所 半導体装置及びその製造方法、電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167757A (ja) 1997-08-13 1999-03-09 Agency Of Ind Science & Technol 酸化薄膜形成方法
JP2006351744A (ja) * 2005-06-15 2006-12-28 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法
JP2012004273A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
WO2014155651A1 (ja) * 2013-03-29 2014-10-02 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP2018142653A (ja) * 2017-02-28 2018-09-13 株式会社日立製作所 半導体装置及びその製造方法、電力変換装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
G.Y. CHUNG ET AL., IEEE ELECTRON DEVICE LETT., vol. 22, 2001, pages 176
KOBAYASHI TAKUMA, OKUDA TAKAFUMI, TACHIKI KEITA, ITO KOJI, MATSUSHITA YU-ICHIRO, KIMOTO TSUNENOBU: "Design and formation of SiC (0001)/SiO 2 interfaces via Si deposition followed by low-temperature oxidation and high-temperature nitridation", APPLIED PHYSICS EXPRESS, vol. 13, no. 9, 1 September 2020 (2020-09-01), JP , pages 091003, XP055880551, ISSN: 1882-0778, DOI: 10.35848/1882-0786/ababed *
T. KOBAYASHI ET AL., APPL. PHYS. EXPRESS, vol. 13, 2020, pages 091003

Also Published As

Publication number Publication date
US20240071764A1 (en) 2024-02-29
CN116569310A (zh) 2023-08-08
EP4266354A1 (en) 2023-10-25
JPWO2022130788A1 (ja) 2022-06-23

Similar Documents

Publication Publication Date Title
JP4781610B2 (ja) 水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法
JP4374437B2 (ja) 半導体装置の製造方法
EP1523032B1 (en) Method of production of a silicon carbide-oxide layered structure
US20090090919A1 (en) Semiconductor device and method of producing the same
JP5733623B2 (ja) 半導体装置の製造方法
US20200403069A1 (en) Semiconductor device and method for manufacturing same
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP2008117878A (ja) 半導体装置の製造方法
JP2013201308A (ja) 半導体装置及びその製造方法
JP2003243653A (ja) 炭化珪素半導体装置の製造方法
JP2005136386A (ja) 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP2005136386A5 (ja)
JP5266996B2 (ja) 半導体装置の製造方法および半導体装置
US20160093494A1 (en) Manufacturing method of silicon carbide semiconductor device
US20070184617A1 (en) Method for manufacturing semiconductor device
JP2000150792A (ja) 半導体装置及びその製造方法
JP2015142078A (ja) 炭化ケイ素半導体装置およびその製造方法
WO2022130788A1 (ja) ＳｉＣ半導体素子の製造方法及びＳｉＣＭＯＳＦＥＴ
JP2009049099A (ja) 炭化珪素半導体装置の製造方法
US11430870B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP3372528B2 (ja) 半導体装置の製造方法
Mukhopadhyay et al. Ultrathin oxides using N2O on strained Si1− x Ge x layers
WO2021246280A1 (ja) ＳｉＣ半導体素子の製造方法及びＳｉＣ半導体素子
Huang et al. Interface Trap Density Reduction Due to AlGeO Interfacial Layer Formation by Al Capping on Al 2 O 3/GeO x/Ge Stack
US11996449B2 (en) Semiconductor device with carbon-density-decreasing region

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21906152

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022569749

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180077343.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18268131

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021906152

Country of ref document: EP

Effective date: 20230718