JP5733623B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5733623B2
JP5733623B2 JP2011129816A JP2011129816A JP5733623B2 JP 5733623 B2 JP5733623 B2 JP 5733623B2 JP 2011129816 A JP2011129816 A JP 2011129816A JP 2011129816 A JP2011129816 A JP 2011129816A JP 5733623 B2 JP5733623 B2 JP 5733623B2
Authority
JP
Japan
Prior art keywords
silicon
silicon carbide
film
carbide substrate
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011129816A
Other languages
English (en)
Other versions
JP2012256774A (ja
Inventor
中島　寛
寛 中島
海貴 楊
海貴 楊
澄田　仁志
仁志 澄田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu University NUC
Fuji Electric Co Ltd
Original Assignee
Kyushu University NUC
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu University NUC, Fuji Electric Co Ltd filed Critical Kyushu University NUC
Priority to JP2011129816A priority Critical patent/JP5733623B2/ja
Priority to US13/476,273 priority patent/US9947527B2/en
Publication of JP2012256774A publication Critical patent/JP2012256774A/ja
Application granted granted Critical
Publication of JP5733623B2 publication Critical patent/JP5733623B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、半導体装置の製造方法に関する。
ＩＶ−ＩＶ族化合物半導体材料として、例えば１４族（ＩＶｂ族）の元素からなる炭化珪素（ＳｉＣ）が公知である。炭化珪素はシリコン酸化（ＳｉＯ2）膜の形成が可能であることから、炭化珪素を用いて、金属−酸化膜−半導体よりなるＭＯＳ構造の電圧駆動型デバイスが実現されている。炭化珪素によるＭＯＳ構造の電圧駆動型デバイスの実現は、デバイスの応用技術において大きな利点となっている。
また、炭化珪素は、シリコン（Ｓｉ）と比べて、バンドギャップが広い、飽和ドリフト速度が速い、絶縁破壊電圧が高い、熱伝導度が大きいなどの特長を有する。このため、炭化珪素を用いたデバイスは、シリコンを用いたデバイスに比べて、電力損失を低減することができる、高温度環境下で使用することができる、高速化を図ることができるなどの特長を有する。
このように、炭化珪素を用いたデバイスは、シリコンを用いたデバイスよりも性能を向上させることができる。このため、炭化珪素は、シリコンの限界を超える次世代半導体材料として期待されている。例えば、炭化珪素を用いたデバイスとして、ショットキーバリアダイオードやＭＯＳＦＥＴなどが開発され製品化されている。
炭化珪素を用いたＭＯＳ構造の電圧駆動型デバイスにおいて、炭化珪素からなる基板（以下、炭化珪素基板とする）の表面には、例えばゲート絶縁膜となるシリコン酸化膜が形成される。このため、シリコン酸化膜の信頼性や、シリコン酸化膜と炭化珪素基板との接合界面における界面特性を、ＭＯＳ構造の電圧駆動型デバイスの実使用に耐えうる性能とする必要がある。
炭化珪素基板の表面にシリコン酸化膜を形成する方法として、ドライ酸化により、四層周期六方晶の炭化珪素（４Ｈ−ＳｉＣ）基板の表面にシリコン酸化膜を形成する方法が提案されている（例えば、下記非特許文献１参照。）。
また、別の方法として、アンモニア（ＮＨ3）ガスを用いて炭化珪素基板の表面に前処理を行った後、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、炭化珪素基板の前処理された表面にシリコン酸窒化（ＳｉＯＮ）膜を堆積する方法が提案されている（例えば、下記非特許文献２参照。）。
また、別の方法として、次の方法が提案されている。まず、ＣＶＤ法により、炭化珪素基板の表面にシリコン窒化（Ｓｉ3Ｎ4）膜を堆積する。つぎに、シリコン窒化膜の表面にシリコン酸化膜を堆積する。つぎに、窒素（Ｎ2）ガス雰囲気中で１３００℃の温度のアニール処理を行う（例えば、下記非特許文献３参照。）。
また、別の方法として、ＳｉＣ基板とゲート絶縁膜との界面領域に厚みが１ｎｍ以下の遷移層が形成されている半導体装置の製造方法において、上記ＳｉＣ基板の一部を酸化することにより、第１の絶縁膜を形成する工程と、上記第１の絶縁膜の上方に、第２の絶縁膜を形成する工程と、上記ＳｉＣ基板の一部の上に、上記第１の絶縁膜および上記第２の絶縁膜を挟んでゲート電極を形成する工程と、上記ＳｉＣ基板の一部に、ソース領域およびドレイン領域を形成する工程とを備え、第１の絶縁膜を形成する工程の後に、分圧１．４×１０Ｐａ以上大気圧以下の一酸化窒素雰囲気下において、６００℃以上１４００℃以下の温度で、１時間以上３時間以下のアニールを行う工程をさらに備え、第２の絶縁膜を形成する工程では、ＣＶＤ法により、６００℃以上１０００℃以下の範囲のうち上記アニール温度以下の温度で、シランと亜酸化窒素とを含む雰囲気下において上記第２の絶縁膜を形成し、第２の絶縁膜を形成する工程の後に、６００℃以上１０００℃以下の範囲のうち上記第２の絶縁膜を形成するための温度以下の温度で、一酸化窒素を含む雰囲気下でアニールを行う方法が提案されている（例えば、下記特許文献１参照。）。
特許第４６４７２１１号公報
エヌ・エス・サックス（Ｎ．Ｓ．Ｓａｋｓ）、外２名、インターフェイス トラップ プロファイル ニア ザ バンド エッジ アット ザ ４Ｈ−ＳｉＣ／ＳｉＯ２ インターフェイス（Ｉｎｔｅｒｆａｃｅ ｔｒａｐ ｐｒｏｆｉｌｅ ｎｅａｒ ｔｈｅ ｂａｎｄ ｅｄｇｅｓ ａｔ ｔｈｅ ４Ｈ−ＳｉＣ／ＳｉＯ２ ｉｎｔｅｒｆａｃｅ）、（米国）、アプライド フィジックス レターズ（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）、２０００年４月１７日、第７６巻、第１６号、ｐ．２２５０−２２５２ ワイ・イワサキ（Ｙ．Ｉｗａｓａｋｉ）、外４名、ＮＨ３ プラズマ プレトリートメント オブ ４Ｈ−ＳｉＣ（０００−１） サーフェイス フォア リダクション オブ インターフェイス ステイツ イン メタル−オキサイド−セミコンダクター デバイシズ（ＮＨ３ Ｐｌａｓｍａ Ｐｒｅｔｒｅａｔｍｅｎｔ ｏｆ ４Ｈ−ＳｉＣ（０００−１） Ｓｕｒｆａｃｅ ｆｏｒ Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｉｎｔｅｒｆａｃｅ Ｓｔａｔｅｓ ｉｎ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ）、アプライド・フィジックス・エクスプレス ３（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ ３）、日本応用物理学会(Ｊａｐａｎ Ｓｏｃｉｅｔｙ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ)、２０１０年、０２６２０１号、ｐ．１−３ エム・ノボリオ（Ｍ．Ｎｏｂｏｒｉｏ）、外２名、４Ｈ−ＳｉＣ ＭＩＳ キャパシターズ アンド ＭＩＳＦＥＴｓ ウィズ デポジッティドゥ ＳｉＮx／ＳｉＯ２ スタック−ゲート ストラクチャーズ（４Ｈ−ＳｉＣ ＭＩＳ Ｃａｐａｃｉｔｏｒｓ ａｎｄ ＭＩＳＦＥＴｓ Ｗｉｔｈ Ｄｅｐｏｓｉｔｅｄ ＳｉＮx／ＳｉＯ２ Ｓｔａｃｋ−Ｇａｔｅ Ｓｔｒｕｃｔｕｒｅｓ）、（スイス）、アイ・トリプル・イー トランザクションズ オン エレクトロン デバイシズ（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ）、２００８年８月、第５５巻、第８号、ｐ．２０５４−２０６０
しかしながら、炭化珪素基板の表面にシリコン酸化膜を形成する方法としてさまざまな方法が提案されているものの、炭化珪素本来の特性を引き出すことができる方法は確立されていない。例えば、上述した従来技術では、後述するように、シリコン酸化膜と炭化珪素基板との接合界面において、ＭＯＳ構造の電圧駆動型デバイスの実使用に耐えうる良好な界面特性を得ることができない。
シリコン酸化膜と炭化珪素基板との接合界面における界面特性は、ＭＯＳ構造の電圧駆動型デバイスのチャネル移動度やしきい値電圧Ｖｔｈに悪影響を及ぼす。シリコン酸化膜と炭化珪素基板との接合界面において、ＭＯＳ構造の電圧駆動型デバイスの実使用に耐えうる良好な界面特性を得るためには、炭化珪素基板とシリコン酸化膜との接合界面における界面準位密度、および炭化珪素基板のフラットバンド電圧Ｖｆｂを低減する必要がある。
具体的には、シリコン酸化膜と炭化珪素基板との接合界面において、ＭＯＳ構造の電圧駆動型デバイスの実使用に耐えうる良好な界面特性を得るためには、炭化珪素基板とシリコン酸化膜との接合界面における界面準位密度を１×１０11ｃｍ-2・ｅＶ-1台にまで低減し、炭化珪素基板のフラットバンド電圧Ｖｆｂをゼロに近づける必要がある。フラットバンド電圧Ｖｆｂとは、炭化珪素基板とシリコン酸化膜とが接合されることにより、フラットバンド状態から変化する炭化珪素基板の電位の変位量である。
上述した非特許文献１の技術では、非特許文献１の図３に示すように、炭化珪素基板の伝導体近傍で、炭化珪素基板とシリコン酸化膜との接合界面における界面準位密度が１×１０13ｃｍ-2・ｅＶ-1程度と高密度であるため、チャネル移動度が低くなってしまう。また、上述した非特許文献２の技術では、非特許文献２の表１に示すように、炭化珪素基板のフラットバンド電圧Ｖｆｂが６．４Ｖ程度であるため、しきい値電圧Ｖｔｈが高くなってしまう。
一方、上述した非特許文献３の技術は、炭化珪素基板とシリコン酸化膜との接合界面における界面準位密度および炭化珪素基板のフラットバンド電圧Ｖｆｂともに、ＭＯＳ駆動型デバイスの実使用に耐えうる良好な界面特性を得るための上記条件を満たしている。しかしながら、ＣＶＤ法により炭化珪素基板の表面にシリコン窒化膜を堆積しているため、シリコン窒化膜を酸化する必要がある。
このため、非特許文献３の図１に示すように、窒素（Ｎ2）ガス雰囲気中での１３００℃の温度のアニール処理の他に、シリコン窒化膜を酸化するための亜酸化窒素（Ｎ2Ｏ）ガス雰囲気中での１３００℃の温度のアニール処理を行っている。したがって、非特許文献３の技術では、高温度でのアニール処理を２回行う必要がある。また、上述した特許文献１の技術においても、高温度でのアニール処理を２回行う必要がある。
この発明は、上述した従来技術による問題点を解消するため、界面準位密度およびフラットバンド電圧がともに良好な界面特性を有する半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、アルゴンと窒素との混合ガスを原料ガスとしてプラズマを照射することにより、炭化珪素基板の表面にシリコン窒化膜を成長させる第１膜成長工程と、アルゴンと酸素との混合ガスを用いて前記シリコン窒化膜の表面にシリコン酸化膜を形成する第２膜形成工程と、前記第２膜形成工程の後に、窒素雰囲気中で前記炭化珪素基板のアニール処理を行うアニール工程と、を含み、前記炭化珪素基板と前記シリコン窒化膜との界面準位密度を６．５×１０ 11 ｃｍ -2 ・ｅＶ -1 以下にすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１膜成長工程では、前記原料ガスをプラズマ化し、前記原料ガスに含まれる原子を前記炭化珪素基板に照射することで、前記炭化珪素基板の表面に前記シリコン窒化膜を成長させることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１膜成長工程では、電子サイクロトロン共鳴プラズマを照射することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２膜形成工程では、前記シリコン窒化膜の表面に前記シリコン酸化膜を堆積することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２膜形成工程では、プラズマ化学気相成長法により、前記シリコン窒化膜の表面に前記シリコン酸化膜を堆積することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２膜形成工程では、電子サイクロトロン共鳴プラズマ化学気相成長法により、前記シリコン窒化膜の表面に前記シリコン酸化膜を堆積することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記アニール工程では、前記アニール処理を１２００℃以上の温度で行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記アニール工程では、前記アニール処理を１時間以上行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１膜成長工程を行う前に、前記炭化珪素基板の表面に前記炭化珪素基板と同導電型の炭化珪素領域を形成し、前記第１膜成長工程では、プラズマを照射することにより、前記炭化珪素領域の表面に前記シリコン窒化膜を成長させることを特徴とする。
上述した発明によれば、炭化珪素基板とシリコン酸化膜との接合界面における界面準位密度を１×１０11ｃｍ-2・ｅＶ-1台にまで低減し、かつ炭化珪素基板のフラットバンド電圧Ｖｆｂをゼロに近づけることができる。
本発明にかかる半導体装置の製造方法によれば、界面準位密度およびフラットバンド電圧がともに良好な界面特性を有する半導体装置を提供することができるという効果を奏する。
実施の形態にかかる半導体装置の要部を示す断面図である。 実施の形態にかかる半導体装置の製造方法について示すフローチャートである。 第１の試料のＸ線光電子分光（ＸＰＳ）法による表面分析の結果を示す特性図である。 第２の試料の電気的特性を示す特性図である。 第２の試料の電気的特性を示す特性図である。 第２の試料の界面準位密度を示す特性図である。 第２の試料の界面準位密度を示す特性図である。 第３の試料の二次イオン質量分析（ＳＩＭＳ）法による質量分析の結果を示す特性図である。 第３の試料のＸ線光電子分光（ＸＰＳ）法による成分分析の結果を示す特性図である。 実施の形態にかかる半導体装置の構成を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
図１は、実施の形態にかかる半導体装置の要部を示す断面図である。実施の形態にかかる半導体装置は、炭化珪素からなる半導体基板（炭化珪素基板）１の表面にシリコン窒化（ＳｉＮ）膜２およびシリコン酸化（ＳｉＯ2）膜３が形成された、例えば、金属−酸化膜−半導体よりなるＭＯＳ構造の電圧駆動型デバイスである。
炭化珪素基板１は、例えば、四層周期六方晶の炭化珪素（４Ｈ−ＳｉＣ）基板であってもよい。炭化珪素基板１の表面のシリコン（Ｓｉ）原子および炭素（Ｃ）原子は、窒素（Ｎ）原子で終端されている。これにより、炭化珪素基板１の表面には、シリコン窒化膜２と炭化窒素（ＣＮ）との化合物が形成されている。炭化珪素基板１は、例えば、ＭＯＳゲート構造のドリフト領域を構成する。
炭化珪素基板１の表面に、炭化珪素基板１と同導電型の炭化珪素領域が形成されていてもよい。炭化珪素基板１の表面に炭化珪素領域が形成されている場合、炭化珪素領域の表面のシリコン原子および炭素原子が窒素原子で終端され、炭化珪素領域の表面にシリコン窒化膜２と炭化窒素との化合物が形成される。炭化珪素領域は、例えばエピタキシャル層からなる。以下、炭化珪素基板１の表面にシリコン窒化膜２が形成されている場合を例に説明する。
シリコン窒化膜２は、窒素をプラズマ照射することにより炭化珪素基板１の表面に成長された成長膜である。例えば、シリコン窒化膜２は、電子サイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマを照射することにより炭化珪素基板１の表面に成長された成長膜である。シリコン窒化膜２は、炭化珪素基板１とシリコン酸化膜３との界面に、未結合手をもつ炭素（Ｃ）原子が発生することを防ぐパッシベーション膜として機能する。
シリコン窒化膜２の表面には、シリコン酸化膜３が堆積されている。シリコン酸化膜３は、プラズマ化学気相成長（ＰＣＶＤ：Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン窒化膜２の表面に堆積された堆積膜であってもよい。また、シリコン酸化膜３は、ＥＣＲプラズマＣＶＤ法によりシリコン窒化膜２の表面に堆積された堆積膜であってもよい。
シリコン酸化膜３のシリコン窒化膜２側の表面層には、シリコン窒化膜２側から拡散した窒素原子によりシリコン酸窒化物（ＳｉＯＮ）が形成されている。シリコン窒化膜２およびシリコン酸化膜３が形成された炭化珪素基板１には、例えば、ＭＯＳゲート構造（図示を省略）が形成されている。シリコン酸化膜３は、例えば、ＭＯＳゲート構造のゲート絶縁膜を構成する。
つぎに、炭化珪素基板１の表面にシリコン酸化膜３を形成する方法について説明する。図２は、実施の形態にかかる半導体装置の製造方法について示すフローチャートである。まず、四層周期六方晶の炭化珪素基板１を用意する。つぎに、洗浄液として過酸化水素（Ｈ2Ｏ2）からなる混合溶液を用いた洗浄（いわゆるＲＣＡ洗浄）、および洗浄液として希フッ酸（ＨＦ）を用いた洗浄（以下、ＨＦ洗浄とする）を行い、炭化珪素基板１の表面を洗浄する（ステップＳ１）。
具体的には、ステップＳ１において、例えば、ＨＦ洗浄を行い、炭化珪素基板１の表面を洗浄する。つぎに、洗浄液としてアンモニア（ＮＨ4ＯＨ）と過酸化水素とからなる混合溶液（以下、ＳＣ−１溶液とする）を用いて炭化珪素基板１の表面を洗浄する。つぎに、再びＨＦ洗浄を行い、炭化珪素基板１の表面を洗浄する。つぎに、洗浄液として塩酸（ＨＣｌ）と過酸化水素（Ｈ2Ｏ2）とからなる混合溶液（以下、ＳＣ−２溶液とする）を用いて炭化珪素基板１の表面を洗浄する。１回目のＳＣ−１溶液による洗浄からＳＣ−２溶液による洗浄までの一連の工程がＲＣＡ洗浄である。
ステップＳ１の処理を行う前に、例えばエピタキシャル成長法により、炭化珪素基板１の表面に、炭化珪素基板１と同導電型の炭化珪素領域を形成してもよい。炭化珪素基板１の表面に炭化珪素領域を形成した場合、炭化珪素領域の表面に上述したステップＳ１の処理を行う。炭化珪素基板１の表面に炭化珪素領域を形成した場合においても、炭化珪素基板１のみを用いる場合と同様に、後述する処理が行われる。
つぎに、プラズマを照射することにより、炭化珪素基板１の表面にシリコン窒化膜２を成長させる（ステップＳ２）。具体的には、原料ガスをプラズマ化し、原料ガスに含まれる原子を炭化珪素基板１に照射することにより、炭化珪素基板１の表面にシリコン窒化膜２を成長させる。
プラズマを照射することにより、炭化珪素基板１の表面のシリコン原子と炭素原子との共有結合が破壊され、未結合手をもつシリコン原子および炭素原子が発生する。炭化珪素基板１の表面に発生したシリコン原子および炭素原子の未結合手は、その発生と同時にそれぞれ窒素原子で終端される。これにより、炭化珪素基板１の表面に、シリコン窒化膜２と炭化窒素との化合物が形成される。
ステップＳ２においては、ＥＣＲプラズマを照射することにより上記処理を行うのが好ましい。すなわち、原料ガスをＥＣＲプラズマ化し、電界エネルギーを吸収した不対電子をもつ窒素原子を発生させて、この不対電子をもつ窒素原子を炭化珪素基板１に照射することで、炭化珪素基板１の表面にシリコン窒化膜２を成長させる。具体的には、例えば、ＥＣＲプラズマ装置を用いてもよい。ステップＳ２においてシリコン窒化膜２を成長させる際のＥＣＲプラズマ装置の設定条件の一例を次に示す。
ＥＣＲプラズマ装置のチャンバー内を大気圧および常温とし、チャンバー内に原料ガスとしてアルゴン（Ａｒ）流量１０ｓｃｃｍおよび窒素（Ｎ2）流量１５ｓｃｃｍの混合ガスを導入する。また、ＥＣＲプラズマ装置に、ＥＣＲ現象を利用して原料ガスをプラズマ化する際に、サイクロトロン運動を行う電子に吸収される電界エネルギーを発生させる電力としてマイクロ波電力を２５０Ｗ供給する。シリコン窒化膜２を成長させる際の処理時間は、例えば３０分間であってもよい。
つぎに、シリコン窒化膜２の表面にシリコン酸化膜３を形成する（ステップＳ３）。具体的には、例えば、プラズマＣＶＤ法によりシリコン窒化膜２の表面にシリコン酸化膜３を堆積してもよいし、ＥＣＲプラズマＣＶＤ法によりシリコン窒化膜２の表面にシリコン酸化膜３を堆積してもよい。ステップＳ３においてＥＣＲプラズマＣＶＤ法を用いる場合、例えば、ＥＣＲプラズマ装置を用いてもよい。ステップＳ３においてシリコン酸化膜３を形成する際のＥＣＲプラズマ装置の設定条件の一例を次に示す。
ＥＣＲプラズマ装置のチャンバー内を大気圧および常温とし、チャンバー内に原料ガスとしてアルゴン（Ａｒ）流量１６ｓｃｃｍおよび酸素（Ｏ2）流量８ｓｃｃｍの混合ガスを導入する。また、ＥＣＲプラズマ装置に、ＥＣＲ現象を利用して原料ガスをプラズマ化するための電力として、マイクロ波電力およびＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電力をそれぞれ３００Ｗ供給する。シリコン酸化膜３を形成する際の処理時間は、例えば３０分間であってもよい。
つぎに、窒素雰囲気中で、シリコン窒化膜２およびシリコン酸化膜３が形成された炭化珪素基板１のアニール処理を行う（ステップＳ４）。アニール処理は、例えば、１２００℃以上の温度で１時間以上行うことが好ましい。ステップＳ４の処理により、シリコン酸化膜３とシリコン窒化膜２との界面では、シリコン窒化膜２からシリコン酸化膜３側に窒素原子が拡散する。これにより、シリコン酸化膜３とシリコン窒化膜２との界面において、シリコン酸化膜３側にシリコン酸窒化物が形成される。
その後、シリコン窒化膜２およびシリコン酸化膜３が形成された炭化珪素基板１に、一般的な方法でＭＯＳゲート構造を形成する。これにより、炭化珪素基板１、シリコン窒化膜２およびシリコン酸化膜３を構成部として含む金属−酸化膜−半導体よりなるＭＯＳ駆動型デバイスが完成する。
つぎに、上述したステップＳ１，Ｓ２の処理により形成された第１の試料において、Ｘ線光電子分光（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法による表面分析を行った。図３は、第１の試料のＸ線光電子分光（ＸＰＳ）法による表面分析の結果を示す特性図である。図３（ａ），３（ｂ）の紙面右側には、それぞれ第１の試料および比較試料の断面構造を示す。
まず、上述したステップＳ１，Ｓ２の処理にしたがい、四層周期六方晶の炭化珪素基板１の表面にシリコン窒化膜２を形成した。シリコン窒化膜２の厚さを３ｎｍとした。これにより、第１の試料が完成する。すなわち、第１の試料は、炭化珪素基板１の表面にシリコン窒化膜２が形成された構成である。その後、ＸＰＳ法により、第１の試料のシリコン窒化膜２側の表面分析を行った。
つぎに、比較試料として、四層周期六方晶の炭化珪素基板を用意した。比較試料は、ｎ型の炭化珪素基板の表面にｎ型エピタキシャル層を成長させた構成とした。すなわち、比較試料は、ほぼ１００％の純度で炭化珪素（Ｐｕｒｅ ＳｉＣ）を含む炭化珪素基板である。そして、ＸＰＳ法により、比較試料のｎ型エピタキシャル層側の表面分析を行った。
第１の試料および比較試料のＸＰＳ法による表面分析を行った結果、図３（ａ）に示すように、第１の試料において、Ｓｉ（２ｐ）内殻準位の結合エネルギーである１００．５ｅＶをピーク位置とするスペクトル１０があらわれた。また、図３（ｂ）に示すように、比較試料において、Ｓｉ（２ｐ）内殻準位の結合エネルギーである１００．５ｅＶをピーク位置とするスペクトル２０があらわれた。
第１の試料のスペクトル１０は、比較試料のスペクトル２０とほぼ同一のピーク位置を示し、比較試料のスペクトル２０よりも大きい半値全幅（ＦＷＨＭ：Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）を示した。比較試料はほぼ１００％の純度で炭化珪素を含む基板であるため、比較試料のスペクトル２０は、炭化珪素のスペクトルである。
第１の試料のスペクトル１０の半値全幅が比較試料のスペクトル２０の半値全幅よりも大きいことより、第１の試料の表面に窒化物が形成されていると推測される。そこで、第１の試料のスペクトル１０の重複したピークを分離（ピークフィッティング）した。これにより、図３（ａ）に示すように、第１のスペクトル成分１１および第２のスペクトル成分１２があらわれた。
第１のスペクトル成分１１は、比較試料のスペクトル２０とほぼ同一のピーク位置および半値全幅を示した。すなわち、第１のスペクトル成分１１は、炭化珪素のスペクトルである。第２のスペクトル成分１２のピーク位置は、窒化シリコン（ＳｉＮx）のスペクトルとほぼ同一のピーク位置となった。これにより、上述したステップＳ１，Ｓ２の処理を行うことで、第１の試料の表面にシリコン窒化膜２が成長されることが確認された。
つぎに、上述したステップＳ１〜Ｓ４の処理により形成された第２の試料において、静電容量Ｃと電圧（以下、ゲート電圧とする）ＶGとの関係（Ｃ−Ｖ特性）について検証した。第２の試料の、炭化珪素基板１とシリコン酸化膜３との間に電圧ＶGを印加したときのＣ−Ｖ特性について検証している。図４，５は、第２の試料の電気的特性を示す特性図である。
まず、第２の試料の静電容量Ｃの、上述したステップＳ４のアニール処理の処理温度に対する依存性について検証した。具体的には、四層周期六方晶のｎ型の炭化珪素基板１を用意した。つぎに、炭化珪素基板１の表面に、ｎ型エピタキシャル層を形成した。つぎに、上述したステップＳ１〜Ｓ３の処理にしたがい、炭化珪素基板１の表面にシリコン窒化膜２およびシリコン酸化膜３を形成した。シリコン窒化膜２の厚さを３ｎｍとした。シリコン酸化膜３の厚さを５０ｎｍとした。これにより、第２の試料が完成する。
すなわち、第２の試料は、炭化珪素基板１の表面にシリコン窒化膜２およびシリコン酸化膜３が形成された構成を有する。つぎに、上記処理を繰り返して複数の第２の試料を作製した。各第２の試料に、上述したステップＳ４のアニール処理を１時間行った。このときのアニール温度は、各第２の試料で異なる温度とした。その後、ゲート電圧ＶGを印加時の各第２の試料の静電容量Ｃを測定した。図４には、アニール温度を４５０℃、１０００℃、１２００℃とした第２の試料の結果をそれぞれ示す。
図４に示すように、アニール温度を１２００℃とした第２の試料のフラットバンド電圧Ｖｆｂは、０．１６Ｖであることが確認された。一方、アニール温度が１２００℃よりも低い温度（４５０℃、１０００℃）とした第２の試料のフラットバンド電圧Ｖｆｂは、アニール温度を１２００℃とした第２の試料に比べて劣化していることが確認された。
そこで、アニール温度を１２００℃とした第２の試料を用いて、第２の試料に印加するゲート電圧ＶGの動作周波数を種々変更し、第２の試料の静電容量Ｃの、ゲート電圧ＶGの動作周波数に対する依存性を検証した。
第２の試料に印加するゲート電圧ＶGの動作周波数を、（１）周波数１ＭＨｚ、全振幅−１５Ｖ〜＋１５Ｖ、（２）周波数１ＭＨｚ、全振幅＋１５Ｖ〜−１５Ｖ、（３）周波数１ｋＨｚ、全振幅−１５Ｖ〜＋１５Ｖ、および（４）周波数１ｋＨｚ、全振幅＋１５Ｖ〜−１５Ｖとした。上記（１）〜（４）の動作周波数でゲート電圧ＶGが印加されたときの、第２の試料の静電容量Ｃの測定結果を図５に示す。
図５に示すように、第２の試料の静電容量Ｃは、ゲート電圧ＶGの動作周波数に依存しないことが確認された。図４，５に示す結果より、上述したステップＳ４のアニール処理を１２００℃以上の温度で行うことで、フラットバンド電圧Ｖｆｂをほぼゼロに近づけることができ、かつゲート電圧ＶGの動作周波数による悪影響を受けない良好なＣ−Ｖ特性を得ることができることが確認された。
つぎに、アニール温度を１２００℃とした第２の試料において、炭化珪素基板１とシリコン酸化膜３との接合界面における界面準位密度Ｄｉｔを測定した。図６，７は、第２の試料の界面準位密度を示す特性図である。アニール時間を１時間とした第２の試料の伝導体端からのエネルギー準位（ＥC−ＥT）を図６に示す。アニール時間を２時間とした第２の試料の伝導体端からのエネルギー準位（ＥC−ＥT）を図７に示す。
図６に示すように、アニール時間を１時間とした第２の試料において、伝導体近傍３１での、炭化珪素基板１とシリコン酸化膜３との接合界面における界面準位密度は、６．５×１０11ｃｍ-2・ｅＶ-1であった。また、図７に示すように、アニール時間を２時間とした第２の試料において、伝導体近傍３２での、炭化珪素基板１とシリコン窒化膜２との接合界面における界面準位密度は、４．７×１０11ｃｍ-2・ｅＶ-1であった。
図６，７に示す結果より、アニール温度を１２００℃とし、アニール時間を１時間以上とすることで、炭化珪素基板１とシリコン酸化膜３との接合界面における界面準位密度を１×１０11ｃｍ-2・ｅＶ-1台にまで低減することができることが確認された。また、アニール時間を長くするほど、炭化珪素基板１とシリコン酸化膜３との接合界面における界面準位密度を低減することができることが確認された。
つぎに、上述したステップＳ１〜Ｓ４の処理により形成された第３の試料において、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）法による質量分析を行った。図８は、第３の試料の二次イオン質量分析（ＳＩＭＳ）法による質量分析の結果を示す特性図である。
まず、四層周期六方晶のｎ型の炭化珪素基板１を用意した。そして、上述したステップＳ１〜Ｓ４の処理にしたがい、炭化珪素基板１の表面にシリコン窒化膜２およびシリコン酸化膜３を形成した。これにより、第３の試料が完成する。すなわち、第３の試料は、炭化珪素基板１の表面にシリコン窒化膜２およびシリコン酸化膜３が形成された構成である。その後、ＳＩＭＳ法により、第３の試料の質量分析を行った。第３の試料の炭化珪素基板１とシリコン酸化膜３との界面近傍における分析結果を図８に示す。
図８に示すように、炭化珪素（ＳｉＣ）基板１とシリコン酸化（ＳｉＯ2）膜３との界面にシリコン窒化（ＳｉＮ）膜２が形成され、半導体基板１からシリコン酸化膜３への炭素（Ｃ）原子の拡散が抑制されていることが確認された（図８において符号４１で示す領域参照）。また、シリコン酸化膜３側に窒素（Ｎ）原子の拡散４２が発生し、シリコン窒化膜２とシリコン酸化膜３との界面にシリコン酸窒化（ＳｉＯＮ）膜が形成されていることが確認された。
つぎに、第３の試料において、シリコン酸化膜３の表面から１０ｎｍの深さまでのＸＰＳによる成分分析を行った。図９は、第３の試料のＸ線光電子分光（ＸＰＳ）法による成分分析の結果を示す特性図である。第３の試料のシリコン酸化膜３側の表面をエッチングによって均一に除去するごとにエッチング面の表面分析を行い、スペクトルのピーク位置におけるＳｉ（２ｐ）内殻準位の結合エネルギーを測定した。
図９には、１分後、２０分後、３０分後、６０分後における第３の試料のエッチング面の表面分析の結果を示す。図９に示すように、エッチング開始から１分後、２０分後、３０分後、６０分後における第３の試料のエッチング面で、それぞれスペクトル５１，５２，５３，５４があらわれた。
エッチング開始から１分後における第３の試料のエッチング面では、酸化シリコン（ＳｉＯ2）の結合エネルギーである１０４ｅＶをピーク位置とするスペクトル５１があらわれた。エッチング開始から６０分後における第３の試料のエッチング面では、炭化珪素（ＳｉＣ）の結合エネルギーである１００．５ｅＶをピーク位置とするスペクトル５４があらわれた。
エッチング開始から２０分後および３０分後にあらわれたスペクトル５２，５３は、酸化シリコンよりも低結合エネルギー側にシフトし、炭化珪素よりも高結合エネルギー側にシフトしたピーク位置を示した。具体的には、スペクトル５２は、酸窒化シリコン（ＳｉＯＮ）のスペクトルとほぼ同一のピーク位置を示した。スペクトル５３は、窒化シリコン（ＳｉＮ x ）のスペクトルとほぼ同一のピーク位置を示した。
これにより、図９に示す結果からも、図８に示す結果と同様に、炭化珪素（ＳｉＣ）基板１とシリコン酸化膜３との界面にシリコン窒化膜２が形成され、シリコン窒化膜２とシリコン酸化膜３との界面にシリコン酸窒化膜が形成されていることが確認された。
一般的に、炭化珪素基板の表面にシリコン酸化膜を形成する場合、炭化珪素基板中のシリコン原子とシリコン酸化膜中の酸素原子とが結合し、炭化珪素基板の表面に、未結合手をもつシリコン原子および炭素原子が発生する。未結合手をもつ炭素原子、すなわち終端されていない炭素原子は、炭化珪素基板とシリコン酸化膜との接合界面における界面特性を悪化させる。
また、上述した従来技術のようにＣＶＤ法などにより炭化珪素基板の表面にシリコン窒化膜を堆積する場合、シリコン窒化膜は、シリコン原子と窒素原子の共有結合がすでになされた状態で炭化珪素基板の表面に堆積される。このように形成されたシリコン窒化膜の表面にシリコン酸化膜を形成した場合、シリコン酸化膜中の酸素原子が炭化珪素基板とシリコン窒化膜との界面にまで拡散する。
炭化珪素基板とシリコン窒化膜との界面にまで拡散した酸素原子は、炭化珪素基板中のシリコン原子と結合するため、炭化珪素基板の表面に、未結合手をもつシリコン原子および炭素原子が発生する。このように炭化珪素基板の表面に発生した未結合手をもつシリコン原子および炭素原子は、窒素原子によって終端されにくい。したがって、炭化珪素基板とシリコン酸化膜との接合界面における界面特性は、炭化珪素基板とシリコン酸化膜との界面に発生した未結合手をもつ炭素原子により悪化する。
さらに、従来技術のようにＣＶＤ法などにより炭化珪素基板の表面にシリコン窒化膜を堆積する場合、シリコン窒化膜中に不対電子をもつ窒素原子が存在しない。このため、シリコン窒化膜とシリコン酸化膜の界面にシリコン酸窒化膜を形成するために、シリコン窒化膜を酸化するための１３００℃以上の高温度のアニール処理を行う必要がある。
それに対して、本実施の形態は、炭化珪素基板１の表面に未結合手をもつシリコン原子および炭素原子を発生させるとともに、この未結合手をそれぞれ窒素原子で終端させる。これにより、炭化珪素基板１とシリコン酸化膜３との界面に、シリコン窒化膜２と炭化窒素との化合物が形成される。このため、炭化珪素基板１とシリコン酸化膜３との界面に、未結合手をもつ炭素原子が発生することを抑制することができる。
また、このように形成されたシリコン窒化膜２中の窒素原子は、シリコン酸化膜３に対して行うアニール処理時にシリコン酸化膜３側に拡散する。これにより、シリコン窒化膜２とシリコン酸化膜３との界面にシリコン酸窒化膜が形成される。このため、シリコン窒化膜２を酸化するための１３００℃以上の高温度のアニール処理を行う必要がない。
また、シリコン窒化膜２中の窒素原子がシリコン酸化膜３側に拡散し、シリコン酸窒化膜が形成されることにより、シリコン酸化膜３中の酸素原子が炭化珪素基板１とシリコン窒化膜２との界面にまで拡散することを抑制することができる。これにより、炭化珪素基板１とシリコン酸化膜３との界面に、未結合手をもつ炭素原子が発生することを防ぐことができる。
以上、説明したように、実施の形態によれば、ＥＣＲプラズマを発生させることにより、炭化珪素基板１の表面にシリコン窒化膜２を成長させ、シリコン窒化膜２の表面にシリコン酸化膜３を形成する。これにより、炭化珪素基板１とシリコン酸化膜３との接合界面における界面準位密度を１×１０11ｃｍ-2・ｅＶ-1台にまで低減し、かつ炭化珪素基板１のフラットバンド電圧Ｖｆｂをゼロに近づけることができる。したがって、炭化珪素基板１とシリコン酸化膜３との接合界面において、ＭＯＳ構造の電圧駆動型デバイスの実使用に耐えうる良好な界面特性を得ることができる。
また、実施の形態によれば、シリコン酸化膜３に対して行うアニール処理によって、シリコン窒化膜２中の窒素原子がシリコン酸化膜３側に拡散する。このため、シリコン窒化膜２を酸化するための１３００℃以上の高温度のアニール処理を行うことなく、シリコン窒化膜２とシリコン酸化膜３との界面にシリコン酸窒化膜を形成することができる。
（実施例）
実施の形態にしたがって作製されたＭＯＳ構造の電圧駆動型デバイスの構成の一例を示す。図１０は、実施の形態にかかる半導体装置の構成を示す断面図である。ここでは、特に限定しないが、耐圧クラスが１２００Ｖであるトレンチゲート型ＭＯＳＦＥＴを例にして説明する。活性領域部６１および周辺耐圧構造部（不図示）は同一半導体基板に形成され、活性領域部の外側を周辺耐圧構造部で取り囲んでいる。また、半導体装置は炭化珪素（ＳｉＣ）を用いて構成されている。
図１０に示すように、活性領域部６１において、ｎ+ＳｉＣ層６２の上にｎ-ＳｉＣ層６３が設けられている。ｎ+ＳｉＣ層６２は不純物として例えば窒素（Ｎ）を２×１０18ｃｍ-3程度含む。ｎ-ＳｉＣ層６３は不純物として例えば窒素を１．０×１０16ｃｍ-3程度含む。ｎ-ＳｉＣ層６３の厚さは例えば１０μｍ程度である。
ｎ-ＳｉＣ層６３の上にはｎＳｉＣ層６４が設けられている。ｎＳｉＣ層６４は不純物として例えば窒素を２．０×１０17ｃｍ-3程度含む。ｎＳｉＣ層６４の厚さは例えば０．５μｍ程度である。ｎＳｉＣ層６４の上にはｐＳｉＣ層６５が設けられている。ｐＳｉＣ層６５は不純物として例えばアルミニウムを２．１×１０17ｃｍ-3程度含む。ｐＳｉＣ層６５の厚さは例えば２．５μｍ程度である。
ｐＳｉＣ層６５の上にはｎ+ソース領域６６およびｐ+コンタクト領域６７がそれぞれ選択的に設けられている。ｎ+ソース領域６６は不純物として例えばリン（Ｐ）を含む。ｐ+コンタクト領域６７は不純物として例えばアルミニウムを含む。ｎ+ソース領域６６、ｐＳｉＣ層６５およびｎＳｉＣ層６４を貫通してｎ-ＳｉＣ層６３に達するトレンチ６８がゲートトレンチとして、例えば５μｍおきに複数形成されている。トレンチ６８の幅および深さはそれぞれ例えば１．２μｍおよび３μｍである。
例えば、トレンチ６８の底部に沿ってトレンチ６８の下にはｐ+ＳｉＣ領域６９が設けられている。ｐ+ＳｉＣ領域６９は不純物として例えばアルミニウムを２．０×１０19ｃｍ-3程度含む。ｐ+ＳｉＣ領域６９が設けられていることによって、ソース−ドレイン間に高電圧が印加されたときに、空乏層が安定的に広がるので、トレンチ６８の底部への電界集中によって例えばトレンチ６８の底部にある酸化膜（ゲート酸化膜の一部）が破壊されるのを防ぐことができる。つまり、素子耐圧が向上する。
トレンチ６８の側壁および底部に沿ってトレンチ６８の内側にはゲート絶縁膜としてゲート酸化膜７０が設けられている。ゲート酸化膜７０の厚さは例えば１００ｎｍである。トレンチ６８の、ゲート酸化膜７０の内側部分は、制御電極となるゲート電極７１で埋められている。ｎ+ソース領域６６およびｐ+コンタクト領域６７にはソース電極７２が接触している。ソース電極７２はニッケル（Ｎｉ）膜７３とアルミニウム膜７４の二層構造となっている。
ソース電極７２とｎ+ソース領域６６との良好なコンタクト特性を確保するため、ｎ+ソース領域６６にはニッケル膜７３が接触している。ゲート電極７１とソース電極７２の間には層間絶縁膜７５が設けられている。ｎ+ＳｉＣ層６２にはドレイン電極７６が接触している。ドレイン電極７６は、ｎ+ＳｉＣ層６２との良好なコンタクト特性を確保するため、ニッケル膜でできている。
図１０に示す半導体装置の各構成部は、実施の形態にかかる炭化珪素基板１、シリコン窒化膜２およびシリコン酸化膜３によって、例えば次のように構成される。ｎ+ＳｉＣ層６２は、例えば炭化珪素基板１によって構成される。ｎ+ＳｉＣ層６２およびｎ-ＳｉＣ層６３を、炭化珪素基板１によって構成してもよい。また、炭化珪素基板１によってｎ+ＳｉＣ層６２を構成し、炭化珪素基板１の表面に形成される炭化珪素領域によってｎ-ＳｉＣ層６３を構成してもよい。ゲート酸化膜７０は、例えばシリコン酸化膜３によって構成される。
以上において本発明では、実施例としてトレンチゲート型のＭＯＳＦＥＴを例に説明しているが、ＭＯＳ構造の電圧駆動型デバイスであれば、上述したトレンチの形態に限らず、プレーナ型のＭＯＳＦＥＴやＩＧＢＴ等の炭化珪素基板または炭化珪素基板の表面に形成される炭化珪素領域の表面にシリコン酸化膜が形成されてなるさまざまな構成の半導体装置に適用することが可能である。また、シリコン酸化膜の形成方法は、上述した方法に限らず種々変更可能であり、シリコン窒化膜の表面にシリコン酸化膜を形成することができれば他の方法を用いてもよい。また、半導体層または半導体領域の導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
以上のように、本発明にかかる半導体装置の製造方法は、炭化珪素基板または炭化珪素基板の表面に形成される炭化珪素領域の表面にシリコン酸化膜が形成されてなる半導体装置に有用である。具体的には、本発明にかかる半導体装置の製造方法は、炭化珪素を用いて作製される金属−酸化膜−半導体よりなるＭＯＳ構造の電圧駆動型デバイスに有用である。
１ 炭化珪素基板
２ シリコン窒化膜
３ シリコン酸化膜

Claims (9)

  1. アルゴンと窒素との混合ガスを原料ガスとしてプラズマを照射することにより、炭化珪素基板の表面にシリコン窒化膜を成長させる第１膜成長工程と、
    アルゴンと酸素との混合ガスを用いて前記シリコン窒化膜の表面にシリコン酸化膜を形成する第２膜形成工程と、
    前記第２膜形成工程の後に、窒素雰囲気中で前記炭化珪素基板のアニール処理を行うアニール工程と、
    を含み、
    前記炭化珪素基板と前記シリコン窒化膜との界面準位密度を６．５×１０ 11 ｃｍ -2 ・ｅＶ -1 以下にすることを特徴とする半導体装置の製造方法。
  2. 前記第１膜成長工程では、前記原料ガスをプラズマ化し、前記原料ガスに含まれる原子を前記炭化珪素基板に照射することにより、前記炭化珪素基板の表面に前記シリコン窒化膜を成長させることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１膜成長工程では、電子サイクロトロン共鳴プラズマを照射することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２膜形成工程では、前記シリコン窒化膜の表面に前記シリコン酸化膜を堆積することを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
  5. 前記第２膜形成工程では、プラズマ化学気相成長法により、前記シリコン窒化膜の表面に前記シリコン酸化膜を堆積することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第２膜形成工程では、電子サイクロトロン共鳴プラズマ化学気相成長法により、前記シリコン窒化膜の表面に前記シリコン酸化膜を堆積することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記アニール工程では、前記アニール処理を１２００℃以上の温度で行うことを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
  8. 前記アニール工程では、前記アニール処理を１時間以上行うことを特徴とする請求項１〜７のいずれか一つに記載の半導体装置の製造方法。
  9. 前記第１膜成長工程を行う前に、前記炭化珪素基板の表面に前記炭化珪素基板と同導電型の炭化珪素領域を形成し、
    前記第１膜成長工程では、プラズマを照射することにより、前記炭化珪素領域の表面に前記シリコン窒化膜を成長させることを特徴とする請求項１〜８のいずれか一つに記載の半導体装置の製造方法。
JP2011129816A 2011-06-10 2011-06-10 半導体装置の製造方法 Active JP5733623B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011129816A JP5733623B2 (ja) 2011-06-10 2011-06-10 半導体装置の製造方法
US13/476,273 US9947527B2 (en) 2011-06-10 2012-05-21 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011129816A JP5733623B2 (ja) 2011-06-10 2011-06-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012256774A JP2012256774A (ja) 2012-12-27
JP5733623B2 true JP5733623B2 (ja) 2015-06-10

Family

ID=47293550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011129816A Active JP5733623B2 (ja) 2011-06-10 2011-06-10 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9947527B2 (ja)
JP (1) JP5733623B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177073A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
DE112014007144B4 (de) 2014-11-06 2022-08-11 Mitsubishi Electric Corporation Siliziumkarbid-halbleitervorrichtung
CN104658903A (zh) * 2015-01-30 2015-05-27 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
CN104637801A (zh) * 2015-01-30 2015-05-20 株洲南车时代电气股份有限公司 一种制备SiC MOSFET栅氧化层的方法
JP7056232B2 (ja) * 2018-02-28 2022-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109103078A (zh) * 2018-10-03 2018-12-28 大连理工大学 一种提高SiC MOSFET器件高、低温稳定性的钝化方法
US20230187525A1 (en) * 2020-03-17 2023-06-15 Hitachi Energy Switzerland Ag Insulated Gate Structure, Wide Bandgap Material Power Device With the Same and Manufacturing Method Thereof
CN112820639B (zh) * 2021-01-02 2024-05-31 大连理工大学 一种改进的碳化硅mosfet器件的制备工艺
CN112909086A (zh) * 2021-01-21 2021-06-04 湖南大学 一种基于氮化物缓冲层的碳化硅叠层栅介质结构及其制备方法
CN113889394B (zh) * 2021-09-25 2023-03-14 大连理工大学 一种SiC半导体干法表面处理设备及方法
CN114068308B (zh) * 2022-01-17 2022-04-22 季华实验室 一种用于硅基mosfet器件的衬底及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120648B2 (ja) * 1987-01-12 1995-12-20 日本真空技術株式会社 マイクロ波プラズマ処理装置
JP2956571B2 (ja) * 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
US6028012A (en) * 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
JP3676030B2 (ja) * 1997-04-10 2005-07-27 株式会社東芝 研磨パッドのドレッシング方法及び半導体装置の製造方法
JP3443589B2 (ja) * 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6939756B1 (en) * 2000-03-24 2005-09-06 Vanderbilt University Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects
JP3372528B2 (ja) * 2000-06-02 2003-02-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
AU2002349589A1 (en) 2001-11-30 2003-06-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
JP2004319907A (ja) * 2003-04-18 2004-11-11 Tadahiro Omi 半導体装置の製造方法および製造装置
JP2006216918A (ja) 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
KR100678473B1 (ko) * 2005-11-28 2007-02-02 삼성전자주식회사 다중 게이트 절연막을 갖는 반도체 소자의 제조방법
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
US20110126929A1 (en) * 2007-08-15 2011-06-02 Massachusetts Institute Of Technology Microstructures For Fluidic Ballasting and Flow Control
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
JP2011023718A (ja) * 2009-07-15 2011-02-03 Asm Japan Kk ＰＥＡＬＤによってＳｉ−Ｎ結合を有するストレス調節された誘電体膜を形成する方法
JP2011040675A (ja) * 2009-08-18 2011-02-24 Sumitomo Electric Ind Ltd 半導体装置
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US9082789B2 (en) * 2011-05-13 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication methods of integrated semiconductor structure

Also Published As

Publication number Publication date
US9947527B2 (en) 2018-04-17
JP2012256774A (ja) 2012-12-27
US20120315770A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
JP5733623B2 (ja) 半導体装置の製造方法
JP5524103B2 (ja) 半導体装置
JP4647211B2 (ja) 半導体装置及びその製造方法
JP4029595B2 (ja) ＳｉＣ半導体装置の製造方法
US10062759B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP5584823B2 (ja) 炭化珪素半導体装置
JP5763154B2 (ja) 半導体素子及びその製造方法
WO2014010006A1 (ja) Mos型電界効果トランジスタ
JP5638558B2 (ja) 半導体装置及びその製造方法
JP6106908B2 (ja) 半導体装置の製造方法
JP7074629B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6072122B2 (ja) 半導体素子
JP6988140B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018113421A (ja) 半導体装置の製造方法
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP2019149527A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6088804B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9960040B2 (en) Manufacturing method of silicon carbide semiconductor device
Iwasaki et al. NH3 Plasma Pretreatment of 4H-SiC (0001) Surface for Reduction of Interface States in Metal–Oxide–Semiconductor Devices
JP2015142078A (ja) 炭化ケイ素半導体装置およびその製造方法
JP6844176B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR102330787B1 (ko) 트렌치 게이트형 ＳｉＣ ＭＯＳＦＥＴ 디바이스 및 그 제조 방법
WO2015015629A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9287363B2 (en) Semiconductor device, method of manufacturing the same and power semiconductor device including the same
JP7379883B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150402

R150 Certificate of patent or registration of utility model

Ref document number: 5733623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250