JP2956571B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2956571B2
JP2956571B2 JP8049765A JP4976596A JP2956571B2 JP 2956571 B2 JP2956571 B2 JP 2956571B2 JP 8049765 A JP8049765 A JP 8049765A JP 4976596 A JP4976596 A JP 4976596A JP 2956571 B2 JP2956571 B2 JP 2956571B2
Authority
JP
Japan
Prior art keywords
film
silicon
amorphous carbon
carbon fluoride
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8049765A
Other languages
English (en)
Other versions
JPH09246242A (ja
Inventor
良成 松本
良武 大西
和彦 遠藤
▲徹▼ 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8049765A priority Critical patent/JP2956571B2/ja
Priority to CA002199346A priority patent/CA2199346C/en
Priority to EP97103762A priority patent/EP0795895A3/en
Priority to US08/813,338 priority patent/US5866920A/en
Priority to KR1019970008129A priority patent/KR100308101B1/ko
Publication of JPH09246242A publication Critical patent/JPH09246242A/ja
Priority to US09/231,493 priority patent/US6180531B1/en
Application granted granted Critical
Publication of JP2956571B2 publication Critical patent/JP2956571B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の積層配線
層、すなわち多層配線層を有する半導体装置に関する。
【０００２】
【従来の技術】半導体超高集積回路（ＬＳＩ）の集積度
の上昇により、いまや１／４μｍ以下の寸法精度をもっ
た個別素子がＳｉ基板表面近傍に形成される時代となっ
た。
【０００３】ＬＳＩは、微細な個別素子間を配線で結び
つけることによってはじめてそのシステムとしての機能
を発揮するものである。
【０００４】しかし個別素子間の相互接続における配線
の交差個所を避けるために配線を迂回したりすると、チ
ップ面積に占める配線部分の占有面積を増したり、配線
長を増大して配線遅延の原因となる。従って、配線の交
差個所や重なりを防ぐために配線間に絶縁膜を挿入する
ことで配線を多層化する技術が一般的になってきた。
【０００５】図１１は多層配線の概念図を示すものであ
る。シリコン基板１に絶縁膜３１を形成し、素子形成領
域２への接続のためのコンタクトホール４を開孔してこ
れにコンタクトプラグ４を埋め込み、素子形成領域２と
第１配線層５１との接続を果たす。
【０００６】さらに絶縁膜３２に開けられたビアホール
６１に埋め込まれたビアプラグ６１を介して第１配線層
５１と第２の配線層５２との接続、再び絶縁膜３３に開
けられたビアホール６２に埋め込まれたビアプラグ６２
を介して第２の配線層５２と第３の配線層５３と接続す
る。以上の工程を次々と繰り返せばさらなる多層配線も
可能となるが、最後の配線上を封止膜７にて覆うことで
完成する。
【０００７】しかし、薄い絶縁膜を挟んで構成される多
層配線技術では、配線間での浮遊容量が大きく配線遅延
の原因となったり、層間絶縁膜を挟んで上下で隣接した
２つの配線を共に高周波成分を含んだ信号が伝達される
場合にはクロストークが生じ、誤作動の原因となる。
【０００８】こうした配線遅延やクロストークを防止す
るためには上下配線間の距離を増加すること、すなわち
層間絶縁膜の厚さを大きくとることが要求されるが、一
方で層間絶縁膜の厚さを厚くすれば深いコンタクトホー
ルやビアホールを形成する必要が生まれる。深いコンタ
クトホールやビアホールの形成は、これらホール形成の
ためのドライエッチング技術をより一層困難とするもの
で、この点からは層間絶縁膜の厚さを極力薄くする必要
がある。
【０００９】今後、実用化される２５６メガビットＤＲ
ＡＭ（ダイナミック・ランダム・アクセス・メモリ）以
降の半導体集積回路技術では、コンタクトホールの径も
１／４μｍ以下が要求され、ドライエッチング技術の点
からはアスペクト比と呼ばれるコンタクトホールの径に
対するその深さを最大５以下におさえたいとすれば、層
間絶縁膜の厚さは必然的に約１μｍ以下が要求される。
【００１０】また、上述の上下配線層間の問題のほかに
も同一平面上に形成された配線間での浮遊容量増大に伴
う配線遅延やクロストークの問題は集積度の向上と共に
より深刻になりつつある。
【００１１】なぜならば、半導体集積回路の微細化に伴
い、配線太さの減少と同時に配線間の間隔も微細化し、
やがて配線太さ１／４μｍと同等の間隔となることは必
然であり、高集積化の要求からは配線間隔を広げること
はできないので、層間絶縁膜を厚くすることにより解決
不可能ではない上下配線間での配線遅延やクロストーク
の問題よりも、同一層に配置された配線間での配線遅延
やクロストークの問題は深刻である。
【００１２】こうした上下あるいは同一面内配線間での
層間絶縁膜の厚さで決まる配線間容量の増大に伴う配線
遅延やクロストークを正確に把握するには、分布定数回
路的取り扱いが必要である。
【００１３】これを図９を参照して説明する。図９は
Ｒ．Ｌ．Ｍ．Ｄａｎｇらが１９８１年のアイ・イー・イ
ー・イー・エレクトロン・デバイス・レターズ（ＩＥＥ
Ｅ Ｅｉｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒ
ｓ）の第ＥＤＬ−２巻、１９６頁に示した厚さＨの酸化
シリコン膜（比誘電率３．９）で絶縁された配線層とシ
リコン基板配線との間の単位配線長あたりの容量を示す
ものである。
【００１４】配線幅Ｗが減少するとフリンジ効果によ
り、いわゆる平行平板近似の容量に較べて容量Ｃが格段
に増加することが示されている。同時に、フリンジ効果
があるということは、配線高さＴが大きいとますます平
行平板近似の容量に較べて容量Ｃが増大していることに
もあらわれている。
【００１５】なお、図９に示されたようなシリコン基板
と最下層配線との間に配置された絶縁膜を層間絶縁膜と
呼ぶことはないようであるが、配線遅延やクロストーク
の問題については共通の問題であり、本明細書にあって
はこのシリコン基板上に直接位置して配線との電気的絶
縁を行う絶縁膜も含めて層間絶縁膜と呼ぶことにする。
【００１６】また、同じく上記論文に記載されている、
配線間隔の微細化に伴うシリコン基板との間の単位長あ
たり容量Ｃｆの変化を図１０に示す。配線間隔の微細化
に伴い、配線とシリコン基板との間の容量Ｃ１１は減少
するものの、配線間隔Ｓを隔てて隣り合った配線との間
の容量Ｃ１２は逆に増加する結果、Ｗ／Ｈが１を越える
と、シリコン基板との間の単位長あたり容量Ｃｆは微細
化するほどに増大することを示している。
【００１７】すなわち、半導体集積回路を構成する素子
そのものは微細化により動作速度を上昇することはでき
るが、素子間を結ぶ配線を微細化すると配線抵抗の増大
とともに浮遊容量の増加のために半導体集積回路全体と
しての動作速度はいっこうに上昇しないことになる。
【００１８】図９ならびに図１０で示された結果は、い
ずれもシリコン基板と絶縁膜を介して設置された配線と
の間の浮遊容量に関する解析結果であり、配線層間の浮
遊容量を扱ったものではない。しかし、配線層間の浮遊
容量に関しても事情は定性的に同じである。従って、本
明細書にあっては一般的とは言えないがシリコン基板上
に直接位置して最下層の配線層との電気的絶縁を行うた
めに挿入された絶縁膜をも含めて層間絶縁膜と呼ぶこと
にする。
【００１９】こうした技術的背景に沿って、半導体集積
回路技術で広く使用される絶縁膜であるＳｉ3 Ｎ4 （比
誘電率：εr 〜７），ＳｉＯ2 （εr 〜３．９）などに
替わる比誘電率εr の小さい層間絶縁性薄膜の開発は急
務である。こうした比誘電率εr の小さい材料の一つと
して特願平０６−２１７４７０号出願明細書、特願平０
７−２１４２９号出願明細書、特願平０７−３５０２３
号出願明細書などに記載のεr ＜３が得られる炭素と弗
素を主成分とする非晶質弗化炭素膜が期待されている。
これらの非晶質弗化炭素膜は、炭化水素系ガスとフッ素
系ガスあるいはＣx Ｆy ガスをプラズマ化し、生成され
た炭素、フッ素のラジカル分子、イオンなどを基板上で
反応させて形成されるもので、耐熱性、エッチング耐性
の向上のために、上記膜に窒素原子あるいはシリコン原
子が導入されるものもある。
【００２０】
【発明が解決しようとする課題】上記非晶質弗化炭素膜
は低い比誘電率εr を有するために多層配線における層
間絶縁膜としての期待が大きいものの、半導体拡散層と
接続するコンタクトホール、配線層間での接続を行うた
めのビアホールなどを形成する技術に関しては問題が残
り、実用化を阻んでいる。
【００２１】以下に通常のホトリソグラフィ技術を用い
て、ＳｉＯ2 からなる層間絶縁膜にスルーホールを形成
する技術が開示されている特開平５−７４９６２号公報
を参照に、非晶質弗化炭素膜への開孔のプロセスを説明
する。
【００２２】非晶質弗化炭素膜上に、フェノール樹脂と
感光剤、あるいは環化ゴム等の樹脂と感光剤を組み合わ
せた通常のレジストを、１〜１．５μｍの厚さで塗布
し、６４Ｍ ＤＲＡＭ（ダイナミックランダムアクセス
メモリ）以上の高集積化ＬＳＩのプロセスを想定して直
径０．２μｍの孔を非晶質弗化炭素膜に開口するプロセ
スである。
【００２３】このプロセスでは図１１のような構造を実
現するわけであるが、層間絶縁膜である非晶質弗化炭素
３１、３２あるいは３３にコンタクトホール４あるいは
ビアホール６１あるいは６２を開孔する技術を述べる。
【００２４】まずは、上記した通常のレジストを非晶質
弗化炭素膜に塗布した後、露光つづいて現像してエッチ
ングのための選択マスクを形成する。しかる後にこのレ
ジスト膜をマスクとしてイオンミリング法により非晶質
弗化炭素膜を開口した。
【００２５】このイオンミリングによる開口は非晶質弗
化炭素膜が一般の酸やアルカリに強くエッチングできな
いために採用した。しかし、ほぼ純粋に物理的プロセス
であるイオンミリングで膜への開口を行うため、非晶質
弗化炭素膜を開孔する段階でマスクであるレジスト自身
も削られる。このためレジストを１μｍ以上の厚みで形
成することにより、膜厚０．４μｍ未満の非晶質弗化炭
素膜ではかろうじて開口することができたが、０．４μ
ｍ以上の厚さのものについてはイオンミリング法で開口
することはきわめて困難であった。
【００２６】さらに、イオンミリングでの開口後にレジ
スト除去を行うわけであるが、１００℃程度に温めたレ
ジスト剥離液でのウエット処理では、非晶質弗化炭素膜
の膜減りが起こることが判明した。
【００２７】そこで酸素プラズマ中での灰化処理により
レジスト除去を試みたが、これによってもレジストとと
もに非晶質弗化炭素膜も急速に除去されてしまうことが
判明した。すなわち、通常のフォトリソグラフィ技術に
よっては非晶質弗化炭素膜を選択的に加工することは極
めて困難である。
【００２８】本発明の目的は、配線遅延やクロストーク
問題を解決するために有効な低い比誘電率εr を有する
層間絶縁膜として非晶質弗化炭素膜を適用する半導体装
置の製造方法において、上記課題を解決し、コンタクト
ホールやビアホールなどを選択的に形成する技術を提供
することにある。
【００２９】同時に層間絶縁膜に要求される耐熱性や、
配線との密着性ならびにコンタクトホールやビアホール
内に形成される導電性プラグの低抵抗化とその信頼性を
大幅に改善する半導体装置およびその製造方法を提供す
ることが本発明の目的である。
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【課題を解決するための手段】 本発明によれば 、炭素
と弗素を主成分とする非晶質弗化炭素膜を含んだ絶縁層
により配線層間を電気的に隔絶し、配線層間を絶縁層を
貫通した孔に埋め込まれた導電性材料により電気的に接
続することにより、配線層間での浮遊容量が小さく、配
線遅延やクロストークの少ない半導体装置が得られる。
【００３５】上記絶縁層が、炭素と弗素を主成分とする
非晶質弗化炭素膜と、非晶質弗化炭素膜の少なくとも一
主面に形成されるシリコン酸化膜あるいはシリコン窒化
膜あるいはシリコンオキシナイトライド膜を有するなら
ば、少なくともシリコン酸化膜、シリコン窒化膜あるい
はその混合膜であるシリコンオキシナイトライド膜を介
して配置される金属材料その他の材料層との密着性を向
上させることができ、信頼性の高い半導体装置となる。
【００３６】ここで、シリコン酸化膜またはシリコン窒
化膜またはシリコンオキシナイトライド膜の少なくとも
非晶質弗化炭素膜と接する界面部分の化学量論比をシリ
コン過剰とするか、あるいは非晶質弗化炭素膜の少なく
ともシリコン酸化膜またはシリコン窒化膜またはシリコ
ンオキシナイトライド膜と接する界面部分に水素を含有
させることにより、密着性がより向上し、半導体装置の
信頼性が高くなる。
【００３７】また、絶縁層を貫通する孔内の側壁のう
ち、少なくとも側壁に露出した非晶質弗化炭素膜との界
面に、シリコン酸化膜あるいはシリコン窒化膜あるいは
シリコンオキシナイトライド膜を形成するならば、その
後にこの孔に埋め込まれる導電性プラグの形成条件（加
熱温度等）の自由度を大幅に拡大するとともに、比抵抗
の小さい導電性プラグを有する半導体装置となる。
【００３８】さらに、その孔内の側壁に形成されたシリ
コン酸化膜あるいはシリコン窒化膜あるいはシリコンオ
キシナイトライド膜の、少なくとも非晶質弗化炭素膜と
接する界面部分の化学量論比をシリコン過剰とすること
により、導電性プラグと密着性の高い信頼性に優れた半
導体装置となる。
【００３９】また、絶縁層が、炭素と弗素を主成分とす
る非晶質弗化炭素膜と、前記非晶質弗化炭素膜の少なく
とも上面に形成されるシリコン酸化膜あるいはシリコン
窒化膜あるいはシリコンオキシナイトライド膜を有し、
絶縁層のシリコン酸化膜あるいはシリコン窒化膜あるい
はシリコンオキシナイトライド膜における孔の開口断面
積に比べて、非晶質弗化炭素膜における孔の開口断面積
が大きく、絶縁層を貫通する孔内の側壁のうち、少なく
とも側壁に露出した非晶質弗化炭素膜との界面に、シリ
コン酸化膜あるいはシリコン窒化膜あるいはシリコンオ
キシナイトライド膜からなるサイドウォールを形成する
ことにより、サイドウォールによって開孔断面積を縮小
させることなく、レジストパターンに則した安定で低抵
抗の導電性プラグを形成することができる。
【００４０】サイドウォールの形成による開孔断面積の
縮小を防止するには、絶縁層で非晶質弗化炭素膜上に形
成されるシリコン酸化膜あるいはシリコン窒化膜あるい
はシリコンオキシナイトライド膜の厚さよりも、孔内の
側壁に形成されるシリコン酸化膜あるいはシリコン窒化
膜あるいはシリコンオキシナイトライド膜の厚さの方を
薄くする構成とすることによっも達成できる。
【００４１】本発明は層間絶縁膜として非晶質弗化炭素
膜を用い、かつこの非晶質弗化炭素膜に開孔部を形成し
てここに導電性材料を埋め込んだ再現性と信頼性の高い
構造を提供するものであり、この開孔部は精度良く選択
エッチングすることが可能である。
【００４２】本発明の半導体装置は、（１）選択エッチ
ングマスクとして感光性シリコーン樹脂系レジストを用
い、（２）非晶質弗化炭素膜のエッチングには酸素プラ
ズマに曝することで行い、しかる後に（３）選択エッチ
ングマスクとしての感光性シリコーン樹脂系レジストを
弗酸系エッチング液あるいは弗素含有ガスにて取り除く
ことで製造することができる。
【００４３】さらに前記開孔部に導電性材料を埋め込む
場合に、開孔部内側壁にシリコン酸化膜又はシリコン窒
化膜又はシリコンオキシナイトライド膜からなるサイド
ウォールをあらかじめ形成しておくことで再現性と信頼
性の高い構造が得られる。
【００４４】すなわち、非晶質弗化炭素膜は酸素プラズ
マに曝すことで効率よくエッチングすることができる
が、選択エッチングする場合にマスクとして従来のよう
に通常のレジストを用いた場合には酸素プラズマに曝す
ということでレジスト自身も攻撃される。この従来のプ
ロセスでは、炭素原子を中心に組み立てられた有機物で
ある通常のレジストが酸素プラズマに曝され、一酸化炭
素や二酸化炭素といった気体となって失われる。すなわ
ち、よく知られたレジストの灰化処理による除去プロセ
スそのものだからである。
【００４５】一方、感光性シリコーン樹脂系レジストを
用いるならば、非晶質弗化炭素膜を効率よくエッチング
することができる酸素プラズマによるエッチングが可能
になる。これは感光性シリコーン樹脂系レジストのベー
スレンジがシリコン原子を中心に組み立てられた化合物
であるために、酸素プラズマに曝してもシリコンと酸素
の結合が増加することはあっても、この蒸気圧が低く蒸
発して失われることがないためである。
【００４６】また、従来の通常のレジストをマスクにイ
オンミリング等の技術により非晶質弗化炭素膜の選択エ
ッチングが行えたとしても、エッチング後のレジスト剥
離工程では上記した酸素プラズマに曝しての灰化処理を
使うことができず、強アルカリ性のレジスト剥離液中で
の処理が必要となるが、非晶質弗化炭素膜自身もレジス
ト剥離液によっては攻撃されてしまう。
【００４７】一方、感光性シリコーン樹脂系レジストは
キシレン等の芳香族炭化水素やアセトン等のケトン系の
溶剤にも溶けるし、より完全なレジスト除去には希弗酸
などの弗酸系の液を用いることができ、これらの液によ
っては非晶質弗化炭素膜自身は攻撃されないためきわめ
てプロセスの再現性は向上する。
【００４８】もちろん、希弗酸などの薬液によるウエッ
トプロセスでのレジスト除去の替わりに、フレオンガス
などによるドライプロセスによっても非晶質弗化炭素膜
自身は攻撃せずにレジストのみを完全に除去することが
できる。
【００４９】また従来は、非晶質弗化炭素への開孔後に
導電性プラグを埋め込む段階で基板温度を４００℃以上
に上昇すると、開孔部断面の非晶質弗化炭素膜からは弗
素成分が飛散して開孔部周辺の非晶質弗化炭素膜の比抵
抗を下げることがあり、また出来上がった導電性プラグ
の比抵抗を上昇するなどの問題があった。これを防止す
るために、本発明ではシリコン窒化膜などで開孔部内壁
にサイドウォールを形成する。サイドウォールをあらか
じめ形成しておくことにより、抵抗の低い導電性プラグ
を再現性よく作成することができる。
【００５０】
【発明の実施の形態】以下、図面を交えながら、本発明
の実施の形態を詳細に説明する。
【００５１】［第１の実施の形態］本実施の形態におい
ては、図１にその断面を示すような３層構造を持った多
層配線の場合について説明することにする。もちろん、
以下に述べる技術を繰り返し用いるならばいかなる多層
配線をも実現できることは言うまでもない。図２および
図３に図１の形成過程を示す。
【００５２】まず、製作しようとする半導体装置の最終
的多層配線断面構造を図１に示し、説明する。拡散層な
どの素子領域（図示せず）の設けられたシリコンウエー
ハ１１上に絶縁膜１２を介して最下層配線１３１が設け
られ、この上に層間絶縁膜１４１を介して第２の配線層
１３２が設けられ、さらに層間絶縁膜１４２を介して第
３の配線層１３３が設けられている。
【００５３】上下の配線層は層間絶縁膜に開孔されたビ
アホール１５１ならびに１５２に埋め込まれたビアプラ
グ１５１１ならびに１５２１によって電気的な接続がな
されている。
【００５４】図１は３層構造の多層配線を示したもので
あるが、さらに層間絶縁膜を介して配線層を積み重ねれ
ばいかようにも多層化できることは言うまでもないが、
最終配線の上には通常、パッシベーションのための絶縁
膜１６が堆積される。
【００５５】なお、本発明の実施形態では層間絶縁膜１
４１と１４２に、低誘電率をもった炭素と弗素を主成分
とする非晶質弗化炭素膜を用いる。 （最下層配線層形成までのプロセス）次に図２と図３を
参照して図１の断面構造の製造方法を詳細に説明する。
まずは図２（イ）に示された図面を参照して説明する。
【００５６】この半導体装置における多層配線構造は、
あらかじめ素子形成領域である拡散層等（図示せず）が
形成されたシリコンウエーハ１１上に、リンガラス（Ｐ
ＳＧ）等の絶縁膜１２を通常の化学気相成長（ＣＶＤ）
法等で形成した上に形成される。
【００５７】絶縁膜１２にはまずシリコンウエーハ１１
上の半導体素子への接続孔（コンタクトホール；図示せ
ず）が通常の方法で形成される。なお、ここではシリコ
ン基板１１上に直接形成する絶縁膜として非晶質弗化炭
素膜を用いておらず、上記したように通常のＰＳＧ絶縁
膜１２を用いた。
【００５８】次に、最下層となる第１配線層１３１とし
て、絶縁膜１２上全面に最初はタングステンをスパッタ
法で形成し、次にＣＶＤ法で全厚１５０ｎｍのＡｌ層を
形成する。ついで通常のリソグラフィ技術を用いて選択
エッチング用マスクを形成して、これも通常のドライエ
ッチングを施すことで第１の下層配線層１３１が得られ
る。本実施の形態においてこの下層配線層１３１の最小
線幅は０．２５μｍであり、最小配線間隔は０．３５μ
ｍとした。
【００５９】次いで層間絶縁膜として、特願平６−２１
７４７０号出願明細書や特願平７−２１４２２９号出願
明細書あるいは特願平７−８５０２３号出願明細書で述
べられている方法による非晶質弗化炭素膜１４１の成膜
に移る。非晶質弗化炭素膜１４１の成膜方法について、
特願平７−３５０２３号出願明細書に記載のものと同様
であるが説明する。
【００６０】非晶質弗化炭素膜の成膜はプラズマ装置に
てなされるが、装置は真空室内で上下一対の電極を配置
して、この下部電極の上にシリコンウエーハを配置し、
下部電極にはプラズマ源とは独立に４００ｋＨｚあるい
は１３．５６ＭＨｚの高周波を印加できる構造をとって
いる。
【００６１】下部電極への高周波を印加することにより
実効的に数十〜数百ボルトの負バイアスをシリコンウエ
ーハに印加することができる。プラズマは下部電極とは
別に配置された電極に高周波を印加することによって発
生させる。
【００６２】図２（イ）に示される絶縁膜に、下層配線
層１３１が形成されたシリコンウエーハをプラズマ生成
室の前段にゲートバルブにより遮断されて設けられた準
備室にまず導入し、準備室を真空引きしてその真空度を
１０-7トールとした後でゲートバルブを開いて１０-8ト
ール以下の高真空に維持されたプラズマ生成室にシリコ
ンウエーハを導入し、下部電極上に設置した。
【００６３】この後、ゲートバルブを閉じてプラズマ生
成室内の真空度が再び１０-8トール以下になったら、Ｃ
Ｆ4 とＣＨ4 およびＮ2 ガスをプラズマ生成室内に導入
し、真空度０．０１〜０．０５トールに調節した。ここ
で先のプラズマ生成用の電極に高周波あるいは直流電力
を印加してグロー放電させることで非晶質弗化炭素膜１
４１が成膜する（図２（ロ））。
【００６４】ここで非晶質弗化炭素膜の堆積時の基板温
度としては〜２００℃以下がよい。なぜならば基板温度
が〜２００℃を越えると堆積速度はほとんど０になって
しまうからである。堆積速度の温度依存性については正
確なところは不明であるが非晶質弗化炭素膜形成のため
の反応種の基板への付着係数が温度上昇に伴い急激に低
下するものと考えられる。
【００６５】この実施の形態において窒素を原料ガス中
に添加した理由は、特願平７−３５０２３号出願明細書
で述べられているように非晶質弗化炭素膜の耐熱性向上
のためであるが、本発明の技術の適用は窒素ガスを添加
していない非晶質弗化炭素膜に対しても有効であること
は言うまでもない。
【００６６】また、非晶質弗化炭素膜の成膜用原料ガス
としては、ＣＦ4 ，Ｃ2 Ｆ6 ，Ｃ3Ｆ8 ，Ｃ4 Ｆ8 ，Ｃ
ＨＦ3 などのフッ素系ガスの中から選んだ少なくとも１
つのガス、あるいはそれらに水素ガスＨ2 または炭化水
素ガスＣＨ4 ，Ｃ2 Ｈ6 ，Ｃ2 Ｈ4 ，Ｃ2 Ｈ2 ，Ｃ3 Ｈ
8 の中から選んだ少なくとも一つのガスを混合したガス
を用いてもよいことは言うまでもないし、ＳＦ6 やＮＦ
3 などのフッ素系ガスと上記炭化水素ガスを用いてもよ
い。
【００６７】さらに窒素を入れるための原料としてはＮ
2 の他にＮＯ，ＮＯ2 ，ＮＨ3 ，ＮＦ3 の中から選んだ
少なくとも一つのガスを加えて成膜してもよい。 （非晶質弗化炭素膜の成膜装置）さらにこの発明に関わ
る非晶質弗化炭素膜のプラズマ法としては、通常の平行
平板型のプラズマ室の装置を用いてもよいが、スループ
ットを上げるためには高密度プラズマ生成に有利なＥＣ
Ｒ（Electron Cycrotron Resonance）プラズマ源やシリ
コン波プラズマ源等の各種プラズマ源を用いることがで
きることは言うまでもない。
【００６８】特にシリコン波プラズマ源に代表される基
板とプラズマ発生電極が別々になった高密度プラズマ源
によっては、水素などの含有がほとんどない非晶質弗化
炭素膜の成膜が可能になることは特願平７−２１４２９
号出願明細書等で記載したとおりであるし、かつ以下で
のべるようにアスペクト比の大きい配線間に層間膜を平
坦性よく埋め込むためにも有利である。非晶質弗化炭素
膜の中に水素などの含有がほとんどないことは、層間絶
縁膜の耐熱性という意味できわめて重要なことである。 （非晶質弗化炭素膜の誘電率と組成ならびに構成）非晶
質弗化炭素膜の組成としては、比誘電率が３以下の低誘
電率を示すという目的においては、炭素の含有量として
は７０％以下であることが好ましい。
【００６９】一方で、層間膜として利用する場合に密着
性向上のために、また下地との界面や非晶質弗化炭素膜
形成後に再び配線金属を形成した場合における界面での
剥がれ防止のためには、界面においてはＦの含有量が極
端に少なく炭素の含有量が７０％以上の層を形成するな
ど膜厚方向で組成を変化させたりする場合もあるが、本
発明の技術はこうした膜に対しても適用できる。
【００７０】さらに非晶質弗化炭素膜の下層にシリコン
酸化膜（ＳｉＯ2 ）やシリコン窒化膜（ＳｉＮx ）、あ
るいはそれらの混合膜であるオキシナイトライド膜（Ｓ
ｉＯＮ）を薄く数ｎｍ程度形成しておくと、密着性の向
上がもたらされる。特に前記したシリコン酸化膜やシリ
コン窒化膜としてはそれら材料の化学量論比に較べてシ
リコン過剰とすることでより一層密着力が向上する。
【００７１】この密着力の向上は非晶質弗化炭素膜中の
炭素がシリコン酸化膜やシリコン窒化膜中のシリコン原
子と結合して強力なＳｉ−Ｃ化学結合を形成するためと
考えられる。この事実はシリコン酸化膜やシリコン窒化
膜の化学量論比をシリコン過剰にすると一層密着力が増
すことからも伺える。
【００７２】さらにシリコン酸化膜やシリコン窒化膜と
界面をなす数ｎｍの非晶質弗化炭素膜に水素を加えてお
くことも密着性向上には有効であり、前記した弗素のほ
とんど入っていない炭素膜を界面に配する場合にも水素
を加えることで密着性向上がもたらされる。
【００７３】水素による効果はシリコン酸化膜やシリコ
ン窒化膜におけるシリコン原子の遊離を促すと考えら
れ、この結果強力なＳｉ−Ｃ化学結合が界面で形成され
やすくすることで密着力向上をもたらすものと考えられ
る。 （非晶質弗化炭素膜への開孔）次に、成膜された非晶質
弗化炭素膜にビアホール１５１を形成し、ピアプラグ１
５１１を形成するプロセスについて、図２（ロ）を参照
して説明する。
【００７４】まず、フォトレジストとしては感光性シリ
コーン樹脂系レジストを用い、それをスピンナーで塗布
（図示せず）し、露光することでビアホール１５１用の
選択エッチングパターン（図示せず）を開口する。
【００７５】次に非晶質弗化炭素膜１４１の選択エッチ
ングを行う。選択エッチングはイオンミリング法に代わ
って酸素プラズマ法で行った。酸素プラズマ法でのドラ
イエッチングの条件としては基本的にはよく知られた通
常のレジストの灰化条件をそのまま用いることができ、
広い条件範囲で選択エッチングが可能である。
【００７６】しかし、０．２μｍ径といった微細な形状
でアスペクト比の大きな深いパターンを形成するには非
晶質弗化炭素膜を成膜する場合と同様に、基板を配置す
る一方の電極に数１０〜数百ボルトとの負バイアスがか
かる条件にすることにより、サイドエッチングを押さえ
たビアホール１５１の形成が可能となる。
【００７７】図４は基板をおいた一方の電極に印加され
る負バイアスの大きさに対する膜厚方向でのフッ素を含
むアモルファスカーボンエッチング速度を表している。
負バイアス０の場合には少なくとも開孔部の上部で膜厚
方向のエッチング速度の７０％程度のサイドエッチング
が観測されるが、負バイアスを−６０Ｖとすることで膜
厚方向でのエッチング速度が３倍ほどになり、サイドエ
ッチング量は逆に減少する結果、ほとんどサイドへのエ
ッチングは観測されることはない。
【００７８】非晶質弗化炭素膜１４１をエッチングする
場合に、イオンミリング法ではなく、酸素プラズマ法を
用いることで、パターンの忠実性以外にもエッチング時
間を１／１０以下とする効果がある。
【００７９】また、イオンミリング法は通常のフェノー
ル樹脂系等をベースレジンとした場合には、酸素プラズ
マなどに曝すと非晶質弗化炭素膜１４１のエッチングを
行うとともにフォトレジスト自身も灰化し、エッチング
されてしまうために苦肉の策として用いてきたものであ
るが、感光性シリコーン樹脂系レジストを用いることで
非晶質弗化炭素膜１４１のみをレジスト消失の心配をす
ることなしに選択エッチングすることが可能となった。
【００８０】レジストのベースレジンがフェノール樹脂
系等のシリコンを含まない炭素、酸素、水素を主成分と
した通常の有機物である場合には、酸素プラズマに曝さ
れると炭素は炭酸ガスや一酸化炭素ガスとなり、レジス
ト材そのものが消失しまう。
【００８１】感光性シリコーン樹脂系レジストのベース
レジンとしては特公昭４０−１５９８９号公報、米国特
許３０１７３８６号などで開示されたポリラダーシロキ
サンまたは末端ヒドロキシポリラダーシロキサンあるい
はその両方などから構成される。
【００８２】これらベースレジン材料はＳｉ原子が含ま
れた化合物であるために、酸素プラズマに曝されてもベ
ースレジン材料中でＳｉと酸素の結合が増加することは
あっても酸素プラズマによって消失することがないため
好適である。
【００８３】レジストとして感光性シリコーン樹脂系レ
ジストを用いることの利点としてはさらにレジスト除去
に弗酸系の液を用いることができることである。
【００８４】すなわち、従来のイオンミリング法などで
エッチングしたあとにレジストを除去する場合などで、
エッチングしたあとにレジストを除去する場合には、前
記したようないわゆるレジストの灰化処理では、非晶質
弗化炭素膜１４１自身も耐えられないためにこれを用い
ることができないため、１００℃程度に温めた強アルカ
リ性のレジスト剥離液などで除去を行うことが必要とな
る。ところが１００℃程度に温めた強アルカリ性のレジ
スト剥離液に非晶質弗化炭素膜１４１は溶解する。
【００８５】一方、感光性シリコーン樹脂系レジストは
キシレン等の芳香族炭化水素やアセント等のケトン系の
溶剤にも溶けるが、希弗酸などの弗酸系の液によって容
易に除去でき、これらの液によっては非晶質弗化炭素膜
１４１自身は溶解しないためきわめてプロセスの再現性
は向上する。
【００８６】もちろん、希弗酸などの薬液によるウエッ
トプロセスでのレジスト除去の替わりにフレオンガス等
の弗素を含んだガス系によるドライエッチングによって
も非晶質弗化炭素膜１４１自身は溶解せずにレジストの
みを完全に除去することができる。 （導電性プラグの埋め込み）ビアホール１５１ができあ
がった後は、タングステンＣＶＤによってビアホール１
５１内に導電性プラグ１５１１を埋め込むプロセスに移
行する。
【００８７】まずはスパッタリングによりチタン膜と窒
化チタン膜を絶縁性膜との密着性を上げるために少なく
とも厚さ数ｎｍ形成し、しかる後にビアホール１５１が
埋まるに充分なタングステン膜をＷＦ6 ガスを原料とし
たＣＶＤ法により形成する。
【００８８】次にビアホール１５１以外に堆積したタン
グステンをドライエッチングにより除去することで層間
絶縁膜の表面を露出させるプロセスを踏んでビアホール
１５１部のみにタングステンが埋め込まれた導電性プラ
グ１５１１が形成される。 （第２の配線層形成以降のプロセス）第２の配線層形成
プロセスについては図２（ハ）、（ニ）に沿って説明す
る。第２層配線層１３２としてはチタン膜と窒化チタン
膜を積層して、第１の配線形成の場合と同様にパターニ
ングすることで第２の配線層１３２が形成される。この
後、再び非晶質弗化炭素膜１４２を形成、ビアホール１
５２を開孔してタングステン被着、ドライエッチングし
て導電性プラグ１５２１を埋め込む。
【００８９】その後図３（ホ）に示すように再び第３層
配線金属１３３を形成、パターニングするといったよう
に前記してきたプロセスを繰り返すならば所望の層数の
多層配線ができあがる。最後にＳｉＯ2 やＳｉ3 Ｎ4 に
よってパッシベーション膜１６を形成すれば多数の多層
配線を備えた半導体集積回路チップがシリコンウエーハ
上に完成することになる。
【００９０】［第２の実施の形態］ビアホールあるいは
コンタクトホールにタングステンを埋め込む工程で、ビ
アホールあるいはコンタクトホール内の側壁にシリコン
窒化膜などのサイドウォールを形成しておくことが有効
である。
【００９１】サイドウォールの採用により、これらホー
ルへの導電性プラグの埋め込みプロセスの条件設定にお
ける自由度が大幅に拡大し、抵抗の低い導電性プラグを
再現性よく作成することができる。
【００９２】そこで第２の実施の形態として、図５の断
面を有する多層配線構造を例にとり説明する。この実施
の形態ではビアホールあるいはコンタクトホール内の側
壁にサイドウォールを形成することが特徴であり、同時
にシリコンウエーハ２１に形成された拡散層２２と最下
層の配線２７１との間の絶縁膜２３１としても非晶質弗
化炭素膜２３１２を用いることを特徴とする。この実施
の形態の構造の製造方法を、図６ならびに図７の工程断
面図を参照して説明する。図６（イ）に示すように、拡
散層２２が形成されたシリコンウエーハ２１表面にまず
絶縁膜２３１を形成する。絶縁膜２３１としてはまずシ
リコンウエーハ２１表面に酸化法やＣＶＤ法で薄い（〜
５ｎｍ）シリコン酸化膜２３１１を形成し、次に４００
ｎｍの厚さの非晶質弗化炭素膜２３１２を前記した方法
で形成、再び薄い（〜５ｎｍ）シリコン酸化膜２３１３
を形成した。
【００９３】非晶質弗化炭素膜２３１２の上下にシリコ
ン酸化膜２３１１および２３１３を形成することで非晶
質弗化炭素膜２３１２の密着性を向上させる。
【００９４】次に拡散層２２と最下層の配線２７１との
接続をするためのコンタクトホール２４１を開孔する工
程に入る。ここではまず前記したシリコーン系レジスト
を塗布、露光、現像（以上、レジスト工程は図示せ
ず。）してコンタクトホール２４１のエッチングのため
のレジストマスクを形成する。次に弗酸系エッチング液
を用いてシリコン酸化膜２３１３をまずエッチング、つ
ぎに前記した酸素プラズマにより非晶質弗化炭素膜２３
１２をエッチング、さらに再びシリコン酸化膜２３１１
を弗酸系エッチング液でエッチングすることでコンタク
トホール２４１が開孔する（図６（ロ））。
【００９５】ここでシリコン酸化膜２３１１および２３
１３をエッチングする場合に弗酸系エッチング液を使用
したのでシリコーン系レジストも僅かにエッチングされ
るものの、全シリコン酸化膜の厚みは〜１０ｎｍと薄い
ためにシリコーン系レジストのエッチング量は問題にな
らない。
【００９６】なお、非晶質弗化炭素膜の絶縁性はシリコ
ン酸化膜に較べて若干劣るのでシリコン酸化膜２３１１
や２３１３を厚くすることが必要な場合もあるが、この
場合にはシリコーン系レジストと通常のノボラック系レ
ジスト等の２層構造レジストを用いればよい。
【００９７】上層シリコン酸化膜２３１３が厚い場合に
はシリコーン系レジストの上にノボラック系レジスト等
の通常レジストを用いればよいし、下層シリコン酸化膜
２３１１が厚い場合にはシリコーン系レジストの下にノ
ボラック系レジストを配置することが望ましい。
【００９８】なお、厚いシリコン酸化膜などを挿入する
ことでの層間絶縁膜の誘電率の上昇が懸念されるが、下
記の理由から密着性向上のために誘電率の大きい絶縁膜
の挿入を躊躇する必要はほとんどない。
【００９９】厚さが同一の比誘電率ε1 の絶縁膜と比誘
電率ε2 の絶縁膜を積層させて、この積層膜の表裏に電
極を形成させて容量を測定すれば、上記２つの膜の比誘
電率の幾何平均 εT ＝２ε1 ε2 ／（ε1 ＋ε2 ） の比誘電率膜をもった均質な誘電体が挿入されている場
合と等価である。
【０１００】すなわち、厚みが同じである比誘電率ε1
＝２．１の非晶質弗化炭素膜と比誘電率ε2 ＝３．９の
シリコン酸化膜よりなる積層構造を仮定すると等価誘電
率εT ＝２．７３であり、層間絶縁膜の低誘電率化は充
分に達成されるからである。 （サイドウォール形成）以上の工程によりコンタクトホ
ールを開孔した後、図６（ロ）で示すように、シリコン
窒化膜２５をプラズマＣＶＤ法で厚さ３００ｎｍ形成す
る。
【０１０１】さらに良く知られたサリサイドプロセスに
おけるのと同様の異方性エッチングによりシリコン窒化
膜２５をエッチングするならば、図６（ハ）で示すよう
にコンタクトホール２４１の内壁にシリコン窒化膜サイ
ドウォール２５１が形成される。
【０１０２】次は図６（ニ）に示すように、第１の実施
の形態での場合と同様にタングステン等の導電性膜２６
をＣＶＤ法などで形成する。
【０１０３】コンタクトホール２４１部以外に堆積した
導電性膜をドライエッチングにより除去することで層間
絶縁膜２３１の表面を露出させるプロセスを踏んで、図
７（ホ）のようにコンタクトホール２４１部のみにタン
グステンを埋め込んで導電性プラグ２６１を形成した。
【０１０４】なお、実施例ではサイドウォール２５１に
はシリコン窒化膜を用いたがシリコン酸化膜でもオキシ
ナイトライド膜であっても構わない。
【０１０５】また、シリコン酸化膜、シリコン窒化膜あ
るいはその混合膜であるオキシナイトライド膜の少なく
とも側壁に露出した非晶質弗化炭素膜２３１２に隣接す
る膜の組成が各々の化学量論比に較べてシリコン過剰と
するならばサイドウォールへのこれら膜の密着性は一段
と向上する。
【０１０６】なお、ここに適用するサイドウォール２５
１は層間絶縁膜２３１の断面全体に形成する必要はな
く、非晶質弗化炭素膜２３１２の断面のみを覆えばよ
い。このことはサイドウォールエッチングの再現性向上
に著しく役立つばかりか後に埋め込む導電性プラグの断
面積の拡大による抵抗の低減をもたらす。このプロセス
を、図６の（ロ）および（ハ）に相当する図８（イ）お
よび（ロ）を用いて説明する。
【０１０７】図８（イ）は、酸素プラズマエッチングで
非晶質弗化炭素をエッチングする工程でややオーバーエ
ッチングしておき非晶質弗化炭素膜２３１２のサイドエ
ッチングを２００ｎｍ程進行させ、この後で窒化膜２５
を形成した段階をあらわす。この場合酸化膜２３１３に
は庇２３１３１ができる。
【０１０８】その後図８（ロ）で示すように異方性エッ
チングによりサイドウォール２５１を形成するわけであ
るが、サイドウォール２５１の形成にあたっては確実に
サイドウォール２５１を形成しようとするとコンタクト
ホール２４１の底２４１１に窒化膜２５が残余する場合
がある。
【０１０９】しかし、図８（イ）の構造をエッチングし
ても図８（ロ）に示すように、非晶質弗化炭素膜２３１
２の断面に形成された窒化膜２５は上部の酸化膜２３１
３の庇２３１３１の下に保護され、サイドウォール２５
１形成のためのエッチングを原理的には少なくとも庇２
３１３１がなくなるまで充分過剰に行うことができるよ
うになる。しかし、庇２３１３１が残余する範囲でエッ
チングを終了すれば充分であり、かつ庇２３１３１が残
余する範囲にとどめておくことが非晶質弗化炭素膜２３
１２の完全密閉には好ましい。
【０１１０】さらに加えて酸化膜２３１３の膜厚をサイ
ドウォール用窒化膜２５よりも厚く形成しておくならば
このプロセスはきわめて安定したものとなり、確実に非
晶質弗化炭素膜２３１２を覆って低抵抗導電性プラグを
再現性をもって形成することができる。すなわち、コン
タクトホール２４１の底２４１１の窒化膜２５を確実に
除去することができ、安定した低抵抗コンタクト特性を
えることができる。 （サイドウォールの有効性）この実施例のように導電性
膜２６の被着前にサイドウォール２５１を形成しておく
ならば、導電性膜２６の形成プロセス条件に大幅な余裕
度が生じる。
【０１１１】すなわち第１の実施の形態のようにサイド
ウォール２５１を設けない場合には、導電性膜であるタ
ングステンをＣＶＤ法などの技術を用いて堆積する場合
にシリコンウエーハの加熱温度を４００℃未満にて行う
必要があるなどの制約がある。
【０１１２】例えばサイドウォール２５１がない場合、
４００℃以上の温度ではコンタクトホール２４１の内面
側壁に露出した非晶質弗化炭素膜の断面から弗素が脱離
してその絶縁性を阻害するといったシリコン酸化膜など
を層間膜とした場合には予想できない問題が生じる。
【０１１３】一方、本発明の実施の形態のようにサイド
ウォール２５１を設ければ４００℃以上での導電性膜２
６の形成が可能である。４００℃未満でタングステンな
どを形成すると成膜速度を低下したり、できあがった膜
の抵抗率が高くなるなどの問題が派生するので、非晶質
弗化炭素膜を持った構造でサイドウォール２５１を形成
することによりプロセスの信頼性を向上する。 （多層配線形成におけるＣＭＰ技術の採用）コンタクト
用の導電性プラグ２６１が形成された後は、図７（ホ）
に示してあるように、第１の実施の形態と同様にして第
１の配線層２７１を形成、これを前記最下層絶縁膜２３
１の場合と同様に、上下をシリコン酸化膜２３２１、２
３２３で狭まれた非晶質弗化炭素膜２３２２で構成され
第２の絶縁層２３２を形成する。
【０１１４】この実施の形態にあってはこの後で絶縁層
２３２の表面段差を化学機械研磨（ＣＭＰ）にて平坦化
するプロセスを取り入れた。
【０１１５】このＣＭＰプロセスでは絶縁層２３２を構
成する上部シリコン酸化膜２３２３がＣＭＰの終点検出
に有効に働く。すなわち、図７（ホ）における非晶質弗
化炭素膜２３２２の凹部にのみシリコン酸化膜２３２３
が残ったところで、図７（ヘ）に示すように研磨を終え
る。これによれば、シリコン酸化膜２３２３が非晶質弗
化炭素膜２３２２に較べて硬いために研磨速度がおち、
この結果ＣＭＰの終点検出が容易である。
【０１１６】ＣＭＰ研磨終了後、コンタクトホール２４
１を形成する方法に準じてビアホール２４２を形成す
る。図７（ヘ）で示される場合のように、ビアホール２
４２がシリコン酸化膜２３２３の存在しない表面に掘ら
れるときには、第１の実施の形態で述べた非晶質弗化炭
素膜２３２２の酸素プラズマによるエッチングに先立つ
弗酸系エッチング液での処理は不要である。
【０１１７】ただし、次の配線層２７２の堆積にあた
り、シリコン酸化膜２３２３の存在しない表面で第２の
配線層が剥がれを防止するために、チタン膜と窒化チタ
ン膜をまず堆積しておく必要がある。
【０１１８】なお、以上の説明でＣＭＰにおいては絶縁
膜２３２３としてシリコン酸化膜を用いたがシリコン窒
化膜でもオキシナイトライド膜であってもかまわないこ
とは言うまでもない。
【０１１９】なお、実施の形態において配線あるいは導
電性プラグについてチタン系、あるいはタングステン系
の場合について説明したが、もちろん多結晶シリコンあ
るいはアルミニューム系、銅系など従来から使用されて
いる導電性材料が使用できることは言うまでもない。
【０１２０】また、絶縁層への上記導電性材料の密着性
向上などのために取られるそれら導電性材料の下地にチ
タンや窒化チタン層を設ける技術を使うことが有効であ
ることにかわりはない。
【０１２１】また、実施の形態においてシリコン酸化膜
とあるところはシリコン窒化膜に置き変えるなどシリコ
ン酸化膜、シリコン窒化膜およびオキシナイトライド膜
の間で自由に置き変えを行ってもなんら本発明の効果を
減じるものではない。
【０１２２】
【発明の効果】非晶質弗化炭素膜を含んだ層間絶縁膜の
選択エッチングは、従来のようにフェノール樹脂系や環
化ゴム系のレジストを用いては困難であったが、本発明
はシリコーン系レジストを選択エッチングマスクとして
炭素と弗素を主成分とする非晶質弗化炭素膜を選択エッ
チングすることにより、コンタクトホールやビアホール
といった層間絶縁膜への加工が酸素プラズマエッチング
によって容易に行えるようになった。
【０１２３】特に酸素プラズマエッチング時に被エッチ
ング試料の設置電極に負バイアスを印加しておくならば
異方性エッチングが可能となりサイドエッチングの軽微
な選択エッチングマスク形状に忠実な選択エッチングを
行うことができる。
【０１２４】従って、上記方法を使用して、炭素と弗素
を主成分とする非晶質弗化炭素膜層を含んだ絶縁層によ
り電気的に隔絶されて配置された配線層間を、絶縁層を
貫通する孔に埋め込まれた導電性材料により電気的に接
続することにより、層間での浮遊容量が小さく、配線幅
２μｍ程度の半導体集積回路においても配線遅延やクロ
ストークの問題を解決した半導体装置を実現することが
できる。ちなみに同一形状の配線を仮定しての配線遅延
時間は、絶縁層がシリコン酸化膜の場合に較べて、本発
明は半分近くにまで短縮することが可能である。
【０１２５】また、非晶質弗化炭素膜の少なくとも一主
面にシリコン酸化膜、シリコン窒化膜あるいはその混合
膜であるシリコンオキシナイトライド膜を形成し、これ
ら全体を層間絶縁膜とすることにより、前記シリコン酸
化膜、シリコン窒化膜あるいはその混合膜であるシリコ
ンオキシナイトライド膜を介して配置される金属材料そ
の他の材料層と絶縁膜との密着性をあげることができ、
プロセスの安定性を向上し、信頼性の高い半導体装置と
して仕上げることが可能となる。
【０１２６】さらに前記シリコン酸化膜、シリコン窒化
膜あるいはその混合膜であるシリコンオキシナイトライ
ド膜に接する非晶質弗化炭素膜層の少なくとも一主面近
傍に水素を含有した層を形成しておいたり、あるいは前
記シリコン酸化膜、シリコン窒化膜あるいはその混合膜
であるシリコンオキシナイトライド膜の少なくとも非晶
質弗化炭素膜と接する界面の化学量論比をシリコン過剰
とした層間絶縁膜とするならばさらに密着性は向上し、
プロセスの安定性と半導体装置の信頼性を一層向上する
ことができる。
【０１２７】なお、非晶質弗化炭素膜をシリコーン系レ
ジストをマスクに選択エッチングした後、前記シリコー
ン系レジストは、非晶質弗化炭素膜をアタックしない弗
酸を含む液や弗素を含んだ化合物ガス中にてドライエッ
チングする方法を採用することにより容易に除去できる
ので、化学組成の複雑で強アルカリ性のレジストリムー
バーを使用する必要がなく、清浄なレジスト除去プロセ
スが実現される。
【０１２８】また、少なくとも非晶質弗化炭素膜を含ん
で構成される絶縁膜を貫通するように堀られた孔の側壁
のうち少なくとも側壁に露出した非晶質弗化炭素膜の断
面部にシリコン酸化膜、シリコン窒化膜あるいはその混
合膜であるシリコンオキシナイトライド膜を配置しサイ
ドウォールを形成するならばその後にこの孔の埋めこま
れる導電性プラグの形成条件の自由度を大幅に拡大する
とともに、比抵抗の低い導電性プラグをもった半導体装
置が得られる。
【０１２９】すなわち、導電性プラグの埋め込みにはサ
イドウォールがない場合には４００℃未満が要求され、
これにて形成した導電性プラグの比抵抗が高くなったり
不都合なことを生じる場合があったが、こうした問題は
サイドウォール形成によって完全に解決することができ
る。
【０１３０】さらに、前記側壁に配置されたシリコン酸
化膜、シリコン窒化膜あるいはその混合膜であるシリコ
ンオキシナイトライド膜の少なくとも側壁に露出した非
晶質弗化炭素膜に隣接する膜の組成が各々の化学量論比
に較べてシリコン過剰とすることにより、非晶質弗化炭
素膜とサイドウォールの密着性を向上でき、時にウエー
ハ周辺で起こるサイドウォールの剥離によるゴミの発生
などの問題も解決する。
【０１３１】さらに、絶縁層が、炭素と弗素を主成分と
する非晶質弗化炭素膜と、前記非晶質弗化炭素膜の少な
くとも上面に形成されるシリコン酸化膜あるいはシリコ
ン窒化膜あるいはシリコンオキシナイトライド膜を有
し、絶縁層のシリコン酸化膜あるいはシリコン窒化膜あ
るいはシリコンオキシナイトライド膜における配線層間
の電気的接続のための孔の開口断面積に比べて、非晶質
弗化炭素膜における前記孔の開口断面積が大きく、絶縁
層を貫通する孔内の側壁のうち、少なくとも側壁に露出
した非晶質弗化炭素膜との界面に、シリコン酸化膜ある
いはシリコン窒化膜あるいはシリコンオキシナイトライ
ド膜が形成されているならば、サイドウォールによって
開孔断面積を縮小することなく、レジストパターンに則
した安定で低抵抗の導電性プラグを形成することができ
る。
【０１３２】また、サイドウォールによる開孔断面積の
縮小を防ぐために、非晶質弗化炭素膜の少なくとも上面
に形成されるシリコン酸化膜あるいはシリコン窒化膜あ
るいはシリコンオキシナイトライド膜の厚さよりも、孔
内の側壁に形成されるシリコン酸化膜あるいはシリコン
窒化膜あるいはシリコンオキシナイトライド膜の厚さの
方を薄くすることによって効果がある。
【０１３３】さらに本発明の半導体装置を製造するにあ
たり、非晶質弗化炭素膜を含んだ絶縁層にあって非晶質
弗化炭素膜の上面に密着性向上をもたらす酸化膜、窒化
膜あるいはオキシナイトライド膜を形成し、配線層を埋
め込んだりして凹凸の発生した非晶質弗化炭素膜表面
を、凹部に存在する前記酸化膜、窒化膜あるいはオキシ
ナイトライド膜を研磨の終了検知として研磨することに
より再現性よく平坦化することができる。
【０１３４】本発明によれば、比誘電率の低い層間絶縁
膜材料の導入による配線遅延時間の短縮やクロストーク
の軽減のみならず、多層絶縁プロセスの安定性、自由度
あるいは再現性、層間の密着性あるいは導電性プラグな
ど諸特性についても向上した多層配線構造をもった半導
体装置が実現する。
【図面の簡単な説明】
【図１】本発明の第一の実施例で得られる多層配線構造
の完成断面図である。
【図２】図１で示した多層配線構造を形成する製造方法
の主要製造工程での断面図である。
【図３】図１で示した多層配線構造を形成する製造方法
の図２で示した製造工程に続く、主要製造工程での断面
図である。
【図４】非晶質弗化炭素膜の選択的酸素プラズマエッチ
ングにおけるシリコンウエーハ設置電極に印加される負
バイアスの大きさに対する膜厚方向でのエッチング速度
を表わす。
【図５】本発明の第二の実施例で得られる多層配線構造
の完成断面図である。
【図６】図５で示した多層配線構造を形成する製造方法
の主要製造工程での断面図である。
【図７】図５で示した多層配線構造を形成する製造方法
の図６で示した製造工程に続く、主要製造工程での断面
図である。
【図８】図５で示した多層配線構造のプラグ部に変形を
もたらす製造方法の主要製造工程での断面図である。
【図９】本図中断面構造で描かれたように絶縁された孤
立配線とシリコン基板との間の単位配線長あたりの容量
の関係を示すグラフである。
【図１０】本図中断面構造で描かれたように絶縁された
櫛の歯状に配置された複数配線における一配線とシリコ
ン基板との間の単位配線長あたりの容量の関係を示すグ
ラフである。
【図１１】従来の多層配線の構成を示す図である。
【符号の説明】
１１、２１ シリコンウエーハ １２、２３１ 最下層絶縁膜 ２３１１、２３１３、２３２１、２３２３ シリコン
酸化膜 １４１、１４２、２３１２、２３２２ 非晶質弗化炭
素膜 １３１、２７１ 最下層配線層 １３２、２７２ 第２の配線層 １３３ 第３の配線層 １５１、１５２、２４２ ビアホール １５１１、１５２２ ビアプラグ ２４１ コンタクトホール ２５ シリコン窒化膜 １６ パッシベーション絶縁膜 ２５１ サイドウォール ２６ 導電性膜 ２６１ 導電性プラグ ２３１３ 酸化膜 ２３１３１ 酸化膜庇 ２４１１ コンタクトホールの底 ２３２ 第２の絶縁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 辰巳 ▲徹▼ 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 昭60−114858（ＪＰ，Ａ) 特開 昭62−293238（ＪＰ，Ａ) 特開 平４−57051（ＪＰ，Ａ) 特開 平８−144071（ＪＰ，Ａ) 欧州特許出願公開696819（ＥＰ，Ａ １) Ｋａｚｕｈｉｋｏ Ｅｎｄｏ ａｎｄ Ｔｏｒｕ Ｔａｔｓｕｍｉ，Ｊｏｕｒ ｎａｌ ｏｆ ＡＰＰＬＩＥＤ ＰＨＹ ＳＩＣＳ，Ｕ．Ｓ．，Ｖｏｌ．78，Ｎ ｏ．２，15 Ｊｕｌｙ 1995，Ｐ．1370 −1372 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3065 H01L 21/3105 - 21/314 H01L 21/304 H01L 21/768

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】炭素と弗素を主成分とする非晶質弗化炭素
    膜を含んだ絶縁層により配線層間が電気的に隔絶され、
    前記配線層間が前記絶縁層を貫通した孔に埋め込まれた
    導電性材料により電気的に接続され、 前記絶縁層が、炭素と弗素を主成分とする非晶質弗化炭
    素膜と、前記非晶質弗化炭素膜の少なくとも一主面に形
    成されるシリコン酸化膜あるいはシリコン窒化膜あるい
    はシリコンオキシナイトライド膜を有し、 前記シリコン酸化膜あるいは前記シリコン窒化膜あるい
    は前記シリコンオキシナイトライド膜の少なくとも前記
    非晶質弗化炭素膜と接する界面部分の化学量論比をシリ
    コン過剰とすることを特徴とする半導体装置。
  2. 【請求項２】炭素と弗素を主成分とする非晶質弗化炭素
    膜を含んだ絶縁層により配線層間が電気的に隔絶され、
    前記配線層間が前記絶縁層を貫通した孔に埋め込まれた
    導電性材料により電気的に接続され、 前記絶縁層が、炭素と弗素を主成分とする非晶質弗化炭
    素膜と、前記非晶質弗化炭素膜の少なくとも一主面に形
    成されるシリコン酸化膜あるいはシリコン窒化膜あるい
    はシリコンオキシナイトライド膜を有し、 前記非晶質弗化炭素膜の少なくとも前記シリコン酸化膜
    あるいは前記シリコン窒化膜あるいは前記シリコンオキ
    シナイトライド膜と接する界面部分が水素を含有するこ
    とを特徴とする半導体装置。
  3. 【請求項３】前記絶縁層を貫通する前記孔内の側壁のう
    ち、少なくとも側壁に露出した前記非晶質弗化炭素膜と
    の界面に、シリコン酸化膜あるいはシリコン窒化膜ある
    いはシリコンオキシナイトライド膜が形成されることを
    特徴とする請求項１または請求項２に記載の半導体装
    置。
  4. 【請求項４】炭素と弗素を主成分とする非晶質弗化炭素
    膜を含んだ絶縁層により配線層間が電気的に隔絶され、
    前記配線層間が前記絶縁層を貫通した孔に埋め込まれた
    導電性材料により電気的に接続され、 前記絶縁層を貫通する前記孔内の側壁のうち、少なくと
    も側壁に露出した前記非晶質弗化炭素膜との界面に、シ
    リコン酸化膜あるいはシリコン窒化膜あるいはシリコン
    オキシナイトライド膜が形成されることを特徴とする半
    導体装置。
  5. 【請求項５】炭素と弗素を主成分とする非晶質弗化炭素
    膜を含んだ絶縁層により配線層間が電気的に隔絶され、
    前記配線層間が前記絶縁層を貫通した孔に埋め込まれた
    導電性材料により電気的に接続され、 前記絶縁層が、炭素と弗素を主成分とする非晶質弗化炭
    素膜と、前記非晶質弗化炭素膜の少なくとも一主面に形
    成されるシリコン酸化膜あるいはシリコン窒化膜あるい
    はシリコンオキシナイトライド膜を有し、 前記絶縁層を貫通する前記孔内の側壁のうち、少なくと
    も側壁に露出した前記非晶質弗化炭素膜との界面に、シ
    リコン酸化膜あるいはシリコン窒化膜あるいはシリコン
    オキシナイトライド膜が形成されることを特徴とする半
    導体装置。
  6. 【請求項６】前記孔内の側壁に形成された前記シリコン
    酸化膜あるいは前記シリコン窒化膜あるいは前記シリコ
    ンオキシナイトライド膜の、少なくとも前記非晶質弗化
    炭素膜と接する界面部分の化学量論比をシリコン過剰と
    することを特徴とする請求項３又は請求項４又は請求項
    ５に記載の半導体装置。
  7. 【請求項７】炭素と弗素を主成分とする非晶質弗化炭素
    膜を含んだ絶縁層により配線層間が電気的に隔絶され、
    前記配線層間が前記絶縁層を貫通した孔に埋め込まれた
    導電性材料により電気的に接続され、 前記絶縁層が、炭素と弗素を主成分とする非晶質弗化炭
    素膜と、前記非晶質弗化炭素膜の少なくとも上面に形成
    されるシリコン酸化膜あるいはシリコン窒化膜あるいは
    シリコンオキシナイトライド膜を有し、 前記絶縁層の前記シリコン酸化膜あるいはシリコン窒化
    膜あるいはシリコンオキシナイトライド膜における前記
    孔の開口断面積に比べて、前記非晶質弗化炭素膜におけ
    る前記孔の開口断面積が大きく、 前記絶縁層を貫通する前記孔内の側壁のうち、少なくと
    も側壁に露出した前記非晶質弗化炭素膜との界面に、シ
    リコン酸化膜あるいはシリコン窒化膜あるいはシリコン
    オキシナイトライド膜が形成されていることを特徴とす
    る半導体装置。
  8. 【請求項８】炭素と弗素を主成分とする非晶質弗化炭素
    膜を含んだ絶縁層により配線層間が電気的に隔絶され、
    前記配線層間が前記絶縁層を貫通した孔に埋め込まれた
    導電性材料により電気的に接続され、 前記絶縁層が、炭素と弗素を主成分とする非晶質弗化炭
    素膜と、前記非晶質弗化炭素膜の少なくとも上面に形成
    されるシリコン酸化膜あるいはシリコン窒化膜あるいは
    シリコンオキシナイトライド膜を有し、 前記絶縁層を貫通する前記孔の側壁のうち、少なくとも
    側壁に露出した前記非晶質弗化炭素膜との界面に、シリ
    コン酸化膜あるいはシリコン窒化膜あるいはシリコンオ
    キシナイトライド膜が形成され、 前記絶縁層の前記シリコン酸化膜あるいはシリコン窒化
    膜あるいはシリコンオキシナイトライド膜の厚さより
    も、前記孔内の側壁に形成された前記シリコン酸化膜あ
    るいはシリコン窒化膜あるいはシリコンオキシナイトラ
    イド膜の厚さの方が薄いことを特徴とする半導体装置。
JP8049765A 1996-03-07 1996-03-07 半導体装置 Expired - Lifetime JP2956571B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP8049765A JP2956571B2 (ja) 1996-03-07 1996-03-07 半導体装置
CA002199346A CA2199346C (en) 1996-03-07 1997-03-06 Semiconductor device and manufacturing method of the same
EP97103762A EP0795895A3 (en) 1996-03-07 1997-03-06 Semiconductor device with a plurality of stacked wiring layers and manufacturing method of the same
US08/813,338 US5866920A (en) 1996-03-07 1997-03-07 Semiconductor device and manufacturing method of the same
KR1019970008129A KR100308101B1 (ko) 1996-03-07 1997-03-07 반도체장치와그의제조방법
US09/231,493 US6180531B1 (en) 1996-03-07 1999-01-14 Semiconductor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8049765A JP2956571B2 (ja) 1996-03-07 1996-03-07 半導体装置

Publications (2)

Publication Number Publication Date
JPH09246242A JPH09246242A (ja) 1997-09-19
JP2956571B2 true JP2956571B2 (ja) 1999-10-04

Family

ID=12840279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8049765A Expired - Lifetime JP2956571B2 (ja) 1996-03-07 1996-03-07 半導体装置

Country Status (5)

Country Link
US (2) US5866920A (ja)
EP (1) EP0795895A3 (ja)
JP (1) JP2956571B2 (ja)
KR (1) KR100308101B1 (ja)
CA (1) CA2199346C (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420095B1 (en) 1994-03-18 2002-07-16 Fujitsu Limited Manufacture of semiconductor device using A-C anti-reflection coating
US5767012A (en) * 1996-06-05 1998-06-16 Advanced Micro Devices, Inc. Method of forming a recessed interconnect structure
JP3400918B2 (ja) * 1996-11-14 2003-04-28 東京エレクトロン株式会社 半導体装置の製造方法
GB2331846B (en) * 1996-12-02 1999-11-10 Nec Corp A semiconductor device and method for its manufacture
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
US6104092A (en) * 1997-04-02 2000-08-15 Nec Corporation Semiconductor device having amorphous carbon fluoride film of low dielectric constant as interlayer insulation material
WO1998049720A1 (fr) * 1997-04-28 1998-11-05 Shibaura Mechatronics Corporation Procede et dispositif de traitement sous vide
JPH10321624A (ja) * 1997-05-20 1998-12-04 Toshiba Corp 半導体装置の製造方法
US6066893A (en) * 1997-09-24 2000-05-23 Texas Instruments Incorporated Contaminant resistant barriers to prevent outgassing
IL137212A (en) * 1998-01-10 2003-09-17 Tokyo Electron Ltd Semiconductor device having insulating film of fluorine-added carbon film and method of producing the same
US6204168B1 (en) 1998-02-02 2001-03-20 Applied Materials, Inc. Damascene structure fabricated using a layer of silicon-based photoresist material
US6277730B1 (en) 1998-02-17 2001-08-21 Matsushita Electronics Corporation Method of fabricating interconnects utilizing fluorine doped insulators and barrier layers
US7211496B1 (en) * 1998-04-22 2007-05-01 International Business Machines Corporation Freestanding multiplayer IC wiring structure
US6097092A (en) * 1998-04-22 2000-08-01 International Business Machines Corporation Freestanding multilayer IC wiring structure
US6448655B1 (en) * 1998-04-28 2002-09-10 International Business Machines Corporation Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
JP4355039B2 (ja) * 1998-05-07 2009-10-28 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP2000133710A (ja) 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
JP3230667B2 (ja) * 1998-11-17 2001-11-19 日本電気株式会社 半導体装置の配線構造
GB2389963A (en) * 1998-12-04 2003-12-24 Nec Electronics Corp Semiconductor device and method of manufacture
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
JP4037561B2 (ja) * 1999-06-28 2008-01-23 株式会社東芝 半導体装置の製造方法
US20050070945A1 (en) * 1999-11-02 2005-03-31 Steven Schraga Single use lancet assembly
DE19958906A1 (de) * 1999-12-07 2001-07-05 Infineon Technologies Ag Herstellung von integrierten Schaltungen
KR100356476B1 (ko) * 1999-12-29 2002-10-18 주식회사 하이닉스반도체 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
DE10040465A1 (de) * 2000-08-18 2002-03-07 Infineon Technologies Ag Prozessführung für eine Metall/Metall-Kontaktherstellung
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
JP2002118199A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置
US6368924B1 (en) * 2000-10-31 2002-04-09 Motorola, Inc. Amorphous carbon layer for improved adhesion of photoresist and method of fabrication
US6737222B2 (en) * 2000-11-21 2004-05-18 Advanced Micro Devices, Inc. Dual damascene process utilizing a bi-layer imaging layer
US7085616B2 (en) * 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP2003257970A (ja) * 2002-02-27 2003-09-12 Nec Electronics Corp 半導体装置及びその配線構造
US6541397B1 (en) * 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US6780753B2 (en) 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
JP2004134687A (ja) * 2002-10-15 2004-04-30 Toshiba Corp 半導体装置及びその製造方法
US7402514B2 (en) * 2003-01-24 2008-07-22 Texas Instruments Incorporated Line-to-line reliability enhancement using a dielectric liner for a low dielectric constant interlevel and intralevel (or intermetal and intrametal) dielectric layer
JP2005123406A (ja) * 2003-10-16 2005-05-12 Tokyo Electron Ltd プラズマエッチング方法。
US7638440B2 (en) * 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
WO2005087974A2 (en) * 2004-03-05 2005-09-22 Applied Materials, Inc. Cvd processes for the deposition of amorphous carbon films
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
US7079740B2 (en) * 2004-03-12 2006-07-18 Applied Materials, Inc. Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
KR100726149B1 (ko) * 2005-06-29 2007-06-13 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP2007294500A (ja) * 2006-04-21 2007-11-08 Nec Electronics Corp 半導体装置およびその製造方法
US20070286954A1 (en) * 2006-06-13 2007-12-13 Applied Materials, Inc. Methods for low temperature deposition of an amorphous carbon layer
US20080254233A1 (en) * 2007-04-10 2008-10-16 Kwangduk Douglas Lee Plasma-induced charge damage control for plasma enhanced chemical vapor deposition processes
US8021975B2 (en) * 2007-07-24 2011-09-20 Tokyo Electron Limited Plasma processing method for forming a film and an electronic component manufactured by the method
JP2009064909A (ja) * 2007-09-05 2009-03-26 Alps Electric Co Ltd 多層セラミック配線板およびその製造方法
US20090093128A1 (en) * 2007-10-08 2009-04-09 Martin Jay Seamons Methods for high temperature deposition of an amorphous carbon layer
WO2009057225A1 (ja) 2007-11-02 2009-05-07 Fujitsu Microelectronics Limited 半導体装置とその製造方法
US20090269923A1 (en) * 2008-04-25 2009-10-29 Lee Sang M Adhesion and electromigration improvement between dielectric and conductive layers
US9653327B2 (en) 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
JP5733623B2 (ja) * 2011-06-10 2015-06-10 国立大学法人九州大学 半導体装置の製造方法
WO2013112360A1 (en) * 2012-01-27 2013-08-01 University Of Kansas Hydrophobized gas diffusion layers and method of making the same
US9865459B2 (en) * 2015-04-22 2018-01-09 Applied Materials, Inc. Plasma treatment to improve adhesion between hardmask film and silicon oxide film
US10580661B2 (en) 2016-12-14 2020-03-03 Mattson Technology, Inc. Atomic layer etch process using plasma in conjunction with a rapid thermal activation process

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493855A (en) * 1982-12-23 1985-01-15 International Business Machines Corporation Use of plasma polymerized organosilicon films in fabrication of lift-off masks
JPS62136820A (ja) * 1985-12-11 1987-06-19 Nippon Telegr & Teleph Corp <Ntt> 極微細パタ−ン形成法
US4822716A (en) * 1985-12-27 1989-04-18 Kabushiki Kaisha Toshiba Polysilanes, Polysiloxanes and silicone resist materials containing these compounds
JPH07113774B2 (ja) * 1987-05-29 1995-12-06 株式会社日立製作所 パタ−ンの形成方法
JPS6489435A (en) * 1987-09-30 1989-04-03 Hitachi Ltd Dissolution removing method of resist
KR920018987A (ko) * 1991-03-23 1992-10-22 김광호 캐패시터의 제조방법
JP3010824B2 (ja) * 1991-09-17 2000-02-21 株式会社日立製作所 半導体装置及びその製造方法
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
JP2751851B2 (ja) * 1995-02-09 1998-05-18 日本電気株式会社 フッ素化非晶質炭素膜の製造方法
JP2748864B2 (ja) * 1994-09-12 1998-05-13 日本電気株式会社 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置
JP2748879B2 (ja) * 1995-02-23 1998-05-13 日本電気株式会社 フッ素化非晶質炭素膜材料の製造方法
CA2157257C (en) * 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｋａｚｕｈｉｋｏ Ｅｎｄｏ ａｎｄ Ｔｏｒｕ Ｔａｔｓｕｍｉ，Ｊｏｕｒｎａｌ ｏｆ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ，Ｕ．Ｓ．，Ｖｏｌ．７８，Ｎｏ．２，１５ Ｊｕｌｙ １９９５，Ｐ．１３７０−１３７２

Also Published As

Publication number Publication date
KR970067703A (ko) 1997-10-13
US6180531B1 (en) 2001-01-30
EP0795895A2 (en) 1997-09-17
EP0795895A3 (en) 1998-12-02
JPH09246242A (ja) 1997-09-19
CA2199346A1 (en) 1997-09-07
CA2199346C (en) 2001-06-05
US5866920A (en) 1999-02-02
KR100308101B1 (ko) 2001-11-30

Similar Documents

Publication Publication Date Title
JP2956571B2 (ja) 半導体装置
US6140224A (en) Method of forming a tungsten plug
US6939798B2 (en) Method for forming T-shaped conductor wires of semiconductor device
JP3228183B2 (ja) 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
JP3248492B2 (ja) 半導体装置及びその製造方法
JP3309783B2 (ja) 半導体装置の製造方法
JP2002033390A (ja) ダミー絶縁層を用いた集積回路素子の導電性コンタクト体の形成方法
JPH08501904A (ja) 通気性エッチ停止層を有するチップ相互接続部
JP2005072384A (ja) 電子デバイスの製造方法
JP3193335B2 (ja) 半導体装置の製造方法
JP2000077625A5 (ja)
JP3700460B2 (ja) 半導体装置およびその製造方法
KR100389034B1 (ko) 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치
JP4108228B2 (ja) 半導体装置の製造方法
JP3312604B2 (ja) 半導体装置の製造方法
JP3502750B2 (ja) 半導体集積回路装置およびその製造方法
JP2004260001A (ja) 半導体装置の製造方法
JP3526289B2 (ja) 半導体装置の製造方法
JPH1041389A (ja) 半導体装置の製造方法
JP3000935B2 (ja) 半導体装置の製造方法
JP3394101B2 (ja) 半導体装置の製造方法
JPH09129730A (ja) 半導体装置の製造方法
JP2888213B2 (ja) 半導体装置の製造方法
KR100236079B1 (ko) 배선 형성 방법
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 12

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 14

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term