JP2748864B2 - 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置 - Google Patents
半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置Info
- Publication number
- JP2748864B2 JP2748864B2 JP6217470A JP21747094A JP2748864B2 JP 2748864 B2 JP2748864 B2 JP 2748864B2 JP 6217470 A JP6217470 A JP 6217470A JP 21747094 A JP21747094 A JP 21747094A JP 2748864 B2 JP2748864 B2 JP 2748864B2
- Authority
- JP
- Japan
- Prior art keywords
- fluorine
- amorphous carbon
- carbon film
- gas
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、層間絶縁膜に低誘電率
絶縁材料を用いて、従来の半導体装置に比べて配線遅延
を減少させた、高速の半導体装置に関する。
絶縁材料を用いて、従来の半導体装置に比べて配線遅延
を減少させた、高速の半導体装置に関する。
【０００２】
【従来の技術】今後の半導体装置の配線幅、配線間隔の
減少によって、半導体装置の配線浮遊容量、及び配線抵
抗の増大が生じ、それにともなう配線遅延の増大から、
半導体装置の高速動作に障害が生じるようになってく
る。そこで配線遅延を低減させる目的で、現在多層配線
層における絶縁材料の見直しが行われている。一般に配
線遅延は、絶縁材料の比誘電率の平方根に比例するの
で、絶縁材料に比誘電率の低いものを用いることによっ
て配線遅延を減少させることが可能になる。現在層間絶
縁膜材料には、比誘電率が４程度であるＳｉＯ2 等が使
用されており、比誘電率を３以下に低下させることが望
まれている。そこでＳｉＯ2 にフッ素を含有させて比誘
電率を低下させたＳｉＯＦ膜、あるいはＳｉＯ2 等の無
機材料よりも誘電率の低いポリイミド等の有機材料が低
誘電率の層間絶縁材料として検討されている。
減少によって、半導体装置の配線浮遊容量、及び配線抵
抗の増大が生じ、それにともなう配線遅延の増大から、
半導体装置の高速動作に障害が生じるようになってく
る。そこで配線遅延を低減させる目的で、現在多層配線
層における絶縁材料の見直しが行われている。一般に配
線遅延は、絶縁材料の比誘電率の平方根に比例するの
で、絶縁材料に比誘電率の低いものを用いることによっ
て配線遅延を減少させることが可能になる。現在層間絶
縁膜材料には、比誘電率が４程度であるＳｉＯ2 等が使
用されており、比誘電率を３以下に低下させることが望
まれている。そこでＳｉＯ2 にフッ素を含有させて比誘
電率を低下させたＳｉＯＦ膜、あるいはＳｉＯ2 等の無
機材料よりも誘電率の低いポリイミド等の有機材料が低
誘電率の層間絶縁材料として検討されている。
【０００３】
【発明が解決しようとする課題】しかしながらフッ素含
有量ＳｉＯ2 は、誘電率の低下が顕著ではなく、現在比
誘電率が３程度にとどまっており、膜の吸湿性などの問
題点が存在する。またポリイミド樹脂を用いた場合で
は、約４００℃程度と耐熱性に限界があること、ウエッ
トなプロセスで膜中水分が素子に影響を与えること、キ
ュアー時の堆積収縮によってクラックの発生があること
などの欠点が存在する。
有量ＳｉＯ2 は、誘電率の低下が顕著ではなく、現在比
誘電率が３程度にとどまっており、膜の吸湿性などの問
題点が存在する。またポリイミド樹脂を用いた場合で
は、約４００℃程度と耐熱性に限界があること、ウエッ
トなプロセスで膜中水分が素子に影響を与えること、キ
ュアー時の堆積収縮によってクラックの発生があること
などの欠点が存在する。
【０００４】本発明の課題は、このような材料に変え
て、素子の信頼性を損ねることのない、低誘電率の絶縁
材料を半導体装置の層間絶縁膜に用いた構造を提供する
ことにある。
て、素子の信頼性を損ねることのない、低誘電率の絶縁
材料を半導体装置の層間絶縁膜に用いた構造を提供する
ことにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
従来の層間絶縁膜に変えて、非晶質炭素膜１０１を層間
絶縁膜に用いたもので、図１にその構造の一例を示す。
従来の層間絶縁膜に変えて、非晶質炭素膜１０１を層間
絶縁膜に用いたもので、図１にその構造の一例を示す。
【０００６】この非晶質炭素膜は、フッ素を含有させな
くても比誘電率が３以下になる低誘電率絶縁材料であ
り、フッ素を含有させることによって、さらに比誘電率
を２．５程度まで低下させることが可能である。非晶質
炭素膜の構造は、炭素原子が高度に架橋した構造になる
ため、ポリイミドよりも耐熱性が高く、さらに重合時に
水分の発生が無く膜中水分が存在しないなどの優れた特
徴を有している。
くても比誘電率が３以下になる低誘電率絶縁材料であ
り、フッ素を含有させることによって、さらに比誘電率
を２．５程度まで低下させることが可能である。非晶質
炭素膜の構造は、炭素原子が高度に架橋した構造になる
ため、ポリイミドよりも耐熱性が高く、さらに重合時に
水分の発生が無く膜中水分が存在しないなどの優れた特
徴を有している。
【０００７】この非晶質炭素膜を半導体装置の層間絶縁
膜に使用することにより、素子の信頼性を損ねることな
く、配線遅延を減少させた半導体装置を実現することが
可能となる。
膜に使用することにより、素子の信頼性を損ねることな
く、配線遅延を減少させた半導体装置を実現することが
可能となる。
【０００８】
【作用】本発明で使用する非晶質炭素膜は、炭化水素系
のモノマー分子をプラズマ化し、生成された炭素のラジ
カル分子、イオンなどを基板上で反応させて形成され
る。用いる原料モノマー分子はＣＨ4 、Ｃ2 Ｈ4 、
Ｃ2 Ｈ2 などの炭化水素系ガス、あるいはナフタリン
などの固体、液体分子を用いても良い。またそのとき同
時にＣＦ4 、Ｃ2 Ｆ 6 、Ｃ2 Ｆ4 、Ｃ2 Ｆ2 、
ＳＦ6 等のフッ素系ガスを流入させ、同様にプラズマ
でフッ素ラジカル、イオンを発生させて、非晶質炭素膜
中にフッ素を含有させる。このとき下地との界面にフッ
素が存在すると、非晶質炭素膜と下地との密着性が低下
し、膜がはがれやすくなるので、界面にはフッ素を存在
させず、非晶質炭素膜中のみにフッ素を存在するように
フッ素含有量に深さ方向の分布を持たせることにより、
絶縁材料の密着性の低下を防止する。
のモノマー分子をプラズマ化し、生成された炭素のラジ
カル分子、イオンなどを基板上で反応させて形成され
る。用いる原料モノマー分子はＣＨ4 、Ｃ2 Ｈ4 、
Ｃ2 Ｈ2 などの炭化水素系ガス、あるいはナフタリン
などの固体、液体分子を用いても良い。またそのとき同
時にＣＦ4 、Ｃ2 Ｆ 6 、Ｃ2 Ｆ4 、Ｃ2 Ｆ2 、
ＳＦ6 等のフッ素系ガスを流入させ、同様にプラズマ
でフッ素ラジカル、イオンを発生させて、非晶質炭素膜
中にフッ素を含有させる。このとき下地との界面にフッ
素が存在すると、非晶質炭素膜と下地との密着性が低下
し、膜がはがれやすくなるので、界面にはフッ素を存在
させず、非晶質炭素膜中のみにフッ素を存在するように
フッ素含有量に深さ方向の分布を持たせることにより、
絶縁材料の密着性の低下を防止する。
【０００９】
【実施例】本発明を図面に基づいて説明する。図２は含
フッ素非晶質炭素膜を形成させるための装置の概略図で
ある。装置は支持台２０１に設置した真空槽内に、電極
２０５、２０７を設け、その間に高周波電源装置２０８
から直流及び交流電力を印加できるようになっている。
また下部電極２０７には試料加熱装置（図示してはいな
い）が設けられており、試料を任意の温度に加熱するこ
とが可能である。
フッ素非晶質炭素膜を形成させるための装置の概略図で
ある。装置は支持台２０１に設置した真空槽内に、電極
２０５、２０７を設け、その間に高周波電源装置２０８
から直流及び交流電力を印加できるようになっている。
また下部電極２０７には試料加熱装置（図示してはいな
い）が設けられており、試料を任意の温度に加熱するこ
とが可能である。
【００１０】この装置によって非晶質炭素膜を形成させ
るには、下部電極２０７あるいは、上部電極２０５上に
シリコン基板等の試料２０６を設置する。下部電極には
高周波が印加されるので、電極には数百ボルトの負のバ
イアスが印加される。下部電極に試料を設置して成膜し
た場合は、試料にこのバイアスで加速されたイオンが照
射され、膜中の水素含有量が少ない、より架橋した非晶
質炭素膜が得られる。それに対してアース電位の上部電
極に試料を設置して成膜した場合は、イオンが下部電極
よりも加速されず、より水素が含有した非晶質炭素膜が
得られる。
るには、下部電極２０７あるいは、上部電極２０５上に
シリコン基板等の試料２０６を設置する。下部電極には
高周波が印加されるので、電極には数百ボルトの負のバ
イアスが印加される。下部電極に試料を設置して成膜し
た場合は、試料にこのバイアスで加速されたイオンが照
射され、膜中の水素含有量が少ない、より架橋した非晶
質炭素膜が得られる。それに対してアース電位の上部電
極に試料を設置して成膜した場合は、イオンが下部電極
よりも加速されず、より水素が含有した非晶質炭素膜が
得られる。
【００１１】試料を電極に設置後、装置にガスボンベ２
０３からＣＨ4 、Ｃ2 Ｈ4 、Ｃ2 Ｈ2 等の炭化水素ガス
を導入し、真空度０．０１−０．５Ｔｏｒｒで、電極間
に高周波電力あるいは、直流電力を印加してグロー放電
させ、炭化水素のプラズマを発生させる。
０３からＣＨ4 、Ｃ2 Ｈ4 、Ｃ2 Ｈ2 等の炭化水素ガス
を導入し、真空度０．０１−０．５Ｔｏｒｒで、電極間
に高周波電力あるいは、直流電力を印加してグロー放電
させ、炭化水素のプラズマを発生させる。
【００１２】この炭素プラズマにより非晶質炭素膜を堆
積させる。またこのとき、非晶質炭素膜を堆積させる試
料を任意の温度に加熱して、ラジカルやイオンの反応性
を制御し、膜中水素濃度などの膜質を制御する。非晶質
炭素膜中にフッ素を含有させるときには、ガスボンベ２
０３から同時にＣＦ4 、ＳＦ6 、Ｃ2 Ｆ4 、ＮＦ3 、Ｃ
2 Ｆ6 等のフッ素系ガスを導入し、同様プラズマ化し
て、膜中に含有させる。
積させる。またこのとき、非晶質炭素膜を堆積させる試
料を任意の温度に加熱して、ラジカルやイオンの反応性
を制御し、膜中水素濃度などの膜質を制御する。非晶質
炭素膜中にフッ素を含有させるときには、ガスボンベ２
０３から同時にＣＦ4 、ＳＦ6 、Ｃ2 Ｆ4 、ＮＦ3 、Ｃ
2 Ｆ6 等のフッ素系ガスを導入し、同様プラズマ化し
て、膜中に含有させる。
【００１３】次に具体的な実験例を示す。図１は、本発
明の非晶質炭素膜を絶縁材料に用いることを特徴とした
半導体装置の断面模式図である。
明の非晶質炭素膜を絶縁材料に用いることを特徴とした
半導体装置の断面模式図である。
【００１４】まず公知の技術でトランジスタをシリコン
基板１０５上等に形成し、アルミニウム等の電極材料を
堆積後、公知のリソグラフィ技術により配線にパターン
を形成する。次にアルミニウム配線１０２、１０３が形
成されたシリコン基板を図２のプラズマ装置中に設置す
る。
基板１０５上等に形成し、アルミニウム等の電極材料を
堆積後、公知のリソグラフィ技術により配線にパターン
を形成する。次にアルミニウム配線１０２、１０３が形
成されたシリコン基板を図２のプラズマ装置中に設置す
る。
【００１５】シリコン基板を設置したプラズマ装置に、
ＣＨ4 、Ｃ2 Ｈ4 、Ｃ2 Ｈ2 等の炭化水素系ガスを流入
させ、続いて電極に高周波電力を印加して放電させ、炭
化水素系ガスをプラズマ化する。なお原料としては他に
ナフタリン等の固体分子、あるいは液体の炭化水素分子
も使用できる。そして放電には高周波放電の他、直流放
電、マイクロ波放電、マグネトロン型あるいはコイルに
よって放電させる誘導結合型等も使用可能である。そし
て生成された炭化水素のラジカル分子、イオン等を用い
て、シリコン基板上に膜を堆積させる。
ＣＨ4 、Ｃ2 Ｈ4 、Ｃ2 Ｈ2 等の炭化水素系ガスを流入
させ、続いて電極に高周波電力を印加して放電させ、炭
化水素系ガスをプラズマ化する。なお原料としては他に
ナフタリン等の固体分子、あるいは液体の炭化水素分子
も使用できる。そして放電には高周波放電の他、直流放
電、マイクロ波放電、マグネトロン型あるいはコイルに
よって放電させる誘導結合型等も使用可能である。そし
て生成された炭化水素のラジカル分子、イオン等を用い
て、シリコン基板上に膜を堆積させる。
【００１６】また膜中にフッ素を含有させる場合は、同
時にＣＦ4 、ＳＦ6 、Ｃ2 Ｆ4 、ＮＦ3 、Ｃ2 Ｆ6 など
のフッ素系ガスを流入させて、同様にガスをプラズマ化
してフッ素を含有させる。
時にＣＦ4 、ＳＦ6 、Ｃ2 Ｆ4 、ＮＦ3 、Ｃ2 Ｆ6 など
のフッ素系ガスを流入させて、同様にガスをプラズマ化
してフッ素を含有させる。
【００１７】ＣＨ4 ガスのみを１０ＳＣＣＭ装置に流入
させ、真空度０．１Ｔｏｒｒ、高温で高周波を５０Ｗ印
加させて、下部電極で成膜した場合の膜の比誘電率は
２．９であった。同じ条件で高周波を１００Ｗ印加する
と比誘電率は３．２に上昇した。高周波電力を上昇させ
ると、より膜の架橋が進み、比誘電率が上昇したと考え
られる。続いて非晶質炭素膜中にフッ素を含有させた実
施例を示す。下部電極に試料を設置して、ＣＨ4 ガスを
５ＳＣＣＭ、ＣＦ4 ガスを５０ＳＣＣＭプラズマ装置中
に流入させ、ＲＦ電力１００Ｗを印加して成膜した場
合、膜の誘電率は２．５まで低下した。この含フッ素非
晶質炭素膜と、ＣＨ4 ガスのみを１０ＳＣＣＭ流入させ
て高周波電力１００Ｗで成膜した非晶質炭素膜の、２次
イオン質量分析法による、深さ方向フッ素含有量評価の
結果を図３に示す。フッ素を含有させた試料のフッ素含
有量（ａ）は、含有させていないもの（ｂ）に対して約
２桁大きい。またこのフッ素含有量は炭化水素系ガスに
対するフッ素系ガスの流量を変化させることによって制
御することが可能である。炭化水素とフッ素ガスの流量
比に対する膜中フッ素濃度の関係は図４のようになっ
た。
させ、真空度０．１Ｔｏｒｒ、高温で高周波を５０Ｗ印
加させて、下部電極で成膜した場合の膜の比誘電率は
２．９であった。同じ条件で高周波を１００Ｗ印加する
と比誘電率は３．２に上昇した。高周波電力を上昇させ
ると、より膜の架橋が進み、比誘電率が上昇したと考え
られる。続いて非晶質炭素膜中にフッ素を含有させた実
施例を示す。下部電極に試料を設置して、ＣＨ4 ガスを
５ＳＣＣＭ、ＣＦ4 ガスを５０ＳＣＣＭプラズマ装置中
に流入させ、ＲＦ電力１００Ｗを印加して成膜した場
合、膜の誘電率は２．５まで低下した。この含フッ素非
晶質炭素膜と、ＣＨ4 ガスのみを１０ＳＣＣＭ流入させ
て高周波電力１００Ｗで成膜した非晶質炭素膜の、２次
イオン質量分析法による、深さ方向フッ素含有量評価の
結果を図３に示す。フッ素を含有させた試料のフッ素含
有量（ａ）は、含有させていないもの（ｂ）に対して約
２桁大きい。またこのフッ素含有量は炭化水素系ガスに
対するフッ素系ガスの流量を変化させることによって制
御することが可能である。炭化水素とフッ素ガスの流量
比に対する膜中フッ素濃度の関係は図４のようになっ
た。
【００１８】しかし、フッ素の含有した非晶質炭素膜を
シリコンあるいはアルミニウム上に直接堆積させると、
界面に存在するフッ素のために、堆積させた非晶質炭素
膜にはがれが生じる場合がある。そこで本発明では、膜
のはがれを発生させないで、含フッ素非晶質炭素膜を堆
積させることのできる、フッ素原子の膜中フッ素プロフ
ァイルの最適化を行った。
シリコンあるいはアルミニウム上に直接堆積させると、
界面に存在するフッ素のために、堆積させた非晶質炭素
膜にはがれが生じる場合がある。そこで本発明では、膜
のはがれを発生させないで、含フッ素非晶質炭素膜を堆
積させることのできる、フッ素原子の膜中フッ素プロフ
ァイルの最適化を行った。
【００１９】成膜のはじめはフッ素系ガスを流入させな
いで、途中からＣＦ4 ガスを流入させて成膜したとき
の、非晶質炭素膜の深さ方向フッ素含有量を図５に示
す。このように、膜中フッ素に深さ方向の分布を設ける
と、下地のアルミニウムやＳｉＯ2 と、非晶質炭素膜と
の界面にフッ素が存在しないため、界面の密着性を高め
ることが可能となる。膜のはがれ試験の結果、非晶質炭
素膜のはがれ度合いを、成膜の初期の段階からフッ素を
流入させたものに比べて約８０％向上させることができ
た。また図５に示した実施例では、非晶質炭素膜中から
下地との界面に向かうに従って、徐々にフッ素含有量が
低下するプロファイルを持たせたが、フッ素が下地との
界面に存在しないことが必要な効果であり、従って界面
で急にフッ素含有量が零になるような急峻なプロファイ
ルを用いても本実施例と同様の効果を持たせることがで
きる。
いで、途中からＣＦ4 ガスを流入させて成膜したとき
の、非晶質炭素膜の深さ方向フッ素含有量を図５に示
す。このように、膜中フッ素に深さ方向の分布を設ける
と、下地のアルミニウムやＳｉＯ2 と、非晶質炭素膜と
の界面にフッ素が存在しないため、界面の密着性を高め
ることが可能となる。膜のはがれ試験の結果、非晶質炭
素膜のはがれ度合いを、成膜の初期の段階からフッ素を
流入させたものに比べて約８０％向上させることができ
た。また図５に示した実施例では、非晶質炭素膜中から
下地との界面に向かうに従って、徐々にフッ素含有量が
低下するプロファイルを持たせたが、フッ素が下地との
界面に存在しないことが必要な効果であり、従って界面
で急にフッ素含有量が零になるような急峻なプロファイ
ルを用いても本実施例と同様の効果を持たせることがで
きる。
【００２０】次に含フッ素非晶質炭素膜と、通常の非晶
質炭素膜の電流電圧特性を図６に示す。含フッ素非晶質
炭素膜の絶縁性が通常の非晶質炭素膜に比べて向上して
いることが分かる。これは非晶質炭素膜中に存在するト
ラップ準位をフッ素が終端して準位がなくなったために
生じると考えられる。
質炭素膜の電流電圧特性を図６に示す。含フッ素非晶質
炭素膜の絶縁性が通常の非晶質炭素膜に比べて向上して
いることが分かる。これは非晶質炭素膜中に存在するト
ラップ準位をフッ素が終端して準位がなくなったために
生じると考えられる。
【００２１】非晶質炭素膜、及び非晶質炭素膜内部にフ
ッ素が含有された膜を層間絶縁膜に用いた半導体装置の
信号遅延時間の減少度合いを図７に示す。なおこの図で
は、同様の半導体装置で、ＳｉＯ2 を層間絶縁膜に用い
た場合に計測された信号遅延を１００％として規格化し
ている。フッ素の含有されていない非晶質炭素膜を用い
た場合でも、ＳｉＯ2 を層間絶縁膜に使用した場合に比
べて層間絶縁膜が低誘電率化されるので、素子の高速化
を行うことができた。そして膜中のフッ素含有量が多く
なるにつれて非晶質炭素膜がさらに低誘電率化し、信号
遅延がより減少する。特に、比誘電率２．５の含フッ素
非晶質炭素膜を用いて、遅延時間を８０％まで減少させ
ることができた。
ッ素が含有された膜を層間絶縁膜に用いた半導体装置の
信号遅延時間の減少度合いを図７に示す。なおこの図で
は、同様の半導体装置で、ＳｉＯ2 を層間絶縁膜に用い
た場合に計測された信号遅延を１００％として規格化し
ている。フッ素の含有されていない非晶質炭素膜を用い
た場合でも、ＳｉＯ2 を層間絶縁膜に使用した場合に比
べて層間絶縁膜が低誘電率化されるので、素子の高速化
を行うことができた。そして膜中のフッ素含有量が多く
なるにつれて非晶質炭素膜がさらに低誘電率化し、信号
遅延がより減少する。特に、比誘電率２．５の含フッ素
非晶質炭素膜を用いて、遅延時間を８０％まで減少させ
ることができた。
【００２２】以上は下部電極側で成膜を行った場合の実
施例であるが、上部電極側で成膜を行った非晶質炭素
膜、含フッ素非晶質炭素膜を用いても、同様に半導体装
置の高速化を行うことができることを確認した。さらに
マグネトロン、ヘリコン波、及びマイクロ波を用いた放
電によって成膜した非晶質炭素膜でも、比誘電率２．
９、含フッ素化させて比誘電率２．５という値が得ら
れ、この膜を層間絶縁膜に用いることによって、高周波
放電の場合と同様に素子の高速化を行うことができた。
施例であるが、上部電極側で成膜を行った非晶質炭素
膜、含フッ素非晶質炭素膜を用いても、同様に半導体装
置の高速化を行うことができることを確認した。さらに
マグネトロン、ヘリコン波、及びマイクロ波を用いた放
電によって成膜した非晶質炭素膜でも、比誘電率２．
９、含フッ素化させて比誘電率２．５という値が得ら
れ、この膜を層間絶縁膜に用いることによって、高周波
放電の場合と同様に素子の高速化を行うことができた。
【００２３】このように非晶質炭素膜、及びフッ素含有
非晶質炭素膜を層間絶縁膜に用いることにより、従来よ
りも配線の信号遅延の少ない半導体素子を作成する事を
可能とした。
非晶質炭素膜を層間絶縁膜に用いることにより、従来よ
りも配線の信号遅延の少ない半導体素子を作成する事を
可能とした。
【００２４】
【発明の効果】以上説明したように、本発明は非晶質炭
素膜、及びフッ素含有非晶質炭素膜を半導体装置の多層
配線用層間絶縁膜に使用することで、信頼性を損ねるこ
となく半導体装置の高速化を行うことのできる半導体装
置を実現させた。
素膜、及びフッ素含有非晶質炭素膜を半導体装置の多層
配線用層間絶縁膜に使用することで、信頼性を損ねるこ
となく半導体装置の高速化を行うことのできる半導体装
置を実現させた。
【図１】本発明の、非晶質炭素膜を層間絶縁膜に用いた
半導体装置の断面模式図である。
半導体装置の断面模式図である。
【図２】本発明で使用する、非晶質炭素膜形成装置の概
略図である。
略図である。
【図３】本発明により作成した非晶質炭素膜の、深さ方
向フッ素含有量の分布を示す図である。
向フッ素含有量の分布を示す図である。
【図４】ＣＦ4 ／ＣＨ4 流量比を変化させたときの非晶
質炭素膜中のフッ素含有量を示す図である。
質炭素膜中のフッ素含有量を示す図である。
【図５】フッ素含有量に深さ方向の分布を持たせて含フ
ッ素化させたときの、非晶質炭素膜の深さ方向フッ素含
有量の分布を示す図である。
ッ素化させたときの、非晶質炭素膜の深さ方向フッ素含
有量の分布を示す図である。
【図６】本発明により形成した非晶質炭素膜の、絶縁耐
圧特性図である。
圧特性図である。
【図７】本発明の半導体装置の信号遅延時間を示す図で
ある。
ある。
１０１ 非晶質炭素膜 １０２ 第２層アルミニウム １０３ 第１層アルミニウム １０４ ＳｉＯ2 １０５ シリコン基板 ２０１ 支持台 ２０２ 真空ポンプ ２０３ ガスボンベ ２０４ 真空容器 ２０５ 上部電極 ２０６ 試料 ２０７ 下部電極 ２０８ 高周波電源 ２０９ 上蓋
Claims (12)
- 【請求項１】 フッ素を含有させた非晶質炭素膜を半導
体装置の多層配線用層間絶縁膜に用いた半導体装置であ
って、非晶質炭素膜中のフッ素含有量に深さ方向の分布
が設けてあり、下地と非晶質炭素膜との界面にフッ素が
存在しないことを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、
非晶質炭素膜中から下地との界面に向けて徐々にフッ素
含有量が低下することを特徴とする半導体装置。 - 【請求項３】 請求項１に記載の半導体装置において、
非晶質炭素膜中でフッ素含有量が急峻に変化することを
特徴とする半導体装置。 - 【請求項４】 プラズマＣＶＤ法によるフッ素を含有す
る非晶質炭素膜の製造方法において、少なくとも炭化水
素ガスとフッ素含有ガスのそれぞれ１種類を原料として
用い、成膜中に前記炭化水素ガスと前記フッ素含有ガス
の流量比を変化させることを特徴とするフッ素を含有す
る非晶質炭素膜の製造方法。 - 【請求項５】 プラズマＣＶＤ法によるフッ素を含有す
る非晶質炭素膜の製造方法において、少なくとも炭化水
素ガスとフッ素含有ガスのそれぞれ１種類を原料として
用い、成膜開始時には前記炭化水素ガスのみを供給し、
その後前記炭化水素ガスと前記フッ素含有ガスの両方を
供給して成膜を行うことを特徴とするフッ素を含有する
非晶質炭素膜の製造方法。 - 【請求項６】 前記プラズマＣＶＤが、平行平板型高周
波プラズマ、ヘリコン波プラズマ、マイクロ波プラズ
マ、または誘導結合型プラズマのいずれかの放電を用い
るものであることを特徴とする請求項４または請求項５
に記載のフッ素を含有する非晶質炭素膜の製造方法。 - 【請求項７】 前記炭化水素系ガスが、ＣＨ4、Ｃ
2Ｈ6、Ｃ2Ｈ2より選ばれた少なくとも一つのガスである
ことを特徴とする請求項４から請求項６のいずれかに記
載のフッ素を含有する非晶質炭素膜の製造方法。 - 【請求項８】 前記フッ素含有ガスが、ＣＦ4、Ｃ
2Ｆ6、Ｃ2Ｆ2、Ｃ2Ｆ2、ＳＦ6、ＮＦ3より選ばれた少な
くとも一つのガスであることを特徴とする請求項４から
請求項６のいずれかに記載のフッ素を含有する非晶質炭
素膜の製造方法。 - 【請求項９】 多層配線構造を有する半導体装置の製造
方法において、層間絶縁膜の製造工程に請求項４から請
求項８のいずれかに記載の方法によるフッ素を含有する
非晶質炭素膜の成膜工程が含まれることを特徴とする半
導体装置の製造方法。 - 【請求項１０】 多層配線構造を有する半導体装置にお
いて、層間絶縁膜として請求項４から請求項８のいずれ
かに記載の方法により製造されたフッ素を含有する非晶
質炭素膜を有する半導体装置。 - 【請求項１１】 原料ガスを真空槽内に流入させこれを
プラズマ励起手段により励起して前記真空槽内に設置さ
れた基板上に膜堆積を行うプラズマＣＶＤ装置におい
て、少なくとも炭化水素ガスとフッ素含有ガスの原料ガ
ス導入機構と、基板温度調節機構とを備え、該原料ガス
導入機構はガス流量の調節が可能であることを特徴とす
るプラズマＣＶＤ装置。 - 【請求項１２】 前記プラズマ励起手段が、平行平板型
高周波プラズマ、ヘリコン波プラズマ、マイクロ波プラ
ズマ、または誘導結合型プラズマのいずれかの放電を用
いるものであることを特徴とする請求項１１に記載のプ
ラズマＣＶＤ装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6217470A JP2748864B2 (ja) | 1994-09-12 | 1994-09-12 | 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置 |
| CA002157257A CA2157257C (en) | 1994-09-12 | 1995-08-30 | Semiconductor device with amorphous carbon layer and method of fabricating the same |
| EP95114253A EP0701283A3 (en) | 1994-09-12 | 1995-09-11 | Semiconductor device comprising an amorphous carbon layer and manufacturing method |
| KR1019950029566A KR100188573B1 (ko) | 1994-09-12 | 1995-09-11 | 비정질-탄소층을 가지는 반도체 소자 및 그의 제조방법 |
| US08/526,902 US5698901A (en) | 1994-09-12 | 1995-09-12 | Semiconductor device with amorphous carbon layer for reducing wiring delay |
| US08/782,573 US6033979A (en) | 1994-09-12 | 1997-01-10 | Method of fabricating a semiconductor device with amorphous carbon layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6217470A JP2748864B2 (ja) | 1994-09-12 | 1994-09-12 | 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29672197A Division JP2830874B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置とその製造方法および非晶質炭素膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0883842A JPH0883842A (ja) | 1996-03-26 |
| JP2748864B2 true JP2748864B2 (ja) | 1998-05-13 |
Family
ID=16704743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6217470A Expired - Fee Related JP2748864B2 (ja) | 1994-09-12 | 1994-09-12 | 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2748864B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2956571B2 (ja) * | 1996-03-07 | 1999-10-04 | 日本電気株式会社 | 半導体装置 |
| JPH09289250A (ja) * | 1996-04-24 | 1997-11-04 | Nec Corp | 半導体装置の製造方法 |
| JP3355949B2 (ja) * | 1996-08-16 | 2002-12-09 | 日本電気株式会社 | プラズマｃｖｄ絶縁膜の形成方法 |
| US5989998A (en) | 1996-08-29 | 1999-11-23 | Matsushita Electric Industrial Co., Ltd. | Method of forming interlayer insulating film |
| JP3409984B2 (ja) | 1996-11-14 | 2003-05-26 | 東京エレクトロン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP3400918B2 (ja) * | 1996-11-14 | 2003-04-28 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP3402972B2 (ja) | 1996-11-14 | 2003-05-06 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP3228183B2 (ja) * | 1996-12-02 | 2001-11-12 | 日本電気株式会社 | 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法 |
| KR100295380B1 (ko) * | 1997-04-02 | 2001-08-07 | 가네꼬 히사시 | 층간절연물질로서저유전율의비정질탄소불화물막을가질수있는반도체장치및그제조방법 |
| JP3202657B2 (ja) * | 1997-05-23 | 2001-08-27 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3050165B2 (ja) | 1997-05-29 | 2000-06-12 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3178375B2 (ja) * | 1997-06-03 | 2001-06-18 | 日本電気株式会社 | 絶縁膜の形成方法 |
| JP3031301B2 (ja) | 1997-06-25 | 2000-04-10 | 日本電気株式会社 | 銅配線構造およびその製造方法 |
| JP3429171B2 (ja) | 1997-11-20 | 2003-07-22 | 東京エレクトロン株式会社 | プラズマ処理方法及び半導体デバイスの製造方法 |
| JP4361625B2 (ja) * | 1998-10-05 | 2009-11-11 | 東京エレクトロン株式会社 | 半導体装置及びその製造方法 |
| JP4413556B2 (ja) | 2003-08-15 | 2010-02-10 | 東京エレクトロン株式会社 | 成膜方法、半導体装置の製造方法 |
| KR101324941B1 (ko) * | 2011-12-12 | 2013-11-04 | 주식회사 테스 | 비정질 탄소막 형성 방법 |
| JP6469435B2 (ja) * | 2014-10-30 | 2019-02-13 | 太陽誘電ケミカルテクノロジー株式会社 | 構造体及び構造体製造方法 |
| JP2019204815A (ja) * | 2018-05-21 | 2019-11-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0387047A (ja) * | 1989-08-30 | 1991-04-11 | Nec Corp | 半導体装置 |
| JPH04234128A (ja) * | 1990-12-28 | 1992-08-21 | Ricoh Co Ltd | Ｍｉｍｓ型素子 |
| JPH0574960A (ja) * | 1991-03-25 | 1993-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1994
- 1994-09-12 JP JP6217470A patent/JP2748864B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0883842A (ja) | 1996-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2748864B2 (ja) | 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置 | |
| KR100188573B1 (ko) | 비정질-탄소층을 가지는 반도체 소자 및 그의 제조방법 | |
| JP3355949B2 (ja) | プラズマｃｖｄ絶縁膜の形成方法 | |
| KR100414297B1 (ko) | 반도체 장치 | |
| KR19990077209A (ko) | 플라즈마 성막방법 및 플라즈마 성막장치 | |
| US6737350B1 (en) | Method of manufacturing semiconductor device | |
| US6537904B1 (en) | Method for manufacturing a semiconductor device having a fluorine containing carbon inter-layer dielectric film | |
| US6770332B2 (en) | Method for forming film by plasma | |
| KR100382387B1 (ko) | 플라즈마 처리 방법 | |
| JPH08236517A (ja) | フッ素化非晶質炭素膜材料およびその製造方法および半導体装置 | |
| JP2850834B2 (ja) | 非晶質炭素膜の製造方法及び半導体装置 | |
| JP2751851B2 (ja) | フッ素化非晶質炭素膜の製造方法 | |
| US20040161946A1 (en) | Method for fluorocarbon film depositing | |
| JP2830874B2 (ja) | 半導体装置とその製造方法および非晶質炭素膜の製造方法 | |
| JPH08236520A (ja) | 半導体装置の絶縁層の形成方法 | |
| JP2007013173A (ja) | 低誘電率及び低拡散係数を有するシリコン含有絶縁膜を形成する方法 | |
| EP1035569A1 (en) | Method for forming plasma films | |
| JP3086234B2 (ja) | 表面処理方法 | |
| US6083572A (en) | Organic low-dielectric constant films deposited by plasma enhanced chemical vapor deposition | |
| CN1241243C (zh) | 在图案化材料上形成高分子层的方法 | |
| JP2723051B2 (ja) | 半導体装置 | |
| JPH11162960A (ja) | プラズマ成膜方法 | |
| Endo et al. | Fluorinated amorphous carbon thin films grown from C4F8 for multilevel interconnections of integrated circuits | |
| JPH11162961A (ja) | プラズマ成膜方法 | |
| Yi | Low-dielectric-constant fluorinated diamond-like carbon thin films by plasma-enhanced chemical vapor deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |