JP2723051B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2723051B2 JP2723051B2 JP6204085A JP20408594A JP2723051B2 JP 2723051 B2 JP2723051 B2 JP 2723051B2 JP 6204085 A JP6204085 A JP 6204085A JP 20408594 A JP20408594 A JP 20408594A JP 2723051 B2 JP2723051 B2 JP 2723051B2
- Authority
- JP
- Japan
- Prior art keywords
- fluorine
- polyimide
- interlayer insulating
- semiconductor device
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、含フッ素ポリイミドを
層間絶縁材料として用いることを特徴とした半導体装置
に関する。
層間絶縁材料として用いることを特徴とした半導体装置
に関する。
【０００２】
【従来の技術】近年半導体装置は、高集積化にともなう
高速化が必要になり、信号遅延を低減させる目的で、多
層配線層における絶縁材料の見直しが行われている。従
来層間絶縁材料としては、ＳｉＯ2 、Ｓｉ3 Ｎ4 等の材
料が用いられてきたが、比誘電率がＳｉＯ2 で４、Ｓｉ
3 Ｎ4 で７と大きいことから、誘電率の低い絶縁材料の
使用が求められている。
高速化が必要になり、信号遅延を低減させる目的で、多
層配線層における絶縁材料の見直しが行われている。従
来層間絶縁材料としては、ＳｉＯ2 、Ｓｉ3 Ｎ4 等の材
料が用いられてきたが、比誘電率がＳｉＯ2 で４、Ｓｉ
3 Ｎ4 で７と大きいことから、誘電率の低い絶縁材料の
使用が求められている。
【０００３】例えば誘電率の低い材料として、高分子材
料、中でも最も耐熱性の高いポリイミド樹脂が有力な候
補として、従来から層間絶縁材料への適用が行われてい
る。しかし、このポリイミド樹脂でも比誘電率は３とま
だ比較的大きく、さらに誘電率を低下させるために、ポ
リイミド中にフッ素原子を含有させた、含フッ素ポリイ
ミドを層間絶縁材料に用いる検討が最近なされている。
この含フッ素ポリイミドは通常のポリイミドに比べて誘
電率が低く、吸湿性も低いなど、従来のポリイミドには
ない様々な利点を有している。
料、中でも最も耐熱性の高いポリイミド樹脂が有力な候
補として、従来から層間絶縁材料への適用が行われてい
る。しかし、このポリイミド樹脂でも比誘電率は３とま
だ比較的大きく、さらに誘電率を低下させるために、ポ
リイミド中にフッ素原子を含有させた、含フッ素ポリイ
ミドを層間絶縁材料に用いる検討が最近なされている。
この含フッ素ポリイミドは通常のポリイミドに比べて誘
電率が低く、吸湿性も低いなど、従来のポリイミドには
ない様々な利点を有している。
【０００４】この様に半導体装置の層間絶縁材料として
含フッ素ポリイミドが検討されているが、従来含フッ素
ポリイミドを層間絶縁材料として使用した半導体装置
は、ポリイミドモノマーの段階での含フッ素化を行い、
まずフルオロテトラカルボン酸、及びフルオロジアミン
等の含フッ素ポリイミドモノマーを合成後、両者の加熱
重合を利用して製造されている。
含フッ素ポリイミドが検討されているが、従来含フッ素
ポリイミドを層間絶縁材料として使用した半導体装置
は、ポリイミドモノマーの段階での含フッ素化を行い、
まずフルオロテトラカルボン酸、及びフルオロジアミン
等の含フッ素ポリイミドモノマーを合成後、両者の加熱
重合を利用して製造されている。
【０００５】
【発明が解決しようとする課題】この様に、半導体装置
の信号遅延の減少には、誘電率の低い高分子を半導体用
層間絶縁材料とすること、中でも特に耐熱性の高い含フ
ッ素ポリイミドを使用することが有望であるが、従来の
含フッ素ポリイミドを層間絶縁膜とした半導体装置で
は、含フッ素ポリイミドの合成の収率が低いために、半
導体装置の製造コストが上昇し、さらにポリイミド中に
含有されたフッ素によって、膜と基板との密着性が悪く
なるなどの問題点が存在する。
の信号遅延の減少には、誘電率の低い高分子を半導体用
層間絶縁材料とすること、中でも特に耐熱性の高い含フ
ッ素ポリイミドを使用することが有望であるが、従来の
含フッ素ポリイミドを層間絶縁膜とした半導体装置で
は、含フッ素ポリイミドの合成の収率が低いために、半
導体装置の製造コストが上昇し、さらにポリイミド中に
含有されたフッ素によって、膜と基板との密着性が悪く
なるなどの問題点が存在する。
【０００６】本発明では、上記の問題を解決するため、
基板との密着性を損なわない含フッ素ポリイミドを多層
配線層間絶縁膜に用いることによって、半導体装置の信
頼性を低下させることなく層間絶縁膜の誘電率を低下さ
せることを課題としている。
基板との密着性を損なわない含フッ素ポリイミドを多層
配線層間絶縁膜に用いることによって、半導体装置の信
頼性を低下させることなく層間絶縁膜の誘電率を低下さ
せることを課題としている。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明では図１に示すように、半導体装置の層間絶
縁材料に含フッ素ポリイミド１０１を使用し、しかもフ
ッ素含有量がポリイミドと下地との界面で零になるよう
に、当該含フッ素ポリイミド膜中のフッ素含有量に深さ
方向分布を持たせる。
め、本発明では図１に示すように、半導体装置の層間絶
縁材料に含フッ素ポリイミド１０１を使用し、しかもフ
ッ素含有量がポリイミドと下地との界面で零になるよう
に、当該含フッ素ポリイミド膜中のフッ素含有量に深さ
方向分布を持たせる。
【０００８】絶縁材料として使用するフッ素含有ポリイ
ミド中のフッ素含有量を、ポリイミド内部から下地との
界面に向かうに従って徐々に低下させていき、フッ素濃
度に深さ方向の分布を持たせ、密着性が問題となるポリ
イミドと基板との界面でフッ素含有量を零にすれば、ポ
リイミドの密着性を損なうことなく、含フッ素ポリイミ
ド層間絶縁膜を形成することができる。この構造によっ
て低誘電率で、なおかつ密着性が従来のものよりも高い
含フッ素ポリイミドが形成できる。
ミド中のフッ素含有量を、ポリイミド内部から下地との
界面に向かうに従って徐々に低下させていき、フッ素濃
度に深さ方向の分布を持たせ、密着性が問題となるポリ
イミドと基板との界面でフッ素含有量を零にすれば、ポ
リイミドの密着性を損なうことなく、含フッ素ポリイミ
ド層間絶縁膜を形成することができる。この構造によっ
て低誘電率で、なおかつ密着性が従来のものよりも高い
含フッ素ポリイミドが形成できる。
【０００９】本発明では、あらかじめ基板上に形成した
ポリイミド樹脂薄膜に、ＣＦ4 、ＳＦ6 、Ｃ2 Ｆ4 、Ｃ
Ｆ3 、Ｃ2 Ｆ6 等のフッ素系ガスからラジカル発生装置
によって発生させたフッ素ラジカルを照射し、フッ素ラ
ジカルを表面から内部へ拡散させて、上記深さ方向にフ
ッ素濃度の分布を持たせた含フッ素ポリイミドを形成さ
せる。
ポリイミド樹脂薄膜に、ＣＦ4 、ＳＦ6 、Ｃ2 Ｆ4 、Ｃ
Ｆ3 、Ｃ2 Ｆ6 等のフッ素系ガスからラジカル発生装置
によって発生させたフッ素ラジカルを照射し、フッ素ラ
ジカルを表面から内部へ拡散させて、上記深さ方向にフ
ッ素濃度の分布を持たせた含フッ素ポリイミドを形成さ
せる。
【００１０】
【作用】半導体素子に、誘電率の低い含フッ素ポリイミ
ドを使用し、さらにポリイミド中の含有フッ素量に深さ
方向の分布を持たせることによって、密着性を低下させ
ることなくポリイミドの誘電率を低下させる。
ドを使用し、さらにポリイミド中の含有フッ素量に深さ
方向の分布を持たせることによって、密着性を低下させ
ることなくポリイミドの誘電率を低下させる。
【００１１】従来、層間絶縁膜用含フッ素ポリイミドに
は、ＡｌもしくはＳｉＯ2 との界面までフッ素が入って
いたが、発明者はフッ素の分布を界面の前で止めると、
密着性を損なうことなくポリイミドの誘電率を低下させ
ることが可能となることを新たに見いだした。
は、ＡｌもしくはＳｉＯ2 との界面までフッ素が入って
いたが、発明者はフッ素の分布を界面の前で止めると、
密着性を損なうことなくポリイミドの誘電率を低下させ
ることが可能となることを新たに見いだした。
【００１２】これは次のような原理による。ポリイミド
と下地との密着性はポリイミドと下地との界面の状態の
みで決まり、フッ素原子がその界面に存在すると、密着
性の低下を招く。そこで、フッ素の含有量に深さ方向の
分布を設け、ポリイミド上部から内部にかけてはフッ素
を含有させ、ポリイミドと下地との界面でフッ素含有量
が丁度零になるように分布を持たせれば、ポリイミド中
のフッ素が含有されている層で誘電率の低下を行うこと
ができ、しかも密着性の低下を招くことがなくなる。
と下地との密着性はポリイミドと下地との界面の状態の
みで決まり、フッ素原子がその界面に存在すると、密着
性の低下を招く。そこで、フッ素の含有量に深さ方向の
分布を設け、ポリイミド上部から内部にかけてはフッ素
を含有させ、ポリイミドと下地との界面でフッ素含有量
が丁度零になるように分布を持たせれば、ポリイミド中
のフッ素が含有されている層で誘電率の低下を行うこと
ができ、しかも密着性の低下を招くことがなくなる。
【００１３】
【実施例】以下本発明を図面に基づいて説明する。図１
は本発明のポリイミドを層間絶縁材料に用いることを特
徴とした半導体装置の断面図である。この半導体装置の
製造方法を以下に示す。まずシリコン基板にトランジス
タ等を形成後、スピンコート等でポリアミド酸を塗布す
る。続いて３００〜４００℃程度の加熱処理によってポ
リアミド酸を加熱重合させてポリイミド膜を形成する。
続いて以下に述べる様にフッ素ラジカルによって、ポリ
イミド中にフッ素を深さ方向に分布を持たせて含有させ
る。
は本発明のポリイミドを層間絶縁材料に用いることを特
徴とした半導体装置の断面図である。この半導体装置の
製造方法を以下に示す。まずシリコン基板にトランジス
タ等を形成後、スピンコート等でポリアミド酸を塗布す
る。続いて３００〜４００℃程度の加熱処理によってポ
リアミド酸を加熱重合させてポリイミド膜を形成する。
続いて以下に述べる様にフッ素ラジカルによって、ポリ
イミド中にフッ素を深さ方向に分布を持たせて含有させ
る。
【００１４】図２はフッ素ラジカルによって、ポリイミ
ド中にフッ素を含有させ、本発明を製作するための装置
の概略図である。装置は支持台に設置した真空槽内に、
電極２０５，２０８を設け、その間に電源装置２１０か
ら直流及び交流電力を印加できるようになっている。
ド中にフッ素を含有させ、本発明を製作するための装置
の概略図である。装置は支持台に設置した真空槽内に、
電極２０５，２０８を設け、その間に電源装置２１０か
ら直流及び交流電力を印加できるようになっている。
【００１５】まず、ポリイミドを堆積させたシリコン基
板２０７を下部電極２０８上に設置する。次に装置にＣ
Ｆ4 等のフッ素系ガスを導入し、電極間に交流あるいは
直流電力を印加してグロー放電させ、フッ素ガスによる
プラズマを発生させる。さらにここで制御格子２０６と
電極２０８間に直流電圧を印加してプラズマ中のフッ素
ラジカルのみを選択的に基板表面に導き、フッ素ラジカ
ルをポリイミド表面からバルク内部に拡散させて、ポリ
イミド中にフッ素を含有させる。このときフッ素ラジカ
ルの拡散速度は、基板温度等によって決定され、基板温
度、処理時間を制御することによって、ポリイミド中の
フッ素の分布を制御することが可能である。
板２０７を下部電極２０８上に設置する。次に装置にＣ
Ｆ4 等のフッ素系ガスを導入し、電極間に交流あるいは
直流電力を印加してグロー放電させ、フッ素ガスによる
プラズマを発生させる。さらにここで制御格子２０６と
電極２０８間に直流電圧を印加してプラズマ中のフッ素
ラジカルのみを選択的に基板表面に導き、フッ素ラジカ
ルをポリイミド表面からバルク内部に拡散させて、ポリ
イミド中にフッ素を含有させる。このときフッ素ラジカ
ルの拡散速度は、基板温度等によって決定され、基板温
度、処理時間を制御することによって、ポリイミド中の
フッ素の分布を制御することが可能である。
【００１６】図３はポリイミドを１μm 堆積させた後、
図２の装置で、真空度０．５Ｔｏｒｒ、電力５Ｗ、基板
温度１００℃、３０分間フッ素原子を拡散させ、深さ方
向にフッ素含有量の分布をもたせたポリイミド層間絶縁
膜の、二次イオン質量分析による深さ方向フッ素含有量
を示している。この図からも分かるように、膜中フッ素
含有量はポリイミド上部から内部にかけて徐々に減少し
ていき、基板との界面でフッ素含有量がノイズレベル、
すなわちほぼ零になっている。この様に、ポリイミド中
のフッ素含有量に深さ方向分布を持たせることが実現さ
れている。またＳＦ6 、Ｃ2 Ｆ4 、ＮＦ3 、Ｃ2 Ｆ6 等
の他のフッ素系ガスによっても、同様にポリイミド中の
フッ素含有量に深さ方向の分布を持たせることができる
ことを確認した。
図２の装置で、真空度０．５Ｔｏｒｒ、電力５Ｗ、基板
温度１００℃、３０分間フッ素原子を拡散させ、深さ方
向にフッ素含有量の分布をもたせたポリイミド層間絶縁
膜の、二次イオン質量分析による深さ方向フッ素含有量
を示している。この図からも分かるように、膜中フッ素
含有量はポリイミド上部から内部にかけて徐々に減少し
ていき、基板との界面でフッ素含有量がノイズレベル、
すなわちほぼ零になっている。この様に、ポリイミド中
のフッ素含有量に深さ方向分布を持たせることが実現さ
れている。またＳＦ6 、Ｃ2 Ｆ4 、ＮＦ3 、Ｃ2 Ｆ6 等
の他のフッ素系ガスによっても、同様にポリイミド中の
フッ素含有量に深さ方向の分布を持たせることができる
ことを確認した。
【００１７】ここで深さ方向のフッ素含有量のプロファ
イルについて述べる。今回の実施例では、ポリイミド膜
中から界面に向かうに従って、徐々にフッ素含有量が低
下するプロファイルを持たせたが、フッ素が界面に存在
していないことが必要な効果であり、従って界面で急に
フッ素含有量が零になるような、急峻なプロファイルを
用いても、本実施例と同様な効果を持たせることができ
る。
イルについて述べる。今回の実施例では、ポリイミド膜
中から界面に向かうに従って、徐々にフッ素含有量が低
下するプロファイルを持たせたが、フッ素が界面に存在
していないことが必要な効果であり、従って界面で急に
フッ素含有量が零になるような、急峻なプロファイルを
用いても、本実施例と同様な効果を持たせることができ
る。
【００１８】膜の密着性試験の結果、本発明による含フ
ッ素ポリイミドは、従来の含フッ素ポリイミドに比較し
て、基板との密着性を３０％程度向上させることに成功
した。
ッ素ポリイミドは、従来の含フッ素ポリイミドに比較し
て、基板との密着性を３０％程度向上させることに成功
した。
【００１９】また図４は、様々なフッ素含有量で含フッ
素化させたポリイミドを層間絶縁材料として半導体装置
を作成したときの、ポリイミド中のフッ素量と配線の信
号遅延との関係を示している。この図からも分かるよう
に、ポリイミド中の含フッ素量が増加するに従って、効
果的に配線の信号遅延を減少させていることが分かる。
素化させたポリイミドを層間絶縁材料として半導体装置
を作成したときの、ポリイミド中のフッ素量と配線の信
号遅延との関係を示している。この図からも分かるよう
に、ポリイミド中の含フッ素量が増加するに従って、効
果的に配線の信号遅延を減少させていることが分かる。
【００２０】
【発明の効果】本発明により、基板との密着性を損ねる
ことなく、含フッ素ポリイミドを層間絶縁膜に使用した
半導体装置が実現可能となり、本発明装置の配線の信号
遅延を減少させることができた。
ことなく、含フッ素ポリイミドを層間絶縁膜に使用した
半導体装置が実現可能となり、本発明装置の配線の信号
遅延を減少させることができた。
【図１】本発明の、含フッ素ポリイミドを層間絶縁材料
に用いた半導体装置の断面図である。
に用いた半導体装置の断面図である。
【図２】本発明を製作するために用いた含フッ素化処理
装置の概略図である。
装置の概略図である。
【図３】本発明により含フッ素化処理したポリイミド
の、二次イオン質量分析による深さ方向フッ素含有量を
示す図である。
の、二次イオン質量分析による深さ方向フッ素含有量を
示す図である。
【図４】本発明により含フッ素化処理したポリイミドを
層間絶縁膜に使用したときの、ポリイミド中のフッ素含
有量と、半導体装置の信号遅延時間との関係を示す図で
ある。
層間絶縁膜に使用したときの、ポリイミド中のフッ素含
有量と、半導体装置の信号遅延時間との関係を示す図で
ある。
１０１ 含フッ素ポリイミド １０２ 第２アルミ層 １０３ 第１アルミ層 １０４ ＳｉＯ2 １０５ Ｓｉ基板 ２０１ 支持台 ２０２ 真空ポンプ ２０３ ガスボンベ ２０４ 真空容器 ２０５ 上部電極 ２０６ 制御格子 ２０７ 試料 ２０８ 下部電極 ２０９ 直流電源 ２１０ 電源装置 ２１１ 上蓋
Claims (2)
- 【請求項１】 多層配線層間絶縁膜としてフッ素を含む
ポリイミド膜を用い、前記ポリイミド膜中のフッ素含有
量が下地層との界面においては０であり界面以外ではフ
ッ素を含有していることを特徴とする半導体装置。 - 【請求項２】 多層配線層間絶縁膜としてフッ素を含む
ポリイミド膜を用い、前記ポリイミド膜中のフッ素含有
量が上側表面から下地層との界面に向けて徐々に低下し
下地層との界面において０となるように深さ方向の分布
を設けたことを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6204085A JP2723051B2 (ja) | 1994-08-30 | 1994-08-30 | 半導体装置 |
| KR1019950015572A KR0175677B1 (ko) | 1994-06-13 | 1995-06-13 | 불소 함유 폴리이미드 필름의 제조방법 |
| US08/487,243 US5702773A (en) | 1994-06-13 | 1995-06-13 | Method for preparing a fluoro-containing polyimide film |
| US08/758,816 US5795655A (en) | 1994-06-13 | 1996-12-04 | Method for preparing a fluoro-containing polyimide film |
| US08/873,592 US5780121A (en) | 1994-06-13 | 1997-06-12 | Method for preparing a fluoro-containing polyimide film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6204085A JP2723051B2 (ja) | 1994-08-30 | 1994-08-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870041A JPH0870041A (ja) | 1996-03-12 |
| JP2723051B2 true JP2723051B2 (ja) | 1998-03-09 |
Family
ID=16484542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6204085A Expired - Lifetime JP2723051B2 (ja) | 1994-06-13 | 1994-08-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2723051B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
| JP3178375B2 (ja) * | 1997-06-03 | 2001-06-18 | 日本電気株式会社 | 絶縁膜の形成方法 |
| JP6423575B2 (ja) * | 2012-09-06 | 2018-11-14 | 大日本印刷株式会社 | 光学フィルム、光学フィルム用転写体、画像表示装置及び光学フィルムの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846652A (ja) * | 1981-09-14 | 1983-03-18 | Fujitsu Ltd | 多層配線形成方法 |
| JPS60104129A (ja) * | 1983-11-11 | 1985-06-08 | Hitachi Ltd | フッ素含有ポリアミド酸誘導体及びポリイミドの製造方法 |
-
1994
- 1994-08-30 JP JP6204085A patent/JP2723051B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0870041A (ja) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294376B1 (ko) | 반도체장치 및 절연막 형성방법 | |
| JP4090740B2 (ja) | 集積回路の作製方法および集積回路 | |
| US6558756B2 (en) | Method of forming interlayer insulating film | |
| KR100188573B1 (ko) | 비정질-탄소층을 가지는 반도체 소자 및 그의 제조방법 | |
| US7091615B2 (en) | Concentration graded carbon doped oxide | |
| JPH04239750A (ja) | フッ素含有シリコン酸化膜の形成方法 | |
| JPH11251308A (ja) | 低誘電率フッ素化アモルファス炭素誘電体およびその形成方法 | |
| JP3226479B2 (ja) | 層間絶縁膜の形成方法 | |
| JP2748864B2 (ja) | 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置 | |
| JP2748879B2 (ja) | フッ素化非晶質炭素膜材料の製造方法 | |
| KR0175677B1 (ko) | 불소 함유 폴리이미드 필름의 제조방법 | |
| JP2723051B2 (ja) | 半導体装置 | |
| JPH1197533A (ja) | 半導体集積回路及びその製造方法 | |
| JP3485425B2 (ja) | 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置 | |
| JPH11111712A (ja) | 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置 | |
| US6472330B1 (en) | Method for forming an interlayer insulating film, and semiconductor device | |
| JP2830874B2 (ja) | 半導体装置とその製造方法および非晶質炭素膜の製造方法 | |
| JPH01313943A (ja) | 絶縁薄膜および絶縁薄膜の形成方法 | |
| JPH11283976A (ja) | 半導体装置及びその製造方法 | |
| JPH05343390A (ja) | 絶縁膜の形成方法 | |
| JPH0950993A (ja) | 絶縁膜形成方法と半導体装置 | |
| JP3226524B1 (ja) | 層間絶縁膜の形成方法 | |
| JP2002033316A (ja) | 層間絶縁膜の形成方法 | |
| JPH07330902A (ja) | 含フッ素ポリイミドの製造方法 | |
| JPH113885A (ja) | Ｃｖｄ反応のモニター方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971028 |