KR100414297B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100414297B1
KR100414297B1 KR10-2001-7004239A KR20017004239A KR100414297B1 KR 100414297 B1 KR100414297 B1 KR 100414297B1 KR 20017004239 A KR20017004239 A KR 20017004239A KR 100414297 B1 KR100414297 B1 KR 100414297B1
Authority
KR
South Korea
Prior art keywords
film
gas
layer
silicon
adhesion
Prior art date
Application number
KR10-2001-7004239A
Other languages
English (en)
Other versions
KR20010075566A (ko
Inventor
엔도수니치
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20010075566A publication Critical patent/KR20010075566A/ko
Application granted granted Critical
Publication of KR100414297B1 publication Critical patent/KR100414297B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

반도체 장치에 있어서, 규소를 함유하는 절연막 SiO2등이나 금속 배선층과, 불소 첨가 카본 CF막 사이에 밀착층을 형성함으로써, 양자간의 밀착성이 높아진다. 이 목적을 위하여, SiC막의 막형성 가스 예컨대 SiH4가스와 C2H4가스를 플라즈마화하여 SiO2(110)의 상면에 밀착층인 SiC막(200)을 형성한다. 이어서, SiH4가스와 C2H4가스와 C4F8가스와 C2H4가스를 도입하여 막형성 가스의 전환 공정을 1초 정도 행한다. 이어서, CF막의 막형성 가스 예컨대 C4F8가스와 C2H4가스를 플라즈마화하여 SiC막(200)의 상면에 CF막(120)을 형성한다. 이렇게 하면, 막형성 가스의 전환 공정에서는 SiC막과 CF막의 양쪽의 막형성 가스가 존재하기 때문에, SiC막(200)과 CF막(120)의 경계 부근에 양쪽 막에 걸쳐서 Si와 C의 결합이 이루어져 이들 막 사이의 밀착성이 높아지고, 결과적으로 SiO2막(110)과 CF막(120) 사이의 밀착성이 높아진다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
반도체 디바이스의 고집적화를 도모하기 위해서, 패턴의 미세화, 회로의 다층화와 같은 연구가 진행되고 있으며, 그 중 하나로서 배선을 다층화하는 기술이 있다. 다층 배선 구조를 취하기 위해서는, n번째층의 배선층과 (n+1)번째의 배선층 사이를 도전층으로 접속함과 동시에, 도전층 이외의 영역은 층간 절연막으로 불리는 박막이 형성된다.
이 층간 절연막의 대표적인 것으로서 실리콘 산화막(SiO2막)이 있지만, 최근 디바이스의 동작에 대하여 한층 더 고속화를 도모하기 위해서 층간 절연막의 비유전률(比誘電率)을 낮게 하는 것이 요구되고 있으며, 층간 절연막의 재질에 대한 검토가 이루어지고 있다. 즉, SiO2막은 비유전률이 약 4이며, 이보다도 작은 재질의 발굴에 힘이 쏟아지고 있다. 그 중 하나로서 비유전률이 3.5인 SiOF막의 실현화가 진행되고 있지만, 본 발명자는 비유전률이 더욱 작은 불소 첨가 카본막(이하 「CF막」이라고 한다)에 주목하고 있다.
이러한 CF막은, 예컨대 전자 사이클로트론 공명에 의해 플라즈마를 발생시키는 플라즈마 장치를 이용하며, 예컨대 아르곤 가스를 플라즈마 가스로서 이용하고, 탄소 및 불소의 화합물 가스와 탄화수소 가스를 함유하는 가스를 막형성(depositon) 가스로서 이용하며, 막형성 가스를 플라즈마화함으로써 막이 형성된다.
그런데 실제의 반도체 디바이스에서는, 상기 CF막을 SiO2막이나 질화실리콘(SiN)막 등의 실리콘계 절연막이나 알루미늄(Al)이나 구리(Cu) 등의 배선층과 적층하는 경우도 상정되지만, 이들 실리콘계 절연막 등에 직접 CF막을 형성하면, CF막은 테플론(폴리테트라플루오르에틸렌)과 유사한 구조로서, 상기 실리콘계 절연막이나 금속과의 밀착성이 낮고, 양자간에 박리가 발생하는 문제나, 실리콘계 절연막 등은 불소에 약하기 때문에, CF막을 형성하면 실리콘계 절연막 등의 표면이 에칭되어, 손상되어 버린다고 하는 문제가 예상된다. 이 때문에, 본 발명자는 탄화규소막을 밀착층으로서 이용하여, 실리콘계 절연막 등과 CF막의 밀착성을 높이는 것을 검토하고 있다.
이 경우 일반적으로는, 예컨대 전술한 플라즈마 장치에 있어서, 탄화규소막의 막형성 가스를 플라즈마화하여, 예컨대 SiO2막 위에 탄화규소막을 형성하고, 이어서 CF막의 막형성 가스를 플라즈마화하여 탄화규소막 위에 CF막을 형성함으로써, SiO2막과 CF막 사이에 탄화규소막을 형성할 수 있지만, 본 발명자는 SiO2막 등과 CF막의 밀착성을 더욱 높이기 위한 방법을 검토하고 있다.
본 발명은 이러한 사정하에서 이루어진 것으로, 그 목적은 CF막을 절연막으로서 이용하여 반도체 장치를 구성하는 경우에, 그 CF막과 실리콘계 절연막이나, CF막과 금속 배선층의 밀착성을 높일 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명은 불소 첨가 카본막을 층간 절연막으로서 이용한 반도체 장치 및 그 제조 방법에 관한 것이다.
도 1은 본 발명 방법을 실시하기 위한 플라즈마 막형성 장치의 일례를 도시하는 종단 측면도이다.
도 2a∼도 2c는 본 발명 방법의 공정을 순차 도시하는 공정도이다.
도 3a는 상기 발명 방법의 작용을 설명하기 위한 도면이다.
도 3b는 비교예의 작용을 설명하기 위한 도면이다.
도 4a∼도 4c는 본 발명 방법의 다른 예의 공정을 순차 도시한 도면이다.
도 5는 실리콘-리치 SiN막의 조성과, 실리콘-리치 SiN막과 CF막의 밀착성과의 관계를 도시하는 특성도이다.
도 6은 본 발명의 반도체 장치의 다른 실시예를 도시하는 단면도이다.
도 7은 본 발명의 반도체 장치의 또 다른 실시예를 도시하는 단면도이다.
도 8은 상기 반도체 장치의 작용을 설명하기 위한 설명도이다.
도 9는 상기 반도체 장치의 밀착성의 측정 결과를 도시하는 표이다.
도 10은 본 발명의 반도체 장치의 또 다른 실시예를 도시하는 단면도이다.
도 11은 본 발명의 반도체 장치의 또 다른 실시예를 도시하는 단면도이다.
도 12는 반도체 장치의 또 다른 실시예를 도시하는 단면도이다.
도 13은 본 발명의 반도체 장치의 또 다른 실시예를 도시하는 단면도이다.
이 목적을 달성하기 위해서, 본 발명에서는 도전재로 이루어지는 복수의 배선층과, 배선층 사이에 형성된 전기 절연층을 갖는 반도체 장치에 있어서, 배선층의 적어도 하나에 인접하게 형성된 불소 첨가 카본막으로 이루어지는 제1 절연층과, 제1 절연층의 상기 적어도 하나의 배선층의 반대쪽에 형성된 제2 층과, 상기 제1 절연층과 상기 제2 층의 박리를 억제하기 위해서 이들 양층 사이에 형성된 규소를 함유하는 화합물의 밀착층을 포함하는 것을 특징으로 하는 반도체 장치가 제공된다.
상기 제2 층은 규소를 함유하는 절연층, 예컨대 산화규소를 함유하는 절연층으로 할 수 있다. 또한, 상기 제2 층은 질화규소를 함유하는 절연층이라도, 또한 금속이라도 좋다.
상기 규소를 함유하는 화합물의 밀착층은 규소와 질소를 함유하는 것, 또는 규소와 탄소를 함유하는 것이라도 좋다. 또한, 규소를 함유하는 화합물의 밀착층은 규소와 탄소를 함유하는 제1 화합물층과, 규소와 질소를 함유하는 제2 화합물층을 구비하는 것으로 할 수 있으며, 이 경우, 제1 화합물층은 제1 절연층쪽에 형성되고, 제2 화합물층은 제2 층쪽에 형성된다.
제1 화합물층과 제2 화합물층 사이에는 규소와 탄소와 질소를 함유하는 제3 화합물층을 더 형성할 수 있다. 또한, 제1 화합물층과 제1 절연층 사이에는 규소와 탄소와 불소를 함유하는 제4 화합물층을 더 형성할 수 있다. 또한, 제4 화합물층과 제1 절연층 사이에는 탄소와 불소를 함유하는 제5 화합물층을 더 형성할 수 있다.
본 발명에 따르면, 진공 용기 내에서 제1 막형성 가스를 플라즈마화하고 이 플라즈마에 의해 규소를 함유하는 절연막, 또는 금속막의 일면에 밀착층을 형성하는 제1 막형성 공정과, 상기 진공 용기 내에서 탄소와 불소를 함유하는 제2 막형성 가스를 플라즈마화하고 이 플라즈마에 의해 상기 밀착층의 표면에 불소 첨가 카본막으로 이루어지는 절연막을 형성하는 제2 막형성 공정과, 제1 막형성 공정과 제2 막형성 공정 사이에 행해지고 상기 진공 용기 내에서 제1 막형성 가스의 플라즈마가 부분적으로 발생하고 있는 상태에서 그 진공 용기 내에 상기 제2 막형성 가스를 도입하는 막형성 가스의 전환 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명에 따르면, 진공 용기 내에서 막형성 가스를 플라즈마화하고 이 플라즈마에 의해 규소를 함유하는 절연막의 일면에 밀착층을 형성하는 제1 막형성 공정과, 상기 진공 용기와 동일한 진공 용기 내에서 탄소와 불소를 함유하는 막형성 가스를 플라즈마화하고 이 플라즈마에 의해 상기 밀착층의 표면에 불소 첨가 카본막으로 이루어지는 절연막을 형성하는 제2 막형성 공정과, 상기 진공 용기와다른 진공 용기 내에서 탄소와 불소를 함유하는 막형성 가스를 플라즈마화하고 이 플라즈마에 의해 상기 불소 첨가 카본막의 표면에 불소 첨가 카본막으로 이루어지는 절연막을 형성하는 제3 막형성 공정을 포함하는 것을 특징으로 한다.
본 발명의 반도체 장치는 층간 절연막으로서 CF막을 이용하고, 그 CF막과 SiO2막 등의 규소를 함유하는 절연막이나, CF막과 금속 배선층을 적층하여 형성할 때, 이들 사이의 박리를 억제하기 위해서 SiO2막 등과 CF막 사이에 밀착층을 형성하는 것으로서, 본 실시예에서는 밀착층으로서 규소(Si)와 탄소(C)를 함유하는 탄화규소막(이하 「SiC막」이라고 한다)을 이용하고, SiC막과 CF막을 실질적으로 연속적으로 형성하는 것에 특징이 있다. 여기서 본 발명에서 이용되는 SiC막은 Si와 C를 성분으로서 함유하는 것임을 의미하고 있는 것이지, Si와 C의 성분이 1대1의 비율인 것을 의미하는 것은 아니다.
우선, 본 발명의 반도체 장치의 제조에 이용되는 플라즈마 막형성 장치의 일례에 대하여 도 1을 참조하여 설명하면, 이 장치는, 예컨대 알루미늄 등에 의해 형성된 진공 용기(2)를 가지고 있으며, 이 진공 용기(2)는 상측에 위치하여 플라즈마를 발생시키는 통형상의 제1 진공실(21)과, 이 하측에 연통되게 연결되고, 제1 진공실(21)보다는 구경(口徑)이 큰 통형상의 제2 진공실(22)로 이루어진다. 또한, 이 진공 용기(2)는 접지되어 제로 전위로 되어 있다.
이 진공 용기(2)의 상단은 개구되고, 이 부분에 마이크로파를 투과하는 부재, 예컨대 석영 등의 재료로 형성된 투과창(23)이 기밀(氣密)하게 형성되어 있어, 진공 용기(2) 내의 진공 상태를 유지하도록 되어 있다. 이 투과창(23)의 외측에는, 예컨대 2.45 GHz의 마이크로파를 발생시키는 고주파 전원부(24)에 접속된 도파관(25)이 형성되어 있으며, 고주파 전원부(24)에서 발생한 마이크로파를, 예컨대 TE 모드에 의해 도파관(25)으로 안내하고, 또는 TE 모드에 의해 안내된 마이크로파를 도파관(25)에서 TM 모드로 변환하여, 투과창(23)으로부터 제1 진공실(21) 내로 도입할 수 있도록 되어 있다.
제1 진공실(21)이 구획하는 측벽에는, 예컨대 그 둘레 방향을 따라서 균등하게 배치된 가스 노즐(31)이 형성되는 동시에, 이 가스 노즐(31)에는, 예컨대 도시하지 않은 플라즈마 생성용 가스원이 접속되어 있고, 제1 진공실(21) 내의 상부에 플라즈마 생성용 가스 예컨대 Ar가스를 빈틈없이 균등하게 공급할 수 있도록 되어 있다.
상기 제2 진공실(22) 내에는 상기 제1 진공실(21)과 대향하도록 피처리체를 이루는 반도체 웨이퍼(W : 이하 「웨이퍼」라고 한다)의 적재대(4)가 형성되어 있다. 이 적재대(4)는 표면부에 정전 척(41)을 갖추고 있으며, 이 정전 척(41)의 전극에는 웨이퍼(W)를 흡착하는 직류 전원(도시하지 않음) 외에, 웨이퍼에 이온을 인입하기 위한 바이어스 전압을 인가하도록 고주파 전원부(42)가 접속되어 있다.
한편, 상기 제2 진공실(22)의 상부, 즉 제1 진공실(21)과 연통하고 있는 부분에는 링형의 막형성 가스 공급부(5)가 형성되고 있고, 이 막형성 가스 공급부(5)는 가스 공급관(51) 및 가스 공급관(52)으로부터 막형성 가스가 각각 공급되며, 이들 가스가 내주면의 가스 구멍(53)으로부터 진공 용기(2) 내로 공급되도록 구성되어 있다.
상기 제1 진공실(21)을 구획하는 측벽의 외주에는, 이것에 접근시켜 예컨대링형의 주전자(主電磁) 코일(26)이 배치됨과 동시에, 제2 진공실(22)의 하측에는 링형의 보조 전자 코일(27)이 배치되어 있다. 또한, 제2 진공실(22)의 저부에는, 예컨대 진공실(22)의 중심축에 대칭인 2개소의 위치에 각각 배기관(28)이 접속되어 있다.
다음에 전술한 장치에서 실시되는 본 발명 방법에 대하여 설명한다. 우선, 진공 용기(2)의 측벽에 형성한 도시하지 않은 게이트 밸브를 개방하여 도시하지 않은 반송 아암에 의해, 규소를 함유하는 제1 절연막, 예컨대 SiO2막의 표면에 알루미늄 배선이 형성된 웨이퍼(W)를 도시하지 않은 로드록(load lock)실로부터 반입하여 적재대(4) 위에 얹어 놓고, 정전 척(41)에 의해 정전 흡착하여, 도 2a에 도시한 바와 같이 SiO2막(110)의 표면에 SiC막(200)을 형성한다(제1 막형성 공정).
즉, 게이트 밸브를 폐쇄하여 내부를 밀폐한 후, 배기관(28)으로 내부 분위기를 배기하여 소정의 진공도까지 탈기하고, 진공 용기(2) 내를 소정의 프로세스압 예컨대 0.1 Pa로 유지함과 동시에, 프로세스 온도를 예컨대 400℃로 조정한 상태에서, 우선 가스 노즐(31)로부터 제1 진공실(21) 내로 Ar가스를 예컨대 150 sccm의 유량으로 도입하고, 막형성 가스 공급부(5)로부터 제1 막형성 가스인 SiC막 형성 가스 예컨대 SiH4가스 및 C2H4가스를 각각 예컨대 30 sccm, 20 sccm의 유량으로 제2 진공실(22) 내에 도입한다. 그리고, 고주파 전원부(24)로부터 2.45 GHz, 2.4 kW의 고주파(마이크로파)를 공급하고, 또한 고주파 전원부(42)에 의해 적재대(4)에 13.56 MHz, 0 kW의 바이어스 전압을 인가한다.
이와 같이 하면, 고주파 전원부(24)로부터의 마이크로파는 도파관(25)을 통과하여 진공 용기(2)의 천장부에 이르며, 여기의 투과창(23)을 투과하여 제1 진공실(21) 내로 도입된다. 또한, 진공 용기(2) 내에는 주전자(主電磁) 코일(26) 및 보조 전자 코일(27)에 의해 제1 진공실(21)의 상부로부터 제2 진공실(22)의 하부로 향하는 미러 자계가 형성되고, 예컨대 제1 진공실(21)의 하부 부근에서 자장의 세기가 875 가우스가 된다.
이렇게 해서 자장과 마이크로파의 상호 작용에 의해 전자 사이클로트론 공명이 발생하고, 이 공명에 의해 Ar가스가 플라즈마화되며, 또한 고밀도화된다. 또한, 이와 같이 Ar가스의 플라즈마를 생성시킴으로써, 플라즈마가 안정화된다. 이렇게 해서 발생한 플라즈마류는 제1 진공실(21)로부터 제2 진공실(22) 내로 유입되어 가며, 여기에 공급되어 있는 SiH4가스나 C2H4가스를 활성화(플라즈마화)하여 활성종(活性種:플라즈마)을 형성하고, 이에 의해 SiO2막(110) 위에 SiC막(200)을 형성한다.
이와 같이 하여 SiC막의 막형성 공정을 예컨대 3초 행한 후, 도 2b에 도시한 바와 같이, 막형성 가스의 전환 공정을 행한다. 즉, 고주파 전력{고주파 전원부(24)}을 2.4 kW, 바이어스 전력{고주파 전원부(42)}을 0 kW, 자장 형상을 미러 전계, 프로세스 온도를 400℃, 프로세스 압력을 0.5 Pa로 하고, Ar가스, SiH4가스, C2H4가스, C4F8가스를 각각 150 sccm, 30 sccm, 20 sccm, 80 sccm의 유량으로 도입하고, 상기 전자 사이클로트론 공명에 의해 SiC막의 막형성 가스와 CF막의 막형성 가스를 플라즈마화하여 약 1초간 막형성 가스의 전환 공정을 행한다. 여기서 Ar가스는 플라즈마 생성용 가스, SiH4가스 및 C2H4가스는 SiC막의 막형성 가스, C4F8가스 및 C2H4가스는 CF막의 막형성 가스(제2 막형성 가스)이다. 도 2b에서, SiC막(20)의 표면이 파형으로 되어 있는 것은 표면이 활성 상태임을 나타낸다.
그 후, 도 2c에 도시한 바와 같이 CF막의 막형성 공정(제2 막형성 공정)을 행한다. 즉, 고주파 전력을 2.4 kW, 바이어스 전력을 1.5 kW, 자장 형상을 미러 자계, 프로세스 온도를 400℃, 프로세스 압력을 0.5 Pa로 하고, Ar가스와 C4F8가스 및 C2H4가스를 각각 150 sccm, 80 sccm, 20 sccm의 유량으로 도입하고, 상기 전자 사이클로트론 공명에 의해 상기 막형성 가스를 플라즈마화한다. 한편, 플라즈마 이온인 Ar이온을 플라즈마 인입용 바이어스 전압에 의해 웨이퍼(W)에 인입하고, 이렇게 해서 웨이퍼(W) 표면의 패턴을 형성하는 오목부의 개방부의 모서리 위에 퇴적된 CF막 부분을 Ar이온의 스퍼터 에칭 작용에 의해 깎아 내어 오목부 개방부의 폭을 넓히면서 CF막을 오목부 내에 형성함으로써 막을 형성하며, 소정의 막 두께가 얻어질 때까지 그 공정을 행한다.
이상의 프로세스에 의해 SiO2막(110)과 CF막(120) 사이에, 예컨대 500 Å 두께의 SiC막(200)이 삽입된 반도체 장치가 제조되지만, 실제의 디바이스를 제조하는 경우에는, 그 후 이 CF막에 대하여 소정의 패턴으로 에칭을 행하고, 홈부에 예컨대 W막을 매립하여 W 배선이 형성된다.
이러한 방법에서는 SiC막의 막형성 공정과 CF막의 막형성 공정 사이에 막형성 가스의 전환 공정을 마련하고, SiC막의 막형성 가스와 CF막의 막형성 가스를 동시에 도입하고 있기 때문에, 막형성이 연속적으로 행해지게 된다. 여기서 본 발명에서 말하는 막형성을 연속적으로 행한다고 하는 것은 진공 용기 내에서 복수의 막형성을 행하는 경우에 있어서, 막형성 가스를 전환할 때에, 진공 용기 내에서 선행 막형성 가스의 일부의 플라즈마가 발생하고 있을 때에, 다음의 막형성 가스를 도입하는 것을 말한다.
이러한 막형성 가스의 전환 공정을 마련하는 것에 의해, 플라즈마가 안정되고, 또한 SiO2막(110)과 CF막(120)의 밀착성을 높일 수 있다고 하는 효과를 얻을 수 있다. 실제로 전술한 프로세스로 형성한 반도체 장치에 대해서 세바스챤법(stud pull)에 의해 SiO2막(110)과 CF막(120)의 밀착성을 측정한 바, 밀착력은 2.5 kpsi 이상임이 확인되었다.
여기서 비교를 위해, SiO2막 위에 직접 CF막을 형성한 샘플(비교예 1)과, SiO2막과 CF막 사이에 SiC막을 형성하고, 이들을 진공 용기로부터 선행 공정의 막형성 가스를 완전히 배출하고 나서 다음 공정의 막형성 가스를 진공 용기에 도입하는 방법으로 형성한 샘플(비교예 2)에 대해서 동일하게 밀착성을 측정했다. 이 때, 비교예 1, 2는 전술한 플라즈마 막형성 장치에서 형성하고, 비교예 1의 막형성 조건은 본 실시예의 CF막의 막형성과 동일한 조건으로 하였다. 또한, 비교예 2는 SiC막의 막형성 조건을 본 실시예의 SiC막의 막형성 조건으로 하고, CF막의 막형성조건을 본 실시예의 CF막의 막형성과 동일한 조건으로 하며, SiC막의 막형성이 완료되고 나서 CF막의 막형성을 개시하도록 하였다.
이와 같이 하여 형성한 비교예 1, 2의 SiO2막과 CF막 사이의 밀착성은 비교예 1에 대하여 1 kpsi 이하, 비교예 2에 대하여 2 kpsi이었다. 이에 의해 본 실시예의 반도체 장치는 비교예 1이나 비교예 2와 비교하여 밀착성이 높음이 확인되었지만, 그 이유에 대해서는 다음과 같이 생각된다.
즉, 본 실시예에서는 막형성 가스의 전환 공정에 있어서 SiC막의 막형성 가스와 CF막의 막형성 가스를 동시에 도입하고 있기 때문에, 이 공정에서는 Si의 플라즈마와 C의 플라즈마와 F의 플라즈마가 존재한다. 그 공정은 예컨대 1초 정도로 짧기 때문에 상기 Si의 플라즈마 등의 양은 그다지 많지 않으며, SiC막과 CF막이 혼성된 막을 형성할 정도는 아니지만, SiC막(200)과 CF막(120)의 계면에서는, 도 3a에 도시한 바와 같이, SiC막(200)의 C와 CF막(120)의 C 사이에도 결합이 이루어지며, 이에 의해 SiC막(200)과 CF막(120)의 양쪽 막에 걸쳐 결합이 이루어지기 때문에, 양자간의 밀착성이 높아진다고 추측된다. 또한, SiO2막(110)과 SiC막(200)은 동일한 실리콘계 절연막으로서 원래 밀착성이 높기 때문에, 결과적으로 그 방법에서는 SiO2막(110)과 CF막(120) 사이의 밀착성이 높아진다고 생각된다.
한편, 마찬가지로 SiC막을 밀착층으로서 이용한 비교예 2에서는, SiC막의 막형성 공정과 CF막의 막형성 공정이 분리되어 행해지고, SiC막의 막형성 가스와 CF막의 막형성 가스가 연속적으로 도입되지 않기 때문에, CF막의 막형성시에는 SiC막의 막형성 가스는 거의 존재하지 않는 상태로 되어 있다. 이 때문에, SiC막과 CF막의 계면에서는, 도 3b에 도시한 바와 같이, 양자간에 결합이 이루어지지 않으며, 이에 의해 본 실시예의 반도체 장치와 비교하여 SiC막과 CF막 사이의 밀착성이 낮아지고, 결과적으로 SiO2막과 CF막 사이의 밀착성이 낮아진다고 생각된다.
여기서, 열산화법에 의해 형성된 SiO2막이나 후술하는 평행 평판형 플라즈마 장치로 졸-겔법에 의해 형성된 SiO2막, 후술하는 ICP 플라즈마 장치로 형성된 SiO2막, 평행 평판형 플라즈마 장치로 형성된 SiO2막 등의 여러가지 수법으로 형성된 SiO2막이나 질화실리콘막, Al, Cu 등의 기지층(base layer)과 CF막의 밀착성을 확인하기 위해서, 상기 SiO2막이나 Al 등의 상면에 전술한 프로세스와 동일한 조건으로 SiC막과 CF막을 연속적으로 형성한 샘플을 작성하여, 밀착성을 확인하는 실험을 하였다. 이 실험에 의하면, 어느 쪽 샘플도 SiO2막 등과 CF막 사이의 밀착성은 2.5 kpsi 이상임이 인지되었다. 또한, 상기 졸-겔법이란 TEOS{테트라에톡시실란; Si(C2H5O)4}의 콜로이드를 에탄올 용액 등의 유기 용매에 분산시킨 도포액을 반도체 웨이퍼의 표면에 도포하고, 그 도포막을 겔화한 후 건조시켜 SiO2막을 얻는 수법이다.
이에 의해 본 실시예는 SiO2막과 CF막의 조합 외에, 질화실리콘막과 CF막이나, 금속과 CF막 사이에도 적용할 수 있으며, 이 경우에 있어서도, 이들 사이의 밀착성을 향상시킬 때에 유효하다는 것이 확인되었고, 본 실시예에 의하면 CF막을 층간 절연막으로서 이용하여 다층 배선 프로세스를 형성하더라도 실리콘계 절연막이나 금속 배선층과 CF막 사이에서 발생하는 막 박리를 억제할 수 있음이 인지되었다.
다음에, 본 발명의 다른 실시예에 대하여 설명한다. 본 실시예의 반도체 장치가 전술한 반도체 장치와 다른 점은 SiO2막(110)과 CF막(120) 사이의 밀착층으로서 SiC막(200) 대신에, 규소와 질소(N)를 함유하는 막 예컨대 실리콘-리치(silicon-rich) 질화실리콘막(이하 「SiN 막」이라고 한다)(300)을 이용한 것이다. 여기서, 실리콘-리치 SiN막이란 N의 원자수에 대한 Si의 원자수의 비가 1 이상인 질화실리콘막을 말하지만, 후술하는 실험예로부터 N의 원자수에 대한 Si의 원자수의 비가 1.5 이상인 질화실리콘막을 이용하는 것이 바람직하다. 또한, 본 발명에서 이용되는 「SiN막」은 Si와 N을 성분으로서 함유하는 것을 의미하고 있는 것이지, Si와 N의 성분이 1대1의 비율인 것을 의미하는 것은 아니다.
본 실시예의 반도체 장치는 실리콘-리치 SiN막의 막형성 공정(제1 막형성 공정)을 행한 후, 막형성 가스의 전환 공정을 행하며, 계속해서 CF막의 막형성 공정(제2 막형성 공정)을 행하는 것에 의해 제조된다. 상기 실리콘-리치 SiN막의 막형성 공정은 전술한 플라즈마 막형성 장치에 있어서, 고주파 전력을 2.4 kW, 바이어스 전력을 0 kW, 자장 형상을 미러 자계, 프로세스 온도를 360℃, 프로세스 압력을 0.2 Pa로 하고, 플라즈마 생성용 가스 예컨대 Ar가스와, 제1 막형성 가스인실리콘-리치 SiN막의 막형성 가스 예컨대 SiH4가스 및 N2가스를 각각 200 sccm, 20 sccm, 5 sccm의 유량으로 도입하여 예컨대 15초 정도 행하여지고, 이 공정에서는 상기 전자 사이클로트론 공명에 의해 상기 막형성 가스가 플라즈마화되어, 도 4a에 도시한 바와 같이, 예컨대 SiO2막(110)의 상면에 실리콘-리치 SiN막(300)이 형성된다.
상기 막형성 가스의 전환 공정은 전술한 플라즈마 막형성 장치에 있어서, 고주파 전력을 2.4 kW, 바이어스 전력을 0 kW, 자장 형상을 미러 자계, 프로세스 온도를 360℃, 프로세스 압력을 0.2 Pa로 하고, Ar가스와, SiH4가스 및 N2가스와, 제2 막형성 가스인 CF막의 막형성 가스 예컨대 C2H4가스 및 C4F8가스를 각각 200 sccm, 20 sccm, 5 sccm, 30 sccm, 80 sccm의 유량으로 도입하여 예컨대 1초 정도 행하여진다(도 4b 참조). 이 공정에서는 상기 전자 사이클로트론 공명에 의해 상기 실리콘-리치 SiN막과 CF막의 막형성 가스가 플라즈마화된다.
도 4c에 도시하는 상기 CF막의 막형성 공정은 전술한 플라즈마 막형성 장치에 있어서, 고주파 전력을 2.4 kW, 바이어스 전력을 1.5 kW, 자장 형상을 미러 자계, 프로세스 온도를 400℃, 프로세스 압력을 0.5 Pa로 하고, Ar가스, C4F8가스 및 C2H4가스를 각각 150 sccm, 80 sccm, 20 sccm의 유량으로 도입하여 소정의 막 두께가 얻어질 때까지 행하여지며, 이 공정에서는 상기 막형성 가스가 플라즈마화되어 실리콘-리치 SiN막(300)의 상면에 CF막(120)이 형성된다. 이상의 프로세스에 의해, SiO2막(110)과 CF막(120) 사이에 예컨대 500 Å 두께의 실리콘-리치 SiN막(300)이 삽입된 반도체 장치가 제조된다.
상기 방법에서는 SiN막(300)을 밀착층으로서 이용하고 있지만, 그 SiN막(300)은 불소가 빠져 나가는 것을 저지하기 때문에 SiO2막(110)을 보호한다고 하는 이점이 있을 뿐만 아니라, N의 원자수에 대한 Si의 원자수의 비가 1.5 이상인 실리콘-리치 SiN막(300)을 밀착층으로서 이용하고 있기 때문에, 그 실리콘-리치 SiN막(300)과 CF막(120)의 밀착성을 높일 수 있다.
본 발명자는 실리콘-리치 SiN막과 CF막의 밀착성은 실리콘-리치 SiN막의 N의 원자수에 대한 Si의 원자수의 비에 의존하는 것을 파악하고 있으며, 예컨대 이들 비가 다른 여러 종류의 실리콘-리치 SiN막의 위에 CF막을 형성하여, 양자간의 밀착성을 측정한 바, 도 5에 도시한 바와 같이 N의 원자수에 대한 Si의 원자수의 비가 높을수록 양자간의 밀착성이 높아짐이 인지되고, N의 원자수에 대한 Si의 원자수의 비가 1.5 이상이면 밀착성은 2 kpsi 이상으로 됨이 확인되고 있다.
또한, 본 실시예에서는 밀착층의 막형성 공정과 CF막의 막형성 공정 사이의 막형성 가스의 전환 공정에 있어서, 실리콘-리치 SiN막의 막형성 가스와 CF막의 막형성 가스를 동시에 도입하고 있기 때문에, SiO2막과 CF막의 밀착성을 높일 수 있다고 하는 효과를 얻을 수 있다. 실제로 전술한 프로세스로 형성한 반도체 장치에 대하여 전술과 같은 방법에 의해 SiO2막(110)과 CF막(120) 사이의 밀착성을 측정한 바, 밀착력은 3 kpsi 이상임이 확인되었다. 여기서, 실리콘-리치 SiN막의 N의 원자수에 대한 Si의 원자수의 비는 1.5로 하였다.
여기서 비교예로서 SiO2막과 CF막 사이에 실리콘-리치 SiN막을 형성하고, 막형성이 종료하고 나서 다음 막형성을 개시시키는 방법으로 형성한 샘플(비교예 3)에 대하여 동일하게 밀착성을 측정한 바, SiO2막과 CF막의 밀착력은 2 kpsi이었다. 이 때, 비교예 3은 전술한 플라즈마 막형성 장치에 있어서, 실리콘-리치 SiN막의 막형성 조건을 본 실시예의 실리콘-리치 SiN막과 동일한 조건으로 하고, CF막의 막형성 조건을 본 실시예의 CF막과 동일한 조건으로 하여, 실리콘-리치 SiN막의 막형성이 종료하고 나서 CF막의 막형성을 개시하도록 하였다.
이와 같이 본 실시예에서 얻어진 반도체 장치에서는 비교예 3과 비교하여 밀착성을 높일 수 있지만, 그 이유에 대하여는 다음과 같이 생각된다. 즉 본 실시예에서는, 막형성 가스의 전환 공정에 있어서 실리콘-리치 SiN막의 막형성 가스와 CF막의 막형성 가스를 동시에 도입하고 있기 때문에, 전술한 실시예와 마찬가지로 실리콘-리치 SiN막(300)과 CF막(120)의 계면에 있어서 양자간에 결합이 이루어지며, 이에 의해 양자간의 밀착성이 높아질 뿐만 아니라, SiO2막(110)과 실리콘-리치 SiN막(300)은 동일한 실리콘계 절연막으로서 원래 밀착성이 높기 때문에, 결과적으로 SiO2막(110)과 CF막(120) 사이의 밀착성이 높아지기 때문이라고 추측된다.
또한, 열산화법에 의해 형성된 SiO2막이나 평행 평판형 플라즈마 장치로 졸-겔법을 이용하여 형성된 SiO2막, ICP 플라즈마 장치로 형성된 SiO2막, 평행 평판형플라즈마 장치로 형성된 SiO2막 등의 여러가지 수법으로 형성된 SiO2막이나 SiN막, Al, Cu 등의 기지층과 CF막의 밀착성을 확인하기 위해서, 상기 SiO2막이나 Al 등의 기지층의 면에 전술한 프로세스와 동일한 조건으로 실리콘-리치 SiN막과 CF막을 연속적으로 형성한 샘플을 작성하여, 밀착성을 확인하는 실험을 한 바, SiO2막 등과 CF막 사이의 밀착력은 모두 3 kpsi 이상임이 인지되었다.
이에 의해, 본 실시예는 SiO2막과 CF막의 조합 외에, SiN막과 CF막이나 금속과 CF막 사이에도 적용할 수 있으며, 이 경우에 있어서도 양자간의 밀착성을 향상시킬 때에 유효함이 인지되었고, 실리콘계의 절연막이나 금속 배선층과 CF막 사이에서 발생하는 막 박리를 억제할 수 있음이 확인되었다.
다음에, 본 발명의 또 다른 실시예에 대하여 설명한다. 본 실시예의 반도체 장치가 전술한 반도체 장치와 다른 점은 도 6에 도시한 바와 같이, SiO2막(110)과 CF막(120) 사이의 밀착층(400)을, 실리콘-리치 SiN막(410)과 SiC막(420)을 이 순서로 적층하여 형성하는 것이다.
본 실시예의 반도체 장치는, 예컨대 전술한 플라즈마 막형성 장치에 있어서 다음과 같이 하여 제조된다. 우선 고주파 전력을 2.4 kW, 바이어스 전력을 0 kW, 자장 형상을 미러 자계, 프로세스 온도를 360℃, 프로세스 압력을 0.2 Pa로 하고, 플라즈마 생성용 가스 예컨대 Ar가스와, 실리콘-리치 SiN막의 막형성 가스 예컨대 SiH4가스 및 N2가스를 각각 200 sccm, 20 sccm, 5 sccm의 유량으로 도입하여 플라즈마화하고, 예컨대 SiO2막(110)의 상면에 예컨대 500 Å 정도의 두께의 실리콘-리치 SiN막(N의 원자수에 대한 Si의 원자수의 비는 1.5)(410)을 형성한다.
계속해서, 고주파 전력을 2.4 kW, 바이어스 전력을 0 kW, 자장 형상을 미러 자계, 프로세스 온도를 400℃, 프로세스 압력을 0.1 Pa로 하고, 플라즈마 생성용 가스 예컨대 Ar가스와, SiC막의 막형성 가스 예컨대 SiH4가스 및 C2H4가스를 각각 150 sccm, 30 sccm, 20 sccm의 유량으로 도입하여 플라즈마화하고, 실리콘-리치 SiN막(410)의 상면에 예컨대 500 Å 정도의 두께의 SiC막(420)을 형성한다.
계속해서, 고주파 전력을 2.4 kW, 바이어스 전력을 1.5 kW, 자장 형상을 미러 자계, 프로세스 온도를 400℃, 프로세스 압력을 0.5 Pa로 하고, 플라즈마 생성용 가스 예컨대 Ar가스와, CF막의 막형성 가스 예컨대 C4F8가스 및 C2H4가스를 각각 150 sccm, 80 sccm, 20 sccm의 유량으로 도입하여 플라즈마화하여, SiC막(420)의 상면에 소정 두께의 CF막(120)을 형성한다.
본 실시예는 본 발명자가 SiO2막에 대해서는 SiC막보다도 실리콘-리치 SiN막의 밀착성이 좋고, CF막에 대해서는 실리콘-리치 SiN막보다도 SiC막의 밀착성이 높은 것을 파악함으로써 이루어진 것으로, SiO2막(110)과 CF막(120) 사이에 실리콘-리치 SiN막(410)과 SiC막(420)을 이 순서로 적층하여 형성한 밀착층(400)을 형성하고 있기 때문에, SiO2막(110)과 CF막(120) 사이의 밀착성을 상당히 높일 수 있다. 실제로 전술한 프로세스로 형성한 반도체 장치에 대하여 SiO2막(110)과 CF막(120)의밀착성을 측정한 바, 밀착력은 5∼6 kpsi 이상임이 확인되었다.
또한 비교예로서, SiO2막과 CF막 사이에 SiC막을 형성한 구조의 샘플(비교예 4)과, SiO2막과 CF막 사이에 실리콘-리치 SiN막을 형성한 구조의 샘플(비교예 5)에 대하여 동일하게 밀착성을 측정한 바, SiO2막과 CF막 사이의 밀착력은, 비교예 4에 대해서는 2 kpsi로서 SiO2막과 SiC막 사이에서 막 박리가 발생하고, 비교예 5에 대해서는 3 kpsi로서 실리콘-리치 SiN막과 CF막 사이에서 막 박리가 발생하는 것이 확인되었다.
이 때, 비교예 4는 전술한 플라즈마 막형성 장치에 있어서, SiC막의 막형성 조건을 본 실시예의 SiC막의 막형성 조건과 동일한 조건으로 하고, CF막의 막형성 조건을 본 실시예의 CF막의 막형성 조건과 동일한 조건으로 하여 형성하였다. 또한, 비교예 5는 전술한 플라즈마 막형성 장치에 있어서, 실리콘-리치 SiN막의 막형성 조건을 본 실시예의 실리콘-리치 SiN막의 막형성 조건과 동일한 조건으로 하고, CF막의 막형성 조건을 본 실시예의 CF막의 막형성 조건과 동일한 조건으로 하여 형성하였다.
본 실시예의 반도체 장치는 SiO2막(110)과 SiC막(420) 사이에 형성되는 SiN막(410)의 N의 원자수에 대한 Si의 원자수의 비는 한정되지 않고, 실리콘-리치 SiN막 이외의 SiN막을 이용하여도 좋다. 또한, 실리콘-리치 SiN막(410)의 기지층은 SiO2막(110)으로 한정되지 않고, 예컨대 N의 원자수에 대한 Si의 원자수의 비가 1이상인 실리콘-리치 SiN막이나 금속이어도 좋다.
여기서, 기지층으로서 열산화법에 의해 형성된 SiO2막이나 평행 평판형 플라즈마 장치로 졸-겔법에 의해 형성된 SiO2막, ICP 플라즈마 장치로 형성된 SiO2막, 평행 평판형 플라즈마 장치로 형성된 SiO2막 등의 여러가지 수법으로 형성된 SiO2막이나 N의 원자수에 대한 Si의 원자수의 비가 1.5인 실리콘-리치 SiN막이나, Al, Cu를 이용하고, 이들 기지층과 CF막의 밀착성을 확인하기 위해서, 상기 SiO2막이나 Al 등의 기지층의 상면에 전술한 프로세스와 동일한 조건으로 실리콘-리치 SiN막과 SiC막과 CF막을 형성한 샘플을 작성하여, 밀착성을 확인하는 실험을 행한 바, SiO2막 등과 CF막 사이의 밀착력은 모두 5 kpsi 이상임이 인지되었다.
이로부터, 본 실시예는 SiO2막 이외의 실리콘계막이나 금속의 상면에 CF막을 형성하는 경우에도 적용할 수 있음이 인지되었고, 실리콘계의 절연막이나 금속 배선층과 CF막 사이에서 발생하는 막 박리를 억제할 수 있음이 확인되었다.
계속해서, 본 발명의 또 다른 실시예에 대하여 설명하지만, 이 실시예에서는, 도 7에 도시한 바와 같이 전술한 밀착층(400)의 실리콘-리치 SiN막(410)과 SiC막(420) 사이에 SiCN막(510)을 형성하여 밀착층(500)을 형성하는 것에 특징이 있다.
이와 같은 반도체 장치는, 예컨대 전술한 플라즈마 막형성 장치에 있어서 다음과 같이 하여 제조된다. 즉, 예컨대 전술한 실시예와 동일한 프로세스로SiO2막(110)의 상면에 예컨대 300 Å 정도의 두께의 실리콘-리치 SiN막(N의 원자수에 대한 Si의 원자수의 비는 1.5)(410)을 형성한다.
계속해서, 고주파 전력을 2.4 kW, 바이어스 전력을 0 kW, 자장 형상을 미러 자계, 프로세스 온도를 360℃, 프로세스 압력을 0.2 Pa로 하고, 플라즈마 생성용 가스 예컨대 Ar가스와, SiCN막의 막형성 가스 예컨대 SiH4가스, C2H4가스 및 N2가스를 각각 소정 유량으로 도입하여 플라즈마화하여, 실리콘-리치 SiN막(410)의 상면에 예컨대 400 Å 정도의 두께의 SiCN막(510)을 형성한다. 이 SiCN막은 실리콘-리치 SiN막과 SiC막이 혼성된 막이며, Si와 N과 C를 함유하는 막이다.
계속해서, 이 SiCN막(510)의 상면에 전술한 실시예와 동일한 프로세스로 SiC막(420)을 형성하고, 이렇게 해서 전체적으로 1000 Å 두께의 밀착층(500)을 형성한다. 이 후 SiC막(420)의 상면에, 예컨대 전술한 실시예와 동일한 프로세스로 소정 두께의 CF막(120)을 형성한다.
이러한 반도체 장치는 밀착층(500)의 SiO2막(110)쪽을 SiO2막과의 밀착성이 높은 실리콘-리치 SiN막(410)으로 하고, CF막(120)쪽을 CF막과의 밀착성이 높은 SiC막(420)으로 하는 동시에, 이들 실리콘-리치 SiN막(410)과 SiC막(420) 사이에 SiCN막(510)을 형성하고 있기 때문에, SiO2막(110)과 CF막(120)의 밀착성을 상당히 높일 수 있다. 실제로 전술한 프로세스로 형성한 반도체 장치에 대하여 양자간의 밀착성을 측정한 바, 밀착력은 6.5∼7 kpsi 이상임이 확인되었다.
이와 같이 밀착성이 높아지는 이유에 대해서는 다음과 같이 생각된다. 즉,실리콘-리치 SiN막(410)과 SiC막(420) 사이에 SiCN막(510)을 형성함으로써, 도 8에 도시한 바와 같이 실리콘-리치 SiN막(410)과 SiCN막(510)의 경계 부근이나 SiC막(420)과 SiCN막(510)의 경계 부근에 Si와 N의 결합이나 Si와 C의 결합이 형성되고, 이들의 결합 네트워크를 형성하기 쉽다. 이 때문에 실리콘-리치 SiN막(410)과 SiC막(420) 사이의 밀착성이 높아지고, 결과적으로 SiO2막(110)과 CF막(120) 사이의 밀착성을 높일 수 있다고 추측된다.
이 반도체 장치에서는, 실리콘-리치 SiN막(410)의 N의 원자수에 대한 Si의 원자수의 비는 한정되지 않고, 실리콘-리치 SiN막 이외의 SiN막을 이용하여도 좋다. 또한, 기지층의 종류를 열산화법에 의해 형성된 SiO2막(열산화막)이나 평행 평판형 플라즈마 장치로 졸-겔법에 의해 형성된 SiO2막(TEOS), ICP 플라즈마 장치로 형성된 SiO2막(ICP), 평행 평판형 플라즈마 장치로 형성된 SiO2막(PE) 등의 여러가지 수법으로 형성된 SiO2막이나, N의 원자수에 대한 Si의 원자수의 비가 0.75인 SiN막이나, Al, 티탄(Ti), 티탄니트라이드(TiN), Al 패턴, Cu로 바꾸고, 이들 기지층과 CF막의 밀착성을 확인한 바, 도 9에 도시하는 결과가 얻어졌다.
이 때, 상기 SiO2막이나 알루미늄 등의 기지층의 상면에 전술한 프로세스와 동일한 조건으로 실리콘-리치 SiN막과 SiCN막과 SiC막과 CF막을 형성한 샘플을 작성하여 밀착성을 확인하였다. 또한, 비교예로서 기지층의 상면에 직접 CF막을 형성한 샘플(CF막의 막형성 조건은 전술한 프로세스와 동일하게 하였다)도 작성하여마찬가지로 밀착성을 확인하였다.
본 실시예의 반도체 장치에서는, 어느 쪽의 샘플도 SiO2막 등과 CF막 사이의 밀착력은 6 kpsi 이상으로서, 비교예와 비교하여 상당히 밀착성이 높음이 인지되었다. 이에 의해 본 실시예는 실리콘계막이나 금속과 CF막 사이의 밀착성을 향상시킬 때에 유효하며, 이 밀착층(500)을 이용하면 실리콘계의 절연막이나 금속 배선층과 CF막 사이에서 발생하는 막 박리를 억제할 수 있고, 기지층이 예컨대 N의 원자수에 대한 Si의 원자수의 비가 1 이상인 실리콘-리치 SiN막이나 금속인 경우에도 적용할 수 있음이 인지되었다.
또한, 전술한 반도체 장치에 대하여 여러가지 실험을 행한 바, 밀착층(500)의 두께가 1000 Å이 되면, 반도체 장치의 유전률이 3 정도로 높아짐이 인지되었기 때문에, 유전률과 밀착성의 관점에서 상기 밀착층(500)의 두께의 최적화를 도모한 바, 예컨대 실리콘-리치 SiN막(510)의 두께를 150 Å, SiCN막(520)의 두께를 200 Å, SiC막(530)의 두께를 150 Å으로 하고, 밀착층(500) 전체의 두께를 500 Å 정도로 함으로써, SiO2막(110)과 CF막(120)의 밀착력을 8 kpsi 정도, 유전률을 2.6 정도로 할 수 있음이 인지되었다.
계속해서, 본 발명의 또 다른 실시예를 도 10을 참조하여 설명한다. 도 10에 도시하는 밀착층(500)에서는 SiO2막(110)과 CF막(120) 사이의 밀착성이 상당히 높아지지만, CF막의 상면에 예컨대 Ti층과 TiN층과 TiF층을 형성하면, SiC막과 CF막 사이에서 박리를 발생시키는 것이 인지되었다. 이것을 방지하기 위해서, 이 실시예의 형태는 도 10에 도시한 바와 같이, 전술한 밀착층(500)과 CF막(120) 사이에 SiC막과 CF막의 혼합층 인 Si와 C와 F를 함유하는 혼합층(610)을 형성하는 것에 특징이 있다.
이러한 반도체 장치는, 예컨대 전술한 플라즈마 막형성 장치에 있어서 다음과 같이 하여 제조된다. 예컨대 전술한 실시예와 동일한 프로세스로 예컨대 100 Å 정도의 두께의 실리콘-리치 SiN막(N의 원자수에 대한 Si의 원자수의 비는 1.5)(410)과, 예컨대 100 Å 정도의 두께의 SiCN막(510)과, 예컨대 100 Å 정도의 두께의 SiC막(420)을 형성하여, 밀착층(500)을 형성한다.
다음에, 고주파 전력을 2.4 kW, 바이어스 전력을 0 kW, 자장 형상을 미러 자계, 프로세스 온도를 400℃, 프로세스 압력을 0.5 Pa로 하고, 플라즈마 생성용 가스 예컨대 Ar가스와, SiC막의 막형성 가스와 CF막의 막형성 가스 예컨대 SiH4가스와 C2H4가스와 C4F8가스를 각각 150 sccm, 30 sccm, 20 sccm, 80 sccm의 유량으로 도입하여 플라즈마화하고, 이 공정을 예컨대 5초간 행하여 밀착층(500)의 상면에 예컨대 100 Å 정도의 두께의 SiC막과 CF막의 혼합층(610)을 형성한다. 이렇게 해서 전체적으로 400 Å 두께의 밀착층(600)이 형성된다.
그 후, 고주파 전력을 2.4 kW, 바이어스 전력을 1.5 kW, 자장 형상을 미러 자계, 프로세스 온도를 400℃, 프로세스 압력을 0.5 Pa로 하고, 플라즈마 생성용 가스 예컨대 Ar가스와, CF막의 막형성 가스 예컨대 C4F8가스 및 C2H4가스를 각각 150 sccm, 80 sccm, 20 sccm의 유량으로 도입하여 플라즈마화하여, 상기 혼합층(640)의상면에 예컨대 250 Å 두께의 CF막(120)을 형성한다.
이 공정까지를 동일한 플라즈마 막형성 장치로 행하고, 계속해서 별도의 플라즈마 막형성 장치에 있어서, 고주파 전력을 2.4 kW, 바이어스 전력을 1.5 kW, 자장 형상을 미러 자계, 프로세스 온도를 400℃, 프로세스 압력을 0.5 Pa로 하고, 플라즈마 생성용 가스 예컨대 Ar가스와, CF막의 막형성 가스 예컨대 C4F8가스 및 C2H4가스를 각각 150 sccm, 80 sccm, 20 sccm의 유량으로 도입하여 플라즈마화하여, 소정 두께의 CF막(120)을 형성한다.
이러한 반도체 장치는 밀착층(500)과 CF막(120) 사이에 상기 혼합층(610)을 형성함으로써 밀착성을 상당히 높일 수 있다. 실제로 전술한 프로세스로 형성한 반도체 장치의 상면에 Ti층과 TiN층을 형성하여 그 반도체 장치의 밀착성을 측정한 바, 밀착력은 9 kpsi이며, SiC막(420)과 CF막(120) 사이의 박리가 억제됨이 확인되었다.
이와 같이 밀착성이 높아지는 이유에 대해서는 다음과 같이 생각된다. 즉 상기 혼합층(610)의 막형성 공정에서는 SiC막의 막형성 가스와 CF막의 막형성 가스가 동시에 도입되기 때문에, Si-C 결합이나 C-F결합, Si-F 결합 등을 갖는 Si와 C와 F를 함유하는 혼합층이 형성된다. 이와 같이 SiC막과 CF막의 양쪽의 성분을 함유하는 혼합층을 형성함으로써, SiC막(420)과 혼합층(610)의 경계 부근이나 혼합층(610)과 CF막(120)의 경계 부근에 Si와 C와 F의 결합이 형성되기 쉬워지며, 이렇게 해서 밀착층(500)과 CF막(120) 사이의 밀착성이 높아지고, 결과적으로 반도체 장치의 밀착성을 높일 수 있다고 추측된다.
또한, 본 실시예에서는, 상기 혼합층(610)의 상면의 CF막(120)에 대하여 250 Å 정도의 두께까지를 동일한 플라즈마 막형성 장치로 형성하고, 나머지 부분은 별도의 플라즈마 막형성 장치로 형성하고 있기 때문에, 다음과 같은 이점을 얻을 수 있다. 즉 실리콘-리치 SiN막(410)과 SiCN막(510), SiC막(420), SiC막과 CF막의 혼합층(610)을 형성하는 경우에는, 예컨대 각 공정이 종료할 때마다 진공 용기(2) 내에 NF3가스를 도입하고, 그 가스를 플라즈마화하여 진공 용기(2) 내의 클리닝 처리를 하 도록 하고 있다. 한편, CF막(120)을 형성하는 경우에는 클리닝 처리는 일반적으로 O2가스를 도입하여 행해진다.
여기서, 실리콘-리치 SiN막(410)부터 CF막(120)까지를 동일한 플라즈마 막형성 장치로 형성하도록 하면, NF3가스에 의한 클리닝과 O2가스에 의해 클리닝을 반복하여 행하지 않으면 안되고, 클리닝 가스가 2종류로 되기 때문에 조작이 번거로워지지만, 본 실시예와 같이 CF막을 예컨대 250 Å 정도로 얇게 하면, NF3가스에 의해서도 클리닝을 할 수 있다. 이에 의해, 밀착층(600)의 막형성부터 CF막(120)의 막형성까지의 클리닝을 NF3가스 단독으로 행할 수 있기 때문에, 클리닝 조작이 간단하게 되어 효율적이다.
여기서, 기지층으로서 열산화법에 의해 형성된 SiO2막이나 평행 평판형 플라즈마 장치로 졸-겔법에 의해 형성된 SiO2막, ICP 플라즈마 장치로 형성된 SiO2막,평행 평판형 플라즈마 장치로 형성된 SiO2막 등의 여러가지 수법으로 형성된 SiO2막이나 N의 원자수에 대한 Si의 원자수의 비가 1.5인 실리콘-리치 SiN막이나, Al, Cu를 이용하며, 이들의 밀착성을 확인하기 위해서, 상기 SiO2막이나 Al 등의 기지층의 상면에 전술한 프로세스와 동일한 조건으로 밀착층(600)을 형성하고, 또한 그 상면에 Ti층과 TiN층과 TiF층을 형성한 샘플을 작성하여, 밀착성을 확인하는 실험을 행한 바, 밀착력은 모두 9 kpsi 이상임이 인지되었고, 본 실시예는 실리콘계 절연막이나 금속과 CF막 사이의 밀착성을 향상시킬 때에 유효하며, 이들 사이에서 발생하는 막 박리를 억제할 수 있음이 확인되었다.
도 10에 도시하는 구성에 의해 얻어지는 전술한 효과는 그 SiO2막(110) 대신에, 도 11에 도시한 바와 같이 금속막(110a)을 이용한 구성에 있어서도 얻을 수 있다.
계속해서, 본 발명의 또 다른 실시예를 도 12에 대하여 설명하지만, 이 실시예는 CF막의 상면에 SiN막을 형성한 경우에 양자간의 밀착력이 약하고, 박리가 발생하는 경우가 있으므로, 이것을 개선하기 위해서 이루어진 것이다. 즉 이 실시예의 반도체 장치는 도 11에 도시한 바와 같이, CF막(710)과 SiN막(720) 사이에 밀착층(800)으로서 SiC막과 CF막의 혼합층(810)과 SiC막(820)과 SiCN막(830)과 실리콘-리치 SiN막(840)을 이 순서로 적층하여 형성하는 것에 특징이 있다.
이 반도체 장치는 예컨대 다음과 같이 하여 제조된다. 예컨대 전술한 플라즈마 막형성 장치에 있어서, 고주파 전력을 2.4 kW, 바이어스 전력을 1.5 kW, 자장형상을 미러 자계, 프로세스 온도를 400℃, 프로세스 압력을 0.5 Pa로 하고, 플라즈마 생성용 가스 예컨대 Ar가스와, CF막의 막형성 가스 예컨대 C4F8가스 및 C2H4가스를 각각 150 sccm, 80 sccm, 20 sccm의 유량으로 도입하여 플라즈마화하여, 예컨대 7000 Å 두께의 CF막(710)을 형성한다. 계속해서 얻어진 CF막에 대하여 425℃에서 0.5시간 어닐링 처리를 행한다.
다음에, 고주파 전력을 2.4 kW, 바이어스 전력을 0 kW, 자장 형상을 미러 자계, 프로세스 온도를 400℃, 프로세스 압력을 0.5 Pa로 하고, 플라즈마 생성용 가스 예컨대 Ar가스와, SiC막의 막형성 가스와 CF막의 막형성 가스 예컨대 SiH4가스와 C2H4가스와 C4F8가스를 각각 150 sccm, 30 sccm, 20 sccm, 80 sccm의 유량으로 도입하여 플라즈마화하여, CF막(710)의 상면에 예컨대 100 Å 정도의 두께의 SiC막과 CF막의 혼합층(810)을 형성한다.
계속해서, 고주파 전력을 2.4 kW, 바이어스 전력을 0 kW, 자장 형상을 미러 자계, 프로세스 온도를 400℃, 프로세스 압력을 0.1 Pa로 하고, 플라즈마 생성용 가스 예컨대 Ar가스와, SiC막의 막형성 가스 예컨대 SiH4가스 및 C2H4가스를 각각 150 sccm, 30 sccm, 20 sccm의 유량으로 도입하여 플라즈마화하여, 상기 혼합층(810)의 상면에 예컨대 100 Å 정도의 두께의 SiC막(820)을 형성한다.
계속해서, 고주파 전력을 2.4 kW, 바이어스 전력을 0 kW, 자장 형상을 미러 자계, 프로세스 온도를 360℃, 프로세스 압력을 0.3 Pa로 하고, 플라즈마 생성용가스 예컨대 Ar가스와, SiCN막의 막형성 가스 예컨대 SiH4가스, C2H4가스 및 N2가스를 각각 200 sccm, 20 sccm, 30 sccm, 5 sccm의 유량으로 도입하여 플라즈마화하여, SiC막(820)의 상면에 예컨대 100 Å 정도의 두께의 SiCN막(620)을 형성한다.
다음에, 고주파 전력을 2.4 kW, 바이어스 전력을 0 kW, 자장 형상을 미러 자계, 프로세스 온도를 360℃, 프로세스 압력을 0.2 Pa로 하고, 플라즈마 생성용 가스인 예컨대 Ar 가스와, 실리콘-리치 SiN막의 막형성 가스 예컨대 SiH4가스 및 N2가스를 각각 200 sccm, 20 sccm, 5 sccm의 유량으로 도입하여 플라즈마화하여, SiCN막(820)의 상면에 예컨대 100 Å 정도의 두께의 실리콘-리치 SiN막(N의 원자수에 대한 Si의 원자수의 비는 1.5)(840)을 형성한다. 이렇게 해서 전체적으로 400 Å 두께의 밀착층(800)이 형성된다.
그 후, 고주파 전력을 1.5 kW, 바이어스 전력을 0 kW, 자장 형상을 미러 자계, 프로세스 온도를 360℃, 프로세스 압력을 0.2 Pa로 하고, 플라즈마 생성용 가스인 예컨대 Ar가스와, SiN막의 막형성 가스 예컨대 SiH4가스 및 N2가스를 각각 200 sccm, 45 sccm, 75 sccm의 유량으로 도입하여 플라즈마화하여, 실리콘-리치 SiN막(840)의 상면에 소정 두께의 SiN막(720)을 형성한다.
이러한 프로세스로 형성한 반도체 장치(실시예)와, CF막의 상면에 SiN막을 형성한 반도체 장치(비교예 6)에 대하여 실제로 밀착성을 측정하였다. 여기서 비교예 6은 CF막과 SiN막을 전술한 실시예와 동일한 막형성 조건으로 형성하여 작성하였다. 이 결과, 실시예의 밀착력은 5 kpsi인 데 대하여, 비교예에서는 테이프테스트를 할 수 없을 정도로 밀착성이 낮음이 인지되었고, 본 실시예에 의해 CF막(710)과 SiN막(720) 사이의 박리가 억제됨이 확인되었다.
다음에 본 실시예의 다른 예에 대하여 도 13에 의해 설명한다. 이 예의 반도체 장치가 전술한 반도체 장치와 다른 점은 CF막(710)과 밀착층(800) 사이에 CF막(910)을 형성한 것이며, 이 CF막(910)은 예컨대 100 Å 두께이며, 예컨대 전술한 플라즈마 막형성 장치에 있어서, 고주파 전력을 2.4 kW, 바이어스 전력을 1.5 kW, 자장 형상을 미러 자계, 프로세스 온도를 400℃, 프로세스 압력을 0.5 Pa로 하고, 플라즈마 생성용 가스 예컨대 Ar가스와, CF막의 막형성 가스 예컨대 C4F8가스 및 C2H4가스를 각각 150 sccm, 80 sccm, 20 sccm의 유량으로 도입하여 플라즈마화함으로써 형성된다.
이 예의 반도체 장치에 있어서도 실제로 밀착성을 측정한 바, 밀착력은 6.5 kpsi이며, CF막(710)과 SiN막(720) 사이의 박리가 억제됨이 확인되었다.
이들 예와 같이, CF막과 SiN막 사이의 밀착성을 높이는 것은 예컨대 CF막의 에칭 측면에서 유효하다. 즉 CF막의 에칭에는 O2가스가 에칭 가스로서 이용되지만, 통상의 레지스트는 O2가스로 탄화되어 버리기 때문에, O2가스로 탄화되지 않는 SiN막이 하드 마스크로서 CF막과 레지스트 사이에 이용된다. 이 때, CF막과 SiN막의 밀착성이 필요하게 되고, 이들 사이의 밀착성을 높게 함으로써 에칭 정밀도를 높일 수 있다.
이와 같이 본 실시예에서는 CF막 위에 SiN막 등의 실리콘계의 절연막을 형성하는 경우에 밀착층을 형성하는 것이 유효함이 확인되었지만, 밀착층으로서는 전술한 실시예의 반도체 장치에서 이용된 밀착층을 이용하도록 하여도 좋다. 이 때, 밀착층(400, 500)의 경우에는 CF막쪽에 SiC막(420)이 위치하고, 실리콘계 절연막쪽에 실리콘-리치 SiN막(410)이 위치하도록, 또한 밀착층(600)의 경우에는 CF막쪽에 SiC막과 CF막의 혼합층(610)이 위치하고, 실리콘계 절연막쪽에 실리콘-리치 SiN막(410)이 위치하도록, 각각의 밀착층이 형성된다.
이상에서 설명한 어느 반도체 장치에 대하여도, SiO2막 등과 밀착층 사이나, 밀착층과 CF막 사이, 각 밀착층을 구성하는 박막 사이를 연속적으로 막형성하도록 하여도 좋고, 이 경우에는 더욱 밀착성을 높일 수 있다. 또한 어느 반도체 장치에 대하여도, SiO2막 등의 기지층의 상면에 CF막을 형성하는 경우에는, 밀착층과 CF막의 일부를 동일한 플라즈마 막형성 장치로 형성하고, 계속해서 CF막의 나머지 부분을 다른 플라즈마 막형성 장치로 형성하여도 좋으며, 이 경우에는 클리닝 처리가 간단하게 된다고 하는 이점을 얻을 수 있다.
이상에 있어서 CF막의 막형성 가스로서는, CF4가스, C2F6가스, C3F8가스, C5F8가스, C6F6가스 등의 C와 F의 화합물 가스나, C와 F뿐만 아니라 C와 F와 H를 함유하는 가스 예컨대 CHF3가스 등, CH4가스나 C2H2가스, C2H6가스, C3H8가스 등의 탄화수소가스를 이용할 수 있지만, 탄화수소가스 대신에 수소가스를 이용하도록 하여도 좋다. 또한, SiN막의 막형성 가스로서는 SiH2Cl2가스와 NH3가스의 조합이나 SiH4가스와 NH3가스의 조합을 이용하여도 좋다.
또한, 본 발명에서는, ECR에 의해 플라즈마를 생성하는 것으로 한정되지 않고, 예컨대 ICP(Inductive Coupled Plasma)등으로 불리우고 있는, 돔형의 용기에 감긴 코일로부터 전계 및 자계를 처리 가스에 공급하는 방법 등에 의해 플라즈마를 생성하여도 좋다. 또한, 헬리콘파 플라즈마 등으로 불리우고 있는 예컨대 13.56 MHz의 헬리콘파와 자기 코일에 의해 인가된 자장과의 상호 작용에 의해 플라즈마를 생성하는 방법이나, 마그네트론 플라즈마 등으로 불리우고 있는 2장의 평행한 캐소드에 거의 평행을 이루도록 자계를 인가함으로써 플라즈마를 생성하는 방법, 평행 평판 등으로 불리우고 있는 서로 대향하는 전극 사이에 고주파 전력을 인가하여 플라즈마를 생성하는 방법을 이용할 수 있다.
이상과 같이 본 발명에 따르면, 불소 첨가 카본막을 절연막으로서 이용하는 반도체 장치에 있어서, 규소를 함유하는 절연막이나 금속의 배선층과 불소 첨가 카본막 사이에 여러 종류의 밀착층을 형성하는 것에 의해, 규소를 함유하는 절연막이나 금속과 불소 첨가 카본막 사이의 밀착성을 높일 수 있다.

Claims (16)

  1. 도전재로 이루어지는 복수의 배선층들과, 상기 배선층들의 사이에 삽입된 전기 절연층을 갖는 반도체 장치에 있어서,
    상기 배선층들 중 적어도 하나의 배선층에 인접하게 형성된 불소 첨가 카본막으로 이루어지는 제1 절연층과,
    상기 적어도 하나의 배선층의 반대쪽으로 상기 제1 절연층의 한쪽 면 위에 위치하고, 규소를 함유하는 화합물층으로 이루어지는 제2 절연층과,
    상기 제1 절연층과 상기 제2 절연층의 박리를 억제하기 위해서 이들 양층 사이에 형성된 규소를 함유하는 화합물로 이루어지고, 규소와 질소를 포함하는 밀착층을 포함하는 것인 반도체 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 제2 층은 질화 규소를 함유하는 절연층인 반도체 장치.
  5. 도전재로 이루어지는 복수의 배선층들과, 상기 배선층들의 사이에 삽입된 전기 절연층을 갖는 반도체 장치에 있어서,
    상기 배선층들 중 적어도 하나의 배선층에 인접하게 형성된 불소 첨가 카본막으로 이루어지는 제1 절연층과,
    상기 적어도 하나의 배선층의 반대쪽으로 상기 제1 절연층의 한쪽 면 위에 위치하고, 규소를 함유하는 화합물층으로 이루어지는 제2 절연층과,
    상기 제1 절연층과 상기 제2 절연층의 박리를 억제하기 위해서 이들 양층 사이에 형성된 규소를 함유하는 화합물로 이루어진 밀착층을 포함하고,
    상기 규소를 함유하는 밀착층은 규소와 탄소를 함유하는 제1 화합물층과 규소와 질소를 함유하는 제2 화합물층을 포함하고, 상기 제1 화합물층은 상기 제1 절연층에 더 가까이 위치하고, 상기 제2 화합물층은 상기 제2 층에 더 가까이 위치하는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 제2층은 질화 규소를 함유하는 절연층인 반도체 장치.
  7. 삭제
  8. 삭제
  9. 제5항에 있어서, 상기 제1 화합물층과 상기 제2 화합물층 사이에 위치하고, 규소, 탄소 및 질소를 함유하는 제3 화합물층을 더 구비하는 반도체 장치.
  10. 제9항에 있어서, 상기 제1 화합물층과 상기 제1 절연층 사이에 위치하고, 규소, 탄소 및 불소를 함유하는 제4 화합물층을 더 구비하는 것을 특징으로 하는 반도체 장치.
  11. 제10항에 있어서, 상기 제4 화합물층과 상기 제1 절연층 사이에 위치하고, 탄소와 불소를 함유하는 제5 화합물층을 더 구비하는 것을 특징으로 하는 반도체 장치.
  12. 제1항에 있어서, 상기 규소와 질소를 함유하는 막은 규소-리치 질화규소 막인 반도체 장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR10-2001-7004239A 1998-10-05 1999-10-05 반도체 장치 KR100414297B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29761498A JP4361625B2 (ja) 1998-10-05 1998-10-05 半導体装置及びその製造方法
JP1998-297614 1998-10-05

Publications (2)

Publication Number Publication Date
KR20010075566A KR20010075566A (ko) 2001-08-09
KR100414297B1 true KR100414297B1 (ko) 2004-01-07

Family

ID=17848846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7004239A KR100414297B1 (ko) 1998-10-05 1999-10-05 반도체 장치

Country Status (6)

Country Link
US (1) US6429518B1 (ko)
EP (1) EP1122769A4 (ko)
JP (1) JP4361625B2 (ko)
KR (1) KR100414297B1 (ko)
TW (1) TW429428B (ko)
WO (1) WO2000021124A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223485A (ja) * 1999-01-28 2000-08-11 Nec Corp 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法
US6440878B1 (en) * 2000-04-03 2002-08-27 Sharp Laboratories Of America, Inc. Method to enhance the adhesion of silicon nitride to low-k fluorinated amorphous carbon using a silicon carbide adhesion promoter layer
WO2001097269A1 (fr) * 2000-06-13 2001-12-20 Applied Materials Inc. Procede et systeme de transformation de film et tranche
TW535253B (en) * 2000-09-08 2003-06-01 Applied Materials Inc Plasma treatment of silicon carbide films
EP1320884A2 (en) * 2000-09-11 2003-06-25 Tokyo Electron Limited Semiconductor device and fabrication method therefor
US6989579B2 (en) * 2001-12-26 2006-01-24 Lucent Technologies Inc. Adhering layers to metals with dielectric adhesive layers
JP3915697B2 (ja) * 2002-01-15 2007-05-16 東京エレクトロン株式会社 成膜方法及び成膜装置
TW574762B (en) * 2002-10-16 2004-02-01 Univ Nat Cheng Kung Method for growing monocrystal GaN on silicon substrate
US7514359B2 (en) * 2003-01-14 2009-04-07 Alcatel-Lucent Usa Inc. Adhering layers to metals with dielectric adhesive layers
JP4369264B2 (ja) * 2003-03-25 2009-11-18 東京エレクトロン株式会社 プラズマ成膜方法
JP4209253B2 (ja) * 2003-05-22 2009-01-14 忠弘 大見 フッ素添加カーボン膜の形成方法
CN100433294C (zh) * 2004-01-13 2008-11-12 东京毅力科创株式会社 半导体装置的制造方法以及成膜系统
US7803705B2 (en) 2004-01-13 2010-09-28 Tokyo Electron Limited Manufacturing method of semiconductor device and film deposition system
JP4737552B2 (ja) * 2004-07-22 2011-08-03 国立大学法人京都大学 フルオロカーボン膜及びその形成方法
JP4927343B2 (ja) * 2005-03-18 2012-05-09 ルネサスエレクトロニクス株式会社 半導体チップおよびその製造方法
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP4894223B2 (ja) * 2005-10-26 2012-03-14 ソニー株式会社 平面型表示装置
US7851351B2 (en) 2006-03-31 2010-12-14 Tokyo Electron Limited Manufacturing method for semiconductor devices with enhanced adhesivity and barrier properties
JP5119606B2 (ja) * 2006-03-31 2013-01-16 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
US8021975B2 (en) * 2007-07-24 2011-09-20 Tokyo Electron Limited Plasma processing method for forming a film and an electronic component manufactured by the method
JP2009088267A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 成膜方法、成膜装置、記憶媒体及び半導体装置
WO2009101474A2 (en) * 2007-11-27 2009-08-20 Tokyo Electron Limited Semiconductor device and method for manufacturing the same
DE112013004333T5 (de) 2012-09-04 2015-05-21 Ps4 Luxco S.A.R.L. Halbleiterbauelement und Verfahren zu dessen Herstellung
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
JP2015065289A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
KR101920702B1 (ko) 2014-06-25 2018-11-21 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6345104B2 (ja) 2014-12-24 2018-06-20 東京エレクトロン株式会社 成膜方法
JP6602263B2 (ja) 2016-05-30 2019-11-06 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6946936B2 (ja) * 2017-10-31 2021-10-13 日本電信電話株式会社 光導波路およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223625A (ja) * 1996-12-02 1998-08-21 Nec Corp 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2826787B2 (ja) * 1992-08-26 1998-11-18 富士通株式会社 半導体装置
US5753975A (en) * 1994-09-01 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
CA2157257C (en) * 1994-09-12 1999-08-10 Kazuhiko Endo Semiconductor device with amorphous carbon layer and method of fabricating the same
JP2748864B2 (ja) * 1994-09-12 1998-05-13 日本電気株式会社 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置
US6157083A (en) * 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
JP3409984B2 (ja) * 1996-11-14 2003-05-26 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP3287392B2 (ja) * 1997-08-22 2002-06-04 日本電気株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223625A (ja) * 1996-12-02 1998-08-21 Nec Corp 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法

Also Published As

Publication number Publication date
US6429518B1 (en) 2002-08-06
TW429428B (en) 2001-04-11
WO2000021124A1 (fr) 2000-04-13
EP1122769A4 (en) 2004-10-13
KR20010075566A (ko) 2001-08-09
EP1122769A1 (en) 2001-08-08
JP4361625B2 (ja) 2009-11-11
JP2000114252A (ja) 2000-04-21

Similar Documents

Publication Publication Date Title
KR100414297B1 (ko) 반도체 장치
KR100430807B1 (ko) 플라즈마 성막 방법
KR19990077209A (ko) 플라즈마 성막방법 및 플라즈마 성막장치
US6537904B1 (en) Method for manufacturing a semiconductor device having a fluorine containing carbon inter-layer dielectric film
KR100382387B1 (ko) 플라즈마 처리 방법
US6727182B2 (en) Process for the production of semiconductor device
KR100509387B1 (ko) 플라즈마 처리 방법
KR100433727B1 (ko) 반도체 장치 및 그 제조 방법
US6544901B1 (en) Plasma thin-film deposition method
KR20020007335A (ko) 반도체 장치 및 그 제조 방법
JP4141021B2 (ja) プラズマ成膜方法
JPH11340217A (ja) プラズマ成膜方法
JP3321148B2 (ja) フッ素添加カーボン膜及びその形成方法
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
JPH11162960A (ja) プラズマ成膜方法
US20070218699A1 (en) Plasma etching method and computer-readable storage medium
JPH11162961A (ja) プラズマ成膜方法
JPH11330063A (ja) プラズマ処理装置のクリ−ニング方法
JPH11233501A (ja) プラズマ成膜方法
JPH11265885A (ja) プラズマ成膜方法
JPH11233507A (ja) プラズマ成膜方法
JPH06338501A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee