KR19990077209A - 플라즈마 성막방법 및 플라즈마 성막장치 - Google Patents

플라즈마 성막방법 및 플라즈마 성막장치 Download PDF

Info

Publication number
KR19990077209A
KR19990077209A KR1019980705351A KR19980705351A KR19990077209A KR 19990077209 A KR19990077209 A KR 19990077209A KR 1019980705351 A KR1019980705351 A KR 1019980705351A KR 19980705351 A KR19980705351 A KR 19980705351A KR 19990077209 A KR19990077209 A KR 19990077209A
Authority
KR
South Korea
Prior art keywords
plasma
gas
film
forming
carbon
Prior art date
Application number
KR1019980705351A
Other languages
English (en)
Inventor
다카시 아카호리
마사키 도자와
요코 나이토
리사 나카세
오사무 요코야마
슈이치 이시즈카
슈니치 엔도
마사히데 사이토
다케시 아오키
다다시 히라타
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR19990077209A publication Critical patent/KR19990077209A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명에서는, 플라즈마 처리장치의 플라즈마실내에, 마이크로파를 도입함과 더불어 자계를 인가하여, 전자 사이클로트론 공명에 의해 플라즈마생성용 가스를 플라즈마화한다. 이 플라즈마를 플라즈마 처리장치의 성막실내로 도입하고, 탄소 및 불소의 화합물가스 혹은 탄소, 불소 및 수소의 화합물가스와, 탄화수소가스를 포함하는 성막가스를 플라즈마화한다. 그리고 이 플라즈마화된 성막가스에 의해 불소첨가 카본막으로 이루어진 절연막을 성막한다.

Description

플라즈마 성막방법 및 플라즈마 성막장치
반도체 디바이스의 고집적화를 도모하기 위해 패턴의 미세화, 회로의 다층화란 공부가 진척되고 있고, 그 중의 하나로서 배선을 다층화하는 기술이 있다. 다층배선구조를 취하기 위해서는 n층째의 배선층과 (n+1)번째의 배선층의 사이를 도전층으로 접속함과 더불어, 도전층 이외의 영역에는 층간절연막이라 불리우는 박막이 형성된다.
이 층간절연막의 대표적인 것으로서 SiO2막이 있는데, 근년, 디바이스의 동작에 대해 보다 한층 고속화를 도모하기 위해 층간절연막의 비유전율(比誘電率)을 낮추는 것이 요구되고 있어서 층간절연막의 재질에 대한 검토가 이루어지고 있다. 즉, SiO2는 비유전율이 대략 4인데, 이것보다도 비유전율이 작은 재질의 발굴에 힘을 쏟고 있다. 그 중의 하나로서 비유전율이 3.5인 SiOF의 실현화가 진척되고 있는데, 본 발명자는 비유전율이 더 작은 불소첨가 카본막에 주목하고 있다.
그런데, 층간절연막에 대해서는 비유전율이 작은 것 이외에, 밀착성이 큰 것, 기계적 강도가 큰 것, 열적 안정성에서 우수한 것 등이 요구된다. 불소첨가 카본으로서 상품명 테프론(폴리테트라 플루오로 에틸렌)이 잘 알려져 있는데, 이것은 극히 밀착성이 나쁘고, 경도도 낮다. 따라서 불소첨가 카본막을 층간절연막으로 이용한다고 해도, 막질에 관해 알려지지 않은 부분이 많고, 현상황에서는 실용화가 곤란하다.
본 발명은 예컨대 반도체 디바이스의 층간절연막에 이용할 수 있는 불소첨가 카본막을 플라즈마처리에 의해 성막하는 방법 및 장치에 관한 것이다.
도 1은 본 발명의 플라즈마 성막방법을 실시하기 위해 이용하는 플라즈마 처리장치의 일례를 나타낸 종단측면도,
도 2는 성막가스의 종류와 CF막의 비유전율의 관계를 나타낸 특성도,
도 3은 성막가스의 종류와 CF막의 밀착성을 나타낸 특성도,
도 4는 성막가스의 종류와 CF막의 경도의 관계를 나타낸 특성도,
도 5는 CF막의 X선 광전자 분광 스펙트럼의 결과를 나타낸 특성도,
도 6은 CF막에 대해 온도를 변화시킨 때에 발생하는 기체의 질량분석의 결과를 나타낸 특성도,
도 7은 성막가스의 분자구조를 나타낸 설명도,
도 8은 CF막에 대해 온도를 변화시킨 때에 발생하는 기체의 질량분석의 결과를 나타낸 특성도,
도 9는 성막가스의 반응의 모양을 나타낸 설명도,
도 10은 CF막에 대해 온도를 변화시킨 때에 발생하는 기체의 질량분석의 결과를 나타낸 특성도,
도 11은 CF막에 대해 온도를 변화시킨 때에 발생하는 기체의 질량분석의 결과를 나타낸 특성도,
도 12는 프로세스 압력별 바이어스 전력과 성막속도의 관계를 나타낸 특성도,
도 13은 프로세스 압력과 CF막의 스트레스의 관계를 나타낸 설명도,
도 14는 CF막의 스트레스의 모양을 나타낸 설명도,
도 15는 CF막의 밀착성에 대한 마이크로파 전력의 의존성을 나타낸 설명도,
도 16은 CF막의 막두께 균일성에 대한 마이크로파 전력의 의존성을 나타낸 설명도,
도 17은 CF막의 밀착성에 대한 바이어스 전력의 의존성을 나타낸 설명도,
도 18은 CF막의 막두께 균일성에 대한 바이어스 전력의 의존성을 나타낸 설명도,
도 19는 바이어스 전력과 매립가능한 凹부의 어스펙트비의 관계를 나타낸 설명도,
도 20은 CF막에 의한 배선간의 매립의 모양을 나타낸 설명도,
도 21은 CF막에 의한 배선간의 매립의 모양을 나타낸 설명도,
도 22는 본 발명의 다른 실시형태에 이용되는 플라즈마 처리장치의 개략적인 구성을 나타낸 설명도,
도 23은 마이크로파 전원 및 바이어스 전원을 온, 오프시키는 모양을 나타낸 파형도,
도 24는 마이크로파 전력, 플라즈마 밀도 및 전자온도의 관계를 나타낸 특성도,
도 25는 마이크로파 전력, 플라즈마 밀도 및 전자온도의 관계를 나타낸 특성도,
도 26은 마이크로파 전력 및 바이어스 전력을 온, 오프시킨 때의 듀티비와 성막속도의 관계를 나타낸 특성도이다.
(발명의 개시)
본 발명은 상기한 사정하에 이루어진 것으로, 그 목적은 반도체 디바이스에 적합한 불소첨가 카본을 제조하는 방법 및 장치를 제공하는 것에 있다.
본 발명은 탄소 및 불소의 화합물가스와 탄화수소가스를 포함하는 성막가스(成膜 Gas)를 플라즈마화하는 공정과; 그리고 상기 플라즈마에 의해 피처리체상에 불소첨가 카본막으로 이루어진 절연막을 성막하는 공정을 갖춘 플라즈마 성막방법을 제공한다.
본 발명은 더욱이, 플라즈마 처리장치의 플라즈마실내로, 진공분위기내의 단위체적(1입방미터)당 10kw 이상의 마이크로파를 도입함과 더불어 자계를 인가하여 전자 사이클로트론 공명에 의해 플라즈마생성용 가스를 플라즈마화하는 공정과; 상기 플라즈마를 상기 플라즈마 처리장치의 성막실내로 도입하고, 탄소 및 불소의 화합물가스 혹은 탄소, 불소 및 수소의 화합물가스와, 탄화수소가스를 포함하는 성막가스를 플라즈마화하는 공정; 그리고 상기 플라즈마화된 성막가스에 의해 불소첨가 카본막으로 이루어진 절연막을 성막하는 공정을 갖춘 플라즈마 성막방법을 제공한다.
본 발명은 더욱이, 피처리체의 재치대를 갖춘 진공용기내에서 탄소 및 불소의 화합물가스 혹은 탄소, 불소 및 수소의 화합물가스와, 탄화수소가스를 포함하는 성막가스를 플라즈마화하는 공정과; 그리고 상기 재치대에 그 재치대의 재치면의 단위면적당 3.14W/㎠ 이상의 바이어스 전력을 인가하여 플라즈마중인 이온을 피처리체로 끌어 들이면서 상기 플라즈마에 의해 피처리체상에 불소첨가 카본막으로 이루어진 절연막을 성막하는 공정을 갖춘 플라즈마 성막방법을 제공한다.
본 발명은 더욱이, 탄소 및 불소의 화합물가스 혹은 탄소, 불소 및 수소의 화합물가스와, 산소플라즈마생성용 가스를 포함하는 처리가스를 플라즈마화하는 공정과; 그리고 상기 플라즈마에 의해 피처리체상에 불소첨가 카본막으로 이루어진 절연막을 성막하는 공정을 갖춘 플라즈마 성막방법을 제공한다.
본 발명은 더욱이, 탄소 및 불소의 화합물가스 혹은 탄소, 불소 및 수소의 화합물가스를 포함하는 성막가스를 플라즈마화하고, 이 플라즈마에 의해 피처리체상에 불소첨가 카본막으로 이루어진 절연막을 성막하는 공정; 상기 성막가스로부터 산소플라즈마생성용 가스로 절환하여 산소플라즈마를 생성하고, 이 산소플라즈마에 의해 상기 절연막의 일부를 에칭하는 공정; 그리고 산소플라즈마로부터 상기 성막가스로 절환하여 플라즈마를 생성하고, 이 플라즈마에 의해 피처리체상에 불소첨가 카본막으로 이루어진 절연막을 성막하는 공정을 갖춘 플라즈마 성막방법을 제공한다.
본 발명은 더욱이, 처리가스에 교류전력을 부여하여 플라즈마를 생성하는 공정과; 그리고 상기 교류전력을 그 교류전력의 주파수보다도 낮은 주파수의 펄스에 의해 온, 오프시키면서, 상기 플라즈마에 의해 피처리체상에 박막을 성막하는 공정을 갖춘 플라즈마 성막방법을 제공한다.
본 발명은 더욱이, 플라즈마생성용 가스를 플라즈마화하기 위한 플라즈마실과; 상기 플라즈마실내에 마이크로파를 발생시키는 제1발생기와, 상기 플라즈마실내에 자계를 형성하는 형성기; 상기 플라즈마실내에 상기 플라즈마생성용 가스를 공급하는 제1공급부; 피처리체상에 절연막을 성막하기 위한 성막실; 상기 성막실내에 탄소 및 불소의 화합물가스 혹은 탄소, 불소 및 수소의 화합물가스와, 탄화수소가스를 포함하는 성막가스를 공급하는 제2공급부를 갖추고, 상기 마이크로파와 상기 자계에 의한 전자 사이클로트론 공명에 의해 플라즈마화된 상기 생성용 가스가 상기 성막실내로 도입되어, 상기 성막가스가 플라즈마화되고, 그 플라즈마화된 성막가스에 의해 불소첨가 카본막으로 이루어진 절연막이 성막되는 플라즈마 처리장치를 제공한다.
(발명을 실시하기 위한 가장 좋은 형태)
본 발명의 실시형태는 예컨대 반도체 디바이스의 층간절연막에 적합한 불소첨가 카본막(이하, "CF막"이라 칭함)을 제조하는 프로세스 조건, 예컨대 원료가스의 종류나 압력 등과 CF막의 막질의 관계를 조사하여, 최적의 프로세스 조건을 찾아낸 점에 특징이 있다. 우선 이 실시형태에 이용되는 플라즈마 처리장치의 일례를 도 1에 나타냈다. 도시한 것처럼, 이 플라즈마 처리장치(1)는 예컨대 알미늄 등에 의해 형성된 진공용기(2)를 갖고 있고, 이 진공용기(2)는 상방에 위치하여 플라즈마를 발생시키는 통 형상의 플라즈마실(21)과, 그 하방에 연통시켜서 연결되며 플라즈마실(21)보다는 구경이 큰 통 형상의 성막실(22)로 이루어진다. 한편, 이 진공용기(2)는 접지되어 0전위로 되어 있다.
이 진공용기(2)의 상단은 개구되어 그 부분에 마이크로파를 투과하는 부재, 예컨대 석영 등의 재료로 형성된 투과창(23)이 기밀하게 설치되어 있어, 진공용기(2)내의 진공상태를 유지하도록 되어 있다. 이 투과창(23)의 바깥쪽에는 예컨대 2.45㎓의 플라즈마발생용 고주파 공급수단으로서의 고주파 전원부(24)에 접속된 도파관(25)이 설치되어 있는 바, 고주파 전원부(24)에서 발생한 마이크로파(M)를 도파관(25)으로 안내하여 투과창(23)으로부터 플라즈마실(21)내로 도입할 수 있도록 되어 있다.
플라즈마실(21)을 구획하는 측벽에는 예컨대 그 둘레방향을 따라 균등하게 배치한 플라즈마 가스 노즐(26)이 설치됨과 더불어, 이 노즐(26)에는 도시하지 않은 플라즈마 가스원, 예컨대 Ar가스나 O2가스원이 접속되어 있는 바, 플라즈마실(21)내의 상부에 Ar가스나 O2가스 등의 플라즈마 가스를 얼룩 없이 균등하게 공급할 수 있도록 되어 있다. 한편, 도면중 노즐(26)은 도면이 번잡하게 되는 것을 피하기 위해 2개밖에 기재되어 있지 않지만, 실제로는 그 이상 설치되어 있다.
또한, 플라즈마실(21)을 구획하는 측벽의 외주에는 그것에 접근시켜서 자계형성수단으로서, 예컨대 링 형상의 주전자코일(27; 主電磁 Coil)이 배치됨과 더불어, 성막실(22)의 하방측에는 링 형상의 보조전자코일(28; 補助電磁 Coil)이 배치되어 있는 바, 플라즈마실(21)로부터 성막실(22)에 걸쳐서 위로부터 아래를 향하는 자계, 예컨대 875가우스의 자계(B)를 형성할 수 있도록 되어 있어서, ECR 플라즈마조건이 만족되고 있다. 한편, 상기 전자코일 대신에 영구자석을 이용해도 된다.
이와 같이 플라즈마실(21)내에 주파수가 제어된 마이크로파(M)와 자계(B)를 형성함으로써, 이들의 상호작용에 의해 상기 ECR 플라즈마가 발생한다. 이 때, 상기 주파수에서 상기 도입가스에 공명작용이 생겨서 플라즈마가 높은 밀도로 형성되게 된다. 즉, 이 장치는 전자 사이클로트론 공명(ECR) 플라즈마 처리장치를 구성하게 된다.
한편, 상기 성막실(22)의 상부, 즉 플라즈마실(21)과 연통하고 있는 부분에는 링 형상의 성막가스 공급부(30)가 설치되어 있는 바, 내주면으로부터 성막가스가 분출되도록 되어 있다. 또한, 성막실(22)내에는 재치대(3)가 승강자재하게 설치되어 있다. 이 재치대(3)에 있어서는, 예컨대 알미늄제 본체(31)의 위에 히터를 내장한 정전 척(32; 靜電 Chuck)이 설치되어 있고, 정전 척(32)의 전극(33)에는 웨이퍼(10)에 이온을 끌어 들이기 위한 바이어스 전압을 인가하도록, 예컨대 고주파 전원부(34)가 접속되어 있다. 그리고 또한, 성막실(22)의 저부에는 배기관(35)이 접속되어 있다.
다음으로, 상술한 장치를 이용하여 피처리체인 웨이퍼(10)상에 CF막으로 이루어진 층간절연막을 형성하는 방법에 대해 설명한다. 우선, 진공용기(2)의 측벽에 설치한 도시하지 않은 게이트 밸브를 열어서 도시하지 않은 반송 암에 의해, 예컨대 표면에 알미늄배선이 형성된 피처리체인 웨이퍼(10)를 도시하지 않은 로드 록 실(Load Lock 室)로부터 반입하여 재치대(3)상에 재치한다.
이어서, 상기 게이트 밸브를 닫아서 내부를 밀폐한 후, 배기관(35)으로부터 내부 분위기를 배출하여 소정의 진공도가 될 때까지 진공상태로 이끌어 주고, 플라즈마 가스 노즐(26)로부터 플라즈마실(21)내로 플라즈마발생용 가스, 예컨대 Ar가스를 도입함과 더불어 성막가스 공급부(30)로부터 성막실(22)내로 성막가스, 예컨대 CF4가스 및 C2H4가스를 각각 유량 60sccm 및 30sccm으로 도입한다. 그리고 진공용기(2)내를 예컨대 0.1Pa의 프로세스압력으로 유지시키고, 또한 고주파 전원부(34)에 의해 재치대(3)에 13.56㎒, 1500W의 바이어스 전압을 인가함과 더불어, 재치대(3)의 표면온도를 320℃로 설정한다.
플라즈마발생용 고주파 전원부(24)로부터의 2.45㎓의 고주파(마이크로파)는 도파관(25)을 통해 반송되어 진공용기(2)의 천정부에 이르고, 그곳의 투과창(23)을 투과하여 마이크로파(M)가 플라즈마실(21)내로 도입된다. 이 플라즈마실(21)내에는 전자코일(27, 28)에 의해 발생한 자계(B)가 상방으로부터 하방을 향해 예컨대 875가우스의 크기로 인가되고 있고, 이 자계(B)와 마이크로파(M)의 상호작용으로 E(전계) x B(자계)를 유발시켜서 전자 사이클로트론 공명이 생기고, 이 공명에 의해 Ar가스가 플라즈마화되며, 또한 고밀도화된다. 한편, Ar가스를 이용함으로써 플라즈마가 안정하게 된다.
플라즈마실(21)로부터 성막실(22)내로 흘러들어간 플라즈마류(Plasma流)는 그곳에 공급되고 있는 C4F8가스 및 C2H4가스를 활성화시켜서 활성종(活性種)을 형성한다. 한편, 플라즈마 이온, 이 예에서 Ar이온은 플라즈마인입용 바이어스 전압에 의해 웨이퍼(10)로 끌어 들여지고, 웨이퍼(10) 표면의 패턴(凹부)에 퇴적된 CF막의 각을 Ar이온의 스퍼터 에칭작용으로 깍아서 넓이부분을 넓히면서, CF막이 성막되어 凹부내에 매립된다.
여기에서 본 발명자는 성막가스로서 CnFm가스와 CkHs가스를 조합한 경우, n, m, k, s와 막질(膜質)이 어떻게 대응하는 가를 조사했다. 단, n, m, k, s는 정수이다. 실험으로서는, CnFm가스와 CkHs가스의 유량을 각각 60sccm 및 30sccm으로 하고, 여타 프로세스 조건은 상술한 실시형태와 같게 하여 두께 1㎛의 CF막을 성막하고, 얻어진 CF막에 대해 비유전율, 밀착성 및 경도를 조사했다.
CnFm가스로서는 CF4, C2F6, C3F8, C4F8등을 이용할 수 있고, 또한 CkHs가스로서는 H2, CH4, C2H2, C2H6, C3H8, C4H8등을 이용할 수 있다. 도 2 ~ 도 4는 각각 비유전율, 밀착성 및 경도에 대한 결과를 나타낸 것인 바, 횡축에 CnFm가스의 m과 n의 비를 취하고, 종축에 CkHs가스의 s와 k의 비를 취하고 있다. 종축과 횡축의 각 값의 교점에 기재한 수치가 데이터로서, 예컨대 도 2에서 말하자면 C4F8가스 및 C2H4가스의 조합에서는 비유전율이 2.2이다. 단, 최상단의 데이터는 CkHs가스로서 H2가스를 이용한 것이다.
비유전율의 측정에 있어서는, 베어 실리콘 표면에 CF막을 형성하고, 더욱이 그 위에 알미늄전극을 형성한 후, 실리콘층과 전극의 사이에 비율전률 미터의 전극을 접속하여 CF막의 비유전율을 측정했다. 밀착성의 측정에 있어서는, 베어 실리콘 표면에 CF막을 형성하고, 이 CF막 표면에 밀착시험자(密着試驗子)를 접착제로 고정시킨 후, 시험자를 끌어 올려서 CF막이 베어 실리콘으로부터 벗겨진 때의 시험자 단위면적당 인상력(kg/㎠)의 크기를 지표로 했다(세바스찬법). 경도의 측정에 있어서는 시마즈 다이나믹 초미소 경도계 DUH-200을 이용하고, 모서리 간격 115도, 압자선단곡률반경 0.1㎛ 이하의 3각추 압자(3角錐 壓子)에 의해 시험하중 500mgf, 부하속도 29mgf/sec, 시험하중 유지시간 5sec의 조건에서 CF막에 대해 압입시험을 행하였다. 압입깊이를 D(㎛)로 하면, 계수(37.838)x하중/D2을 경도의 지표(다이나믹 경도)로 했다.
디바이스의 고속화에 대응하기 위해서는 비유전율이 3.0 이하, 바람직하게는 2.5 이하인 것이 필요한 바, 이 범위를 만족시키는 성막가스의 조합의 범위를 도 2중 사선으로 나타냈다. 밀착성에 있어서는 상술한 시험의 경우, 200kg/㎠ 이상이라면 디바이스에 조립한 때에 막이 벗겨질 우려가 없는데, 이 범위를 도 3중 사선으로 나타냈다. 경도에 있어서는, 너무 작으면, 예컨대 표면을 기계적으로 연마하여 평탄화하는 에치 백 공정이 곤란하게 되기 때문에, 40 이상 바람직하게는 50 이상인 것이 필요한 바, 이 범위를 도 4중 사선으로 나타냈다. 이와 같은 결과에 대해 고찰하면, 비유전율을 내리기 위해서는 막중의 F의 비율을 많게 하면 좋지만, F의 비율이 과다하면 밀착성이 나쁘고 또한 경도가 작아진다. 그 이유는 밀착성 및 경도는 막중의 C-C결합에 기여하고 있다고 생각되며, F의 비율이 많으면, C-C결합이 적어지기 때문이라고 생각된다.
따라서 비유전율이 낮고, 또한 충분한 밀착성, 경도를 확보하기 위해서는 도 2 ~ 도 4의 사선영역이 오버랩되는 범위인 것이 바람직하다. 단, 경도에 있어서는, 도 4의 사선영역으로부터 떨어져 있는 경우, CF막의 표면에 경도가 큰 막을 붙여서 표면을 보호하는 방법도 있다. 도 5는 C4F8가스 및 C2H4가스의 혼합가스를 성막가스로 한, 앞서 설명한 프로세스 조건에 있어서의 CF막의 X선 광전자 분광 스펙트럼의 결과를 나타낸 것인 바, 이 결과로부터, CF3기, CF2,CF기 및 C-CFx기가 포함되어 있는 것을 알 수 있다.
이상의 설명으로부터, C4F8가스 및 C2H2가스의 조합으로 성막한 CF막은 비유전율이 2.4, 밀착성이 412, 경도가 192로, 층간절연막으로서 바람직한 것이라는 것을 알 수 있다. 한편, 상술한 예에서는 CnFm가스 및 CkHs가스에 더하여 H2가스를 첨가해도 좋다.
본 발명의 다른 실시형태에서는, 원료가스인 CF계의 가스로서 2중결합 혹은 3중결합 가스, 예컨대 C2F2가스나 C2F4가스를 이용한다. 이 경우, CF막은 열적 안정성에서 우수하다는 효과가 있다. 열적 안정성이란, 고온이 되어도 F(불소)의 누설이 적다는 것이다. 즉, 상단측 및 하단측의 각 배선층, 예컨대 알미늄배선을 서로 전기적으로 접속시키기 위해 층간절연막을 성막한 후 비아 홀을 형성하여, 예컨대 W(텅스텐)의 매립이 행하여지는데, 이 매립공정은 예컨대 450℃ 정도의 온도하에서 행하여진다. 또한, 비아 홀로 알미늄을 흘려 넣는 경우도 있는데, 이 리플로우 공정은 약 400℃ 이상에서 행하여진다. 이와 같이 층간절연막이 성막온도보다도 높은 온도로 가열된 때에 F가 누설되는데, 원료가스로서 C와 F가 2중결합 혹은 3중결합된 가스를 이용하면, 1차결합된 가스에 비해 F의 누설이 적다. F의 누설이 많으면 비유전율이 올라가고, CF막 자체의 수축에 의한 막의 박리가 일어나며, 더욱이는 가스로서 누설되기 때문에 CF막과 W막의 계면에서의 박리가 일어나기도 쉽고, 또한 알미늄배선의 에칭시에 이용되는 Cl과 F의 존재하에서 알미늄을 부식시킬 우려도 있다. 따라서 열적 안정성이 큰 쪽이 바람직하다.
(실험례)
여기에서, 도 1에 나타낸 플라즈마 성막장치를 이용하여, C4H8가스, C2F4(=CF2)가스 및 C2H4가스를 원료가스로 하여 각각 70sccm, 30sccm 및 15sccm의 유량으로 성막실(22)내에 공급하고, 여타 프로세스 조건은 앞의 실시형태와 마찬가지로 하여 막두께가 1㎛인 CF막을 성막했다. 이것을 실시예 11로 한다. 또한, C4F8가스 및 C2H4가스를 각각 70sccm 및 40sccm의 유량으로 공급한 것 이외는 실시예 11과 마찬가지로 하여 CF막을 성막했다. 이것을 비교예 11로 한다.
이들 CF막에 대해, 각 온도에서의 F, CF, CF2, CF3의 방출량을 질량분석계로 측정한 바, 도 6a, b에 나타낸 결과가 얻어졌다. 또한, 비유전율 및 성막속도로서 하기의 결과가 얻어졌다.
비유전율 성막속도(Å/min)
실시예 11 2.0 2650
비교예 11 2.75 2300
이 결과로부터 알 수 있듯이, 원료가스 이외의 조건을 같게 한 경우에는 실시예 11쪽이 F, CF, CF2, CF3의 방출량이 적고, 열적 안정성이 큰 것을 알 수 있다. 이와 같이 F의 누설이 적은 것은 C-C결합이 3차원 망형상적으로 형성되어, 결국 C-C의 네크웍 구조가 형성되며, C-F결합이 해리(解離)되어도 F가 바깥으로 누설되기 어려운 것은 아닐까 하고 추측된다. 그리고 2중결합이나 3중결합의 C-F계 가스를 이용한 경우에는, 원료가스 자체의 중합반응에 의해, 네트웍 구조가 형성되는, C-F결합의 F의 해리를 필요로 하지 않는 반응기구이기 때문에 C-F결합을 가진 채의 C-C결합이 많아지는 것이라 생각된다.
한편, 비교예의 원료가스에 있어서는 C2H4가스의 비율을 크게 함으로써 C-C결합을 많게 할 수 있지만, 이 경우에는 F의 비율이 낮아져 버려서 비유전율이 올라가 버린다.
그리고 또한 본 발명에서는, 원료가스인 CF계의 가스로서, 1개의 C에 4개의 CF기가 결합하고 있는 분자구조의 가스, 예컨대 C(CF3)4나 C(C2F5)4등을 단독으로 혹은 이미 설명한 C4F8가스나 C2F2가스 등과 혼합하여 이용해도 된다. 이와 같이 하면 C-C네크웍 구조가 만들어지기 쉬워서 열적 안정성이 크다.
그 이유에 대해서는 도 7a에 나타낸 것처럼 C(CF3)4의 경우, C-F결합이 잘려서 그곳에 C 또는 F가 결합하게 된다고 생각되는데, C가 결합하면, 당해 C는 점선으로 둘러싼 4개의 C-C결합을 갖고 있기 때문에, C-C결합의 수가 많아지고, 게다가 각 C에 대해 C-C결합의 연쇄가 4방향으로 넓혀가는 모양이 되기 때문에, C-C결합에 의한 공고한 네트웍 구조가 형성된다. 또한, C-C결합이 4개에 대해 F의 수가 12개이기 때문에, 전체로서 F의 수가 많아서, 낮은 비유전율을 확보할 수 있다.
이에 대해, C4F8과 같이 환형 구조인 경우, 도 7b에 나타낸 것처럼 어느 정도 공고한 네트웍 구조를 취할 수는 있지만, C-C결합이 4개에 대해 F의 수가 8개로 적기 때문에 비유전율이 높아져 버린다. 또한, 도 7c에 나타낸 것처럼 C4F10처럼 단순한 1차결합의 경우, C-F결합이 잘려진 때에 반드시 C가 결합할 뿐만 아니라 F도 결합하는 것 때문에, 결과적으로 3차원방향으로 C-C결합이 연쇄하여 넓혀가기 어렵고, 그럴수록 공고한 네트웍 구조를 취할 수 없다고 생각된다.
(실험례)
여기에서 도 1에 나타낸 플라즈마 성막장치를 이용하여, C4F8가스, (CF3)4C가스 및 C2H2가스를 각각 60sccm, 40sccm 및 20sccm의 유량으로 공급함과 더불어 압력을 0.18Pa로 하고, 여타 프로세스 조건은 앞의 실시예 11과 마찬가지로 하여 막두께가 1㎛인 CF막을 성막했다. 이것을 실시예 21로 한다.
또한, C4F8가스 및 C2H4가스를 각각 100sccm 및 20sccm의 유량으로 공급한 것 이외는 마찬가지로 하여 CF막을 성막했다. 이것을 비교예 21로 한다.
실시예 21 및 비교예 21의 CF막에 대해 앞의 실시예 11 등과 마찬가지로 질량분석계로 측정을 행한 바, 도 8a, b에 나타낸 결과가 얻어졌다. 또한, 실시예 21 및 비교예 21에 대해 비유전율을 조사한 바, 비유전율은 각각 2.1 및 2.7이었다. 이 결과로부터 알 수 있듯이, 실시예 21 쪽이 비교예 21에 비해 비유전율이 낮고, 또한 열적 안정성이 크다.
더욱이 본 발명에 있어서, 바람직한 원료가스로서는 CHF계의 가스를 들 수 있다. CHF계 가스로서는, CH3(CH2)3CH2F, CH3(CH2)4CH2F, CH3(CH2)7CH2F, CHCH3F2, CHF3, CH3F 및 CH2F2등을 들 수 있다. 이 경우, 다음과 같은 이점이 있다. 우선, CF계 가스와 CH계 가스의 혼합가스에 비해 성막속도가 빠르다. 예컨대, C4F8과 C2H4가스의 혼합가스에 있어서는 도 9에 나타낸 것처럼 C4F8의 F와 C2H4의 H가 결합하여 HF로 되어 C-C결합이 형성되던가, 또는 한쪽의 C4F8의 F와 다른쪽의 C4F8의 F가 결합하여 F2로 되어 C-C결합이 형성된다고 생각된다.
F-F결합이 되기보다는 H-F결합이 되는 쪽이 작은 에너지로 해결되는데, C4F8의 분자의 이웃에 C2H4의 분자가 올 확률은, 실제로는 유량비 등에 따른 확률이지만, 단순하게 생각하면 50%이다. 이에 대해 CHF계의 가스라면 도 7에 나타낸 것처럼 그 어느 분자도 F와 H를 갖추고 있으므로 한 분자의 F와 다른 분자의 H가 결합하기 쉽고 C-C결합이 형성되기 쉽다고 추측된다. 이것은 가스에 부여되는 에너지가 같다면 성막속도가 빠르다는 것을 의미하고 있다. CHF계의 가스를 이용하는 경우, 비유전율을 가능하면 낮게 억제하기 위해서 C의 수에 비해 F의 수가 많은 가스, 예컨대 CHF3가스 등을 이용하는 것이 바람직하다. 또한 CHF계의 가스와 CH계의 가스에 더하여 CF계의 가스를 첨가해도 좋다.
(실험례)
여기에서 도 1에 나타낸 플라즈마 성막장치를 이용하여, CHF3가스 및 C2H4가스를 각각 60sccm 및 30sccm의 유량으로 공급하고, 여타 프로세스 조건은 앞의 실시예 11과 마찬가지로 하여 막두께가 2.0㎛인 CF막을 성막했다. 이것을 실시예 31로 한다. 이 실시예 31에 대해 앞의 실시예 11 등과 마찬가지로 질량분석계로 측정을 행한 바, 도 10에 나타낸 결과가 얻어졌다. 도 10의 결과와 앞의 도 6b에 나타낸 비교예 11을 비교하여 알 수 있듯이, CHF계의 가스를 이용한 쪽이 열적 안정성에서 우수하다. 더욱이, 실시예 31 및 비교예 21에 있어서의 성막속도와 이미 설명한 다이나믹 경도의 측정결과를 하기에 나타냈다. 단, 웨이퍼에 고주파 바이어스를 인가하지 않은 경우의 경도에 대해서도 참고로 기재해 놓는다.
성막속도(Å/min) 경도
실시예 31 4300 200.6
실시예 31(바이어스 없슴) 6800 80.8
비교예 11 2300 106.6
비교예 11(바이어스 없슴) 3100 56.5
이 결과로부터 알 수 있듯이 CHF계의 가스를 이용하면, 성막속도가 빠르고, 스루풋이 향상됨과 더불어 경도가 큰 CF막이 얻어진다.
이상에 있어서, CF막의 막질과 웨이퍼의 재치대 표면온도의 관계를 조사하기 위해, 이미 설명한 실시형태의 프로세스 조건(CnFm가스+CkHs가스의 설명에 이용한 조건)에 있어서 재치대 표면온도를 350℃ 및 220℃로 각각 설정하고, 성막된 CF막에 대해 이미 설명한 질량분석을 행한 바, 도 11a, b에 나타낸 결과가 얻어졌다. 이 이유에 대해서는, 웨이퍼 표면에서의 열에너지가 고온이 될수록 크게 되고, 이 때문에 활성종의 에너지가 크게 되어 C-C결합이 많아짐과 더불어 F의 이탈이 진척되는 것으로 생각된다. 또한, 배선이 형성된 반도체 디바이스에 대해서는 고온이라 할지라도 450℃ 정도가 한계이기 때문에, C4F8가스와 C2H4가스의 조합은 350℃ 정도의 프로세스 온도에서 열적 안정성이 크게 되므로 유효한 조합이다.
여기에서 도 1의 장치를 이용하여 진공용기(2)내의 압력과 CF막의 막질, 밀착성 및 성막속도의 관계를 조사한 바, 도 12 및 도 13의 결과가 얻어졌다. 도 12는 재치대(3)에 인가되는 바이어스 전력과 성막속도의 관계를 압력마다 구한 결과이다. 프로세스 조건에 있어서는, 마이크로파의 파워를 2.7kw, C4F8가스, C2H4가스 및 Ar가스의 유량을 각각 60sccm, 30sccm 및 150sccm으로 하고, 재치대의 표면온도를 200℃로 했다. 자장 등의 다른 조건은 앞의 실시형태에서 설명한 조건과 마찬가지이다.
도 12의 결과로부터 알 수 있듯이, 압력이 높아질수록, 또한 바이어스 전력이 커질수록 성막속도가 느리게 되고 있다. 이것은 압력이 높아지면 이온의 평균자유공정이 짧아지고, 이온과 분자의 충돌에너지가 작아지므로 활성종이 막내에 거두어 들여지는 속도가 늦어지기 때문이라고 생각된다. 또한, 바이어스 전력을 크게 하면, 이온에 의한 에칭효과가 커져서 성막속도가 느려진다고 생각된다.
본 발명자는 압력을 낮게 하면 이온의 평균자유공정이 길어지고, 활성종이 막내에 거두어 들여지는 속도가 빠르게 되어, 치밀한 막이 되지 않을까라는 추측을 바탕으로, CF막과 그 하지막, 이 예에서는 실리콘기판과의 밀착성을 막응력(膜應力; 스트레스)이라는 관점에서 조사했다.
도 13은 도 12의 데이터를 취한 때의 프로세스 조건중에서 바이어스 전력을 0W로 하고, 실리콘기판상에 얻어진 CF막에 대해 스트레스의 크기와 막 벗겨짐의 유무를 조사한 결과이다. 단, 압력을 1.2Pa, 1.5Pa로 설정하여 프로세스를 행한 경우에 대해서도 아울러 나타내고 있다. 스트레스의 계산은 다음 식에 의해 행하였다.
S=E(D)2/6(1-V)RT
단, S: 스트레스, E: 실리콘기판의 영률, V: 실리콘기판의 포아송 비, D: 실리콘기판의 두께, R: 웨이퍼 전체의 만곡 반경, T: CF막의 막두께(T는 D보다도 충분히 작은 것으로 한다)
스트레스에 있어서의 압축, 인장이란, CF막으로부터 보아, 실리콘기판이 어떠한 힘을 들이고 있는가의 구별이고, 이러한 스트레스가 작용하는 것은 웨이퍼가 실온으로 돌아오는 때에 재료에 따라 수축에 차이가 생기기 때문이다. 그리고 도 14에 나타낸 것처럼 CF막이 치밀하게 되려고 하는 경우에는 뒤로부터 순차적으로 C가 막내로 잠입해 오므로 CF막 자체가 넓어지려고 하고, 실리콘기판은 그 늘어남을 억제하려고 하므로 CF막이 실리콘기판으로부터 압축을 걸게 된다.
이에 대해, CF막의 치밀성이 나쁜 경우에는 CF막 자체가 오그라들려고 하므로, CF막이 실리콘기판으로부터 인장되게 되지만, 인장의 스트레스가 걸리면 막이 벗겨지기 쉬워진다. 막 벗겨짐의 유무를 조사하는 방법은, 점착테이프를 CF막의 표면에 붙이고, 이 테이프를 벗겨내는 때에 CF막이 실리콘기판으로부터 벗겨지는가 아닌가를 보는 것에 의해 행하였다.
한편, 종래의 SiO2막도 마찬가지의 경향에 있지만, SiO2의 경우에는 실리콘과 열팽창계수의 차이가 크므로, 막의 치밀성의 영향 이전에, 큰 압축응력이 작용하고 있으므로 양자간의 밀착성이 높다.
도 13의 결과로부터 막 벗겨짐을 방지하기 위해서는 압력을 1Pa 이하로 하는 것이 바람직하다. 또한, 매립시에 이온에 의한 凹부의 어깨부분의 에칭특성을 확보하여 양호한 매립을 행하기 위해서는 바이어스 전력을 적어도 500W정도는 필요로 한다고 생각되는데, 이 때 성막속도로서 4000Å/min 이상을 확보하려 한다면, 도 12의 그래프로부터 압력은 1Pa 이하인 것이 바람직하다. 이 성막속도의 크기는 1㎛의 CF막을 성막함에 있어서, 클리닝 공정도 고려하여, 1시간당 10~11매를 처리하려고 하는 경우에 역산하여 구한 것이다.
또한, 도 12의 데이터를 취한 때의 프로세스 조건에 있어서 바이어스 전력을 1500W로 하고, 0.2Pa 및 1Pa에 있어서 각각 매립가능한 어스펙트비(凹부의 깊이/폭)를 조사한 바, 각각 2 및 0.8이었다. 따라서 압력이 낮은 쪽이 매립특성이 좋다고 말할 수 있다. 더욱이 또한, 압력이 낮은 쪽이 분자이온의 충돌에너지가 크므로 활성종의 에너지가 크게 되어, C-C결합이 많아짐과 더불어, 막중의 F를 두드려서, C-C결합을 많게 하여 열적 안정성이 커진다고 추측된다.
이어서, 마이크로파 전력의 크기와 CF막과의 밀착성의 관계에 대해 조사하기 위해서, 마이크로파 전력을 1000W, 1500W, 2000W, 2500W, 2700W, 3000W, 3500W로 각각 설정하여 두께 10000Å의 CF막을 8인치 웨이퍼상에 성막하고, 이미 설명한 세바스찬법에 의해 밀착성을 측정한 바, 도 15에 나타낸 결과가 얻어졌다. 마이크로파 전력 이외의 프로세스 조건은 마찬가지 조건으로 하고, C4F8가스, C2H4가스 및 Ar가스를 각각 60sccm, 30sccm 및 150sccm의 유량으로 공급하고, 압력을 0.2Pa, 재치대 표면온도를 320℃, 재치대(3)의 바이어스 전력을 1500W로 각각 설정했다. 여타 조건은 이미 설명한 실시형태의 경우와 같다.
도 15의 결과로부터 알 수 있듯이, 마이크로파 전력을 크게 함에 따라 CF막의 밀착성이 향상되고, 이미 설명한 것처럼 디바이스에 조립하기 위한 실용성의 관점에서 본다면 밀착성은 200㎏/㎠ 이상인 것이 바람직한 것이기 때문에, 밀착성이라는 점뿐만으로 한다면 마이크로파 전력은 1000W 이상인 것이 필요하다. 한편, 각 마이크로파 전력 마다, 얻어진 CF막의 면내의 막두께의 균일성을 조사한 바, 도 16에 나타낸 결과로 되어, 실용상 막두께 균일성은 20% 이하인 것이 바람직한 것이기 때문에, 밀착성의 데이터와 맞춘 마이크로파 전력은 2000W 이상인 것이 바람직하다. 이 예에서는 진공용기(2)내의 용적이 0.2㎥이기 때문에, 진공용기(2)의 단위용적당 필요한 마이크로파 전력은 10000W/㎥ 이상이다. 마이크로파 전력이 2000W 이상인 조건에서 성막된 CF막의 경도에 대해서도 조사한 바, 경도가 충분히 얻어지고 있었다. 마이크로파 전력을 크게 하면 밀착성이 향상되는 것은 성막가스의 활성종의 에너지가 크고, C-C결합의 수가 많아지기 때문인 것은 아닌가라고 추측된다. 또한, 막두께 균일성이 향상되는 것은 플라즈마 밀도의 균일성이 향상되기 때문이라고 생각된다.
더욱이 또한, 마이크로파 전력을 2700W로 설정하고, 재치대의 바이어스 전력을 바꾸어 CF막의 밀착성 및 면내 막두께의 균일성에 대한 바이어스 전력의 의존성을 조사한 바, 도 17 및 도 18에 나타낸 결과가 얻어졌다. 다른 프로세스 조건은 도 15에 나타낸 데이터를 측정한 때와 동일한 조건이다. 이 결과로부터 바이어스 전력의 크기는 1000W 이상인 것이 바람직하다. 이 예에서는 재치대(3)의 상면의 면적이 3.14x10-2㎡이기 때문에, 단위면적당 바람직한 전력은 3.14W/㎡ 이상이다. 한편, 이러한 조건에 있어서의 CF막의 비유전율은 3.0 이하로 충분히 낮은 것이었다.
도 19는 매립특성에 대한 바이어스 전력의 의존성을 조사한 것으로, 프로세스 조건은 도 17, 도 18의 데이터를 취한 때와 동일하다. 도 19중의 ○는 양호한 매립이 가능했던 것을 나타내고, ×는 보이드가 발생한 것을 나타낸다. 매립에 사용한 알미늄배선간의 폭은 0.4㎛이다. 이 결과로부터, 바이어스 전력을 크게 하면 매립특성이 좋게 되는 것을 알 수 있다. 그 이유는 이온에 의한 凹부의 어깨부분의 스퍼터 에칭 효과가 크게 되기 때문이라고 생각된다.
이어서, 본 발명의 다른 실시형태에 대해 설명한다. 이 실시형태에서는 원료가스에 O2가스를 첨가함으로써 매립특성을 좋게 하려고 하는 것이다. 일반적으로, 배선간에 절연막을 매립하는 경우, 매립도중에 凹부의 어깨부분이 부풀어서 넓이부분이 막혀버리기 때문에, 재치대에 바이어스 전력을 인가하여 Ar이온을 웨이퍼상에 수직으로 끌어 들여서, 넓이부분을 깎으면서 성막을 행하고 있는데, 어스펙트비가 4를 넘으면 Ar스퍼터의 효과가 거의 발휘되지 않게 되어, 보이드(空隙)가 형성되기 쉬워진다.
그래서 본 발명자는 CF막이 O2와 화학반응을 일으켜서 CO2로 되어 제거되어 가는(화학적 에칭되어 가는) 것에 주목하여, 도 1에 나타낸 성막가스 공급부(30)로부터 성막가스, 예컨대 C4F8가스 및 C2H4가스에 더하여 O2가스를 공급함으로써, 높은 어스펙트비에서의 매립을 향상시키는 것을 생각했다.
도 20은 O2가스를 연속적으로 첨가한 경우의 알미늄배선간의 매립을 행하는 모양을 나타낸 도면이다. O2가스는 활성화되어 CF막의 C와 반응하여 CO2로 되어서 CF막을 화학적으로 에칭한다고 생각되므로, 이 에칭과 성막이 동시에 진행된다. 이 화학적 에칭은 후술할 매립특성의 실험례로부터도 알 수 있듯이, Ar스퍼터의 작용보다도 크고, 결국 CF막에 있어서는 O2에 의한 에칭속도가 Ar이온에 의한 에칭속도보다도 크다고 생각된다. 단, 이 발명에서는 종래의 Ar이온에 의한 스퍼터 에칭효과와 병용해도 된다.
Ar가스를 플라즈마 가스로서 이용한 경우, 성막가스 공급부로부터 공급된 O2가스는 플라즈마의 에너지에 의해, 더욱이 전자 사이클로트론 공명에 의해 활성화되어 이온이 되고, 이 때문에 재치대의 바이어스 전력에 의해 웨이퍼에 대해 높은 수직성으로 충돌한다. 그 결과, 도 20에 나타낸 것처럼 특히 어깨부분(넓이부분)의 에칭속도가 크기 때문에, 충분히 넓이를 넓히면서 매립이 행하여지므로, 어스펙트비가 높은 凹부에 대해서도 매립을 행할 수 있다. 이에 대해, Ar이온만의 스퍼터 에칭에서는 에칭속도가 작기 때문에, 어스펙트비가 큰 凹부를 매립하는 경우에는, 매립에 대해 넓이부분의 에칭이 뒤따르지 않게 되고 보이드가 형성되기 쉬워져 버린다.
O2가스의 효과를 확인하기 위해, 도 1에 나타낸 장치를 이용하여, C4F8가스, C2H4가스 및 O2가스를 성막가스 공급부로부터 각각 60sccm, 30sccm 및 20sccm의 유량으로 공급한 경우와, O2가스를 첨가하지 않은 경우에 있어서, 알미늄배선 사이가 0.2㎛인 凹부의 매립시험을 행한 바, O2가스를 첨가하지 않은 경우에는 어스펙트비가 4를 넘으면 보이드의 발생을 볼 수 있지만, O2가스를 첨가한 경우에는 어스펙트비가 5이어도 보이드의 발생이 없어서, 양호한 매립을 행할 수 있었다.
단, 이 실험에 있어서, 마이크로파 전력을 2700W, 재치대의 바이어스 전력을 1500W, 압력을 0.2Pa, 재치대의 표면온도를 350℃로 각각 설정해 놓고, 여타 조건은 이미 설명한 실시형태의 조건과 마찬가지이다.
또한, 상술한 것처럼 O2가스에 의한 화학적 에칭을 이용하여 매립을 행하는 수법으로서는, 우선은 O2가스를 공급하지 않고 성막가스인 C4F8가스 및 C2H4가스에 의한 성막을 행하고, 도중에 성막가스의 공급으로부터 O2가스의 공급으로 절환하여 에칭을 행하고, 그 후 다시 O2가스의 공급으로부터 성막가스의 공급으로 절환하도록 해도 좋다.
도 21은 이러한 방법에 의해 프로세스가 행하여지는 모양을 나타낸 도면인 바, 도 21a는 예컨대, 인, 보론 도프 SiO2막의 위에 알미늄배선(4)이 형성된 상태를 나타내고 있다. 이 표면에 대해 C4F8가스 및 C2H4가스에 의해 성막을 행하면 도 21b에 나타낸 것처럼 배선(4)간이 CF막(42)에 의해 매립되는데, 어스펙트비가 높으면 보이드(41)가 형성된다.
이어서, O2가스에 의해 CF막(42)을 에칭하면, 도 21c에 나타낸 것처럼 배선(4)의 측벽에 CF막(42)이 잔존하되, 넓이쪽이 넓고 속 쪽이 좁은 凹부(43)가 형성된 모양이 된다. 그 후 다시 O2가스로부터 성막가스로 절환하여 성막을 행하면, 도 21(d)에 나타낸 것처럼 보이드가 없는 양호한 매립이 행하여진다.
성막가스로부터 O2가스로 절환하는 타이밍은 이 예에 한정되지 않고, 예컨대 상기 도 20에 나타낸 것처럼 넓이부분이 막힌 때이어도 좋고, 그 이외의 타이밍이어도 좋다. 또한 성막가스와 O2가스의 절환은 상술한 것처럼 1회에 한정되지 않고 1공정중에서 2회 이상 행하여도 된다. 더욱이 O2가스를 공급할 때에 동시에 성막가스를 공급하도록 해도 좋다.
이와 같은 방법의 효과를 확인하기 위해 도 1에 나타낸 장치를 이용하여, C4F8가스, C2H4가스를 각각 60sccm 및 30sccm의 유량으로 60초간 공급하고, 이어서 O2가스 50sccm으로 절환하여 60초간 에칭을 행하며, 더욱이 C4F8가스 및 C2H4가스로 절환하여 120초간 성막을 행한 바, 배선간 거리 0.2㎛, 어스펙트비가 4인 알미늄배선간의 凹부에 양호한 매립을 행할 수 있었다.
단, 이 실험에 있어서, 마이크로파 전력을 2700W, 재치대의 바이어스 전력을 1500W, 압력을 0.2Pa, 재치대의 표면온도를 350℃로 각각 설정해 놓고, 여타 조건은 이미 설명한 실시형태의 조건과 마찬가지이다.
다음으로 본 발명의 다른 실시형태에 대해 설명한다. 이 실시형태는 플라즈마를 발생시키기 위한 전기에너지를 어떤 듀티비를 가지고서 펄스형상으로 인가하는 방법이다. ECR플라즈마장치를 예로 들어 설명하면, 장치구성에 있어서는 도 22에 나타낸 것처럼 마이크로파 발진부로서 펄스 마이크로파 전원(51)을 이용함과 더불어 재치대(3)로의 바이어스 전원으로서 펄스 고주파 전원(52)을 이용하고, 이들 전원(51, 52)의 동기를 취하는 동기회로(53)를 설치하고 있다. 여기에서 펄스 마이크로파 전원(51)이란, 예컨대 2.45㎓의 마이크로파를 출력하는 고주파 전원을 갖추고, 여기로부터의 마이크로파를 동기회로(53)로부터 출력되는, 예컨대 10㎐~10㎑의 펄스에 의해 온, 오프시켜서 출력하는 것으로, 이를테면 마이크로파를 펄스에 의해 변조하고 있다. 또한, 펄스 고주파 전원(52)이란, 예컨대 13.56㎒의 고주파를 출력하는 고주파 전원을 갖추고, 여기로부터의 고주파를, 상기 펄스에 의해 온, 오프시켜서 출력하는 것이다. 도 23에 전원(51, 52)의 전력파형의 일례를 나타냈다. 이 도면에서는 모식적으로 펄스파형을 묘사하고 있는데, 실제로는 이 펄스가 온 인 때에는 2.45㎓(혹은 13.56㎒)의 전력파형이 포함되어 있다.
이러한 방법에 의한 이점에 대해 설명한다. 종래와 같이 마이크로파를 연속발진시켜서 플라즈마를 발생시키면, 발진의 개시시에는 전자온도(電子溫度)가 급격히 상승한다. 그리고 전자가 설붕 현상으로 인해 잇따라 분자에 충돌하고, 전자온도가 평균화되어 예컨대 12ev로부터 4ev까지 내려간다. 이에 따라 플라즈마 밀도도 예컨대 1011개/㎤로 포화되어 안정상태가 된다. 이 모양을 도 24에 나타냈다.
이에 대해, 펄스발진은 온, 오프를 반복하므로, 온이 되는 회에 상기 연속발진의 초기의 과도현상이 일어나고, 따라서 전자온도가 급격히 상승하는 상태가 연속적으로 유지되게 된다. 이 모양을 도 25에 나타냈다. 펄스발진으로 하는 것에 의해 전자온도가 상승하고, 성막시에 유효하게 되는 라디칼, 특히 높은 에너지의 라디칼의 수가 많아지며, 그 결과 성막속도가 빨라지는 바탕에서 라디칼이 막의 속까지 눌려 들러가므로 치밀한 막으로 된다.
C4F8가스, C2H4가스 및 Ar가스를 각각 60sccm, 30sccm 및 150sccm으로 공급하고, 전원(51, 52)의 펄스주파수를 300㎐로 하며, 듀티비를 여러 가지로 바꾼 때의 성막속도를 조사한 바, 도 26에 나타낸 결과가 얻어졌다. 다른 프로세스 조건에 있어서는 마이크로파 전력 및 바이어스 전력을 각각 2700W 및 1500W, 압력을 0.2Pa로 하고, 재치대의 표면온도를 320℃로 하며, 여타 조건은 이미 설명한 실시형태와 마찬가지이다.
펄스 플라즈마를 이용하여 듀티비를 100%로부터 40%까지 내림에 따라, 전자온도가 높은 플라즈마를 생성하는 것이 가능하게 되고, 결과로서, 성막에 기여하는 활성종의 에너지를 높여서, 성막속도가 상승한다.
듀티비를 더욱이 40% 이하로 저하시키면, 성막속도의 저하현상이 관찰된다. 이것은 펄스 전력의 인가와 동시에, 전자온도가 높은 플라즈마가 생성되지만, 설붕 현상이 충분히 생기지 전에 펄스 전력이 오프로 되고, 그 결과로 성막에 기여하는 활성종의 생성량이 감소했기 때문이라고 생각된다. 따라서 듀티비를 최적화함으로써 성막속도를 향상시키는 것이 가능하다.
이와 같이 펄스 플라즈마를 이용하는 방법에 있어서, 바이어스 전력의 인가에 관해서는 종래와 같은 고주파를 인가하도록 해도 좋고, CF막 이외의 막, 예컨대 SiO2막의 성막을 행하는 경우에 적용해도 좋다. 이상에 있어서, 본 발명은 ECR 플라즈마 처리장치 이외의 플라즈마 처리장치에 적용해도 좋다.
이상과 같이 본 발명에 의하면, 예컨대 층간절연막에 적합한 막질이 좋은 CF막을 성막할 수 있고, 또한 빠른 성막속도를 얻을 수 있다.

Claims (14)

  1. 탄소 및 불소의 화합물가스와 탄화수소가스를 포함하는 성막가스를 플라즈마화하는 공정과; 그리고
    상기 플라즈마에 의해 피처리체상에 불소첨가 카본막으로 이루어진 절연막을 성막하는 공정을 갖춘 플라즈마 성막방법.
  2. 제1항에 있어서, 상기 화합물가스는, 탄소와 불소의 2중결합 또는 3중결합을 포함하는 것을 특징으로 하는 플라즈마 성막방법.
  3. 제1항에 있어서, 상기 화합물가스는, 4개의 CF기가 결합된 탄소를 포함하는 것을 특징으로 하는 플라즈마 성막방법.
  4. 제1항에 있어서, 상기 화합물가스는 더욱이 수소를 포함하는 것을 특징으로 하는 플라즈마 성막방법.
  5. 제1항에 있어서, 상기 성막공정은 더욱이, 상기 불소첨가 카본막을, 처리분위기의 압력이 1Pa 이하에서 상기 피처리체인 실리콘기판상에 성막하는 공정을 갖춘 것을 특징으로 하는 플라즈마 성막방법.
  6. 플라즈마 처리장치의 플라즈마실내로, 진공분위기내의 단위체적(1입방미터)당 10kw 이상의 마이크로파를 도입함과 더불어 자계를 인가하여 전자 사이클로트론 공명에 의해 플라즈마생성용 가스를 플라즈마화하는 공정과;
    상기 플라즈마를 상기 플라즈마 처리장치의 성막실내로 도입하고, 탄소 및 불소의 화합물가스 혹은 탄소, 불소 및 수소의 화합물가스와, 탄화수소가스를 포함하는 성막가스를 플라즈마화하는 공정; 그리고
    상기 플라즈마화된 성막가스에 의해 불소첨가 카본막으로 이루어진 절연막을 성막하는 공정을 갖춘 플라즈마 성막방법.
  7. 피처리체의 재치대를 갖춘 진공용기내에서 탄소 및 불소의 화합물가스 혹은 탄소, 불소 및 수소의 화합물가스와, 탄화수소가스를 포함하는 성막가스를 플라즈마화하는 공정과; 그리고
    상기 재치대에, 그 재치대의 재치면의 단위면적당 3.14W/㎠ 이상의 바이어스 전력을 인가하여 플라즈마중인 이온을 피처리체로 끌어 들이면서 상기 플라즈마에 의해 피처리체상에 불소첨가 카본막으로 이루어진 절연막을 성막하는 공정을 갖춘 플라즈마 성막방법.
  8. 탄소 및 불소의 화합물가스 혹은 탄소, 불소 및 수소의 화합물가스와, 산소플라즈마생성용 가스를 포함하는 처리가스를 플라즈마화하는 공정과; 그리고
    상기 플라즈마에 의해 피처리체상에 불소첨가 카본막으로 이루어진 절연막을 성막하는 공정을 갖춘 플라즈마 성막방법.
  9. 탄소 및 불소의 화합물가스 혹은 탄소, 불소 및 수소의 화합물가스를 포함하는 성막가스를 플라즈마화하고, 이 플라즈마에 의해 피처리체상에 불소첨가 카본막으로 이루어진 절연막을 성막하는 공정과;
    상기 성막가스로부터 산소플라즈마생성용 가스로 절환하여 산소플라즈마를 생성하고, 이 산소플라즈마에 의해 상기 절연막의 일부를 에칭하는 공정; 그리고
    산소플라즈마로부터 상기 성막가스로 절환하여 플라즈마를 생성하고, 이 플라즈마에 의해 피처리체상에 불소첨가 카본막으로 이루어진 절연막을 성막하는 공정을 갖춘 플라즈마 성막방법.
  10. 처리가스에 교류전력을 부여하여 플라즈마를 생성하는 공정과; 그리고
    상기 교류전력을 그 교류전력의 주파수보다도 낮은 주파수의 펄스에 의해 온, 오프시키면서, 상기 플라즈마에 의해 피처리체상에 박막을 성막하는 공정을 갖춘 플라즈마 성막방법.
  11. 플라즈마생성용 가스를 플라즈마화하기 위한 플라즈마실과;
    상기 플라즈마실내에 마이크로파를 발생시키는 제1발생기와, 상기 플라즈마실내에 자계를 형성하는 형성기;
    상기 플라즈마실내에 상기 플라즈마생성용 가스를 공급하는 제1공급부;
    피처리체상에 절연막을 성막하기 위한 성막실;
    상기 성막실내에 탄소 및 불소의 화합물가스 혹은 탄소, 불소 및 수소의 화합물가스와, 탄화수소가스를 포함하는 성막가스를 공급하는 제2공급부를 갖추고,
    상기 마이크로파와 상기 자계에 의한 전자 사이클로트론 공명에 의해 플라즈마화된 상기 생성용 가스가 상기 성막실내로 도입되어, 상기 성막가스가 플라즈마화되고, 그 플라즈마화된 성막가스에 의해 불소첨가 카본막으로 이루어진 절연막이 성막되는 플라즈마 처리장치.
  12. 제11항에 있어서, 상기 제1발생기는 진공분위기내의 단위체적(1입방미터)당 10kw 이상의 마이크로파를 발생시키는 것을 특징으로 하는 플라즈마 처리장치.
  13. 제11항에 있어서, 상기 피처리체를 재치하는 재치대의 재치면의 단위면적당 3.14W/㎠ 이상의 바이어스 전력을 인가하는 수단을 더 갖춘 것을 특징으로 하는 플라즈마 처리장치.
  14. 제11항에 있어서, 상기 마이크로파의 주파수보다 낮은 주파수의 펄스를 발생시키고, 그 펄스에 의해 상기 마이크로파를 온 오프시키는 제2발생기를 더 갖춘 것을 특징으로 하는 플라즈마 처리장치.
KR1019980705351A 1996-11-14 1997-11-11 플라즈마 성막방법 및 플라즈마 성막장치 KR19990077209A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32091196A JP3402972B2 (ja) 1996-11-14 1996-11-14 半導体装置の製造方法
JP96-320911 1996-11-14

Publications (1)

Publication Number Publication Date
KR19990077209A true KR19990077209A (ko) 1999-10-25

Family

ID=18126651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980705351A KR19990077209A (ko) 1996-11-14 1997-11-11 플라즈마 성막방법 및 플라즈마 성막장치

Country Status (5)

Country Link
US (2) US6215087B1 (ko)
JP (1) JP3402972B2 (ko)
KR (1) KR19990077209A (ko)
TW (1) TW368688B (ko)
WO (1) WO1998021747A1 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121159A (en) 1997-06-19 2000-09-19 Lsi Logic Corporation Polymeric dielectric layers having low dielectric constants and improved adhesion to metal lines
TW430882B (en) 1997-11-20 2001-04-21 Tokyo Electron Ltd Plasma film forming method
JP3574734B2 (ja) * 1997-11-27 2004-10-06 東京エレクトロン株式会社 半導体デバイスの製造方法
DE69836146T2 (de) * 1997-11-27 2007-08-23 Tokyo Electron Ltd. Plasma-abscheidung von filmen
WO1999045585A1 (fr) * 1998-03-05 1999-09-10 Tokyo Electron Limited Appareil et procede de traitement au plasma
JP4141021B2 (ja) 1998-09-18 2008-08-27 東京エレクトロン株式会社 プラズマ成膜方法
WO2000017920A1 (fr) * 1998-09-18 2000-03-30 Tokyo Electron Limited Procede de traitement au plasma
KR100430807B1 (ko) * 1998-09-28 2004-05-10 동경 엘렉트론 주식회사 플라즈마 성막 방법
JP3764594B2 (ja) * 1998-10-12 2006-04-12 株式会社日立製作所 プラズマ処理方法
JP2003506115A (ja) * 1999-07-30 2003-02-18 ドラッカー インターナショナル ビーヴィ 手術器具用切刃
US6391795B1 (en) 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6492731B1 (en) 2000-06-27 2002-12-10 Lsi Logic Corporation Composite low dielectric constant film for integrated circuit structure
US6489242B1 (en) 2000-09-13 2002-12-03 Lsi Logic Corporation Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures
US6481447B1 (en) * 2000-09-27 2002-11-19 Lam Research Corporation Fluid delivery ring and methods for making and implementing the same
JP4666740B2 (ja) * 2000-10-06 2011-04-06 川崎マイクロエレクトロニクス株式会社 半導体製造装置、被処理基板表面の処理方法およびプラズマ生成物の付着状態の観察方法
US6423630B1 (en) 2000-10-31 2002-07-23 Lsi Logic Corporation Process for forming low K dielectric material between metal lines
US6537923B1 (en) 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6607967B1 (en) 2000-11-15 2003-08-19 Lsi Logic Corporation Process for forming planarized isolation trench in integrated circuit structure on semiconductor substrate
US6649219B2 (en) 2001-02-23 2003-11-18 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
US6572925B2 (en) 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US20040221800A1 (en) * 2001-02-27 2004-11-11 Tokyo Electron Limited Method and apparatus for plasma processing
US6559048B1 (en) 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
US6583026B1 (en) 2001-05-31 2003-06-24 Lsi Logic Corporation Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6566171B1 (en) 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6930056B1 (en) 2001-06-19 2005-08-16 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure
US6559033B1 (en) 2001-06-27 2003-05-06 Lsi Logic Corporation Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6881664B2 (en) * 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
US6521520B1 (en) 2001-08-30 2003-02-18 Lsi Logic Corporation Semiconductor wafer arrangement and method of processing a semiconductor wafer
JP2003107243A (ja) * 2001-09-18 2003-04-09 Internatl Business Mach Corp <Ibm> 光透過膜、該光透過膜の製造方法、配向膜並びに該配向膜を含む液晶パネルおよび表示装置
US6613665B1 (en) 2001-10-26 2003-09-02 Lsi Logic Corporation Process for forming integrated circuit structure comprising layer of low k dielectric material having antireflective properties in an upper surface
US6528423B1 (en) 2001-10-26 2003-03-04 Lsi Logic Corporation Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material
US7001823B1 (en) 2001-11-14 2006-02-21 Lsi Logic Corporation Method of manufacturing a shallow trench isolation structure with low trench parasitic capacitance
US6537896B1 (en) 2001-12-04 2003-03-25 Lsi Logic Corporation Process for treating porous low k dielectric material in damascene structure to form a non-porous dielectric diffusion barrier on etched via and trench surfaces in the porous low k dielectric material
US6562735B1 (en) 2001-12-11 2003-05-13 Lsi Logic Corporation Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants
KR100528964B1 (ko) * 2002-12-30 2005-11-15 동부아남반도체 주식회사 반도체 소자의 장벽 금속층 형성방법 및 장치
WO2005000098A2 (en) 2003-06-10 2005-01-06 The Trustees Of Boston University Detection methods for disorders of the lung
JP4413556B2 (ja) 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
JP5009527B2 (ja) 2003-08-15 2012-08-22 東京エレクトロン株式会社 半導体装置、半導体装置の製造方法及びプラズマｃｖｄ用ガス
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
US7439529B2 (en) * 2004-02-12 2008-10-21 The Thailand Research Fund High current density ion source
CA2497324A1 (en) 2004-02-17 2005-08-17 Affymetrix, Inc. Methods for fragmenting and labelling dna
US7384693B2 (en) * 2004-04-28 2008-06-10 Intel Corporation Diamond-like carbon films with low dielectric constant and high mechanical strength
US7648922B2 (en) * 2004-07-22 2010-01-19 Kyoto University Fluorocarbon film and method for forming same
AU2006236621B2 (en) 2005-04-14 2011-10-06 The Trustees Of Boston University Diagnostic for lung disorders using class prediction
AU2007223788B2 (en) 2006-03-09 2012-11-29 The Trustees Of Boston University Diagnostic and prognostic methods for lung disorders using gene expression profiles from nose epithelial cells
US20090238998A1 (en) * 2008-03-18 2009-09-24 Applied Materials, Inc. Coaxial microwave assisted deposition and etch systems
TWI423331B (zh) * 2009-06-26 2014-01-11 Tokyo Electron Ltd 電漿處理方法
EP2563383B1 (en) 2010-04-29 2017-03-01 Atyr Pharma, Inc. Innovative discovery of therapeutic, diagnostic, and antibody compositions related to protein fragments of valyl trna synthetases
KR20140123571A (ko) 2012-02-16 2014-10-22 에이티와이알 파마, 인코포레이티드 자가면역 및 염증성 질환의 치료를 위한 히스티딜­ｔｒｎａ 신테타제
SG195494A1 (en) * 2012-05-18 2013-12-30 Novellus Systems Inc Carbon deposition-etch-ash gap fill process
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US10047438B2 (en) * 2014-06-10 2018-08-14 Lam Research Corporation Defect control and stability of DC bias in RF plasma-based substrate processing systems using molecular reactive purge gas
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
JP6583081B2 (ja) 2016-03-22 2019-10-02 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697660B2 (ja) 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
JPS6243335A (ja) 1985-08-21 1987-02-25 Arita Seisakusho:Kk 自動車のドアが開く事を表示する装置
JPS63233549A (ja) 1987-03-20 1988-09-29 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成法
JPH033380A (ja) 1989-05-31 1991-01-09 Mitsubishi Electric Corp 気体レーザ装置
JPH04271122A (ja) 1991-02-27 1992-09-28 Fuji Electric Co Ltd プラズマ処理装置
JPH06196421A (ja) 1992-12-23 1994-07-15 Sumitomo Metal Ind Ltd プラズマ装置
JPH06216047A (ja) 1993-01-12 1994-08-05 Anelva Corp マイクロ波プラズマｃｖｄ膜形成方法および装置
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3147695B2 (ja) 1994-02-21 2001-03-19 日新電機株式会社 ダイアモンド状炭素膜形成のためのプラズマｃｖｄ法及び装置
JP2748864B2 (ja) * 1994-09-12 1998-05-13 日本電気株式会社 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置
US5571576A (en) * 1995-02-10 1996-11-05 Watkins-Johnson Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition

Also Published As

Publication number Publication date
US6355902B2 (en) 2002-03-12
JPH10144675A (ja) 1998-05-29
TW368688B (en) 1999-09-01
JP3402972B2 (ja) 2003-05-06
US20010020608A1 (en) 2001-09-13
US6215087B1 (en) 2001-04-10
WO1998021747A1 (fr) 1998-05-22

Similar Documents

Publication Publication Date Title
KR19990077209A (ko) 플라즈마 성막방법 및 플라즈마 성막장치
KR100414297B1 (ko) 반도체 장치
US5698901A (en) Semiconductor device with amorphous carbon layer for reducing wiring delay
KR100430807B1 (ko) 플라즈마 성막 방법
KR100382387B1 (ko) 플라즈마 처리 방법
KR100477402B1 (ko) 플라즈마 박막 증착 방법
US7259104B2 (en) Sample surface processing method
KR100509387B1 (ko) 플라즈마 처리 방법
TW200423213A (en) Plasma filming method and plasma filming device
KR100443628B1 (ko) 반도체 장치 및 그 제조 방법
JPH06326026A (ja) 半導体装置の薄膜形成方法
KR100401039B1 (ko) 플라즈마 필름 형성 방법
JP4068204B2 (ja) プラズマ成膜方法
EP0633605A2 (en) Thin film for semiconductor device and manufacturing method of thin film for semiconductor device
JP3321148B2 (ja) フッ素添加カーボン膜及びその形成方法
JP2916119B2 (ja) 薄膜形成方法
WO2005038896A1 (ja) プラズマエッチング方法
JP2785379B2 (ja) 薄膜形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested