JPH10144675A - プラズマ成膜方法 - Google Patents

プラズマ成膜方法

Info

Publication number
JPH10144675A
JPH10144675A JP8320911A JP32091196A JPH10144675A JP H10144675 A JPH10144675 A JP H10144675A JP 8320911 A JP8320911 A JP 8320911A JP 32091196 A JP32091196 A JP 32091196A JP H10144675 A JPH10144675 A JP H10144675A
Authority
JP
Japan
Prior art keywords
gas
film
plasma
film forming
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8320911A
Other languages
English (en)
Other versions
JP3402972B2 (ja
Inventor
Takashi Akahori
孝 赤掘
Masanori Tozawa
昌紀 戸澤
Yoko Naito
容子 内藤
Risa Nakase
りさ 中瀬
Atsushi Yokoyama
敦 横山
Shuichi Ishizuka
修一 石塚
Shunichi Endo
俊一 遠藤
Masahide Saito
正英 斉藤
Takeshi Aoki
武志 青木
Tadashi Hirata
匡史 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP32091196A priority Critical patent/JP3402972B2/ja
Priority to KR1019980705351A priority patent/KR19990077209A/ko
Priority to PCT/JP1997/004098 priority patent/WO1998021747A1/ja
Priority to US09/101,516 priority patent/US6215087B1/en
Priority to TW086116932A priority patent/TW368688B/zh
Publication of JPH10144675A publication Critical patent/JPH10144675A/ja
Priority to US09/750,683 priority patent/US6355902B2/en
Application granted granted Critical
Publication of JP3402972B2 publication Critical patent/JP3402972B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイスの層間絶縁膜として有効なＣ
Ｆ膜を成膜する方法を提供すること。 【解決手段】 成膜ガスとして例えばＣn Ｆm ガス及び
Ｃk Ｈs ガス（ｍ、ｎ、ｋ、ｓは整数）を用い、例えば
電子サイクロトロン共鳴を利用してプラズマを発生さ
せ、載置台３上に比誘電率が３．０以下好ましくは２．
５以下のＣＦ膜を成膜する。ｎ、ｍ，ｋ、ｓは、比誘電
率膜の密着性及び硬さを考慮して決定する。ＣＦ系ガス
としては二重結合あるいは三重結合のガス、またはＣＦ
基がＣの４つの結合手に結合しているものが望ましい。
更にＣ、Ｈ、Ｆを含むガス例えばＣＨＦ系のガスを添加
することが望ましい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は例えば半導体デバイ
スの層間絶縁膜に用いることのできるフッ素添加カ−ボ
ン膜をプラズマ処理により成膜する方法に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化を図るため
に、パターンの微細化、回路の多層化といった工夫が進
められており、そのうちの一つとして配線を多層化する
技術があある。多層配線構造をとるためには、ｎ層目の
配線層と（ｎ＋１）番目の配線層の間を導電層で接続す
ると共に、導電層以外の領域は層間絶縁膜と呼ばれる薄
膜が形成される。この層間絶縁膜の代表的なものとして
ＳｉＯ2 膜があるが、近年デバイスの動作についてより
一層の高速化を図るために層間絶縁膜の比誘電率を低く
することが要求されており、層間絶縁膜の材質について
の検討がなされている。即ちＳｉＯ2 は比誘電率がおよ
そ４であり、これよりも小さい材質の発掘に力が注がれ
ている。そのうちの一つとして比誘電率が３．５である
ＳｉＯＦの実現化が進められているが、本発明者は比誘
電率が更に小さいフッ素添加カーボン膜に注目してい
る。
【０００３】
【発明が解決しようする課題】ところで層間絶縁膜につ
いては、小さい比誘電率であることの他に密着性が大き
いこと、機械的強度が大きいこと、熱的安定性に優れて
いることなどが要求される。フッ素添加カーボンとして
商品名テフロン（ポリテトラフルオロエチレン）がよく
知られているが、これは極めて密着性が悪く、硬度も小
さい。従ってフッ素添加カーボン膜を層間絶縁膜として
用いるといっても、膜質に未知な部分が多く、現状では
実用化が困難である。
【０００４】本発明は、このような事情の下になされた
ものでありその目的は、半導体デバイスに適したフッ素
添加カーボンを製造する方法を提供することにある。
【０００５】
【課題を解決するための手段】請求項１の発明は、少な
くともＣn Ｆm ガス及びＣk Ｈs ガス（ｎ、ｍ、ｋ、ｓ
は整数）を含む成膜ガスにエネルギーを与えてプラズマ
化し、被処理体上にフッ素添加カ−ボン膜を成膜するこ
とを特徴とする。
【０００６】
【発明の実施の形態】本発明の実施の形態は、例えば半
導体デバイスの層間絶縁膜に適したフッ素添加カーボン
（以下「ＣＦ膜」という）を製造するプロセス条件、例
えば原料ガスの種類や圧力などとＣＦ膜の膜質との関係
を調べ、最適な（プロセス条件）を見出だした点に特徴
がある。先ずこの実施の形態に用いられるプラズマ処理
装置の一例を図１に示す。図示するようにこのプラズマ
処理装置１は、例えばアルミニウム等により形成された
真空容器２を有しており、この真空容器２は上方に位置
してプラズマを発生させる筒状のプラズマ室２１と、こ
の下方に連通させて連結され、プラズマ室２１よりは口
径の大きい筒状の成膜室２２とからなる。なおこの真空
容器２は接地されてゼロ電位になっている。
【０００７】この真空容器２の上端は、開口されてこの
部分にマイクロ波を透過する部材例えば石英等の材料で
形成された透過窓２３が気密に設けられており、真空容
器２内の真空状態を維持するようになっている。この透
過窓２３の外側には、例えば２．４５ＧＨz のプラズマ
発生用高周波供給手段としての高周波電源部２４に接続
された導波管２５が設けられており、高周波電源部２４
に発生したマイクロ波Ｍを導波管２５で案内して透過窓
２３からプラズマ室２１内へ導入し得るようになってい
る。
【０００８】プラズマ室２１を区画する側壁には例えば
その周方向に沿って均等に配置したプラズマガスノズル
２６が設けられると共にこのノズル２６には、図示しな
いプラズマガス源、例えばＡｒガスやＯ2 ガス源が接続
されており、プラズマ室２１内の上部にＡｒガスやＯ2
ガス等のプラズマガスをムラなく均等に供給し得るよう
になっている。なお図中ノズル２６は図面の煩雑化を避
けるため２本しか記載していないが、実際にはそれ以上
設けている。
【０００９】また、プラズマ室２１を区画する側壁の外
周には、これに接近させて磁界形成手段として例えばリ
ング状の主電磁コイル２７が配置されると共に、成膜室
２２の下方側にはリング状の補助電磁コイル２８が配置
され、プラズマ室２１から成膜室２２に亘って上から下
に向かう磁界例えば８７５ガウスの磁界Ｂを形成し得る
ようになっており、ＥＣＲプラズマ条件が満たされてい
る。なお電磁コイルに代えて永久磁石を用いてもよい。
【００１０】このようにプラズマ室２１内に周波数の制
御されたマイクロ波Ｍと磁界Ｂとを形成することによ
り、これらの相互作用により上記ＥＣＲプラズマが発生
する。この時、前記周波数にて前記導入ガスに共鳴作用
が生じてプラズマが高い密度で形成されることになる。
すなわちこの装置は、電子サイクロトロン共鳴（ＥＣ
Ｒ）プラズマ処理装置を構成することになる。
【００１１】一方前記成膜室２２の上部即ちプラズマ室
２１と連通している部分には、リング状の成膜ガス供給
部３０が設けられており、内周面から成膜ガスが噴出す
るようになっている。また成膜室２２内には、載置台３
が昇降自在に設けられている。この載置台３は、例えば
アルミニウム製の本体３１の上に、ヒータを内蔵した静
電チャック３２を設けてなり、静電チャック３２の電極
３３にはウエハＷにイオンを引き込むためのバイアス電
圧を印加するように例えば高周波電源部３４が接続され
ている。そしてまた成膜室２２の底部には排気管３５が
接続されている。
【００１２】次に上述の装置を用いて被処理体であるウ
エハ１０上にＣＦ膜よりなる層間絶縁膜を形成する方法
について説明する。先ず、真空容器２の側壁に設けた図
示しないゲートバルブを開いて図示しない搬送アームに
より、例えば表面にアルミニウム配線が形成された被処
理体であるウエハ１０を図示しないロードロック室から
搬入して載置台３上に載置する。
【００１３】続いて、このゲートバルブを閉じて内部を
密閉した後、排気管３５より内部雰囲気を排出して所定
の真空度まで真空引きし、プラズマガスノズル２６から
プラズマ室２１内へプラズマ発生用ガス例えばＡｒガス
を導入すると共に成膜ガス供給部３０から成膜室２２内
へ成膜ガス例えばＣＦ4 ガス及びＣ2 Ｈ4 ガスを夫々流
量６０ｓｃｃｍ及び３０ｓｃｃｍで導入する。そして真
空容器２内を例えば０．１Ｐａのプロセス圧に維持し、
かつ高周波電源部３４により載置台３に１３．５６ＭＨ
ｚ、１５００Ｗのバイアス電圧を印加すると共に、載置
台３の表面温度を３２０℃に設定する。
【００１４】プラズマ発生用高周波電源部２４からの
２．４５ＧＨｚの高周波（マイクロ波）は、導波管２５
を搬送されて真空容器２の天井部に至り、ここの透過窓
２３を透過してマイクロ波Ｍがプラズマ室２１内へ導入
される。このプラズマ室２１内には、電磁コイル２７、
２８により発生した磁界Ｂが上方から下方に向けて例え
ば８７５ガウスの強さで印加されており、この磁界Ｂと
マイクロ波Ｍとの相互作用でＥ（電界）×Ｂ（磁界）を
誘発して電子サイクロトロン共鳴が生じ、この共鳴によ
りＡｒガスがプラズマ化され、且つ高密度化される。な
おＡｒガスを用いることによりプラズマが安定化する。
【００１５】プラズマ生成室２１より成膜室２２内に流
れ込んだプラズマ流は、ここに供給されているＣ4 Ｆ8
ガス及びＣ2 Ｈ4 ガスを活性化させて活性種を形成す
る。一方プラズマイオンこの例ではＡｒイオンはプラズ
マ引き込み用のバイアス電圧によりウエハ１０に引き込
まれ、ウエハ１０表面のパターン（凹部）に堆積された
ＣＦ膜の角をＡｒイオンのスパッタエッチング作用によ
り削り取って間口を広げながら、ＣＦ膜が成膜されて凹
部内に埋め込まれる。
【００１６】ここで本発明者は成膜ガスとしてＣn Ｆm
ガスとＣK ＨS ガスとを組み合わせた場合、ｎ、ｍ、
ｋ、ｓと膜質とがどのように対応するかを調べた。ただ
しｎ、ｍ、ｋ、ｓは整数である。実験としては、Ｃn Ｆ
m ガスとＣK ＨS ガスとの流量を夫々６０ｓｃｃｍ及び
３０ｓｃｃｍとし、その他のプロセス条件は上述の実施
の形態と同じにして厚さ１μｍのＣＦ膜を成膜し、得ら
れたＣＦ膜について比誘電率、密着性及び硬さを調べ
た。
【００１７】Ｃn Ｆm ガスとしては、ＣＦ4 、Ｃ
2 Ｆ6 、Ｃ3 Ｆ8 、Ｃ4 Ｆ8 などを用いることができ、
またＣk ＨS ガスとしてはＨ2 、ＣＨ4 、Ｃ2 Ｈ2 、Ｃ
2 Ｈ6 、Ｃ3 Ｈ8 、Ｃ4 Ｈ8 などを用いることができ
る。図２〜図４は夫々比誘電率、密着性及び硬さについ
ての結果を示し、横軸にＣn Ｆm ガスのｍとｎとの比を
とり、縦軸にＣK ＨS ガスのｓとｋとの比をとってい
る。縦軸と横軸の各値の交点に記載した数値がデータで
あり、例えば図２でいえばＣ4 Ｆ8 ガス及びＣ2 Ｈ4 ガ
スの組み合わせでは、比誘電率は２．３である。ただし
最上段のデータはＣK ＨSガスとしてＨ2 ガスを用いた
ものである。
【００１８】比誘電率の測定については、ベアシリコン
表面にＣＦ膜を形成し、更にその上にアルミニウム電極
を形成し、シリコン層と電極との間に比誘電率メータの
電極を接続してＣＦ膜の比誘電率を測定した。密着性の
測定については、ベアシリコン表面にＣＦ膜を形成し、
このＣＦ膜表面に密着試験子を接着剤で固定し、試験子
を引き上げてＣＦ膜がベアシリコンから剥がれたときの
試験子単位面積当りの引き上げ力（ｋｇ／ｃｍ2 ）の大
きさを指標とした（セバスチャン法）。硬さの測定につ
いては島津ダイナミック超微小硬度計ＤＵＨ−２００を
用い、稜間隔１１５度、圧子先端曲率半径０．１μｍ以
下の三角錐圧子により試験荷重５００ｍｇｆ、負荷速度
２９ｍｇｆ／ｓｅｃ試験荷重保持時間５ｓｅｃの条件で
ＣＦ膜に対して押し込み試験を行った。押し込み深さを
Ｄ（μｍ）とすると、係数（３７．８３８）×荷重／Ｄ
2 を硬さの指標（ダイナミック硬度）とした。
【００１９】デバイスの高速化に対応するためには比誘
電率が３．０以下好ましくは２．５以下であることが必
要であり、この範囲を満足する成膜ガスの組み合わせの
範囲を図２中斜線で示す。密着性については上述の試験
の場合、２００ｋｇ／ｃｍ2以上あればデバイスに組み
込んだときに膜剥がれのおそれはなく、この範囲を図３
中斜線で示す。硬さについては、あまり小さいと、例え
ば表面を機械的研磨して平坦化するエッチバック工程が
困難になるため、４０以上好ましくは５０以上であるこ
とが必要であり、この範囲を図４中斜線で示す。このよ
うな結果に対して考察すると、比を上げるためには膜中
のＦの比率を多くすればよいが、Ｆの比率が多過ぎると
密着性が悪くかつ硬さが小さくなる。この理由は密着性
及び硬さは膜中のＣ−Ｃ結合に寄与していると考えら
れ、Ｆの比率が多いと、Ｃ−Ｃ結合が少なくなるためと
考えられる。
【００２０】従って比誘電率が低く、かつ十分な密着
性、硬さを確保するためには図２〜図４の斜線領域がオ
ーバラップする範囲であることが好ましい。ただし硬さ
については、図４の斜線領域から外れている場合ＣＦ膜
の表面に硬度の大きい膜を付けて表面を保護する方法も
ある。図５はＣ4 Ｆ8 ガス及びＣ2 Ｈ4 ガスの混合ガス
を成膜ガスとした既述のプロセス条件におけるＣＦ膜の
Ｘ線光電子分光スペクトルの結果を示し、この結果から
ＣＦ3 基、ＣＦ2 、ＣＦ基及びＣ−ＣＦx 基が含まれて
いることが分かる。
【００２１】以上のことから上述の実施の形態で成膜し
たＣＦ膜は比誘電率が２．４、密着性が４１２、硬度が
１９２であり、層間絶縁膜として好ましいものであるこ
とが分かる。なお上述の例ではＣn Ｆm ガス及びＣk Ｈ
s ガスに加えてＨ2 ガスを添加してもよい。
【００２２】本発明の他の実施の形態では、原料ガスで
あるＣＦ系のガスとして二重結合あるいは三重結合のガ
ス、例えばＣ2 Ｆ2 ガスやＣ2 Ｆ4 ガスを用いる。この
場合ＣＦ膜は熱的安定性に優れているという効果があ
る。熱的安定性とは、高温になってもＦ（フッ素）の抜
けが少ないということである。即ち上段側及び下段側の
各配線層例えばアルミニウム配線を互に電気的に接続す
るために、層間絶縁膜を成膜した後ビアホールを形成し
て例えばＷ（タングステン）の埋め込みが行われるが、
この埋め込み工程は例えば４５０℃程度の温度下で行わ
れる。またビアホールへアルミニウムを流し込む場合も
あるが、このリフロー工程は約４００℃以上で行われ
る。このように層間絶縁膜が成膜温度よりも高い温度に
加熱されたときにＦが抜けるが、原料ガスとしてＣとＦ
とが二重結合あるいは三重結合のガスを用いれば一次結
合のガスに比べてＦの抜けが少ない。Ｆの抜けが多いと
比誘電率が上がるし、ＣＦ膜自体の収縮による膜剥離が
起こり、更にはガスとして抜けることからＣＦ膜とＷ膜
との界面での剥離も起こりやすく、またアルミニウム配
線のエッチング時に用いられるＣｌとＦとの存在下でア
ルミニウムを腐食するおそれもある。従って熱的安定性
が大きい方が望ましい。 （実験例）ここで図１に示すプラズマ成膜装置を用い、
Ｃ4 Ｈ8 ガス、Ｃ2 Ｆ4 （ＣＦ2＝ＣＦ2 ）ガス及びＣ
2 Ｈ4 ガスを原料ガスとして夫々７０ｓｃｃｍ、３０ｓ
ｃｃｍ及び１５ｓｃｃｍの流量で成膜室２２内に供給
し、その他のプロセス条件は先の実施の形態と同様とし
て膜厚が１μｍのＣＦ膜を成膜した。これを実施例１１
とする。またＣ4 Ｆ8 ガス及びＣ2 Ｈ4 ガスとして夫々
７０ｓｃｃｍ及び４０ｓｃｃｍの流量で供給した以外は
実施例１１と同様にしてＣＦ膜を成膜した。これを比較
例１１とする。
【００２３】これらのＣＦ膜について、各温度における
Ｆ、ＣＦ、ＣＦ2 、ＣＦ3 の放出量を質量分析計で測定
したところ図６（ａ）、（ｂ）に示す結果が得られた。
また比誘電率及び成膜速度は下記の結果であった。
【００２４】 比誘電率 成膜速度（オングストローム／ｍｉｎ） 実施例１１ ２．０ ２６５０ 比較例１１ ２．７５ ２３００ この結果から分かるように原料ガス以外の条件を同じに
した場合には実施例１１の方がＦ、ＣＦ、ＣＦ2 、ＣＦ
3 の放出量が少なく、熱的安定性が大きいことが分か
る。このようにＦの抜けが少ないのはＣ−Ｃ結合が三次
元綱状的に形成され、つまりＣ−Ｃのネットワーク構造
が形成され、Ｃ−Ｆ結合が解離してもＦが外に抜けにく
いのではないかと推測される。そして二重結合や３重結
合のＣ−Ｆ系ガスを用いた場合には、原料ガス自体の重
合反応により、ネットワーク構造が形成される、Ｃ−Ｆ
結合のＦの解離を必要としない反応機構であるためＣ−
Ｆ結合を持ったままのＣ−Ｃ結合が多くなるものと考え
られる。
【００２５】一方比較例の原料ガスにおいてはＣ2 Ｈ4
ガスの比率を大きくすることによりＣ−Ｃ結合を多くす
ることができるが、この場合にはＦの比率が低くなって
しまい比誘電率が上がってしまう。
【００２６】そしてまた本発明では、原料ガスであるＣ
Ｆ系のガスとして、一つのＣに４個のＣＦ基が結合して
いる分子構造のガス例えばＣ（ＣＦ3 ）4 やＣ（Ｃ2 Ｆ
5 ）4 などを単独あるいは既に述べたＣ4 Ｆ8 ガスやＣ
2 Ｆ2 ガスなどと混合して用いてもよい。このようにす
ればＣ−Ｃネットワーク構造が作られやすく熱的安定性
が大きい。
【００２７】その理由については、図７（ａ）に示すよ
うにＣ（ＣＦ3 ）4 の場合、Ｃ−Ｆ結合が切れてそこに
ＣまたはＦが結合することになると考えられるが、Ｃが
結合すると、当該Ｃは点線で囲む４つのＣ−Ｃ結合を有
しているため、Ｃ−Ｃ結合の数が多くなり、しかも各Ｃ
に対してＣ−Ｃ結合の連鎖が４方向に広がっていく格好
になるため、Ｃ−Ｃ結合による強固なネットワーク構造
が形成される。またＣ−Ｃ結合が４個に対してＦの数が
１２個であるため、全体としてＦの数が多く、低い比誘
電率を確保することができる。
【００２８】これに対してＣ4 Ｆ8 のように環状構造の
場合図７（ｂ）に示すようにある程度強固なネットワー
ク構造をとることはできるが、Ｃ−Ｃ結合が４個に対し
てＦの数が８個と少ないため比誘電率が高くなってしま
う。また図７（Ｃ）に示すようにＣ4 Ｈ10のように単純
な一次結合の場合、Ｃ−Ｆ結合が切れたときに必ずＣが
結合するわけではなくＦも結合することから、結果的に
三次元方向にＣ−Ｃ結合が連鎖して広がっていきにく
く、それ程強固なネットワーク構造をとることができな
いと考えられる。 （実験例）ここで図１に示すプラズマ成膜装置を用い、
Ｃ4 Ｆ8 ガス、（ＣＦ3 ）4 Ｃガス及びＣ2 Ｈ2 ガスを
夫々６０ｓｃｃｍ、４０ｓｃｃｍ及び２０ｓｃｃｍの流
量で供給すると共に圧力を０．１８Ｐａとし、その他の
プロセス条件は先の実施例１１と同様にして膜厚が１μ
ｍのＣＦ膜を成膜した。これを実施例２１とする。
【００２９】またＣ4 Ｆ8 ガス及びＣ2 Ｈ4 ガスを夫々
１００ｓｃｃｍ及び２０ｓｃｃｍの流量で供給した以外
は同様にしてＣＦ膜を成膜した。これを比較例２１とす
る。
【００３０】実験例２１及び比較例２１のＣＦ膜につい
て先の実施例１１等と同様に質量分析計で測定を行った
ところ図８（ａ）（ｂ）に示す結果が得られた。また実
施例２１及び比較例２１について比誘電率を調べたとこ
ろ比誘電率は夫々２．１及び２．７であった。この結果
から分かるように実施例２１の方が比較例２１に比べて
比誘電率が低く、また熱的安定性が大きい。
【００３１】更に本発明において、好ましい原料ガスと
してはＣＨＦ系のガスを挙げることができる。ＣＨＦ系
ガスとしてはＣＨ3 （ＣＨ2 ）3 ＣＨ2 Ｆ、ＣＨ3 （Ｃ
Ｈ2）4 ＣＨ2 Ｆ、ＣＨ3 （ＣＨ2 ）7 ＣＨ2 Ｆ、ＣＨ
ＣＨ3 Ｆ2 、ＣＨＦ3 、ＣＨ3 Ｆ及びＣＨ2 Ｆ2 などを
挙げることができる。この場合次のような利点がある。
先ずＣＦ系ガスとＣＨ系ガスとの混合ガスに比べて成膜
速度が早い。例えばＣ4 Ｆ8 とＣ2 Ｈ4 ガスとの混合ガ
スにおいては図９に示すようにＣ4 Ｆ8 のＦとＣ2 Ｈ4
のＨとが結合してＨＦとなって飛び、Ｃ−Ｃ結合が形成
されるか、または一方のＣ4 Ｆ8 のＦと他方のＣ4 Ｆ8
のＦとが結合してＦ2 となって飛び、Ｃ−Ｃ結合が形成
されると考えられる。
【００３２】Ｆ−Ｆ結合になるよりはＨ−Ｆ結合になる
方が小さなエネルギーで済むが、Ｃ4 Ｆ8 の分子の隣り
にＣ2 Ｈ4 の分子がくる確率は、実際には流量比等に応
じた確率であるが、単純に考えれば５０％である。これ
に対してＣＨＦ系のガスであれば図７に示すようにどの
分子もＦとＨとを備えているので一の分子のＦと他の分
子のＨとが結合しやすくＣ−Ｃ結合が形成されやすいと
推測される。このことはガスに与えられるエネルギーが
同じであれば成膜速度が早いことを意味している。ＣＨ
Ｆ系のガスを用いる場合比誘電率をできるだけ低く抑え
るために、Ｃの数に比べてＦの数が多いガス例えばＣＨ
Ｆ3 ガスなどを用いることが好ましい。またＣＨＦ系の
ガスとＣＨ系のガスとに加えてＣＦ系のガスを添加して
もよい。（実験例）ここで図１に示すプラズマ成膜装置
を用い、ＣＨＦ3 ガス及びＣ2 Ｈ4 ガスを夫々６０ｓｃ
ｃｍ及び３０ｓｃｃｍの流量で供給し、その他のプロセ
ス条件は先の実施例１１と同様にして膜厚が２．０μｍ
のＣＦ膜を成膜した。これを実施例３１とする。この実
施例３１について先の実施例１１等と同様に質量分析計
で測定を行ったところ図１０に示す結果が得られた。図
１０の結果と先の図６（ｂ）に示す比較例１１とを比べ
て分かるようにＣＨＦ系のガスを用いた方が熱的安定性
に優れている。更に実施例３１及び比較例２１における
成膜速度と既述のダイナミック硬度の測定結果を下記に
示す。ただしウエハに高周波バイアスを印加しなかった
場合の硬度についても参考に記載しておく。 成膜速度（オングストローム／ｍｉｎ） 硬度 実施例３１ ４３００ ２００．６ 実施例３１（ハ゛イアスなし） ６８００ ８０．８ 比較例１１ ２３００ １０６．６ 比較例１１（ハ゛イアスなし） ３１００ ５６．５ この結果から分かるようにＣＨＦ系のガスを用いれば、
成膜速度が早く、スループットが向上すると共に硬度の
大きなＣＦ膜が得られる。
【００３３】以上においてＣＦ膜の膜質とウエハの載置
台表面温度との関係を調べるために、既述の実施の形態
のプロセス条件（Ｃn Ｆm ガス＋Ｃk Ｈs ガスの説明に
用いた条件）において載置台表面温度を３５０℃及び２
２０℃に夫々設定し、成膜されたＣＦ膜について既述の
質量分析を行ったところ図１１（ａ）、（ｂ）に示す結
果が得られた。この理由については、ウエハ表面におけ
る熱エネルギーが高温になる程大きくなり、このため活
性種のエネルギーが大きくなってＣ−Ｃ結合が多くなる
と共にＦの離脱が進むものと考えられる。また配線が形
成された半導体デバイスについては高温にするといって
も４５０℃程度が限界であるため、Ｃ4Ｆ8 ガスとＣ2
Ｈ4 ガスとの組み合わせは、３５０℃程度のプロセス温
度で熱的安定性が大きくなるので有効な組み合わせであ
る。
【００３４】ここで図１の装置を用いて真空容器２内の
圧力とＣＦ膜の膜質、密着性及び成膜速度との関係を調
べたところ図１２及び図１３の結果が得られた。図１２
は載置台３へ印加されるバイアス電力と成膜速度との関
係を圧力毎に求めた結果である。プロセス条件について
は、マイクロ波のパワーを２．７ｋｗ、Ｃ4 Ｆ8 ガス、
Ｃ2 Ｈ4 ガス及びＡｒガスの流量を夫々６０ｓｃｃｍ、
３０ｓｃｃｍ及び１５０ｓｃｃｍとし、載置台の表面温
度を２００℃とした。磁場などの他の条件は先の実施の
形態で述べた条件と同様である。
【００３５】図１２の結果から分かるように圧力が高く
なる程、またバイアス電力が大きくなる程成膜速度が遅
くなっている。これは圧力が高くなるとイオンの平均自
由工程が短くなり、イオンと分子の衝突エネルギーが小
さくなるので活性種が膜内に取り込まれる速度が遅くな
ると考えられる。またバイアス電力を大きくすると、イ
オンによるエッチング効果が大きくなり成膜速度が遅く
なると考えられる。
【００３６】本発明者は圧力を低くするとイオンの平均
自由工程が長くなり、活性種が膜内に取り込まれる速度
が早くなって、緻密な膜ができるのではないかという推
測を基にＣＦ膜とその下地膜この例ではシリコン基板と
の密着性を膜応力（ストレス）という点から調べた。
【００３７】図１３は、図１２のデータをとったときの
プロセス条件の中でバイアス電力を０Ｗとし、シリコン
基板上に得られたＣＦ膜についてストレスの大きさと膜
剥れの有無を調べた結果である。ただし圧力を１．２Ｐ
ａ、１．５Ｐａに設定してプロセスを行った場合につい
ても併せて示してある。ストレスの計算は次式により行
った。
【００３８】Ｓ＝Ｅ（Ｄ）2 ／６（１−Ｖ）ＲＴ ただしＳ：ストレス、Ｅ：シリコン基板のヤング率、
Ｖ：シリコン基板のポアソン比、Ｄ：シリコン基板の厚
さ、Ｒ：ウエハ全体の湾曲半径、Ｔ：ＣＦ膜の膜厚（Ｔ
はＤよりも十分に小さいものとする） ストレスにおける圧縮、引張りとは、ＣＦ膜から見てシ
リコン基板がどのような力をかけているかの区別であ
り、このようなストレスが作用するのは、ウエハが室温
に戻るときに材料によって収縮に差が生じるからであ
る。そして図１４に示すようにＣＦ膜が緻密になろうと
する場合には後から順次Ｃが膜内に潜り込んでくるので
ＣＦ膜自体が広がろうとし、シリコン基板はその伸びを
抑えようとするのでＣＦ膜がシリコン基板から圧縮をか
けることになる。
【００３９】これに対してＣＦ膜の緻密性が悪い場合に
はＣＦ膜自体が縮まろうとするので、ＣＦ膜がシリコン
基板から引張られることになるが、引張りのストレスが
かかると膜が剥がれやすくなる。膜剥がれの有無を調べ
る方法は、粘着テープをＣＦ膜の表面に貼り付け、この
テープを剥がすときにＣＦ膜がシリコン基板から剥がれ
るか否かを見ることによって行った。
【００４０】なお従来のＳｉＯ2 膜も同様の傾向にある
が、ＳｉＯ2 の場合にはシリコンと熱膨脹係数の差が大
きいので、膜の緻密性の影響以前に、大きな圧縮応力が
作用しているので両者の密着性が高い。
【００４１】図１３の結果から膜剥がれを防止するため
には圧力を１Ｐａ以下にすることが好ましい。また埋め
込み時にイオンによる凹部の肩部分のエッチング特性を
確保して良好な埋め込みを行うためにはバイアス電力は
少なくとも５００Ｗ程度は必要と考えられるが、このと
き成膜速度として４０００オングストローム／ｍｉｎ以
上を確保しようとすると図１２のグラフから圧力は１Ｐ
ａ以下であることが好ましい。この成膜速度の大きさ
は、１μｍのＣＦ膜の成膜するにあたって、クリーニン
グ工程も考慮して、１時間当り１０〜１１枚の処理をし
ようとする場合に逆算して求めたものである。
【００４２】また図１２のデータをとったときのプロセ
ス条件においてバイアス電力を１５００Ｗとし、０．２
Ｐａ及び１Ｐａにおいて夫々埋め込み可能なアスペクト
比（凹部の深さ／幅）を調べたところ夫々２及び０．８
であった。従って圧力が低い方が埋め込み特性が良いと
いえる。更にまた圧力が低い方が、分子とイオンの衝突
エネルギーが大きいので、活性種のエネルギーが大きく
なり、Ｃ−Ｃ結合が多くなると共に膜中のＦを叩き出
し、Ｃ−Ｃ結合を多くして熱的安定性が大きくなると推
測される。
【００４３】次いでマイクロ波電力の大きさとＣＦ膜と
密着性との関係について調べるために、マイクロ波電力
を１０００Ｗ、１５００Ｗ、２０００Ｗ、２５００Ｗ、
２７００Ｗ、３０００Ｗ、３５００Ｗに夫々設定して厚
さ１００００オングストロームのＣＦ膜を８インチウエ
ハ上に成膜し、既述したセバスチャン法によって密着性
を測定したところ図１５に示す結果が得られた。マイク
ロ波電力以外のプロセス条件は、同様の条件とし、Ｃ4
Ｆ8 ガス、Ｃ2 Ｈ4 ガス及びＡｒガスを夫々６０ｓｃｃ
ｍ、３０ｓｃｃｍ及び１５０ｓｃｃｍの流量で供給し、
圧力を０．２Ｐａ、載置台表面温度を３２０℃、載置台
３のバイアス電力を１５００Ｗに夫々設定した。その他
の条件は既述の実施の形態の場合と同じである。
【００４４】図１５の結果から分かるようにマイクロ波
電力を大きくするにつれてＣＦ膜の密着性が向上し、既
述のようにデバイスに組み込むための実用性からすると
密着性は２００ｋｇ／ｃｍ2 以上であることが好ましい
ことから、密着性という点からだけするとマイクロ波電
力は１０００Ｗ以上であることが必要である。一方各マ
イクロ波電力毎に、得られたＣＦ膜の面内の膜厚の均一
性を調べたところ図１６に示す結果となり、実用上膜厚
均一性は２０％以下であることが好ましいことから、密
着性のデータと合わせるとマイクロ波電力は２０００Ｗ
以上であることが望ましい。この例では真空容器２内の
容積が０．２ｍ3 であることから、真空容器２の単位容
積当りに必要なマイクロ波電力は１００００Ｗ／ｍ3 以
上である。マイクロ波電力が２０００Ｗ以上の条件で成
膜されたＣＦ膜の硬さについても調べたところ十分に硬
度が得られていた。マイクロ波電力を大きくすると密着
性が向上するのは、成膜ガスの活性種のエネルギーが大
きく、Ｃ−Ｃ結合の数が多くなるのではないかと推測さ
れる。また膜厚均一性が向上するのはプラズマ密度の均
一性が向上するからであると考えられる。
【００４５】更にまたマイクロ波電力を２７００Ｗに設
定し、載置台のバイアス電力を変えてＣＦ膜の密着性及
び面内膜厚の均一性に対するバイアス電力の依存性を調
べたところ図１７及び図１８に示す結果が得られた。他
のプロセス条件は図１５に示すデータを測定したときと
同一条件である。この結果からバイアス電力の大きさは
１０００Ｗ以上であることが好ましい。この例では載置
台３の上面の面積は３．１４×１０-2ｍ2 であることか
ら、単位面積当りの好ましい電力は３．１４Ｗ／ｍ2 以
上である。なおこのような条件におけるＣＦ膜の比誘電
率は３．０以下と十分低いものであった。
【００４６】図１９は埋め込み特性に対するバイアス電
力の依存性を調べたものであり、プロセス条件は図１
７、図１８のデータをとったときと同じである。図１９
中○は良好な埋め込みができたことを示し、×印はボイ
ドが発生したことを示す。埋め込みに使用したアルミニ
ウム配線間の幅は０．４μｍである。この結果からバイ
アス電力を大きくすると埋め込み特性が良くなることが
分かる。その理由は、イオンによる凹部の肩部のスパッ
タエッチング効果が大きくなるためであると考えられ
る。
【００４７】次いで本発明の他の実施の形態について説
明する。この実施の形態では原料ガスにＯ2 ガスを添加
することにより埋め込み特性を良くしようとするもので
ある。一般に配線間に絶縁膜を埋め込む場合、埋め込み
途中で凹部の両肩の部分が膨らんできて間口が塞がって
しまうため、載置台にバイアス電力を印加してＡｒイオ
ンをウエハ上に垂直に引き込み、間口を削りながら成膜
を行っているが、アスペクト比が４を越えるとＡｒスパ
ッタの効果があまり発揮されなくなり、ボイド（空隙）
が形成されやすくなる。
【００４８】そこで本発明者は、ＣＦ膜がＯ2 と化学反
応を起こしてＣＯ2 となって除去されていく（化学的エ
ッチングされていく）ことに着目し、図１に示す成膜ガ
ス供給部３０から成膜ガス例えばＣ4 Ｆ8 ガス及びＣ2
Ｈ4 ガスに加えてＯ2 ガスを供給することにより高アス
ペクト比における埋め込みを向上させることを考えた。
【００４９】図２０はＯ2 ガスを連続的に添加した場合
のアルミニウム配線間の埋め込みを行う様子を示す図で
ある。Ｏ2 ガスは活性化されてＣＦ膜のＣと反応してＣ
Ｏ2となりＣＦ膜を化学的にエッチングすると考えられ
るので、このエッチングと成膜とが同時に進行する。こ
の化学的エッチングは後述の埋め込み特性の実験例から
も分かるようにＡｒスパッタの作用よりも大きく、つま
りＣＦ膜に対してはＯ2 によるエッチング速度がＡｒイ
オンによるエッチング速度よりも大きいと考えられる。
ただしこの発明では従来のＡｒイオンによるスパッタエ
ッチング効果と併用してもよい。
【００５０】Ａｒガスをプラズマガスとして用いた場
合、成膜ガス供給部から供給されたＯ2 ガスはプラズマ
のエネルギーにより、更に電子サイクロトロン共鳴によ
り活性化されてイオンになり、このため載置台のバイア
ス電力によりウエハに対して高い垂直性で衝突する。こ
の結果図２０に示すように特に肩部（間口の部分）のエ
ッチング速度が大きいため、十分に間口を広げながら埋
め込みが行われるため、アスペクト比が高い凹部に対し
ても埋め込みを行うことができる。これに対してＡｒイ
オンのみのスパッタエッチングではエッチング速度が小
さいため、アスペクト比が大きい凹部を埋め込む場合に
は、埋め込みに対して間口のエッチングが追いつかなく
なりボイドが形成されやすくなってしまう。
【００５１】Ｏ2 ガスの効果を確認するために、図１に
示す装置を用い、Ｃ4 Ｆ8 ガス、Ｃ2 Ｈ4 ガス及びＯ2
ガスを成膜ガス供給部から夫々６０ｓｃｃｍ，３０ｓｃ
ｃｍ及び２０ｓｃｃｍの流量で供給した場合と、Ｏ2 ガ
スを添加しなかった場合とにおいて、アルミニウム配線
間が０．２μｍである凹部の埋め込み試験を行ったとこ
ろ、Ｏ2 ガスを添加しなかった場合にはアスペクト比が
４を越えるとボイドの発生が見られたが、Ｏ2 ガスを添
加した場合にはアスペクト比が５であってもボイドの発
生がなく、良好な埋め込みを行うことができた。
【００５２】ただしこの実験において、マイクロ波電力
を２７００Ｗ、載置台のバイアス電力を１５００Ｗ、圧
力を０．２Ｐａ、載置台の表面温度を３５０℃に夫々設
定しており、その他の条件は既述の実施の形態の条件と
同様である。
【００５３】また上述のようにＯ2 ガスによる化学的エ
ッチングを利用して埋め込みを行う手法としては、はじ
めはＯ2 ガスを供給せずに成膜ガスであるＣ4 Ｆ8 ガス
及びＣ2 Ｈ4 ガスによる成膜を行い、途中で成膜ガスの
供給からＯ2 ガスの供給に切り替えてエッチングを行
い、その後再びＯ2 ガスの供給から成膜ガスの供給に切
り替えるようにしてもよい。
【００５４】図２１はこのような方法によりプロセスが
行われる様子を示す図であり、図２１（ａ）は例えばリ
ン、ボロンドープＳｉＯ2 膜の上にアルミニウム配線４
が形成された状態を示している。この表面に対してＣ4
Ｆ8 ガス及びＣ2 Ｈ4 ガスにより成膜を行うと図２１
（ｂ）に示すように配線４間がＣＦ膜４２により埋め込
まれるが、アスペクト比が大きいとボイド４１が形成さ
れる。
【００５５】続いてＯ2 ガスによりＣＦ膜４２をエッチ
ングすると、図２１（Ｃ）に示すように配線４の側壁に
ＣＦ膜４２が残存し、間口側が広く、奥の方が狭い凹部
４３が形成された格好になる。その後再びＯ2 ガスから
成膜ガスに切り替えて成膜を行うと、図２１（ｄ）に示
すようにボイドのない良好な埋め込みが行われる。
【００５６】成膜ガスからＯ2 ガスに切り替えるタイミ
ングは、この例に限らず、例えば上記の図２０に示すよ
うに間口が塞がりかけたときであってもよいし、その他
のタイミングでもよい。また成膜ガスとＯ2 ガスとの切
り替えは、上述のように１回に限らず一工程の中で２度
以上行ってもよい。更にＯ2 ガスを供給するときに同時
に成膜ガスを供給するようにしてもよい。
【００５７】このような方法の効果を確認するために図
１に示す装置を用い、Ｃ4 Ｆ8 ガス、Ｃ2 Ｈ4 ガス夫々
６０ｓｃｃｍ及び３０ｓｃｃｍの流量で６０秒間供給
し、次いでＯ2 ガス５０ｓｃｃｍに切り替えて６０秒間
エッチングを行い、更にＣ4 Ｆ8 ガス及びＣ2 Ｈ4 ガス
に切り替えて１２０秒間成膜を行ったところ、配線間距
離０．２μｍアスペクト比が４であるアルミニウム配線
間の凹部に良好な埋め込みを行うことができた。
【００５８】ただしこの実験において、マイクロ波電力
を２７００Ｗ、載置台のバイアス電力を１５００Ｗ、圧
力を０．２Ｐａ、載置台の表面温度を３５０℃に夫々設
定しており、その他の条件は既述の実施の形態の条件と
同様である。
【００５９】次に本発明の他の実施の形態について説明
する。この実施の形態はプラズマを発生させるための電
気エネルギーを、あるデューティー比をもってパルス状
に印加する方法である。ＥＣＲプラズマ装置を例にとっ
て説明すると、装置構成については図２２に示すように
マイクロ波発振部としてパルスマイクロ波電源５１を用
いると共に載置台３へのバイアス電源としてパルス高周
波電源５２を用い、これら電源５１、５２の同期をとる
同期回路５３を設けている。ここでパルスマイクロ波電
源５１とは、例えば２．４５ＧＨz のマイクロ波を出力
する高周波電源を備え、ここからのマイクロ波を、同期
回路５３から出力される例えば１０Ｈz〜１０ＫＨz の
パルスによりオン、オフして出力するものであり、いわ
ばマイクロ波をパルスにより変調している。またパルス
高周波電源５２とは例えば１３．５６ＭＨz の高周波を
出力する高周波電源を備え、ここからの高周波を、前記
パルスによりオン、オフして出力するものである。図２
３に電源５１、５２の電力波形の一例を示す。図中模式
的にパルス波形を描いてあるが、実際にはこのパルスが
オンのときには２．４５ＧＨz （あるいは１３．５６Ｍ
Ｈz ）の電力波形が含まれている。
【００６０】このような方法による利点について説明す
る。従来のようにマイクロ波を連続発振させてプラズマ
を発生させると、発振の開始時には電子温度が急激に上
昇する。そして電子が雪崩現象で次々に分子に衝突し、
電子の温度が平均化して例えば１２ｅｖから４ｅｖまで
下がる。これに伴いプラズマ密度も例えば１０11個／ｃ
ｍ3 に飽和し、安定状態になる。この様子を図２４に示
す。
【００６１】これに対してパルス発振は、オン、オフを
繰り返すのでオンになる度に上記の連続発振の初期の過
度現象が起こり、従って電子温度が急激に上昇する状態
が連続的に維持されることになる。この様子を図２５に
示す。パルス発振とすることにより電子温度が上昇し、
成膜時に有効となるラジカル、特に高エネルギーのラジ
カルの数が多くなり、この結果成膜速度が早くなる上、
ラジカルが膜の奥まで押し込まれるので緻密な膜とな
る。
【００６２】Ｃ4 Ｆ8 ガス、Ｃ2 Ｈ4 ガス及びＡｒガス
を夫々６０ｓｃｃｍ、３０ｓｃｃｍ、及び１５０ｓｃｃ
ｍで供給し、電源５１、５２のパルス周波数を３００Ｈ
z とし、デューティー比を種々変えたときの成膜速度を
調べたところ図２６に示す結果が得られた。他のプロセ
ス条件については、マイクロ波電力及びバイアス電力を
夫々２７００Ｗ及び１５００Ｗ、圧力を０．２Ｐａと
し、載置台の表面温度を３２０℃とし、その他の条件は
既述の実施の形態と同様である。
【００６３】パルスプラズマを利用してデューティ比を
１００％から４０％まで下げるに従い、電子温度の高い
プラズマを生成することが可能になり、結果として、成
膜に寄与する活性種のエネルギーを高め、成膜速度が上
昇する。
【００６４】デューティ比を更に、４０％以下に低下す
ると、成膜速度の低下現象が観察される。これは、パル
ス電力の印加と同時に、電子温度の高いプラズマが生成
されるが、雪崩現象が十分に生じる前にパルス電力がオ
フになり、結果として、成膜に寄与する活性種の生成量
が減少したためであると考えられる。従ってデューティ
比を最適化することにより、成膜速度を向上することが
可能である。
【００６５】このようにパルスプラズマを利用する方法
においては、バイアス電力の印加については従来のよう
な高周波を印加するようにしてもよいし、ＣＦ膜以外の
膜例えばＳｉＯ2 膜の成膜を行う場合に適用してもよ
い。以上において本発明はＥＣＲプラズマ処理装置以外
のプラズマ処理装置、に適用してもよい。
【００６６】
【発明の効果】以上にように本発明によれば、例えば層
間絶縁膜に適した膜質の良いＣＦ膜を成膜することがで
き、また早い成膜速度が得られる。
【図面の簡単な説明】
【図１】本発明のプラズマ成膜方法を実施するために用
いるプラズマ処理装置の一例を示す縦断側面図である。
【図２】成膜ガスの種類とＣＦ膜の比誘電率との関係を
示す特性図である。
【図３】成膜ガスの種類とＣＦ膜の密着性とを示す特性
図である。
【図４】成膜ガスの種類とＣＦ膜の硬さとの関係を示す
特性図である。
【図５】ＣＦ膜のＸ線光電子分光スペクトルの結果を示
す特性図である。
【図６】ＣＦ膜について温度を変化させたときに発生す
る気体の質量分析の結果を示す特性図である。
【図７】成膜ガスの分子構造を示す説明図である。
【図８】ＣＦ膜について温度を変化させたときに発生す
る気体の質量分析の結果を示す特性図である。
【図９】成膜ガスの反応の様子を示す説明図である。
【図１０】ＣＦ膜について温度を変化させたときに発生
する気体の質量分析の結果を示す特性図である。
【図１１】ＣＦ膜について温度を変化させたときに発生
する気体の質量分析の結果を示す特性図である。
【図１２】プロセス圧力別のバイアス電力と成膜速度と
の関係を示す特性図である。
【図１３】プロセス圧力とＣＦ膜のストレスとの関係を
示す説明図である。
【図１４】ＣＦ膜のストレスの様子を示す説明図であ
る。
【図１５】ＣＦ膜の密着性に対するマイクロ波電力の依
存性を示す説明図である。
【図１６】ＣＦ膜の膜厚均一性に対するマイクロ波電力
の依存性を示す説明図である。
【図１７】ＣＦ膜の密着性に対するバイアス電力の依存
性を示す説明図である。
【図１８】ＣＦ膜の膜厚均一性に対するバイアス電力の
依存性を示す説明図である。
【図１９】バイアス電力と埋め込み可能な凹部のアスペ
クト比との関係を示す説明図である。
【図２０】ＣＦ膜による配線間の埋め込みの様子を示す
説明図である。
【図２１】ＣＦ膜による配線間の埋め込みの様子を示す
説明図である。
【図２２】本発明の他の実施の形態に用いられるプラズ
マ処理装置の概略構成を示す説明図である。
【図２３】マイクロ波電源及びバイアス電源をオン、オ
フする様子を示す波形図である。
【図２４】マイクロ波電力、プラズマ密度、及び電子温
度の関係を示す特性図である。
【図２５】マイクロ波電力、プラズマ密度、及び電子温
度の関係を示す特性図である。
【図２６】マイクロ波電力及びバイアス電力をオン、オ
フしたときのデューティ比と成膜速度との関係を示す特
性図である。
【符号の説明】
１ プラズマ処理装置 ２ 真空容器 ２１ プラズマ室 ２２ 成膜室 ２４ マイクロ波電源 ２６ プラズマガスノズル ２７ 主電磁コイル ２８ 補助電磁コイル ３ 載置台 ３０ 成膜ガス供給部 ３２ ヒータ ３４ バイアス電源 ４ アルミニウム配線 ４１ ボイド ４２ ＣＦ膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年１月２４日
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図５】
【図９】
【図１】
【図３】
【図７】
【図１５】
【図２】
【図４】
【図１６】
【図６】
【図８】
【図１０】
【図１３】
【図１１】
【図１２】
【図１４】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２６】
【図２５】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内藤 容子 神奈川県津久井郡城山町町屋１丁目２番41 号 東京エレクトロン東北株式会社相模事 業所内 (72)発明者 中瀬 りさ 神奈川県津久井郡城山町町屋１丁目２番41 号 東京エレクトロン東北株式会社相模事 業所内 (72)発明者 横山 敦 神奈川県津久井郡城山町町屋１丁目２番41 号 東京エレクトロン東北株式会社相模事 業所内 (72)発明者 石塚 修一 神奈川県津久井郡城山町町屋１丁目２番41 号 東京エレクトロン東北株式会社相模事 業所内 (72)発明者 遠藤 俊一 神奈川県津久井郡城山町町屋１丁目２番41 号 東京エレクトロン東北株式会社相模事 業所内 (72)発明者 斉藤 正英 東京都港区赤坂５丁目３番６号 東京エレ クトロン株式会社内 (72)発明者 青木 武志 東京都千代田区内幸町２−２−３ 日比谷 国際ビル 川崎製鉄株式会社東京本社内 (72)発明者 平田 匡史 東京都千代田区内幸町２−２−３ 日比谷 国際ビル 川崎製鉄株式会社東京本社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 少なくともＣn Ｆm ガス及びＣk Ｈs ガ
    ス（ｎ、ｍ、ｋ、ｓは整数）を含む成膜ガスにエネルギ
    ーを与えてプラズマ化し、被処理体上にフッ素添加カ−
    ボン膜を成膜することを特徴とするプラズマ成膜方法。
JP32091196A 1996-11-14 1996-11-14 半導体装置の製造方法 Expired - Fee Related JP3402972B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP32091196A JP3402972B2 (ja) 1996-11-14 1996-11-14 半導体装置の製造方法
KR1019980705351A KR19990077209A (ko) 1996-11-14 1997-11-11 플라즈마 성막방법 및 플라즈마 성막장치
PCT/JP1997/004098 WO1998021747A1 (fr) 1996-11-14 1997-11-11 Procede de formage d'un film au plasma et dispositif de fabrication d'un film au plasma
US09/101,516 US6215087B1 (en) 1996-11-14 1997-11-11 Plasma film forming method and plasma film forming apparatus
TW086116932A TW368688B (en) 1996-11-14 1997-11-13 Method and apparatus for plasma-assisted film deposition
US09/750,683 US6355902B2 (en) 1996-11-14 2001-01-02 Plasma film forming method and plasma film forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32091196A JP3402972B2 (ja) 1996-11-14 1996-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10144675A true JPH10144675A (ja) 1998-05-29
JP3402972B2 JP3402972B2 (ja) 2003-05-06

Family

ID=18126651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32091196A Expired - Fee Related JP3402972B2 (ja) 1996-11-14 1996-11-14 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US6215087B1 (ja)
JP (1) JP3402972B2 (ja)
KR (1) KR19990077209A (ja)
TW (1) TW368688B (ja)
WO (1) WO1998021747A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999045585A1 (fr) * 1998-03-05 1999-09-10 Tokyo Electron Limited Appareil et procede de traitement au plasma
WO2000017917A1 (fr) * 1998-09-18 2000-03-30 Tokyo Electron Limited Procede de formation de film au plasma
WO2000019507A1 (fr) * 1998-09-28 2000-04-06 Tokyo Electron Limited Depot de film assiste par plasma
EP1119033A1 (en) * 1998-09-18 2001-07-25 Tokyo Electron Limited Plasma processing method
WO2005017990A1 (ja) 2003-08-15 2005-02-24 Tokyo Electron Limited 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム
US7704893B2 (en) 2003-08-15 2010-04-27 Tokyo Eectron Limited Semiconductor device, method for manufacturing semiconductor device and gas for plasma CVD
KR20170110020A (ko) 2016-03-22 2017-10-10 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121159A (en) 1997-06-19 2000-09-19 Lsi Logic Corporation Polymeric dielectric layers having low dielectric constants and improved adhesion to metal lines
WO1999027575A1 (fr) 1997-11-20 1999-06-03 Tokyo Electron Limited Procede de formation d'un film par plasma
JP3574734B2 (ja) * 1997-11-27 2004-10-06 東京エレクトロン株式会社 半導体デバイスの製造方法
EP1035569B1 (en) * 1997-11-27 2006-10-11 Tokyo Electron Limited Method for forming plasma films
JP3764594B2 (ja) * 1998-10-12 2006-04-12 株式会社日立製作所 プラズマ処理方法
AU6009600A (en) * 1999-07-30 2001-02-19 Drukker International B.V. A cutting blade for a surgical instrument
US6391795B1 (en) * 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
US6492731B1 (en) 2000-06-27 2002-12-10 Lsi Logic Corporation Composite low dielectric constant film for integrated circuit structure
US6489242B1 (en) 2000-09-13 2002-12-03 Lsi Logic Corporation Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures
US6481447B1 (en) * 2000-09-27 2002-11-19 Lam Research Corporation Fluid delivery ring and methods for making and implementing the same
JP4666740B2 (ja) * 2000-10-06 2011-04-06 川崎マイクロエレクトロニクス株式会社 半導体製造装置、被処理基板表面の処理方法およびプラズマ生成物の付着状態の観察方法
US6423630B1 (en) 2000-10-31 2002-07-23 Lsi Logic Corporation Process for forming low K dielectric material between metal lines
US6537923B1 (en) 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6607967B1 (en) 2000-11-15 2003-08-19 Lsi Logic Corporation Process for forming planarized isolation trench in integrated circuit structure on semiconductor substrate
US6572925B2 (en) 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US6649219B2 (en) 2001-02-23 2003-11-18 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
US20040221800A1 (en) * 2001-02-27 2004-11-11 Tokyo Electron Limited Method and apparatus for plasma processing
US6559048B1 (en) 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
US6583026B1 (en) 2001-05-31 2003-06-24 Lsi Logic Corporation Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6566171B1 (en) 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6930056B1 (en) 2001-06-19 2005-08-16 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure
US6559033B1 (en) 2001-06-27 2003-05-06 Lsi Logic Corporation Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6881664B2 (en) * 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
US6521520B1 (en) 2001-08-30 2003-02-18 Lsi Logic Corporation Semiconductor wafer arrangement and method of processing a semiconductor wafer
JP2003107243A (ja) * 2001-09-18 2003-04-09 Internatl Business Mach Corp <Ibm> 光透過膜、該光透過膜の製造方法、配向膜並びに該配向膜を含む液晶パネルおよび表示装置
US6528423B1 (en) 2001-10-26 2003-03-04 Lsi Logic Corporation Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material
US6613665B1 (en) 2001-10-26 2003-09-02 Lsi Logic Corporation Process for forming integrated circuit structure comprising layer of low k dielectric material having antireflective properties in an upper surface
US7001823B1 (en) 2001-11-14 2006-02-21 Lsi Logic Corporation Method of manufacturing a shallow trench isolation structure with low trench parasitic capacitance
US6537896B1 (en) 2001-12-04 2003-03-25 Lsi Logic Corporation Process for treating porous low k dielectric material in damascene structure to form a non-porous dielectric diffusion barrier on etched via and trench surfaces in the porous low k dielectric material
US6562735B1 (en) 2001-12-11 2003-05-13 Lsi Logic Corporation Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants
KR100528964B1 (ko) * 2002-12-30 2005-11-15 동부아남반도체 주식회사 반도체 소자의 장벽 금속층 형성방법 및 장치
EP2327795B1 (en) 2003-06-10 2017-08-09 The Trustees Of Boston University Detection methods for disorders of the lung
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
AU2005200629A1 (en) * 2004-02-12 2005-09-01 The Thailand Research Fund High current density ion source
CA2497324A1 (en) 2004-02-17 2005-08-17 Affymetrix, Inc. Methods for fragmenting and labelling dna
US7384693B2 (en) * 2004-04-28 2008-06-10 Intel Corporation Diamond-like carbon films with low dielectric constant and high mechanical strength
JP4737552B2 (ja) * 2004-07-22 2011-08-03 国立大学法人京都大学 フルオロカーボン膜及びその形成方法
EP1874962A2 (en) 2005-04-14 2008-01-09 The Trustees Of Boston University Diagnostic for lung disorders using class prediction
CA2645310A1 (en) 2006-03-09 2007-09-13 The Trustees Of Boston University Diagnostic and prognostic methods for lung disorders using gene expression profiles from nose epithelial cells
US20090238998A1 (en) * 2008-03-18 2009-09-24 Applied Materials, Inc. Coaxial microwave assisted deposition and etch systems
KR20120049239A (ko) * 2009-06-26 2012-05-16 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법
AU2011248457B2 (en) 2010-04-29 2017-02-16 Pangu Biopharma Limited Innovative discovery of therapeutic, diagnostic, and antibody compositions related to protein fragments of valyl tRNA synthetases
NZ628126A (en) 2012-02-16 2016-10-28 Atyr Pharma Inc Histidyl-trna synthetases for treating autoimmune and inflammatory diseases
SG195494A1 (en) * 2012-05-18 2013-12-30 Novellus Systems Inc Carbon deposition-etch-ash gap fill process
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US10047438B2 (en) * 2014-06-10 2018-08-14 Lam Research Corporation Defect control and stability of DC bias in RF plasma-based substrate processing systems using molecular reactive purge gas
JP6315809B2 (ja) 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697660B2 (ja) 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
JPS6243335A (ja) 1985-08-21 1987-02-25 Arita Seisakusho:Kk 自動車のドアが開く事を表示する装置
JPS63233549A (ja) 1987-03-20 1988-09-29 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成法
JPH033380A (ja) 1989-05-31 1991-01-09 Mitsubishi Electric Corp 気体レーザ装置
JPH04271122A (ja) 1991-02-27 1992-09-28 Fuji Electric Co Ltd プラズマ処理装置
JPH06196421A (ja) 1992-12-23 1994-07-15 Sumitomo Metal Ind Ltd プラズマ装置
JPH06216047A (ja) * 1993-01-12 1994-08-05 Anelva Corp マイクロ波プラズマｃｖｄ膜形成方法および装置
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3147695B2 (ja) * 1994-02-21 2001-03-19 日新電機株式会社 ダイアモンド状炭素膜形成のためのプラズマｃｖｄ法及び装置
JP2748864B2 (ja) 1994-09-12 1998-05-13 日本電気株式会社 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置
US5571576A (en) * 1995-02-10 1996-11-05 Watkins-Johnson Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999045585A1 (fr) * 1998-03-05 1999-09-10 Tokyo Electron Limited Appareil et procede de traitement au plasma
EP1119033A4 (en) * 1998-09-18 2004-11-17 Tokyo Electron Ltd PLASMA PROCESSING
EP1119033A1 (en) * 1998-09-18 2001-07-25 Tokyo Electron Limited Plasma processing method
US6468603B1 (en) 1998-09-18 2002-10-22 Tokyo Electron Limited Plasma film forming method utilizing varying bias electric power
WO2000017917A1 (fr) * 1998-09-18 2000-03-30 Tokyo Electron Limited Procede de formation de film au plasma
WO2000019507A1 (fr) * 1998-09-28 2000-04-06 Tokyo Electron Limited Depot de film assiste par plasma
KR100430807B1 (ko) * 1998-09-28 2004-05-10 동경 엘렉트론 주식회사 플라즈마 성막 방법
WO2005017990A1 (ja) 2003-08-15 2005-02-24 Tokyo Electron Limited 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム
US7704893B2 (en) 2003-08-15 2010-04-27 Tokyo Eectron Limited Semiconductor device, method for manufacturing semiconductor device and gas for plasma CVD
US7875549B2 (en) 2003-08-15 2011-01-25 Tokyo Electron Limited Fluorine doped carbon films produced by modification by radicals
EP2284875A2 (en) 2003-08-15 2011-02-16 Tokyo Electron Limited Film forming method, fabrication method of semiconductor device, semiconductor device, and substrate processing system
US8119518B2 (en) 2003-08-15 2012-02-21 Tokyo Electron Limited Noble metal barrier for fluorine-doped carbon films
KR20170110020A (ko) 2016-03-22 2017-10-10 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치의 제조 시스템
US10297443B2 (en) 2016-03-22 2019-05-21 Tokyo Electron Limited Semiconductor device manufacturing method and semiconductor device manufacturing system

Also Published As

Publication number Publication date
WO1998021747A1 (fr) 1998-05-22
JP3402972B2 (ja) 2003-05-06
KR19990077209A (ko) 1999-10-25
US6215087B1 (en) 2001-04-10
TW368688B (en) 1999-09-01
US20010020608A1 (en) 2001-09-13
US6355902B2 (en) 2002-03-12

Similar Documents

Publication Publication Date Title
JPH10144675A (ja) プラズマ成膜方法
US6033979A (en) Method of fabricating a semiconductor device with amorphous carbon layer
JP4361625B2 (ja) 半導体装置及びその製造方法
KR100430807B1 (ko) 플라즈마 성막 방법
JPH03173130A (ja) 高品質二酸化シリコン層の付着方法
KR100382387B1 (ko) 플라즈마 처리 방법
KR20010032168A (ko) 플라즈마 박막 증착 방법
JPH11135494A (ja) プラズマ処理方法
JP3472196B2 (ja) エッチング方法及びそれを用いた半導体装置の製造方法
TW200524051A (en) Minimizing the loss of barrier materials during photoresist stripping
KR100443628B1 (ko) 반도체 장치 및 그 제조 방법
EP1035569B1 (en) Method for forming plasma films
JP4141021B2 (ja) プラズマ成膜方法
JP4068204B2 (ja) プラズマ成膜方法
JP2916119B2 (ja) 薄膜形成方法
JPH11162960A (ja) プラズマ成膜方法
JP3321148B2 (ja) フッ素添加カーボン膜及びその形成方法
JP4054123B2 (ja) プラズマ成膜方法
WO2005038896A1 (ja) プラズマエッチング方法
JP2785379B2 (ja) 薄膜形成方法
JPH05136101A (ja) 半導体集積回路装置の製造方法
JPH11233501A (ja) プラズマ成膜方法
JPH11162961A (ja) プラズマ成膜方法
JPH09171998A (ja) Ａｌ合金層のエッチング方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees