JPH05136101A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH05136101A JPH05136101A JP29882591A JP29882591A JPH05136101A JP H05136101 A JPH05136101 A JP H05136101A JP 29882591 A JP29882591 A JP 29882591A JP 29882591 A JP29882591 A JP 29882591A JP H05136101 A JPH05136101 A JP H05136101A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- etching
- mosi
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路装置の製造工程において、フ
ロンガスに代わる新たなエッチングガスを使用した配線
加工技術を提供する。 【構成】 半導体基板８上に堆積したＭｏＳｉ2 膜１４
（またはＷＳｉ2 膜）の上にレジスト１５を形成した
後、ＭｏＳｉ2 膜１４（またはＷＳｉ2 膜）をドライエ
ッチングにより加工する際、エッチングガスとしてＳＦ
6 とＢＣl3とからなる混合ガスを使用する。
ロンガスに代わる新たなエッチングガスを使用した配線
加工技術を提供する。 【構成】 半導体基板８上に堆積したＭｏＳｉ2 膜１４
（またはＷＳｉ2 膜）の上にレジスト１５を形成した
後、ＭｏＳｉ2 膜１４（またはＷＳｉ2 膜）をドライエ
ッチングにより加工する際、エッチングガスとしてＳＦ
6 とＢＣl3とからなる混合ガスを使用する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、配線のドライエッチング加工に
適用して有効な技術に関するものである。
製造技術に関し、特に、配線のドライエッチング加工に
適用して有効な技術に関するものである。
【０００２】
【従来の技術】従来、シリコン（Ｓｉ）基板上に形成さ
れる半導体集積回路の配線材料には、電気抵抗が低い、
Ｓｉ酸化膜との密着性が良い、加工が容易である等の理
由からアルミニウム（Ａl ）が使用されてきた。
れる半導体集積回路の配線材料には、電気抵抗が低い、
Ｓｉ酸化膜との密着性が良い、加工が容易である等の理
由からアルミニウム（Ａl ）が使用されてきた。
【０００３】ところが、半導体集積回路の高集積化に伴
う配線の微細化によってストレスマイグレーション（Ｓ
Ｍ）やエレクトロマイグレーション（ＥＭ）に起因する
Ａl配線の断線不良が深刻な問題となってきた。
う配線の微細化によってストレスマイグレーション（Ｓ
Ｍ）やエレクトロマイグレーション（ＥＭ）に起因する
Ａl配線の断線不良が深刻な問題となってきた。
【０００４】そこで、近年は、Ａl 配線を合金化（Ｃ
ｕ、Ｓｉ、Ｐｄ等を添加）したり、ＭｏＳｉ2 、ＷＳｉ
2 等のバリヤメタルと積層化したりすることによって配
線の高信頼化を図る積層配線技術が実用化されるように
なった。
ｕ、Ｓｉ、Ｐｄ等を添加）したり、ＭｏＳｉ2 、ＷＳｉ
2 等のバリヤメタルと積層化したりすることによって配
線の高信頼化を図る積層配線技術が実用化されるように
なった。
【０００５】このような積層配線としては、例えばＭｏ
Ｓｉ2 ／Ａl −Ｃｕ−Ｓｉ／ＭｏＳｉ2 、ＷＳｉ2 ／Ａ
l −Ｃｕ−Ｓｉ／ＷＳｉ2 等の三層配線が知られてい
る。また、Ａlに代えてＷ等の高融点金属を使用する配
線技術も実用化されるようになった。
Ｓｉ2 ／Ａl −Ｃｕ−Ｓｉ／ＭｏＳｉ2 、ＷＳｉ2 ／Ａ
l −Ｃｕ−Ｓｉ／ＷＳｉ2 等の三層配線が知られてい
る。また、Ａlに代えてＷ等の高融点金属を使用する配
線技術も実用化されるようになった。
【０００６】上記した配線材料を用いて半導体基板上に
配線を形成するには、スパッタ法またはＣＶＤ法を用い
て基板上に上記配線材料の薄膜を堆積し、次いで上記薄
膜上にレジストパターンを形成した後、マイクロ波プラ
ズマエッチング装置等を用いて上記薄膜のパターニング
を行う。
配線を形成するには、スパッタ法またはＣＶＤ法を用い
て基板上に上記配線材料の薄膜を堆積し、次いで上記薄
膜上にレジストパターンを形成した後、マイクロ波プラ
ズマエッチング装置等を用いて上記薄膜のパターニング
を行う。
【０００７】このとき使用するエッチングガスは、配線
材料の種類によって最適なものが選定され、例えばＭｏ
Ｓｉ2 、ＷＳｉ2 のエッチングにはＳＦ6 ＋Ｃ2 Ｃl3Ｆ
3 やＳＦ6 ＋Ｃ2 Ｃl Ｆ5 に代表されるＳＦ6 とフロン
（フルオロカーボン）との混合ガスが、またＡl −Ｃｕ
−Ｓｉ合金のエッチングにはＢＣl3＋Ｃl2等の塩素系ガ
スがそれぞれ使用されている。
材料の種類によって最適なものが選定され、例えばＭｏ
Ｓｉ2 、ＷＳｉ2 のエッチングにはＳＦ6 ＋Ｃ2 Ｃl3Ｆ
3 やＳＦ6 ＋Ｃ2 Ｃl Ｆ5 に代表されるＳＦ6 とフロン
（フルオロカーボン）との混合ガスが、またＡl −Ｃｕ
−Ｓｉ合金のエッチングにはＢＣl3＋Ｃl2等の塩素系ガ
スがそれぞれ使用されている。
【０００８】なお、これらのガスを使用した積層配線の
ドライエッチング加工については、例えば特願平１−３
３０２２３号等に記載がある。
ドライエッチング加工については、例えば特願平１−３
３０２２３号等に記載がある。
【０００９】
【発明が解決しようとする課題】ところが、前記ＭｏＳ
ｉ2 、ＷＳｉ2 のエッチングに使用されているＣ2 Ｃl3
Ｆ3 やＣ2 Ｃl Ｆ5 等のフロンガスは、下記の理由等か
ら、今後の半導体集積回路装置の製造プロセスでは使用
ができなくなると考えられているため、これらのフロン
ガスに代わる新たなエッチングガスの開発が急務の課題
となっている。
ｉ2 、ＷＳｉ2 のエッチングに使用されているＣ2 Ｃl3
Ｆ3 やＣ2 Ｃl Ｆ5 等のフロンガスは、下記の理由等か
ら、今後の半導体集積回路装置の製造プロセスでは使用
ができなくなると考えられているため、これらのフロン
ガスに代わる新たなエッチングガスの開発が急務の課題
となっている。
【００１０】フロンガスは、環境保護の見地からその
使用が規制されつつある。
使用が規制されつつある。
【００１１】分子中に炭素（Ｃ）を含有するフロンガ
スは、側壁保護膜を形成し易いことから、異方性エッチ
ングに適したガスとして利用されてきたが、その反面、
炭素はパーティクル源ともなり易いため、エッチング装
置のクリーン化の見地から炭素を含有しないガスの使用
が望まれている。
スは、側壁保護膜を形成し易いことから、異方性エッチ
ングに適したガスとして利用されてきたが、その反面、
炭素はパーティクル源ともなり易いため、エッチング装
置のクリーン化の見地から炭素を含有しないガスの使用
が望まれている。
【００１２】ＳＦ6 ＋フロン系混合ガスは、下地Ｓｉ
Ｏ2 膜やレジストに対する選択比が低い。
Ｏ2 膜やレジストに対する選択比が低い。
【００１３】ＳＦ6 ＋フロン系混合ガスの発光スペク
トルは、フロン分子中の炭素の存在に起因して広い波形
を有しているため、発光スペクトルによるエッチングの
自動終点検出が困難であり、現状では下地をある程度オ
ーバーエッチングせざるを得ない。
トルは、フロン分子中の炭素の存在に起因して広い波形
を有しているため、発光スペクトルによるエッチングの
自動終点検出が困難であり、現状では下地をある程度オ
ーバーエッチングせざるを得ない。
【００１４】本発明は、上記した課題に着目してなされ
たものであり、その目的は、フロンガスに代わる新たな
エッチングガスを使用した配線加工技術を提供すること
にある。
たものであり、その目的は、フロンガスに代わる新たな
エッチングガスを使用した配線加工技術を提供すること
にある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１７】すなわち、本願の一発明は、半導体基板上
に堆積したＭｏＳｉ2 膜またはＷＳｉ2 膜の上にレジス
トパターンを形成した後、上記ＭｏＳｉ2 膜またはＷＳ
ｉ2 膜をドライエッチングにより加工する際、エッチン
グガスとしてＳＦ6 とＢＣl3とからなる混合ガスを使用
するものである。
に堆積したＭｏＳｉ2 膜またはＷＳｉ2 膜の上にレジス
トパターンを形成した後、上記ＭｏＳｉ2 膜またはＷＳ
ｉ2 膜をドライエッチングにより加工する際、エッチン
グガスとしてＳＦ6 とＢＣl3とからなる混合ガスを使用
するものである。
【００１８】上記混合ガス中、ＳＦ6 は主としてエッチ
ャント（Ｆラジカル等）を生成するガスであり、ＢＣl3
は側壁にレジストのスパッタ物や塩化物を付着させるガ
スである。
ャント（Ｆラジカル等）を生成するガスであり、ＢＣl3
は側壁にレジストのスパッタ物や塩化物を付着させるガ
スである。
【００１９】本発明者の実験によれば、ＳＦ6 単独でも
ＭｏＳｉ2 膜（およびＷＳｉ2 膜）のエッチングは可能
であったが、側壁に保護膜が堆積されないので側壁がア
ンダーカットされてしまい、加工後の断面形状が逆テー
パーとなった。
ＭｏＳｉ2 膜（およびＷＳｉ2 膜）のエッチングは可能
であったが、側壁に保護膜が堆積されないので側壁がア
ンダーカットされてしまい、加工後の断面形状が逆テー
パーとなった。
【００２０】一方、ＳＦ6 にＢＣl3を添加した場合は、
側壁に適度の膜厚の保護膜が形成されるので、異方性エ
ッチングが可能となり、側壁の断面形状が垂直なパター
ンを得ることができた。
側壁に適度の膜厚の保護膜が形成されるので、異方性エ
ッチングが可能となり、側壁の断面形状が垂直なパター
ンを得ることができた。
【００２１】上記混合ガス中のＳＦ6 の割合は、３０〜
６０％程度が好ましい。ＳＦ6 の割合が６０％を超えた
場合は、側壁がアンダーカットされる現象が観測され
た。また、ＳＦ6 の割合が３０％を下回った場合は、Ｍ
ｏＳｉ2 膜（およびＷＳｉ2 膜）のエッチングレートが
低下し、レジストの削れ量が増えるため、対レジスト選
択比が低下する現象が観測された。
６０％程度が好ましい。ＳＦ6 の割合が６０％を超えた
場合は、側壁がアンダーカットされる現象が観測され
た。また、ＳＦ6 の割合が３０％を下回った場合は、Ｍ
ｏＳｉ2 膜（およびＷＳｉ2 膜）のエッチングレートが
低下し、レジストの削れ量が増えるため、対レジスト選
択比が低下する現象が観測された。
【００２２】上記ＳＦ6 とＢＣl3とからなる混合ガスに
少量の窒素ガスを添加することにより、ＭｏＳｉ2 膜
（およびＷＳｉ2 膜）のアンダーカットをより確実に防
止することができる。
少量の窒素ガスを添加することにより、ＭｏＳｉ2 膜
（およびＷＳｉ2 膜）のアンダーカットをより確実に防
止することができる。
【００２３】本発明者の実験によれば、ＭｏＳｉ2 ／Ａ
l −Ｃｕ−Ｓｉ／ＭｏＳｉ2 およびＷＳｉ2 ／Ａl −Ｃ
ｕ−Ｓｉ／ＷＳｉ2 からなる三層膜をエッチングする
際、下層のＭｏＳｉ2 膜（ＷＳｉ2 膜）の側壁がアンダ
ーカットされる現象が観測されたが、上記混合ガスに少
量の窒素を添加してエッチングを行った場合には、下層
のＭｏＳｉ2 膜（ＷＳｉ2 膜）のアンダーカットを確実
に防止することができた。
l −Ｃｕ−Ｓｉ／ＭｏＳｉ2 およびＷＳｉ2 ／Ａl −Ｃ
ｕ−Ｓｉ／ＷＳｉ2 からなる三層膜をエッチングする
際、下層のＭｏＳｉ2 膜（ＷＳｉ2 膜）の側壁がアンダ
ーカットされる現象が観測されたが、上記混合ガスに少
量の窒素を添加してエッチングを行った場合には、下層
のＭｏＳｉ2 膜（ＷＳｉ2 膜）のアンダーカットを確実
に防止することができた。
【００２４】窒素、ＳＦ6 およびＢＣｌ3 の好ましい混
合比は、ＳＦ6 が３０〜６０％程度、窒素が５〜１５％
程度、残りがＢＣl3である。窒素が５％を下回った場合
は、側壁がアンダーカットされる現象が観測された。ま
た、窒素が１５％を越えた場合は、ＭｏＳｉ2 膜（およ
びＷＳｉ2 膜）のエッチングレートが低下し、レジスト
の削れ量が増えるため、対レジスト選択比が低下する現
象が観測された。
合比は、ＳＦ6 が３０〜６０％程度、窒素が５〜１５％
程度、残りがＢＣl3である。窒素が５％を下回った場合
は、側壁がアンダーカットされる現象が観測された。ま
た、窒素が１５％を越えた場合は、ＭｏＳｉ2 膜（およ
びＷＳｉ2 膜）のエッチングレートが低下し、レジスト
の削れ量が増えるため、対レジスト選択比が低下する現
象が観測された。
【００２５】なお、ＳＦ6 とＢＣl3とからなる混合ガス
に少量のＡｒガスやＨｅガスを添加した場合にも上記の
ようなアンダーカット防止効果を得ることができた。
に少量のＡｒガスやＨｅガスを添加した場合にも上記の
ようなアンダーカット防止効果を得ることができた。
【００２６】以下、本発明を実施例により説明する。
【００２７】
【実施例１】図１および図２は本発明の一実施例である
半導体集積回路装置の製造方法を示す半導体基板の要部
断面図、図３は本実施例の半導体集積回路装置の製造方
法で用いるマイクロ波プラズマエッチング装置の要部断
面図である。
半導体集積回路装置の製造方法を示す半導体基板の要部
断面図、図３は本実施例の半導体集積回路装置の製造方
法で用いるマイクロ波プラズマエッチング装置の要部断
面図である。
【００２８】図３に本実施例１で使用するマイクロ波プ
ラズマエッチング装置（株式会社日立製作所、「Ｍ−３
０８ＡＴ」）１を示す。
ラズマエッチング装置（株式会社日立製作所、「Ｍ−３
０８ＡＴ」）１を示す。
【００２９】図３において２はマグネトロンを内蔵した
マイクロ波発生源、３は上記マイクロ波発生源２で発生
した2.４５ＧHzのマイクロ波を石英ベルジャ４で囲まれ
たチャンバーに導く導波管である。
マイクロ波発生源、３は上記マイクロ波発生源２で発生
した2.４５ＧHzのマイクロ波を石英ベルジャ４で囲まれ
たチャンバーに導く導波管である。
【００３０】５および６は上記マイクロ波の電場とそれ
に対して垂直に形成される磁場との相互作用によってプ
ラズマ中の電子にサイクロトロン運動を生じさせるソレ
ノイドコイルである。
に対して垂直に形成される磁場との相互作用によってプ
ラズマ中の電子にサイクロトロン運動を生じさせるソレ
ノイドコイルである。
【００３１】７は下部ステージ、８は半導体ウエハ、９
は上記半導体ウエハ８にバイアスを印加する高周波電
源、１０は上記半導体ウエハ８の温度調整を行うサーキ
ュレータである。
は上記半導体ウエハ８にバイアスを印加する高周波電
源、１０は上記半導体ウエハ８の温度調整を行うサーキ
ュレータである。
【００３２】１１はチャンバー内を排気する真空ポンプ
に接続された排気管、１２はチャンバー内にエッチング
ガスを供給するガス供給管である。
に接続された排気管、１２はチャンバー内にエッチング
ガスを供給するガス供給管である。
【００３３】以下、本実施例１の半導体集積回路装置の
製造方法を図１〜図３により説明する。
製造方法を図１〜図３により説明する。
【００３４】まず、図１に示すように、Ｓｉ単結晶等か
らなる半導体ウエハ８上にＳｉＯ2 膜１３およびＭｏＳ
ｉ2 膜１４を順次堆積した後、ＭｏＳｉ2 膜１４上に所
定のパターンを有するレジスト１５を形成した。
らなる半導体ウエハ８上にＳｉＯ2 膜１３およびＭｏＳ
ｉ2 膜１４を順次堆積した後、ＭｏＳｉ2 膜１４上に所
定のパターンを有するレジスト１５を形成した。
【００３５】上記ＳｉＯ2 膜１３は、テトラエトキシシ
ランを反応ガスに用いたプラズマＣＶＤ法で、またＭｏ
Ｓｉ2 膜１４はスパッタ法でそれぞれ堆積した。
ランを反応ガスに用いたプラズマＣＶＤ法で、またＭｏ
Ｓｉ2 膜１４はスパッタ法でそれぞれ堆積した。
【００３６】次に、上記半導体ウエハ８をマイクロ波プ
ラズマエッチング装置１の下部ステージ７上に載置し、
チャンバー内を排気してウエハ温度を、例えば４０℃に
設定した後、ガス供給管１２を通じてチャンバー内（例
えば直径５インチの場合）にＳＦ6 ３０ｓｃｃｍ、ＢＣ
l3 ４０ｓｃｃｍをそれぞれ供給した。この時のチャン
バー内の気圧は、１６mmＴｏｒｒであった。
ラズマエッチング装置１の下部ステージ７上に載置し、
チャンバー内を排気してウエハ温度を、例えば４０℃に
設定した後、ガス供給管１２を通じてチャンバー内（例
えば直径５インチの場合）にＳＦ6 ３０ｓｃｃｍ、ＢＣ
l3 ４０ｓｃｃｍをそれぞれ供給した。この時のチャン
バー内の気圧は、１６mmＴｏｒｒであった。
【００３７】続いて、2.４５ＧHzのマイクロ波を８５０
Ｗ供給し、下部ステージ７に２ＭHzのバイアスを１０Ｗ
印加して、図２に示すように、ＭｏＳｉ2 膜１４のエッ
チングを行った。
Ｗ供給し、下部ステージ７に２ＭHzのバイアスを１０Ｗ
印加して、図２に示すように、ＭｏＳｉ2 膜１４のエッ
チングを行った。
【００３８】この時のＭｏＳｉ2 膜１４、レジスト１
５、ＳｉＯ2 膜１３のエッチングレートは、それぞれ１
５０ｎｍ／分、２１０ｎｍ／分、１２０ｎｍ／分であ
り、対レジスト選択比、対ＳｉＯ2 選択比は、それぞれ
０.7、１.2であった。
５、ＳｉＯ2 膜１３のエッチングレートは、それぞれ１
５０ｎｍ／分、２１０ｎｍ／分、１２０ｎｍ／分であ
り、対レジスト選択比、対ＳｉＯ2 選択比は、それぞれ
０.7、１.2であった。
【００３９】一方、ＳＦ6 とＣ2 Ｃl3Ｆ3とからなる混
合ガスを用いて上記ＭｏＳｉ2 膜１４のエッチングを行
った場合におけるＭｏＳｉ2 膜１４、レジスト１５、Ｓ
ｉＯ2 膜１３のエッチングレートは、それぞれ２００ｎ
ｍ／分、３３０ｎｍ／分、２２０ｎｍ／分であり、対レ
ジスト選択比、対ＳｉＯ2 選択比は、それぞれ0.６、
０.9であった。
合ガスを用いて上記ＭｏＳｉ2 膜１４のエッチングを行
った場合におけるＭｏＳｉ2 膜１４、レジスト１５、Ｓ
ｉＯ2 膜１３のエッチングレートは、それぞれ２００ｎ
ｍ／分、３３０ｎｍ／分、２２０ｎｍ／分であり、対レ
ジスト選択比、対ＳｉＯ2 選択比は、それぞれ0.６、
０.9であった。
【００４０】すなわち、本実施例１のエッチング方法に
よればＭｏＳｉ2 膜１４のエッチングレートが従来技術
よりも若干低下するものの、対レジスト選択比、対Ｓｉ
Ｏ2 選択比がそれぞれ1.２倍、１.3倍向上した。
よればＭｏＳｉ2 膜１４のエッチングレートが従来技術
よりも若干低下するものの、対レジスト選択比、対Ｓｉ
Ｏ2 選択比がそれぞれ1.２倍、１.3倍向上した。
【００４１】また、上記ＳｉＯ2 膜１３に代えてＢＰＳ
Ｇ(Boro Phospho Silicate Glass)、ＰＳＧ、モノシラ
ンを反応ガスに用いたプラズマＣＶＤ法で堆積したＳｉ
Ｏ2 膜をそれぞれ用いた場合にもほぼ同様の結果を得る
ことができた。
Ｇ(Boro Phospho Silicate Glass)、ＰＳＧ、モノシラ
ンを反応ガスに用いたプラズマＣＶＤ法で堆積したＳｉ
Ｏ2 膜をそれぞれ用いた場合にもほぼ同様の結果を得る
ことができた。
【００４２】
【実施例２】図４および図５は本発明の他の実施例であ
る半導体集積回路装置の製造方法を示す半導体基板の要
部断面図である。
る半導体集積回路装置の製造方法を示す半導体基板の要
部断面図である。
【００４３】本実施例２は、例えば４Ｍ・ＤＲＭ (Dyna
mic RAM)に使用される配線のエッチング加工方法であ
る。
mic RAM)に使用される配線のエッチング加工方法であ
る。
【００４４】本実施例２においては、まず、図４に示す
ように、半導体ウエハ８上にＳｉＯ2 膜１３を堆積した
後、ＳｉＯ2 膜１３上にＭｏＳｉ2 膜１４ａ、Ａl −Ｓ
ｉ−Ｃｕ合金膜１６、ＭｏＳｉ2 膜１４ｂを順次堆積
し、さらにＭｏＳｉ2 膜１４ｂ上にレジスト１５を形成
した。
ように、半導体ウエハ８上にＳｉＯ2 膜１３を堆積した
後、ＳｉＯ2 膜１３上にＭｏＳｉ2 膜１４ａ、Ａl −Ｓ
ｉ−Ｃｕ合金膜１６、ＭｏＳｉ2 膜１４ｂを順次堆積
し、さらにＭｏＳｉ2 膜１４ｂ上にレジスト１５を形成
した。
【００４５】上記ＳｉＯ2 膜１３は、テトラエトキシシ
ランを反応ガスに用いたプラズマＣＶＤ法で、また、Ｍ
ｏＳｉ2 膜１４ａ，１４ｂ、Ａl −Ｓｉ−Ｃｕ合金膜１
６はスパッタ法でそれぞれ堆積した。
ランを反応ガスに用いたプラズマＣＶＤ法で、また、Ｍ
ｏＳｉ2 膜１４ａ，１４ｂ、Ａl −Ｓｉ−Ｃｕ合金膜１
６はスパッタ法でそれぞれ堆積した。
【００４６】次に、上記半導体ウエハ８をマイクロ波プ
ラズマエッチング装置１の下部ステージ７上に載置し、
チャンバー内を排気してウエハ温度を、例えば４０℃に
設定した後、図５に示すように、ＭｏＳｉ2 膜１４ａ、
Ａl−Ｓｉ−Ｃｕ合金膜１６、ＭｏＳｉ2 膜１４ｂを順
次エッチングした。
ラズマエッチング装置１の下部ステージ７上に載置し、
チャンバー内を排気してウエハ温度を、例えば４０℃に
設定した後、図５に示すように、ＭｏＳｉ2 膜１４ａ、
Ａl−Ｓｉ−Ｃｕ合金膜１６、ＭｏＳｉ2 膜１４ｂを順
次エッチングした。
【００４７】ＭｏＳｉ2 膜１４ａ，１４ｂのエッチング
には、ＳＦ6 とＢＣｌ3 とからなる混合ガスを、またＡ
l −Ｓｉ−Ｃｕ合金膜１６のエッチングには、ＢＣl3と
Ｃl2とからなる混合ガスをそれぞれ用いた。
には、ＳＦ6 とＢＣｌ3 とからなる混合ガスを、またＡ
l −Ｓｉ−Ｃｕ合金膜１６のエッチングには、ＢＣl3と
Ｃl2とからなる混合ガスをそれぞれ用いた。
【００４８】この時、Ａl −Ｓｉ−Ｃｕ合金膜１６およ
びＭｏＳｉ2膜１４ａ，１４ｂのエッチングに際して削
られるレジスト量は共に従来と変わらなかったが、Ｍｏ
Ｓｉ2 膜１４ａをオーバーエッチングした際におけるＳ
ｉＯ2 膜１３の削れ量は従来技術に比べて大幅に低減さ
れた。
びＭｏＳｉ2膜１４ａ，１４ｂのエッチングに際して削
られるレジスト量は共に従来と変わらなかったが、Ｍｏ
Ｓｉ2 膜１４ａをオーバーエッチングした際におけるＳ
ｉＯ2 膜１３の削れ量は従来技術に比べて大幅に低減さ
れた。
【００４９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
１，２に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
１，２に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００５０】例えば前記実施例１，２においては、ＳＦ
6 とＢＣｌ3 との混合ガスを用いてＭｏＳｉ2 膜をエッ
チング加工する場合について説明したが、これに限定さ
れるものではなく、例えばＳＦ6 とＢＣｌ3 との混合ガ
スを用いてＷＳｉ2 膜をエッチング加工することも可能
である。
6 とＢＣｌ3 との混合ガスを用いてＭｏＳｉ2 膜をエッ
チング加工する場合について説明したが、これに限定さ
れるものではなく、例えばＳＦ6 とＢＣｌ3 との混合ガ
スを用いてＷＳｉ2 膜をエッチング加工することも可能
である。
【００５１】また、エッチングガスであるＳＦ6 とＢＣ
ｌ3 との混合ガスのうちＢＣｌ3 ガスに代えて、例えば
Ｃｌ2 ガスを用いても良い。また、ＳＦ6 とＢＣｌ3 と
の混合ガスのうちＳＦ6 ガスに代えて、例えばＣＦ4 ガ
スを用いても良い。
ｌ3 との混合ガスのうちＢＣｌ3 ガスに代えて、例えば
Ｃｌ2 ガスを用いても良い。また、ＳＦ6 とＢＣｌ3 と
の混合ガスのうちＳＦ6 ガスに代えて、例えばＣＦ4 ガ
スを用いても良い。
【００５２】これらの場合、ガスの混合比等は前記した
のと同様である。また、これらの場合も窒素ガスを少量
供給することで、ＭｏＳｉ2 膜（またはＷＳｉ2 膜）の
アンダーカットをより確実に防止することができる。
のと同様である。また、これらの場合も窒素ガスを少量
供給することで、ＭｏＳｉ2 膜（またはＷＳｉ2 膜）の
アンダーカットをより確実に防止することができる。
【００５３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である４Ｍ・
ＤＲＡＭの配線加工に適用した場合について説明した
が、これに限定されず種々適用可能であり、例えば論理
回路の配線加工等のような他の半導体集積回路装置の製
造方法に適用することも可能である。
なされた発明をその背景となった利用分野である４Ｍ・
ＤＲＡＭの配線加工に適用した場合について説明した
が、これに限定されず種々適用可能であり、例えば論理
回路の配線加工等のような他の半導体集積回路装置の製
造方法に適用することも可能である。
【００５４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００５５】半導体基板上に堆積したＭｏＳｉ2 膜また
はＷＳｉ2 膜の上にレジストパターンを形成した後、上
記ＭｏＳｉ2 膜またはＷＳｉ2 膜をドライエッチングに
より加工する際、エッチングガスとしてＳＦ6 とＢＣl3
とからなる混合ガスを使用する本発明によれば、下記の
効果を得ることができる。
はＷＳｉ2 膜の上にレジストパターンを形成した後、上
記ＭｏＳｉ2 膜またはＷＳｉ2 膜をドライエッチングに
より加工する際、エッチングガスとしてＳＦ6 とＢＣl3
とからなる混合ガスを使用する本発明によれば、下記の
効果を得ることができる。
【００５６】(1).フロン系ガスを用いることなくＭｏＳ
ｉ2 膜、ＷＳｉ2 膜の垂直エッチングを実現することが
できる。
ｉ2 膜、ＷＳｉ2 膜の垂直エッチングを実現することが
できる。
【００５７】(2).ＳＦ6 ＋フロン系混合ガスを用いる従
来技術に比べて、対レジスト選択比および対ＳｉＯ2 選
択比が向上する。
来技術に比べて、対レジスト選択比および対ＳｉＯ2 選
択比が向上する。
【００５８】(3).ＳＦ6 、ＢＣl3はいずれも分子中に炭
素を含有しないので、ＳＦ6 ＋フロン系混合ガスを用い
る従来技術に比べて、エッチング装置内のパーティクル
を低減することができる。
素を含有しないので、ＳＦ6 ＋フロン系混合ガスを用い
る従来技術に比べて、エッチング装置内のパーティクル
を低減することができる。
【００５９】(4).ＳＦ6 、ＢＣl3はいずれも分子中に炭
素を含有しないので、Ｍｏの発光スペクトルを終点検出
波長として利用することができ、これによりエッチング
の自動終点検出が可能となる。
素を含有しないので、Ｍｏの発光スペクトルを終点検出
波長として利用することができ、これによりエッチング
の自動終点検出が可能となる。
【図１】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図２】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図３】実施例１の半導体集積回路装置の製造方法で用
いるマイクロ波プラズマエッチング装置の要部断面図で
ある。
いるマイクロ波プラズマエッチング装置の要部断面図で
ある。
【図４】本発明の他の実施例である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図５】本発明の他の実施例である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
１ マイクロ波プラズマエッチング装置 ２ マイクロ波発生源 ３ 導波管 ４ 石英ベルジャ ５ ソレノイドコイル ６ ソレノイドコイル ７ 下部ステージ ８ 半導体ウエハ ９ 高周波電源 １０ サーキュレータ １１ 排気管 １２ ガス供給管 １３ ＳｉＯ2 膜 １４ ＭｏＳｉ2 膜 １４ａ ＭｏＳｉ2 膜 １４ｂ ＭｏＳｉ2 膜 １５ レジスト １６ Ａl −Ｓｉ−Ｃｕ膜
Claims (3)
- 【請求項１】 半導体基板上に堆積したＭｏＳｉ2 膜ま
たはＷＳｉ2 膜の上にレジストパターンを形成した後、
前記ＭｏＳｉ2 膜またはＷＳｉ2 膜をドライエッチング
により加工する際、エッチングガスとしてＳＦ6 とＢＣ
l3とからなる混合ガスを使用することを特徴とする半導
体集積回路装置の製造方法。 - 【請求項２】 前記混合ガスにおけるＳＦ6 の割合が３
０〜６０％であることを特徴とする請求項１記載の半導
体集積回路装置の製造方法。 - 【請求項３】 前記混合ガスに窒素ガスを添加すること
を特徴とする請求項１記載の半導体集積回路装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29882591A JPH05136101A (ja) | 1991-11-14 | 1991-11-14 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29882591A JPH05136101A (ja) | 1991-11-14 | 1991-11-14 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136101A true JPH05136101A (ja) | 1993-06-01 |
Family
ID=17864708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29882591A Pending JPH05136101A (ja) | 1991-11-14 | 1991-11-14 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136101A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002124639A (ja) * | 2000-08-09 | 2002-04-26 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
| JP2003523625A (ja) * | 2000-02-18 | 2003-08-05 | アプライド マテリアルズ インコーポレイテッド | シリコン含有材料をエッチングするための自浄方法 |
| KR20180008310A (ko) * | 2016-07-15 | 2018-01-24 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법, 플라즈마 에칭 장치, 및 기판 탑재대 |
-
1991
- 1991-11-14 JP JP29882591A patent/JPH05136101A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003523625A (ja) * | 2000-02-18 | 2003-08-05 | アプライド マテリアルズ インコーポレイテッド | シリコン含有材料をエッチングするための自浄方法 |
| JP2002124639A (ja) * | 2000-08-09 | 2002-04-26 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
| KR20180008310A (ko) * | 2016-07-15 | 2018-01-24 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법, 플라즈마 에칭 장치, 및 기판 탑재대 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3402972B2 (ja) | 半導体装置の製造方法 | |
| JP3271359B2 (ja) | ドライエッチング方法 | |
| JPH0493022A (ja) | シリコン系被エッチング材のエッチング方法 | |
| JPH05160081A (ja) | ドライエッチング方法 | |
| US5514425A (en) | Method of forming a thin film | |
| JPH07161703A (ja) | 半導体装置の製造方法 | |
| JP3170791B2 (ja) | Ａｌ系材料膜のエッチング方法 | |
| JP3472196B2 (ja) | エッチング方法及びそれを用いた半導体装置の製造方法 | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| JP3172168B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3440735B2 (ja) | ドライエッチング方法 | |
| US5277757A (en) | Dry etching method | |
| JPH05136101A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0786255A (ja) | アルミニウム系金属パターンの形成方法 | |
| JP4554479B2 (ja) | ドライエッチング方法 | |
| JP4068204B2 (ja) | プラズマ成膜方法 | |
| TWI235771B (en) | Method of forming a fluorocarbon polymer film on a substrate using a passivation layer | |
| JPH1197428A (ja) | 金属配線のドライエッチング方法 | |
| JPH07263426A (ja) | 積層配線のドライエッチング方法 | |
| JP3440599B2 (ja) | ビアホール形成方法 | |
| JP3399494B2 (ja) | ＷＳｉＮの低ガス圧プラズマエッチング方法 | |
| JPH05326515A (ja) | 半導体装置の製造方法 | |
| JPH09199484A (ja) | 半導体装置の製造方法 | |
| JPH0621014A (ja) | 半導体装置の製造方法 | |
| JP3267254B2 (ja) | ドライエッチング方法 |