JPH0493022A - シリコン系被エッチング材のエッチング方法 - Google Patents

シリコン系被エッチング材のエッチング方法

Info

Publication number
JPH0493022A
JPH0493022A JP2211388A JP21138890A JPH0493022A JP H0493022 A JPH0493022 A JP H0493022A JP 2211388 A JP2211388 A JP 2211388A JP 21138890 A JP21138890 A JP 21138890A JP H0493022 A JPH0493022 A JP H0493022A
Authority
JP
Japan
Prior art keywords
etching
silicon
etched
layer
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2211388A
Other languages
English (en)
Other versions
JP3127454B2 (ja
Inventor
Tetsuya Tatsumi
哲也 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP02211388A priority Critical patent/JP3127454B2/ja
Priority to KR1019910013308A priority patent/KR100218763B1/ko
Priority to US07/741,735 priority patent/US5200028A/en
Publication of JPH0493022A publication Critical patent/JPH0493022A/ja
Application granted granted Critical
Publication of JP3127454B2 publication Critical patent/JP3127454B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
産業上の利用分野 発明の概要 発明の背景及び発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 実施例−1 実施例−2 実施例−3 発明の効果 〔産業上の利用分野〕 本出願の各発明は、シリコン系被エツチング材のエツチ
ング方法に関し、特に、基体上に少なくともシリコン層
または含シリコン材料層を有する被エツチング部をエツ
チングするエツチング方法に関するものである。本発明
は、例えば半導体装置製造の際に、いわゆるポリサイド
構造等の被エツチング部のエツチング方法として利用す
ることができる。
〔発明の概要〕
本出願の請求項1,2の発明は、基体上に形成されたシ
リコン層と高融点金属シリサイド層とを有する被エツチ
ング部を、臭化水素とフン素ラジカルを発生し得るガス
とを含有するエツチングガスを用いてエツチングを行う
際に、請求項1の発明では、上記シリコン層のエツチン
グと、上記高融点金属シリサイド層のエツチングとを、
上記臭化水素とフッ素ラジカルを発生し得るガスの混合
比を変えた条件で行うことによって、また請求項2の発
明では、上記高融点金属シリサイド層は臭化水素とフッ
素ラジカルを発生し得るガスとを含有するエツチングガ
スを用いてエツチングし、上記シリコン層は臭化水素を
用いてエツチングすることによって、被エツチング部の
各層をいずれも良好な形状でエツチングできるようにし
たものである。
本出願の請求項3の発明は、基体上に形成された含シリ
コン材料層を有する被エツチング部をエツチングする場
合に、上記含シリコン材料層は臭化水素を用いてエツチ
ングを行うとともに、発光スペクトル強度変化をモニタ
ーすることにより該含シリコン材料層のエツチング終点
を決定することによって、適正なエツチング終点の判定
を可能ならしめたものである。
〔発明の背景及び発明が解決しようとする問題点〕基体
上に少なくともシリコン層が形成されて成る被エツチン
グ材のエツチングは、例えば各種電子材料(半導体装置
等)製造の分野において行われている。
例えば基体上にシリコン層と高融点金属シリサイド層と
が形成されて成る構造は、半導体装置等の分野において
、例えばゲート配線構造を形成するために用いられてい
る。
高融点金属シリサイドは、従来のLSI等の半導体装置
のゲート配線材料として多用されて来たポリ(多結晶)
シリコンよりも抵抗値が小さいので有利であり、かつ、
高融点金属シリサイドと基体との間にシリコン(特にポ
リシリコン)層を介在させることにより、界面(例えば
ゲート絶縁膜としての5in2との界面)における信頼
性を良好に維持することができる。
上記構造は、通例ポリシリコン上にシリサイドが積層さ
れて成るという意味で、一般にポリサイドと称される。
このようなポリサイド構造は、近年のLSI等の高速化
の要請により、ゲート構造の形成のために多用されるに
至っており、そのエツチング技術についても各種の提案
がなされている。
即ち、ポリサイド構造をエツチングしてバクーニングす
る場合、異なる2種の材料に対してともに良好な異方性
をもってエツチングを行わなければならず、このため従
来より、例えば、フロン113(CzlJ:+h)に代
表されるようないわゆるフロンないしはフレオンと称さ
れるフッ化炭素系ガスを主に含有するエツチングガスが
使用されて来た。
ところがこれらフッ化炭素系ガスは、オゾン層の破壊を
もたらすなど環境上の問題があって、使用を避けること
が望まれるようになった。いわゆるフロン規制により使
用できなくなる可能性も大きい。
このため、それに代わるエツチングガスであって、しか
もシリコン層と高融点金属シリサイド層との双方に対し
て良好な異方性を実現でき、形状の良いエツチングを達
成できるエツチングガス系の開発が望まれている。
この要請から、シリコン系の被エツチング材をフッ化炭
素系ガスを用いることなく、しかも異方性良好かつ高選
択比でエツチングできるガスとして、HBr (臭化水
素)が注目を集めている。しかしながら、このHBrを
単独でシリコン系材料のエツチングに用いた場合のエツ
チング終点判定法は確立されてはいない。
従って、tlBrを用いたエツチングの実用化のために
は、llBrによるSi系ゲート材等のシリコン系被エ
ツチング材のエツチング時の終点判定法の確立が急務と
なっている。
一方、上記したようないわゆるフロン規制の背景から、
本出願人は先きに、1(Br/SF6混合ガス系等の、
臭化水素と、フッ素ラジカルを生じ得るガスとを含有す
るガス系によるエツチング技術についての提案も行った
(特願平2−10489号「ドライエツチング方法」)
この技術によれば、高融点金属シリサイド層とポリシリ
コン層とから成るポリサイド膜を、高速で、裔異方性を
維持しつつ、選択性良好にエツチングすることができる
しかし本出願人の提案に係る上記技術を用いて、W S
 i x等の高融点金属シリサイド層のエツチングと全
く同条件でDOPO3等のシリコン層のエツチングを進
めると、シリコン層にサイドエッチを生ずるという問題
がある。
従ってこの問題を解決して、シリコン層を有する被エツ
チング部をエツチングする場合に、被エツチング部が例
えばポリサイド膜造の如き多層構造をなすものであって
も、これを各層についてサイドエッチなどを生ぜしめる
ことなく、良好な形状でエツチングできるエツチング方
法が望まれる。
本出願の各発明は上記問題点を解決せんとするものであ
り、請求項1.2の発明は、シリコン層と高融点金属シ
リサイド層とを有する被エツチング部をエツチングする
場合に、シリコン層に生ずる可能性のあるサイドエッチ
の発生を抑え、良好な形状のエツチングを達成すること
を目的とする。
また請求項3の発明は、含シリコン材料層を有する被エ
ツチング部を臭化水素を用いてエツチングする際のエツ
チング終点を容易かつ確実に判定して、これにより良好
な形状のエツチングを達成することを目的とする。
〔問題点を解決するための手段〕
上記目的を達成するため、本出願の各発明は、以下の構
成をとる。
即ち、本出願の請求項1の発明は、基体上に形成された
シリコン層と高融点金属シリサイド層とを有する被エツ
チング部をエツチングするシリコン系被エツチング材の
エツチング方法において、臭化水素とフッ素ラジカルを
発生し得るガスとを含有するエツチングガスを用いてエ
ツチングを行うとともに、上記シリコン層のエツチング
と、上記高融点金属シリサイド層のエツチングとを、」
二面臭化水素とフッ素ラジカルを発生し得るガスの混合
比を変えた条件で行うことを特徴とするものである。
本出願の請求項2の発明は、基体上に形成されたシリコ
ン層と高融点金属シリサイド層とを有する被エツチング
部をエツチングするシリコン系被エツチング材のエツチ
ング方法において、上記高融点金属シリサイド層は臭化
水素とフッ素ラジカルを発生し得るガスとを含有するエ
ツチングガスを用いてエツチングし、上記シリコン層は
臭化水素を用いてエツチングすることを特徴とするもの
である。
本出願の請求項3の発明は、基体上に形成された含シリ
コン材料層を有する被エツチング部をエツチングするシ
リコン系被エツチング材のエツチング方法において、上
記含シリコン材料層は臭化水素を用いてエツチングを行
うとともに、発光スベクトル強度変化をモニターするこ
とにより該含シリコン材料層のエツチング終点を決定す
ることを特徴とするものである。
本明細書において、シリコン層とは、シリコンを主成分
として成る層を言い、該シリコンは単結晶シリコンでも
、多結晶シリコンでもよい。St基以外金属、非金属を
含む合金や、不純物を含有するシリコンであってもよい
。ポリサイド構造として用いる場合には、P(リン)や
B(ホウ素)その他の不純物がドープされたドープドポ
リシリコン(DOPO3)を好ましく使用できる。
本明細書において、高融点金属シリサイド層とは、各種
の高融点金属、例えばW(タングステン)、Ti(チタ
ン)、MO(モリブデン)その他の高融点金属のシリサ
イドを主成分として成る層を言う。
本明細書において、フッ素ラジカルを発生し得るガスと
は、エツチング時に反応に寄与するフッ素ラジカルF*
を与え得るガスを言い、sFb 、 NF3 。
ClF3. Fz、 HF等の含フツ素ガスを用いるこ
とができる。
本明細書において、含シリコン材料層とは、シリコンを
少なくとも構成元素として有する物質を含有する材料か
ら成る層であって、HBrとの反応によりシリコンの臭
化物等の物質を与え、これによる発光スペクトル強度の
観測が可能なものをいフO 〔作 用〕 本出願の請求項1の発明は、シリコン層のエツチングと
、高融点金属シリサイド層のエツチングとを、臭化水素
とフッ素ラジカルを発生し得るガスの混合比を変えた条
件で行うので、臭化水素とフッ素ラジカルを発生し得る
ガスとを含有するエツチングガスを用いての良好なエツ
チングを、各層に最適の混合条件で行うことができ、も
ってシリコン層のサイドエッチの発生を抑制することが
でき、各層について良好な形状のエツチングを実現でき
る。
本発明の請求項2の発明は、高融点金属シリサイド層は
臭化水素とフッ素ラジカルを発生し得るガスとを含有す
るエツチングガスを用いてエツチングし、シリコン層は
臭化水素を用いてエンチングを行うので、混合ガスによ
る高融点金属シリサイド層の良好なエツチングという効
果と、臭化水素によるシリコン層のサイドエッチの発生
を抑制した良好なエツチングという効果をもたらすこと
ができる。
請求項2.3の発明がもたらす作用の詳細な機構は必ず
しも明らかではないが、F”を発生ずるガスが主として
被エツチング物質に対するエッチャントとなり、HBr
が側壁に堆積物を与える堆積性ガスとして機能すると考
えられるので、両者の混合比が各層に対して最適な値と
なる点があり、これが両者で異なるものであるからと考
えられるC3Fb /llBr混合ガス系のポリサイド
構造に対する挙動については、プレスジャーナル社「月
刊Sem1conductor World J 19
90年7月号80〜84頁の、辰巳、間材、佐藤「フロ
ンを用いないガス系によるWポリサイドの異方性エツチ
ング」参照)。
本出願の請求項3の発明は、臭化水素により含シリコン
材料層のエツチングを行うとともに、発光スペクトル強
度変化をモニターすることによりシリコン層のエツチン
グ終点を決定することを特徴とするものであるので、エ
ツチング終点時に特異的な挙動を示ず波長のスペクトル
をモニターすることによって、高精度のエツチング終点
判定を行うことができる。特異的な挙動を示すスペクト
ル波長は、例えば400〜500nmの間にあり、これ
は1lBrとシリコンとが結合した5iBrxや、Si
t!Brによるものと考えられるが、必ずしも明らかで
は〔実施例〕 以下本発明の各発明の実施例について、図面を参照して
説明する。但し当然のことではあるが、各発明は以下に
示す実施例により限定されるものではない。
実施例−1 この実施例は、本出願の請求項1の発明を具体化したも
のであり、特に、半導体装置のパターン形成に際して、
第1図(a)に示す如くフォトレジスト5を用いてシリ
コン系被エツチング材のバターニングを行う場合にこの
発明を適用したものである。
本実施例におけるシリコン系被エツチング材は、基体1
1(本例では基板1であるシリコン基板と、ゲート酸化
膜となる絶縁膜2であるSiO□膜とからなる基体)上
に形成された、シリコン層3と高融点金属シリサイド層
4とを有する被エツチング部10を備えるものである。
特に本実施例における高融点金属シリサイド層4はタン
グステンシリサイドW S i xから成り、シリコン
層3はポリシリコン、特に不純物がドープされたD O
P OS (Doped Po1ySilicon)か
ら成る。DOPO3はここではリンPをドープしたもの
を用いたが、所望の導電性に応じ、Bをドープしたシリ
コンなど、任意のものでよい。
本実施例では、エツチング装置として、第2図に示すマ
イクロ波ECRエツチング装置を用いた。
第2図中、6はエツチングを行うエツチングチャンバ、
61は該チャンバ6内に設けられたsix台であり、半
導体ウェハ等の被エツチング材12はこの載置台61に
置かれてエツチングされる。71はマイクロ波、72は
導入されるガス系、73は排気を示し、74は磁場を与
えるソレノイドコイルを示す。
本実施例においては、前記したシリコン層3のサイドエ
ッチ(アンダーカット)の問題を解決すべく、ポリザイ
ド構造をSF6 /HBr混合ガス系によりエツチング
するとともに、シリコン層3 (DOPO3層)エツチ
ング時のSF6流量比を高融点金属シリサイド層4エツ
チング時よりも下げるようにして、実施したものである
本実施例では、まず1ステツプ目のエツチングとして、
高融点金属シリサイド層4であるW S i x層を、
次の条件で異方性エツチングする。
エツチングガス: SFb /HBr =15/353
CCMマ イ  り  ロ 波 :   250m八R
Fへ加電カニ 150W ガ   ス   圧:  5mTorrこのとき、エツ
チングの終点は、発光スペクトル、特に505nmの発
光スペクトルをモニターして終点判定を行うことで、W
Six /DOPO3界面でエツチングをとめることが
可能である。かかる発光スペクトルの発光強度変化のモ
ニター、特に500〜600nmの発光スペクトルのモ
ニターによりシリコン層と高融点金属シリサイド層との
界面でのエツチング終点が精密に判定できることについ
ては、本出願人による特願平2−47074号において
提案法である。
次に、エツチングガスの混合比を変え、SF6の流量比
を下げて、下記の条件でシリコン層3であるDOPO3
層をエツチングした。即ちエツチングガス: SFb 
/ HBr = 3 / 473CCMマイクロ波: 
250mA RF印印加力カニ50 W   ス   圧:  5mTorrと条件を変え、
エツチングを行った。このようにすると、シリコン層3
であるDOPO3層のサイドエッチ(アンダーカット)
は抑制され、本実施例では第1図(b)に示すような良
好な形状のエツチングを達成できた。
これはフッ素ラジカル源となるガスであるSF。
の流量を小さくすることによりF 11を減らし、これ
により1lBr添加に起因する側壁保護を強化すること
で、シリコン層3であるDOPO3層のサイドエッチが
抑制されたことによるものと考えられる。
また、本実施例では上記のように、2ステツプ目のシリ
コン層3のエツチングについて、フッ素ラジカルを与え
るガス(SF6)を少なくするとともに、RFバイアス
をも下げるようにした。これはこR の発明の好ましい実施の態様であり、このようにするこ
とによって、より高い選択比を得ることが可能となった
本実施例により、シリコン層3、高融点金属シリサイド
層4の各層とも、サイドエッチのない異方性形状が得ら
れ、良好なエツチングを達成できる。
即ち本実施例により、第1図(b)に示す如き良好な形
状のシリコン及び高融点金属シリサイドの各パターン3
L 41を形成するエツチングが達成できた。
」二面実施例では、シリコン層3のエツチングは、上記
のようにSF、の混合割合を少なくしたHBrとの混合
ガスを用いて行ったが、フッ素ラジカルを与えるガスを
有さないllBr単独でエツチングすることもできる(
後記実施例−2参照)。但し、本実施例のような条件で
は、llBr単独よりもフッ素ラジカルを与えるガスを
含むガスの方が、エツチング速度が速いので、この点が
有利である。
上述の如く、本実施例では、タングステンポリサイド構
造をエツチングガスとしてSFb/1lBr混合ガスを
用いてエツチングする場合に、高融点シリサイド層4 
(WSix層)とシリコン層3 (D。
PO3層)との各エツチング時に、異なったSFb/l
lBr流量比とするものであり、特にシリコン層のエツ
チング時にSl’6の流量比を下げたものであって、こ
れにより、両者とも良好な形状でエツチングを行えるよ
うにし、特に、シリコン層4にサイドエツチングが生じ
ないようにできたものである。
更に本実施例では、ECRエツチング装置を用いて、シ
リコン層3のエツチング時のRFバイアスを高融点金属
シリサイド層4のエツチングの時よりも下げてエツチン
グを行うことにより、高選択比でのエツチングを可能な
らしめた。
これにより、シリサイド層造を、各層ともサイドエツチ
ングを生ずることなく、良好な形状でエツチングするこ
とが可能となった。
上記実施例では、フッ素ラジカルを与えるガスとしてS
F6を用いたが、その他前掲の含フッ素ガスも、同様な
条件で用いることができる。
実施例−2 本実施例は、本出願の請求項2及び請求項3の発明を具
体化したものである。
本出願の請求項3の発明は、含シリコン材料から成る層
のエツチング終点の判定に汎用できる。
ここで含シリコン材料とは、HBrによる5iBrxや
5iHBrxの如き物質を生じ得るものであれば任意で
あり、各種シリコン(不純物が含有されてもよい)、シ
リコン合金、金属シリサイドその他の含シリコン化合物
であってよい。該含シリコン材料から成る層の下地は任
意である。例えばSiO□上のポリシリコン層、シリコ
ンナイトライド上のポリシリコン層、シリコンを含まな
い各種下地上のシリコン系材料層などについて、そのエ
ツチング終点の判定に用いることができる。
本実施例では、実施例−1で用いたのと同様な、第1図
(a)の構造のシリコン系ゲート材をエツチングした。
即ち、ゲート酸化膜となる絶縁膜2であるSiO□上に
形成され、かつ」二層に高融点シリサイド層4であるW
Six層を有するシリコン層3(ここではDOPO3層
)を1IBrを用いてエツチングして請求項2の発明を
具体化するとともに、請求項3の発明を用いてそのとき
の終点判定を行うようにしたものである。
本実施例では、第1図(a)に示すようなタングステン
ポリサイド構造を、第2図に示したECRプラズマエツ
チャーでエツチングを行う。エツチング条件は、第1ス
テツプ目である高融点金属シリサイド層4のエツチング
は、実施例−1と同じく、フッ素ラジカルを発生するガ
スであるSFbと、1IBrとの混合ガスを用いて、実
施例−1におけると同様の次の条件でエツチングした。
エツチングガス: SF6/ 1IBr = 15/ 
353CCMマイクロ波: 250mA RF Ell加電カニ 150W ガ   ス   圧:  5mTorr高融点金属シリ
サイド層4のエツチング終了後(高融点金属シリサイド
層4のエツチングの終点判定は、実施例−1におけると
同様の手法を用いればよい)、シリコン層3のエツチン
グを、次の条件で行った。
エツチングガス:  IIBr=50 secmマイク
ロ波電カニ  850W RFハ゛イアス: 150W ガ ス 圧カニ 5mTorr 上記条件でのエツチングの間、終点判定のため、440
nmの発光をモニターする。この発光強度は、シリコン
層3と、下地であるゲート酸化膜用絶縁膜2であるSi
O□との界面、つまりここではDOPO3/SiO□界
面付近で急激に減少し、このため終点判定を行うことが
可能であった。
」−記により、下地SiO□をエツチングすることなく
、エツチングをシリコン層3 (DOPO3層)で停止
することができた。
このエツチング終点判定方法は、1I13rによる含シ
リコン材料のエツチング時と、その他の物質のエツチン
グ時とにおいて、発光強度に差があることを利用するも
のである。
これについて第3図及び第4図を用いて説明すると次の
とおりである。
第3図は、上述した条件でのDOPOSエッヂング時の
発光スペクトルI (破線で示す)と、SiO□エツチ
ング時の発光スペクトル■(実線で示す)とを重ねて示
したものであるが、波長によって、両者にかなりの差が
見られることがわかる。
第4図は、両者の差を示したもので、DOPOSエツチ
ング時の発光スペクトルIからSiO□エツチング時の
発光スペクトル■を差し引いたものである。横軸より上
がDOPOSエツチング時の方が強い発光ラインを示す
場合、横軸より下がSiO□エツチング時の方が強い発
光ラインを示す場合である。
各図から理解できるように、実施例で用いた波長440
nmをはじめとする400〜500nm間では、DOP
OSエツチング時に強い発光がみられ、DOPO3と5
iO7とのエツチング時の発光スペクトルの強度に明ら
かに差があることがわかる。
このようにDOPOSエツチング時に440nm付近に
強い発光が見られるのは、反応生成物である5iBrx
 もしくは5illBrに起因すると考えられる。
よって、含シリコン材料をI(Brを用いてエツチング
する場合であれば、本実施例の如きポリサイド構造をな
すシリコン層(DOPO3層)のみならず一般にポリシ
リコンや、金属シリサイドでも同様な挙動を示すもので
あり、よって、この請求項3の発明により、エツチング
終点判定を行うことが可能である。
本実施例においては、シリコンを含む物質を含有する材
料から成る層であるシリコン層3をHBrによりドライ
エツチングする場合に、400〜500nm付近の発光
強度変化を終点判定に用い、特に発光ライン440nm
 (これらは5iBrx 、 5itlBrの発光ライ
ンと考えられる)を終点判定に用いたものであって、こ
れにより本例の如きタングステンポリサイド構造をはじ
めとする、シリコン系の材料層(ゲート材料等)のHB
rによるエンチング時に、含シリコン材料層のエツチン
グ終点判定を行うことができる。
実施例−3 本実施例も、第1図(a)に示すポリサイド構造のエツ
チング時に、本出願の請求項3の発明を用いてエツチン
グ終点の判定を行ったものである。
但しエツチングガスは、高融点金属シリサイド層4 (
WSjx Jti)のエツチングも、シリコン層3(D
OPO3層)のエツチングも、ともにHBrを用いて行
った。即ちこの実施例は、請求項2の発明は利用してい
ない。
本実施例では、実施例−2で用いたのと同様のECRプ
ラズマエツチャーにて、下記条件で高融点金属シリサイ
ド層4とシリコン層3とから成るポリサイド構造をエツ
チングする。
エツチングガス: HBr =50 SCCMマイクロ
波電カニ 850W RFバイアス: 150W ガ ス 圧カニ 5mTorr 本実施例でも、エツチング時の440nmの発光をモニ
ターした。これにより、D OP OS / 5iOz
界面付近で急激に減少した発光強度の挙動により、終点
判定を行った。
本実施例においても、実施例−2と同様に適正なエツチ
ング終点の判定を行うことができた。
〔発明の効果〕
上述の如く本出願の請求項1.2の発明によれば、基体
上に形成されたシリコン層と高融点金属シリサイド層と
を有する被エツチング部をエツチングする場合に、各層
の良好な形状のエツチングを実現でき、また請求項3の
発明は、)IBrによる含シリコン材料層のエツチング
終点を容易かつ確実に判定して、これにより良好なエツ
チングを達成できる。
第4図は実施例−2,3を説明するための図であり、第
3図は発光スペクトル図、第4図は発光スペクトルの差
を示す図である。
3・・・シリコン層(DOPO3層)、4・・・高融点
金属シリサイド層(WSix層)、5・・・フォトレジ
スト、10・・・被エツチング部、11・・・基体。

Claims (1)

  1. 【特許請求の範囲】 1、基体上に形成されたシリコン層と高融点金属シリサ
    イド層とを有する被エッチング部をエッチングするシリ
    コン系被エッチング材のエッチング方法において、 臭化水素とフッ素ラジカルを発生し得るガスとを含有す
    るエッチングガスを用いてエッチングを行うとともに、 上記シリコン層のエッチングと、上記高融点金属シリサ
    イド層のエッチングとを、上記臭化水素とフッ素ラジカ
    ルを発生し得るガスの混合比を変えた条件で行うことを
    特徴とするシリコン系被エッチング材のエッチング方法
    。 2、基体上に形成されたシリコン層と高融点金属シリサ
    イド層とを有する被エッチング部をエッチングするシリ
    コン系被エッチング材のエッチング方法において、 上記高融点金属シリサイド層は臭化水素とフッ素ラジカ
    ルを発生し得るガスとを含有するエッチングガスを用い
    てエッチングし、上記シリコン層は臭化水素を用いてエ
    ッチングすることを特徴とするシリコン系被エッチング
    材のエッチング方法。 3、基体上に形成された含シリコン材料層を有する被エ
    ッチング部をエッチングするシリコン系被エッチング材
    のエッチング方法において、上記含シリコン材料層は臭
    化水素を用いてエッチングを行うとともに、発光スペク
    トル強度変化をモニターすることにより該含シリコン材
    料層のエッチング終点を決定することを特徴とするシリ
    コン系被エッチング材のエッチング方法。
JP02211388A 1990-08-08 1990-08-08 シリコン系被エッチング材のエッチング方法 Expired - Lifetime JP3127454B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP02211388A JP3127454B2 (ja) 1990-08-08 1990-08-08 シリコン系被エッチング材のエッチング方法
KR1019910013308A KR100218763B1 (ko) 1990-08-08 1991-08-01 실리콘계 피에칭재의 에칭방법
US07/741,735 US5200028A (en) 1990-08-08 1991-08-07 Etching process of silicon material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02211388A JP3127454B2 (ja) 1990-08-08 1990-08-08 シリコン系被エッチング材のエッチング方法

Publications (2)

Publication Number Publication Date
JPH0493022A true JPH0493022A (ja) 1992-03-25
JP3127454B2 JP3127454B2 (ja) 2001-01-22

Family

ID=16605136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02211388A Expired - Lifetime JP3127454B2 (ja) 1990-08-08 1990-08-08 シリコン系被エッチング材のエッチング方法

Country Status (3)

Country Link
US (1) US5200028A (ja)
JP (1) JP3127454B2 (ja)
KR (1) KR100218763B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722384A (ja) * 1993-06-24 1995-01-24 Nec Corp 半導体装置の製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354417A (en) * 1993-10-13 1994-10-11 Applied Materials, Inc. Etching MoSi2 using SF6, HBr and O2
US5674782A (en) * 1993-12-31 1997-10-07 Samsung Electronics Co., Ltd. Method for efficiently removing by-products produced in dry-etching
US5500279A (en) * 1994-08-26 1996-03-19 Eastman Kodak Company Laminated metal structure and metod of making same
US5728619A (en) * 1996-03-20 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Selective reactive Ion etch (RIE) method for forming a narrow line-width high aspect ratio via through an integrated circuit layer
US5874363A (en) * 1996-05-13 1999-02-23 Kabushiki Kaisha Toshiba Polycide etching with HCL and chlorine
US5700729A (en) * 1996-07-15 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Masked-gate MOS S/D implantation
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
US5888588A (en) * 1997-03-31 1999-03-30 Motorola, Inc. Process for forming a semiconductor device
US5958508A (en) * 1997-03-31 1999-09-28 Motorlola, Inc. Process for forming a semiconductor device
US6084279A (en) * 1997-03-31 2000-07-04 Motorola Inc. Semiconductor device having a metal containing layer overlying a gate dielectric
US6127278A (en) * 1997-06-02 2000-10-03 Applied Materials, Inc. Etch process for forming high aspect ratio trenched in silicon
US7206646B2 (en) * 1999-02-22 2007-04-17 Fisher-Rosemount Systems, Inc. Method and apparatus for performing a function in a plant using process performance monitoring with process equipment monitoring and control
US7562135B2 (en) * 2000-05-23 2009-07-14 Fisher-Rosemount Systems, Inc. Enhanced fieldbus device alerts in a process control system
US8044793B2 (en) * 2001-03-01 2011-10-25 Fisher-Rosemount Systems, Inc. Integrated device alerts in a process control system
US6298454B1 (en) 1999-02-22 2001-10-02 Fisher-Rosemount Systems, Inc. Diagnostics in a process control system
US6348389B1 (en) * 1999-03-11 2002-02-19 Taiwan Semiconductor Manufacturing Company Method of forming and etching a resist protect oxide layer including end-point etch
US7188142B2 (en) * 2000-11-30 2007-03-06 Applied Materials, Inc. Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility
JP2004533036A (ja) * 2001-03-01 2004-10-28 フィッシャー−ローズマウント システムズ, インコーポレイテッド プロセスプラントにおけるデータ共有
JP4083018B2 (ja) * 2001-03-01 2008-04-30 フィッシャー−ローズマウント システムズ, インコーポレイテッド プロセスプラントにおける劣化レベルを推定・利用する基準技術
US7720727B2 (en) 2001-03-01 2010-05-18 Fisher-Rosemount Systems, Inc. Economic calculations in process control system
US8073967B2 (en) * 2002-04-15 2011-12-06 Fisher-Rosemount Systems, Inc. Web services-based communications for use with process control systems
US6855643B2 (en) * 2002-07-12 2005-02-15 Padmapani C. Nallan Method for fabricating a gate structure
US7442274B2 (en) * 2005-03-28 2008-10-28 Tokyo Electron Limited Plasma etching method and apparatus therefor
US9201420B2 (en) 2005-04-08 2015-12-01 Rosemount, Inc. Method and apparatus for performing a function in a process plant using monitoring data with criticality evaluation data
US8005647B2 (en) 2005-04-08 2011-08-23 Rosemount, Inc. Method and apparatus for monitoring and performing corrective measures in a process plant using monitoring data with corrective measures data
US7272531B2 (en) * 2005-09-20 2007-09-18 Fisher-Rosemount Systems, Inc. Aggregation of asset use indices within a process plant
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高k材料ゲート構造の高温エッチング方法
US8301676B2 (en) 2007-08-23 2012-10-30 Fisher-Rosemount Systems, Inc. Field device with capability of calculating digital filter coefficients
US7702401B2 (en) 2007-09-05 2010-04-20 Fisher-Rosemount Systems, Inc. System for preserving and displaying process control data associated with an abnormal situation
US8055479B2 (en) 2007-10-10 2011-11-08 Fisher-Rosemount Systems, Inc. Simplified algorithm for abnormal situation prevention in load following applications including plugged line diagnostics in a dynamic process
US9927788B2 (en) 2011-05-19 2018-03-27 Fisher-Rosemount Systems, Inc. Software lockout coordination between a process control system and an asset management system
US9533332B2 (en) 2011-10-06 2017-01-03 Applied Materials, Inc. Methods for in-situ chamber clean utilized in an etching processing chamber
US8932947B1 (en) 2013-07-23 2015-01-13 Applied Materials, Inc. Methods for forming a round bottom silicon trench recess for semiconductor applications
US9214377B2 (en) 2013-10-31 2015-12-15 Applied Materials, Inc. Methods for silicon recess structures in a substrate by utilizing a doping layer
CN109659222B (zh) 2017-10-10 2020-10-27 联华电子股份有限公司 半导体装置的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4490209B2 (en) * 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
EP0565212A2 (en) * 1986-12-19 1993-10-13 Applied Materials, Inc. Iodine etch process for silicon and silicides
US4778563A (en) * 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
US4799991A (en) * 1987-11-02 1989-01-24 Motorola, Inc. Process for preferentially etching polycrystalline silicon
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
US4919749A (en) * 1989-05-26 1990-04-24 Nanostructures, Inc. Method for making high resolution silicon shadow masks
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722384A (ja) * 1993-06-24 1995-01-24 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3127454B2 (ja) 2001-01-22
KR100218763B1 (ko) 1999-10-01
US5200028A (en) 1993-04-06

Similar Documents

Publication Publication Date Title
JPH0493022A (ja) シリコン系被エッチング材のエッチング方法
JP2915807B2 (ja) 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング
JPH0621018A (ja) ドライエッチング方法
JPH0758079A (ja) キセノンを用いたプラズマエッチング
JP3170791B2 (ja) Al系材料膜のエッチング方法
JP2002517895A (ja) 高アスペクト比の孔を形成する方法
JPH0786244A (ja) ドライエッチング方法
JP2003518738A (ja) シリコンの金属マスクエッチング方法
US5387312A (en) High selective nitride etch
JPH07147271A (ja) 半導体装置の製造方法
JP3760843B2 (ja) 半導体装置の製造方法
US6214725B1 (en) Etching method
JPH10189537A (ja) ドライエッチング方法
JPH0786255A (ja) アルミニウム系金属パターンの形成方法
JP3172168B2 (ja) 半導体集積回路装置の製造方法
JP3277414B2 (ja) ドライエッチング方法
JPH0794469A (ja) ドライエッチング方法
JPH05343363A (ja) ドライエッチング方法
JPH08186120A (ja) 半導体装置の製造方法
JPH06163479A (ja) ドライエッチング方法
JPH07263426A (ja) 積層配線のドライエッチング方法
JP3008451B2 (ja) シリコン系被エッチング材のエッチング方法
JPH07263406A (ja) 半導体装置の製造方法
JPH08274077A (ja) プラズマエッチング方法
JP2616100B2 (ja) シリコン系被エッチング材のエッチング方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081110

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 10