KR0143873B1 - 절연막 및 반도체장치 및 반도체 장치 제조방법 - Google Patents

절연막 및 반도체장치 및 반도체 장치 제조방법

Info

Publication number
KR0143873B1
KR0143873B1 KR1019940002974A KR19940002974A KR0143873B1 KR 0143873 B1 KR0143873 B1 KR 0143873B1 KR 1019940002974 A KR1019940002974 A KR 1019940002974A KR 19940002974 A KR19940002974 A KR 19940002974A KR 0143873 B1 KR0143873 B1 KR 0143873B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
carbon
halogen
semiconductor device
Prior art date
Application number
KR1019940002974A
Other languages
English (en)
Inventor
순페이 야마자끼
다케시 후카다
미쓰노리 사카마
유키코 우에하라
히로시 우에하라
Original Assignee
순페이 야마자끼
가부시키가이샤 한도오따이 에네루기 겐큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 순페이 야마자끼, 가부시키가이샤 한도오따이 에네루기 겐큐쇼 filed Critical 순페이 야마자끼
Application granted granted Critical
Publication of KR0143873B1 publication Critical patent/KR0143873B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide

Abstract

산화규소막은 애톡시 기를 갖는 유기실란(예를들면 TEOS) 및 산소를 원료로 사용하는 플라즈마 CVD 에 의해 섬형상 비-단결정 실리콘 영역을 피복하도록 형성되고, 반면에 형성된 산화규소로 부터 알칼리 원소들을 감소시키고 막의 신뢰도를 향상시키기 위하여, 염화수소 또는 염소 함유 탄화수소(예를들면 트리클로로 에틸렌) 는 불소함유 가스강 바람직하게는 분위기의 0.01 내지 1mol %의 양으로 플라즈마 CVD 분위기에 첨가된다. 산화규소의 형성이전에, 실리콘 영역은 산소 및 염화수소 또는 염소 함유 탄화수소를 함유하는 플라즈마 분위기에서 처리될 수 있다. 산화규소막은 저온에서 얻어지며, 이것은 반도체장치에서 게이트-절연막으로서 사용가능한 고 신뢰도를 갖는다.

Description

절연막과 반도체장치 및 반도체장치 제작방법
제1(a)도는 본 발명의 실시예에 사용된 양광주(陽光柱) 방식 CVD장치의 수직단면도.
제1(b)도는 제1(a)도에 도시된 양광주 방식 CVD장치의 수평단면도.
제2(a)도∼제2(e)도는 실시예에 있어서의 TFT 제작공정을 나타내는 도면.
제3도는 실시예에서 얻어진 절연막의 내압(耐壓)특성을 나타내는 그래프.
제4(a)도 및 제4(b) 도는 실시예에서 얻어진 절연막의 VFB특성을 나타내는 그래프.
*도면의 주요부분에 대한 부호의 설명
101:체임버 102, 103:RF 전원
104:위상 시프터 105, 106:매칭 박스
107, 108:전극 109:콘테이너
110:기판 호울더 111:기판
112, 113:전극 커버 114, 115:적외선 램프
201:기판 203:섬형상 실리콘영역
204:게이트 절연막 205:게이트전극
206, 207:불순물 영역 208:채널형성영역
209:층간절연막 212:소스전극
213:드레인전극
본 발명은, 절연게이트형 전계효과 트랜지스터 등과 같은 박막장치에 사용되는 게이트 절연막을 650℃ 이하의 저온에서 얻는 방법 및 그렇게 하여 얻어진 절연막에 관한 것이다. 또한, 본 발명은, 그러한 절연막을 사용한 반도체장치 및 그의 제작방법에 관한 것이다.
종래, 절연게이트형 전계효과 박막트랜지스터(TFT) 등과 같은 박막장치에 있어서는, 결정성 실리콘막을 형성한 후 900∼1100℃의 고온에서 그의 표면을 가열 및 산화시키는 것에 의해 얻어진 우수한 특성의 산화규소막이 게이트 절연막으로서 사용되어 왔다.
그러한 열(熱)산화에 의해 얻어진 산화막의 특징은, 그의 계면준위 밀도가 매우 낮다는 것과, 산화막이 결정성 실리콘의 표면상에 균일한 두께로 형성될 수 있다는 것으로 집약된다. 따라서, 전자는 양호한 온/오프 특성 및 바이어스/온도에 대한 장기(長期)의 신뢰성을 초래하고, 반면에 후자는 섬형상 반도체영역의 엣지(edge)부분에서의 게이트전극과 반도체영역(활성층) 사이의 단락을 감소시켜 반도체장치의 제조수율을 향상시킨다.
그러나, 반도체장치를 제작하는데 있어서 그러한 열산화막을 사용하기 위해서는, 기판 재료로서 고온에 견디는 재료를 선택해야 한다. 이 점에 있어서, 값싼 유리재료(예를 들어, 코닝 7059 등과 같은 무(無)알칼리 유리)를 사용할 수 없기 때문에, 특히 대면적 기판을 사용할 때는 제조비가 증대한다는 점에서 불리하였다.
근래, 무알칼리 유리기판상에 TFT를 형성하는 기술수단이 개발되고 있지만, 이러한 기술에서는 열산화막을 사용할 수 없고, 스퍼터법 또는 플라즈마 CVD법, 감압 CVD법 등의 물리적 또는 화학적 기상성장법에 의해 게이트 절연막이 형성되고 있다.
그러나, 이러한 수단에 의해 형성된 산화규소막의 특성은 열산화막의 특성보다 열등하다는 것은 불가피하였다. 즉, 전자의 계면준위 밀도는 일반적으로 크고, 또한, 전자는 나트륨 이온 등의 알칼리 이온이 성막중에 산화규소막에 침입할 위험성을 항상 수반하였다. 게다가, 산화규소막의 스텝 커버리지(단차 피복성)가 그렇게 양호하지 않기 때문에, 섬형상 반도체영역의 엣지부분에서의 게이트전극과 활성층 사이의 단락이 빈발하였다. 이들 이유 때문에, 공지 기술에 의해 특성, 신뢰성 및 생산수율 모두를 충족시키는 종류의 반도체장치를 얻는 것이 아주 어려웠다.
본 발명은 공지기술에서의 이들 문제점중 적어도 하나를 해결하기 위한 것이다. 따라서, 본 발명의 목적은 양호한 스텝 커버리지를 갖는 산화규소막을 제작하는 방법을 제공하는 것이다. 본 발명의 다른 목적은 알칼리 이온 등의 바람직하지 않은 불순물에 대하여 내성을 가지는 산화규소막 및 그 막을 제작하는 방법을 제공하는 것이다.
첫째, 본 발명은, 에톡시기를 갖는 유기실란과, 산소와, 염화수소 또는 염소함유 탄화수소를 함유하는 혼합가스를 원료가스로 사용하는 플라즈마 CVD법에 의해 얻어지고 산화규소를 주성분으로 하는 막을 게이트 절연막으로서 사용하는 것을 특징으로 한다.
둘째, 본 발명은, 에톡시기를 갖는 유기실란과, 산소와, 불소함유 가스(예를들어, NF3, C2F6)를 함유하는 혼합가스를 원료가스로 사용하는 플라즈마 CVD법에 의해 얻어지고 산화규소를 주성분으로 하는 막을 게이트 절연막으로서 사용하는 것을 특징으로 한다.
따라서, 본 발명은, 실리콘을 주성분으로 하는 섬형상의 비(非)단결정 반도체 영역을 덮도록 그 반도체영역상에 밀착하여 형성되고, 2차이온 질량분석법에 의해 1×1017∼ 5×1020㎝-3의 할로겐이 막으로부터 검출되고, 5×1019㎝-3이하의 탄소가 막으로부터 검출되는 것을 특징으로 하는, 산화규소를 주성분으로 하는 절연막을 제공한다.
본 발명은 또한, 실리콘을 주성분으로 하는 섬형상의 비단결정 반도체영역을 형성하는 제1공정과, 에톡시기를 갖는 유기실란과, 산소와, 염화수소 또는 염소함유 탄화수소를 함유하는 혼합가스로부터 발생하는 플라즈마 분위기에서 상기 비단결정 반도체영역상에 산화규소를 주성분으로 하는 막을 형성하는 제2공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법을 제공한다.
본 발명은 또한, 실리콘을 주성분으로 하는 섬형상의 비단결정 반도체영역을 형성하는 제1공정과, 상기 섬형상의 비단결정 반도체영역을 산소와 염화수소 또는 염소함유 탄화수소를 함유하는 플라즈마 분위기에 노출시키는 제2공정과, 에톡시기를 갖는 유기실란 및 산소를 함유하는 혼합가스로부터 발생하는 플라즈마 분위기에서 상기 비단결정 반도체영역상에 산화규소를 주성분으로 하는 막을 형성하는 제3공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법을 제공한다.
에톡시기를 갖는 유기실란으로서는, 화학식 Si(OC2H5)4(테트라에톡시실란, 이하 TEOS라 칭함), Si2O(OC2H5)6, Si3O2(OC2H5)8, Si4O3(OC2H5)10, 및 Si5O4(OC2H5)12로 표현되는 물질이 바람직하다. 이들 유기실란 재료는 장시간동안 기판표면상에서 이동하여 그 표면상에서 분해되어 산화규소막을 형성하기 때문에, 상기 유기실란 재료가 요부(凹部)에도 잘 들어갈 수 있어, 스텝 커버리지가 양호한 막을 제공한다.
염소함유 탄화수소로서는, 화학식 C2HCl3(트리클로로에틸렌), C2H3Cl3(트리클로로에탄) 및 CH2Cl2(디클로로메탄)으로 표현되는 물질이 바람직하다. 그러한 종류의 염소함유 가스는 주로 기상(氣相)중에서 분해되어, 성막 분위기에 존재하는 나트륨 등의 알칼리 원소와 화합하며, 그 결과로 생긴 화합물은 기판으로부터 제거되어, 형성되는 산화규소막으로부터의 알칼리 원소의 이탈을 촉진한다. 일부 염소원자는 형성된 산화규소막에 잔존하며, 이들은 나중에 외부로부터 상기 막으로 침입하려는 알칼리 원소에 대한 배리어(장벽)로서 기능한다. 그 결과, TFT의 신뢰성이 향상될 수 있다. 염소함유 탄화수소의 농도는 전체 혼합가스에 대하여 0.01∼1%인 것이 바람직하다. 그 농도가 1% 이상이면, 그 가스가 형성된 막의 특성에 악영향을 끼친다.
상기한 방법으로 형성된 산화규소를 주성분으로 하는 절연막에 있어서는, 할로겐 원소(예를 들면, 불소 또는 염소)가 2차이온 질량분석법에 의해 불순물로서 1×1017∼ 5×1020㎝-3의 양으로 검출되는 반면에, 탄소농도는 5×1019㎝-3이하이다. 특히, 막의 계면준위 밀도를 낮추기 위해서는, 탄소농도는 1×1018㎝-3이하인 것이 바람직하다. 탄소 농도를 낮추기 위해서는, 성막시의 기판온도는 200℃ 이상, 바람직하게는 300℃ 이상일 수 있다.
이렇게 하여 형성되는 절연막에는, 그의 성막 초기에 댕글링 결합(dangling bond)이 많이 석출하는 경향이 있기 때문에, 사전에 하지(下地)의 반도체층(이것은 바람직하게는 실리콘을 주성분으로 한다)을 산소를 함유하는 플라즈마 분위기에 노출시키는 것이 바람직하다. 그 결과, 계면준위 밀도가 저하하는 동시에, 바이어스/온도 시험에서의 플랫 밴드(flat band) 전압의 변동이 감소하여, 반도체장치의 신뢰성이 향상된다. 또한, 효과를 더욱 향상시키기 위해, 산소 이외에 염화수소 또는 트리클로로에틸렌, 트리클로로에탄, 디클로로메탄 등과 같은 염소함유 물질을 분위기에 첨가하는 것도 바람직하다.
한편, 상기한 방법으로 산화규소를 주성분으로 하는 절연막을 형성한 후, 그 막을 200∼600℃의 온도로 가열처리하여도 플랫 밴드 전압의 변동을 감소시킬 수 있다. 그 가열처리는 아르곤, 질소 등과 같은 무산소 분위기에서 행해지는 것이 바람직하다. 플랫 밴드 전압의 변동은 450℃ 이상에서의 가열처리에 의해 현저하게 감소되며, 그 감소는 600℃ 이상에서 포화된다.
본 발명의 다른 실시형태의 방법은, 실리콘을 주성분으로 하는 섬형상의 비(非)단결정 반도체영역을 산소 및 염화수소 또는 염소함유 탄화수소를 함유하는 플라즈마 분위기에 노출시킨 후, 에톡시기를 갖는 유기실란 및 산소를 함유하는 원료를 사용하는 플라즈마 CVD법에 의해 상기 비단결정 반도체영역상에 산화규소를 주성분으로 하는 막을 형성하는 것을 특징으로 한다.
이 방법에서는, 플라즈마 처리중에 염화수소 또는 염소함유 탄화수소가 체임버내에 본질적으로 축적되어, 이어지는 산화규소막의 성막시에, 염화수소 또는 염소함유 탄화수소가 첨가되는 상기한 첫번째 실시형태의 방법에서 발생하는 효과와 동일한 효과를 나타낸다. 플라즈마 처리에 의해 얻어질 수 있는 신뢰성의 향상은 상기한 것과 동일하다. 또한, 이 방법으로부터 더 양호한 결과를 얻기 위해서는, 이 방법에 의해 형성된 산화규소막중의 염소농도 및 탄소농도도 첫번째 실시형태의 방법의 경우와 동일한 값이 되도록 하는 것이 바람직하다. 또한, 이 방법에서는, 더욱 양호한 결과를 얻기 위해, 성막후에 산화규소를 주성분으로 하는 막을 200∼650℃, 바람직하게는 450∼600℃로 가열처리하는 것이 바람직하다.
본 발명에서 이용되는 플라즈마 CVD장치는, 일반적으로 사용되는 평행 평판형 장치(즉, 한쌍의 평판형 전극들이 서로 대향하여 체임버내에 배치되고, 그 전극들중 하나 또는 모두에 시료기판이 설치되는 구조를 가지는 것)나, 아래의 실시예에서 사용되는 것과 같은 양광주(陽光柱) 방식의 장치중 어느 것이라도 좋다.
그러나, 아래의 2가지 점에서 후자(양광주 방식의 장치)가 전자(평행 평판형 장치)보다 유리하다. 하나는, 전자에서는 한번에 처리되는 기판의 양이 사용되는 전극의 면적에 의해 결정되는데 대하여, 후자에서는 방전 체적에 의해 결정되기 때문에, 후자의 쪽이 더 많은 양의 기판을 동시에 처리할 수 있다는 것이다. 다른 하나는, 전자에 의해 처리된 기판의 표면이 플라즈마에 의해 많이 손상되는데 대하여, 후자에서는 전위 구배(勾配)가 거의 없기 때문에 플라즈마에 의한 손상이 거의 없다는 것이다. 또한, 후자를 사용하여 형성되는 막의 균일성도 전자의 경우에서보다 더 양호하기 때문에, 균일한 막이 TFT의 특성 및 그의 생산수율에 전혀 악영향을 끼치지 않는다.
본 발명에서 성막에 사용되는 플라즈마 CVD장치의 체임버는 그 체임버내의 나트륨 등과 같은 알칼리 원소의 함량을 감소시키기 위해 사용전에 충분히 세척될 필요가 있다. 체임버를 세척하기 위해서는, 체임버내에 염화수소 또는 상기한 염소함유 탄화수소를 산소와 함께 도입한 후, 그 안에서 플라즈마를 발생시키면 좋다. 공정을 보다 효율적으로 수행하기 위하여 체임버내를 150℃이상, 바람직하게 300℃이상으로 가열하는 것이 바람직하다.
[실시예]
본 실시예는, 양광주(陽光柱) 방식의 플라즈마 CVD법에 의해 섬형상의 비(非)단결정 실리콘 반도체막상에 게이트 절연막으로서 산화규소막을 형성하는 방법에 관한 것이고, 형성된 산화규소막의 전기적 특성을 주로 나타낸다. 여기서 사용된 플라즈마 CVD장치가 제1(a)도와 제1(b)도에 각각 수직단면도 및 수평단면도로 나타내어져 있다. 양광주 방식의 CVD법은, 플라즈마 방전을 위한 양광주영역에 기판을 배치하고 그 기판에 피막을 형성하는 것을 특징으로 한다.
플라즈마를 발생시키기 위한 전력이 RF 전원(102, 103)으로부터 공급된다.
사용되는 주파수로서는, 13.56 MHz의 주파수를 갖는 라디오파가 전형적으로 사용된다. 두 전원으로부터 공급되는 전력은, 형성될 플라즈마의 상태가 최량으로 되도록 위상 시프터(104) 및 매칭 박스(matching box)(105, 106)에 의해 조정된다. RF 전원으로부터 공급되는 전력은, 체임버(101)의 내부에 서로 평행하게 배치되고 전극 커버(112, 113)에 의해 보호된 한쌍의 전극(107, 108)에 도달하여, 이들 전극 사이에 방전을 일으킨다. 이들 전극(107, 108) 사이에는 처리될 기판이 셋팅된다. 양산성(量産性)을 향상시키기 위해, 기판(111)은 콘테이너(109)에 넣어지고, 그 콘테이너내의 기판 호울더(110)의 양면에 셋트된다. 기판은 전극들 사이에 수평으로 서로 평행하게 배치되는 것에 특징이 있다. 기판은 적외선 램프(114, 115)에 의해 가열되고, 적당한 온도로 유지된다. 도시되지는 않았지만, 이 장치는 배기장치 및 가스 공급장치도 구비하고 있다.
성막조건과 형성된 막의 특성에 관하여 아래에 설명한다. 기판 온도는 300℃로 하였고, 체임버내에는 산소를 300 SCCM, TEOS를 15 SCCM, 트리클로로에틸렌(이하, TCE라 칭함)을 2 SCCM 도입하였으며, RF 전력은 75W, 전체 압력은 5Pa이었다. 성막후에, 형성된 막을 350℃의 수소분위기에서 35분간 어닐하였다.
제3도는, 고저항 실리콘 웨이퍼상에 본 장치를 사용하여 성막한 1000Å 두께의 산화규소막의 절연파괴시험의 결과를 나타낸다. 산화규소막상에는 1mm∮의 알루미늄 전극을 형성하고, 전압과 전류 사이의 관계를 그래프로 나타내었다. 제3도의 곡선(C)는 성막전에 기판에 어떤 특별한 처리를 하지 않고 기판상에 형성한 막을 나타내는 것으로, 이 곡선으로부터, 막의 절연내압이 낮은 것을 알 수 있다. 곡선 (A)의 막은 다음과 같이 형성되었다. 즉, 기판들을 체임버내에 셋트한 후, 300℃로 가열하고, 산소를 400 SCCM, TCE를 0∼5 SCCM 도입하여 발생된 플라즈마 분위기에 노출시켰다. 그 분위기의 전체압력은 5Pa이었고, RF 전력은 150W이었다. 플라즈마 노출은 10분간 수행되었다(이 공정에서는, 기상(氣相)반응에 의해서는 전혀 막이 형성되지 않았다). 플라즈마 노출후에, 곡선 (A)의 산화규소막이 형성되었고, 그 막은 높은 내압을 나타내었다.
제3도의 곡선 (B)의 막은, 성막공정에서의 TCE의 유량을 4 SCCM 이상, 예를 들어, 5 SCCM으로 변경한 것을 제외하고는 곡선 (A)에서와 동일한 방식으로 형성되었고, 그 막은 낮은 내압을 가졌다. 이들 결과로부터, 성막을 위한 TCE의 농도에는 최적의 값이 있다는 것이 밝혀졌다.
제4(A) 도는, 신뢰성 시험의 하나로서, 이 실시예에서 형성된 절연막의 바이어스/온도 시험의 결과를 나타내는 것으로, 플랫 밴드 전압(VFB)의 변동(△VFB)과 기판 전(前)처리 사이의 관계를 나타낸다. 바이어스/온도 시험에서는, 150℃에서 시료에 +17V 의 전압을 1시간 인가한 후, 그 시료의 C-V 특성을 실온에서 측정하였다.
그 다음, 동일한 시료에 -17 V의 전압을 150℃에서 1시간 인가한 후에, 그의 C-V 특성을 실온에서 측정하였다. 이 2회의 측정에서의 VFB의 차이를 △VFB로서 평가하였다.
제 4(a) 도에서, 시료(a)의 기판은 전처리되지 않았다. 시료(a)의 △VFB는 5V 전후로 비교적 큰 값을 나타내었다. 그러나, 그 문제는 기판을 전처리하는 것에 의해 해결되었다. 시료(b) 및 (c)의 기판은 하기 조건하에 전처리되었다.
제 4(a) 도로부터, TCE를 사용하여 기판을 전처리하므로써 절연막의 신뢰성이 훨씬 더 개선되었다는 것을 알 수 있다.
또한, 성막후에 절연막을 어닐하므로써 동일한 개선이 얻어질 수도 있다. 막의 어닐은 1기압의 아르곤분위기에서 300∼570℃로 1시간 수행되었다. 어닐온도와 △VFB사이의 관계를 제 4(b) 도에 나타내었다. 이 도면으로부터, 450℃ 이하의 온도에서 막을 어닐한 때 △VFB가 현저하게 감소되지만, 어닐온도가 600℃에 가까운 때는 점차적으로 일정하게 되었다는 것을 알 수 있다. 그 결과로부터, 성막후의 절연막의 어닐은 막의 신뢰성을 향상시키는데 효과적이라는 것이 명확해졌다.
상기 실험들로 부터 얻어진 결과에 의거하여, TFT 시료를 제작하였다. 그 제작공정을 제2도에 나타내었다. 먼저, 기판(코닝 7059)(201)상에 하지막(下地膜)으로서 2000Å 두께의 산화규소막(202)을 TEOS, 산소 및 TCE를 원료로 하는 양광주 방식의 플라즈마 CVD법에 의해 성막하였다. 여기서 사용한 장치는 제1도에 나타낸 것과 동일하였다. 성막의 주(主) 조건은 다음과 같다.
다음에, 플라즈마 CVD법에 의해 500 nm 두께의 아모르퍼스 실리콘막을 퇴적하고, 이것을 패터닝하여 섬형상 실리콘영역(203)을 형성하였다. 이것을 질소분위기중에 400℃에서 30분간 방치하여, 그로부터 수소를 제거하였다. 그 다음, 제 2(a)도에 도시된 바와 같이, 이것을 레이저광으로 어닐하여, 실리콘영역을 결정화시켰다. 레이저로는, KrF 엑시머 레이저(파장 248 nm; 펄스폭 20 nsec)를 사용하였다. 에너지밀도는 200∼350 mJ/㎠이었다. 레이저광의 조사중에, 기판을 300∼500℃, 예를들어 , 450℃로 유지하였다.
그후, 제 2(b) 도에 도시된 바와 같이, 섬형상 실리콘 영역(203)을 덮기 위해, 게이트 절연막(204)으로서 1000Å 두께의 산화규소막을, TEOS, 산소 및 TCE를 원료로 하는 양광주 방식의 플라즈마 CVD법에 의해 형성하였다. 성막전에 기판을 전처리하였다. 사용된 장치는 제1도에 나타낸 것과 동일하였다. 전처리의 주 조건은 다음과 같다.
그 전처리후에, 게이트 절연막(204)을 형성하였다. 성막을 위한 주 조건은 아래와 같다. 성막후에, 형성된 막을 아르곤분위기에서 550℃로 1시간 어닐하였다.
다음에, 그 막위에, 실리콘을 2% 도프한 알루미늄막을 6000Å 두께로 퇴적하고, 이것을 패터닝하여, 게이트전극(205)을 형성하였다. 그 다음, 제 2(c)도에 도시된 바와 같이, 게이트전극(205)을 마스크로 하여, 플라즈마 도핑법에 의해 불순물이온(인 또는 붕소)을 섬형상 실리콘영역(203)에 자기정합적으로 도입하여, 불순물영역(206, 207)을 형성하였다. 불순물이 도입되지 않은 영역은 채널형성영역(208)이 되었다. 도핑이 게이트 절연막을 통하여 행해졌기 때문에, 인의 경우에는 80 kV의 가속전압, 붕소의 경우에는 65kV의 가속전압이 필요하였다. 도즈량은 1×1015∼4×1015㎝-2이 적당하였다.
다음에, 제 2(d)도에 도시된 바와 같이, 재차 레이저광으로 어닐하여 불순물을 활성화시켰다. 레이저로서는, KrF 엑시머 레이저(파장 248 nm, 펄스폭 20 nsec)를 사용하였다. 에너지밀도는 200∼350 mJ/㎠이었다. 레이저광의 조사중에, 기판을 300∼500℃로 유지하여도 좋다. 레이저광의 조사후에, 0.1∼1 기압의 분압을 갖는 수소분위기중에서 350℃로 35분간 어닐을 행하였다.
다음에, 그 위에 층간절연막(209)로서 5000Å 두께의 산화규소막을 퇴적하였다. 그 산화규소막은 TEOS, 산소 및 TCE를 원료로 하는 양광주 방식의 CVD법에 의해 형성되었다. 성막에 사용된 장치는 제1도에 나타낸 것과 동일하였다. 성막을 위한 주 조건은 다음과 같았다:
그후, 층간절연막(209)에 콘택트 홀(210, 211)을 형성하고, 알루미늄을 사용하여 TFT의 소스 및 드레인에 전극(212, 213)을 형성하였다. 알루미늄 대신에, 티탄 및 질화티탄이 사용될 수도 있다. 이상에 의해 TFT를 완성하였다. 게이트 절연막의 스텝 커버리지가 개선되었고 게이트 절연막의 신뢰성이 향상되었기 때문에, TFT의 생산수율이 크게 향상되었다.
상세하게 위에서 설명한 바와 같이, 본 발명에 의해 얻어진 산화규소막은 게이트 절연막으로서 충분한 신뢰성을 갖는다. 또한, 본 발명은 막의 신뢰성의 향상뿐만 아니라 생산수율의 향상에도 기여한다는 것이 명백하게 되었다. 또한, 실시예에서 사용된 것과 같은 양광주 방식의 플라즈마 CVD장치를 사용하는 것에 의해, 본 발명의 반도체장치의 양산성도 향상시킬 수 있다. 따라서, 본 발명은 산업상 매우 유용한 발명이다.

Claims (42)

  1. 실리콘을 포함하는 반도체영역을 형성하는 공정과, 에톡시기를 갖는 유기실란과, 산소와, 할로겐함유 가스를 포함하는 분위기에서 플라즈마를 발생시켜 상기 반도체영역상에 산화규소를 포함하는 막을 형성하는 공정을 포함하고, 상기 막이 할로겐원소와 탄소를 포함하고, 상기 막중의 상기 할로겐원소의 농도가 1×1017∼5×1020㎝-3이고, 상기 막중의 상기 탄소의 농도가 5×1019㎝-3이하인 것을 특징으로 하는 반도체장치 제작방법.
  2. 제1항에 있어서, 상기 유기실란이, Si(OC2H5)4,Si2O(OC2H5)6, Si3O2(OC2H5)8, Si4O3(OC2H5)10, 및 Si5O4(OC2H5)12로 이루어진 군으로부터 선택된 물질인 것을 특징으로 하는 반도체장치 제작방법.
  3. 제1항에 있어서, 상기 할로겐함유 가스가, C2HCl3, C2H3Cl, CH2Cl2, HCl, NF3및 C2F6으로 이루어진 군으로부터 선택된 물질인 것을 특징으로 하는 반도체장치 제작방법.
  4. 제1항에 있어서, 산화규소를 포함하는 막을 형성하는 상기 공정후에, 산화규소를 포함하는 상기 막을 200∼650℃의 무산소 분위기에서 처리하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  5. 제4항에 있어서, 상기 처리공정이 450∼600℃의 온도에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  6. 제4항에 있어서, 상기 무산소 분위기 가아르곤 또는 질소를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  7. 제1항에 있어서, 상기 할로겐함유 가스가 할로겐함유 탄화수소인 것을 특징으로 하는 반도체장치 제작방법.
  8. 제1항에 있어서, 상기 할로겐함유 가스가 불소함유 가스인 것을 특징으로 하는 반도체장치 제작방법.
  9. 제1항에 있어서, 상기 반도체영역에 레이저광을 조사하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  10. 제9항에 있어서, 상기 레이저광이 엑시머 레이저광인 것을 특징으로 하는 반도체장치 제작방법.
  11. 제9항에 있어서, 상기 레이저광 조사공정이 300∼500℃의 온도에서 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  12. 할로겐함유 가스와, 산소와, 에톡시기를 갖는 유기실란 가스를 한쌍의 평행 평판형 전극들 사이에 도입하고, 상기 평행 평판형 전극들 사이에 전기에너지를 인가하는 것에 의해, 상기 평행 평판형 전극들로부터 떨어져 그 전극들 사이에 제공된 기판상에 플라즈마 CVD에 의해 산화규소를 포함하는 막을 형성하는 공정을 포함하고, 상기 막이 할로겐원소와 탄소를 포함하고, 상기 막중의 상기 할로겐원소의 농도가 1×1017∼5×1020㎝-3이고, 상기 막중의 상기 탄소의 농도가 5×1019㎝-3이하인 것을 특징으로 하는 반도체장치 제작방법.
  13. 제12항에 있어서, 상기 유기실란이, Si(OC2H5)4,Si2O(OC2H5)6, Si3O2(OC2H5)8, Si4O3(OC2H5)10, 및 Si5O4(OC2H5)12로 이루어진 군으로부터 선택된 물질인 것을 특징으로 하는 반도체장치 제작방법.
  14. 제12항에 있어서, 상기 할로겐함유 가스가, C2HCl3, C2H3Cl, CH2Cl2, HCl, NF3및 C2F6으로 이루어진 군으로부터 선택된 물질인 것을 특징으로 하는 반도체장치 제작방법.
  15. 실리콘을 포함하는 반도체영역을 형성하는 공정과, 에톡시기를 갖는 유기실란과, 산소와, 탄소를 포함하는 염소함유 가스를 포함하는 분위기에서 플라즈마를 발생시켜 상기 반도체영역상에 산화규소를 포함하는 막을 형성하는 공정을 포함하고, 상기 막이 할로겐원소와 탄소를 포함하고, 상기 막중의 상기 할로겐원소의 농도가 1×1017∼5×1020㎝-3이고, 상기 막중의 상기 탄소의 농도가 5×1019㎝-3이하인 것을 특징으로 하는 반도체장치 제작방법.
  16. 실리콘을 포함하는 반도체영역을 형성하는 공정과, 에톡시기를 갖는 유기실란과, 산소와, 탄소를 포함하는 불소함유 가스를 포함하는 분위기에서 플라즈마를 발생시켜 상기 반도체영역상에 산화규소를 포함하는 막을 형성하는 공정을 포함하고, 상기 막이 할로겐원소와 탄소를 포함하고, 상기 막중의 상기 할로겐원소의 농도가 1×1017∼5×1020㎝-3이고, 상기 막중의 상기 탄소의 농도가 5×1019㎝-3이하인 것을 특징으로 하는 반도체장치 제작방법.
  17. 유기실란을 사용하는 플라즈마 CVD에 의해 형성된 산화규소를 포함하는 절연막으로서, 2차이온 질량분석법에 의해 상기 절연막으로부터 1×1017∼5×1020㎝-3의 할로겐이 검출되고, 상기 2차이온 질량분석법에 의해 상기 절연막으로부터 5×1019㎝-3이하의 탄소가 검출되는 것을 특징으로 하는 절연막.
  18. 제17항에 있어서, 상기 할로겐이 불소 또는 염소인 것을 특징으로 하는 절연막.
  19. 제17항에 있어서, 상기 2차이온 질량분석법에 의해 상기 절연막으로부터 1×1018㎝-3이하의 탄소가 검출되는 것을 특징으로 하는 절연막.
  20. 실리콘을 포함하는 반도체영역을 형성하는 공정과, Si(OC2H5)4,Si2O(OC2H5)6, Si3O2(OC2H5)8, Si4O3(OC2H5)10, 및 Si5O4(OC2H5)12로 이루어진 군으로부터 선택된 물질과, 산소와, 탄소를 포함하는 할로겐함유 가스를 포함하는 분위기에서 플라즈마를 발생시켜, 상기 반도체영역상에, 산화규소를 포함하는 막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  21. 에톡시기를 갖는 유기실란 가스와, 산화 가스와, 탄소를 포함하는 할로겐 함유 가스를 포함하는 분위기에서 플라즈마를 발생시켜, 산화규소를 포함하는 막을 표면상에 형성하는 공정을 포함하고, 상기 막이 할로겐원소와 탄소를 포함하고, 상기 막중의 상기 할로겐원소의 농도가 1×1017∼5×1020㎝-3이고, 상기 막중의 상기 탄소의 농도가 5×1019㎝-3이하인 것을 특징으로 하는 반도체장치 제작방법.
  22. 제21항에 있어서, 상기 탄소의 농도가 2차이온 질량분석법에 의해 검출되는 것을 특징으로 하는 반도체장치 제작방법.
  23. 에톡시기를 갖는 유기실란 가스와, 산화 가스와, 할로겐함유 가스를 포함하는 분위기에서 플라즈마를 발생시켜, 산화규소를 포함하는 막을 표면상에 형성하고 공정을 포함하고, 상기 할로겐함유 가스가 C2F6를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  24. 에톡시기를 갖는 유기실란 가스와, 산화 가스와, 탄소를 포함하는 불소함유 가스를 포함하는 분위기에서 플라즈마를 발생시켜, 산화규소를 포함하는 막을 표면상에 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  25. 유리를 포함하는 기판과, 상기 기판상에 형성된 섬형상의 비(非)단결정 반도체영역과, 유기실란을 사용하는 플라즈마 CVD에 의해 상기 섬형상의 비단결정 반도체영역을 덮도록 형성된 산화규소를 포함하는 절연막을 포함하고, 상기 절연막이 1×1017∼5×1020㎝-3의 농도로 할로겐을 함유하고, 5×1019㎝-3이하의 농도로 탄소를 함유하는 것을 특징으로 하는 반도체장치.
  26. 제25항에 있어서, 상기 할로겐 및 탄소의 농도가 2차이온 질량분석법에 의해 얻어지는 것을 특징으로 하는 반도체장치.
  27. 유리를 포함하는 기판과, 상기 기판상에 형성된 섬형상의 비(非)단결정 반도체영역과, 유기실란을 사용하는 플라즈마 CVD에 의해 상기 섬형상의 비단결정 반도체영역을 덮도록 형성된 산화규소막과, 상기 산화규소막상에 형성된 알루미늄을 포함하는 막을 포함하고, 상기 산화규소막이 1×1017∼5×1020㎝-3의 농도로 할로겐을 함유하고, 5×1019㎝-3이하의 농도로 탄소를 함유하는 것을 특징으로 하는 박막트랜지스터.
  28. 유리를 가지는 기판과, 상기 기판상에 형성된 섬형상의 비(非)단결정 반도체영역과, 유기실란을 사용하는 플라즈마 CVD에 의해 상기 섬형상의 비단결정 반도체영역상에 형성된 산화규소를 포함하는 절연막과, 상기 절연막상에 형성된 게이트전극을 포함하고, 상기 절연막이 1×1017∼5×1020㎝-3의 농도로 할로겐을 함유하고, 5×1019㎝-3이하의 농도로 탄소를 함유하는 것을 특징으로 하는 반도체장치.
  29. 제17항에 있어서, 상기 절연막이 게이트 절연막인 것을 특징으로 하는 절연막.
  30. 유기실란을 사용하는 플라즈마 CVD에 의해 형성된 탄소를 포함하는 절연막으로서, 상기 탄소의 농도가 1×1019㎝-3이하인 것을 특징으로 하는 절연막.
  31. 제30항에 있어서, 상기 탄소의 농도가 2차이온 질량분석법에 의해 검출되는 것을 특징으로 하는 절연막.
  32. 제30항에 있어서, 상기 절연막이 게이트 절연막인 것을 특징으로 하는 절연막.
  33. 제17항에 있어서, 상기 플라즈마 CVD가 양광주 방식의 플라즈마 처리인 것을 특징으로 하는 절연막.
  34. 제25항에 있어서, 상기 플라즈마 CVD가 양광주 방식의 플라즈마 처리인 것을 특징으로 하는 반도체장치.
  35. 제27항에 있어서, 상기 플라즈마 CVD가 양광주 방식의 플라즈마 처리인 것을 특징으로 하는 박막트랜지스터.
  36. 제28항에 있어서, 상기 플라즈마 CVD가 양광주 방식의 플라즈마 처리인 것을 특징으로 하는 반도체 장치.
  37. 제30항에 있어서, 상기 플라즈마 CVD가 양광주 방식의 플라즈마 처리인 것을 특징으로 하는 절연막.
  38. 기판과, 유기실란을 사용하는 플라즈마 CVD에 의해 상기 기판위에 형성된 산화규소를 포함하는 절연막을 포함하고, 상기 절연막이 5×1020㎝-3이하의 농도로 할로겐을 함유하고, 5×1019㎝-3이하의 농도로 탄소를 함유하는 것을 특징으로 하는 반도체장치.
  39. 제38항에 있어서, 상기 절연막이 게이트 절연막인 것을 특징으로 하는 반도체장치.
  40. 제38항에 있어서, 상기 할로겐의 농도가 1×1017㎝-3이상인 것을 특징으로 하는 반도체장치.
  41. 제17항에 있어서, 상기 절연막이 박막트랜지스터의 절연막인 것을 특징으로 하는 절연막.
  42. 제30항에 있어서, 상기 절연막이 박막트랜지스터의 절연막인 것을 특징으로 하는 절연막.
KR1019940002974A 1993-02-19 1994-02-19 절연막 및 반도체장치 및 반도체 장치 제조방법 KR0143873B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5523693 1993-02-19
JP93-55236 1993-02-19

Publications (1)

Publication Number Publication Date
KR0143873B1 true KR0143873B1 (ko) 1998-08-17

Family

ID=12992977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940002974A KR0143873B1 (ko) 1993-02-19 1994-02-19 절연막 및 반도체장치 및 반도체 장치 제조방법

Country Status (2)

Country Link
US (3) US5866932A (ko)
KR (1) KR0143873B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US7465679B1 (en) * 1993-02-19 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Insulating film and method of producing semiconductor device
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP3637069B2 (ja) 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6337229B1 (en) 1994-12-16 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of making crystal silicon semiconductor and thin film transistor
TW371796B (en) 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2985789B2 (ja) * 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
JP3402972B2 (ja) * 1996-11-14 2003-05-06 東京エレクトロン株式会社 半導体装置の製造方法
US6451686B1 (en) * 1997-09-04 2002-09-17 Applied Materials, Inc. Control of semiconductor device isolation properties through incorporation of fluorine in peteos films
US6162743A (en) * 1998-02-10 2000-12-19 Chu; Cheng-Jye Low dielectric constant film and method thereof
JP3305251B2 (ja) * 1998-02-26 2002-07-22 松下電器産業株式会社 配線構造体の形成方法
JP3410957B2 (ja) * 1998-03-19 2003-05-26 株式会社東芝 半導体装置及びその製造方法
US6251802B1 (en) * 1998-10-19 2001-06-26 Micron Technology, Inc. Methods of forming carbon-containing layers
MXPA01005602A (es) * 1998-12-03 2002-04-24 Georgia Tech Res Inst Metodo y aparato para la limpieza y ataque quimico de substratos, mejorado por electrones de baja energia.
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW523931B (en) 2001-02-20 2003-03-11 Hitachi Ltd Thin film transistor and method of manufacturing the same
US6717181B2 (en) 2001-02-22 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Luminescent device having thin film transistor
WO2003088280A1 (en) * 2002-04-08 2003-10-23 Council Of Scientific And Industrial Research Process for the production of neodymium-iron-boron permanent magnet alloy powder
JP2004022575A (ja) * 2002-06-12 2004-01-22 Sanyo Electric Co Ltd 半導体装置
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2005167019A (ja) * 2003-12-03 2005-06-23 Sharp Corp トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
EP2009694A3 (en) * 2007-06-29 2017-06-21 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8114722B2 (en) * 2007-08-24 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI597850B (zh) 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616302A (ja) * 1984-06-20 1986-01-13 ニツポン高度紙工業株式会社 水分量を感知可能な使いすておむつ
JPS6163020A (ja) * 1984-09-04 1986-04-01 Agency Of Ind Science & Technol 薄膜形成方法
EP0222215B1 (en) * 1985-10-23 1991-10-16 Hitachi, Ltd. Polysilicon mos transistor and method of manufacturing the same
US4810673A (en) * 1986-09-18 1989-03-07 Texas Instruments Incorporated Oxide deposition method
JPH0687503B2 (ja) * 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
US4894352A (en) * 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
US5013691A (en) * 1989-07-31 1991-05-07 At&T Bell Laboratories Anisotropic deposition of silicon dioxide
JP2960466B2 (ja) * 1990-03-19 1999-10-06 株式会社日立製作所 半導体デバイスの配線絶縁膜の形成方法及びその装置
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JPH05175132A (ja) * 1991-12-20 1993-07-13 Kojundo Chem Lab Co Ltd 半導体装置のケイ素酸化膜の製造法
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법

Also Published As

Publication number Publication date
US6025630A (en) 2000-02-15
US5866932A (en) 1999-02-02
US5837614A (en) 1998-11-17

Similar Documents

Publication Publication Date Title
KR0143873B1 (ko) 절연막 및 반도체장치 및 반도체 장치 제조방법
US5840600A (en) Method for producing semiconductor device and apparatus for treating semiconductor device
KR0168693B1 (ko) 반도체 제작방법 및 반도체장치 제작방법
KR100469134B1 (ko) 유도형플라즈마화학기상증착방법및그를이용하여생성된비정질실리콘박막트랜지스터
US5622607A (en) Method of forming an oxide insulating film
JPH0878691A (ja) ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置
US6620744B2 (en) Insulating film formation method, semiconductor device, and production apparatus
US4992839A (en) Field effect thin film transistor having a semiconductor layer formed from a polycrystal silicon film containing hydrogen atom and halogen atom and process for the preparation of the same
JP2652267B2 (ja) 絶縁ゲイト型半導体装置
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
US7465679B1 (en) Insulating film and method of producing semiconductor device
JPH08125197A (ja) 半導体装置の作製方法および半導体装置の作製装置
JP3119988B2 (ja) 半導体装置の作製方法
JP3564505B2 (ja) 半導体装置の作製方法
JP3565911B2 (ja) 半導体装置の作製方法
JP3367946B2 (ja) 半導体装置の作製方法
JP3340407B2 (ja) 絶縁被膜および半導体装置
JP3387977B2 (ja) 絶縁膜の作製方法
JP3120079B2 (ja) 絶縁被膜および半導体装置
JPH0855846A (ja) 酸化珪素膜の加熱処理方法および加熱処理装置
JP3340429B2 (ja) 半導体装置
JP3340425B2 (ja) 半導体装置の作製方法
JP3340406B2 (ja) 半導体装置の作製方法
JP3576539B2 (ja) 半導体装置の作製方法
JP2001203203A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee