JP2005167019A - トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置 - Google Patents

Abstract

【課題】ＣＶＤ装置を用いてゲート電極が成膜されるトランジスタを、液晶表示装置の画素電極に対するスイッチング素子として使用するに際し、成膜室内のクリーニングガス中のフッ素成分によるゲート絶縁膜（３）中の含有フッ素濃度の上限値を適正化するとともに、フッ素濃度の低減を容易に実現できるようにする。
【解決手段】成膜室の電極表面を非多孔質化することにより、クリーニングガス中のフッ素成分の成膜室内への残留自体を抑える。そして、ゲート絶縁膜（３）中の含有フッ素濃度を、１×１０²⁰ａｔｏｍｓ／ｃｍ³ 以下、さらに望ましくは１×１０¹⁹ａｔｏｍｓ／ｃｍ³ 以下に抑えるようにする。
【選択図】図１

Description

本発明は、トランジスタのゲート絶縁膜の改良に関し、特にプラズマＣＶＤ装置を用いて成膜されるゲート絶縁膜の含有フッ素濃度を低減する対策に関する。

一般に、電界効果型トランジスタは、少なくとも、ゲート電極と、ゲート絶縁膜と、半導体膜と、ソース電極と、ドレイン電極とから構成されるが、ゲート絶縁膜として、ＣＶＤ法により形成されるアモルファスシリコン窒化膜を備えた電界効果型薄膜トランジスタは、優れたオン電流特性／オフ電流特性を有することから、近年では、液晶表示装置などのスイッチング素子としても使用されている。

ところで、上記のアモルファスシリコン窒化膜は、例えばプラズマＣＶＤ装置を用いて成膜されるが、メンテナンス性向上による稼働率向上を実現すべく、或る成膜サイクルごとにＮＦ₃ 、ＣＦ₄ 、ＳＦ₆ などのガスを用いて成膜室内部をクリーニングすることが行われる。そのクリーニングの際に、各ガスの成分であるフッ素が成膜室内に残留し、成膜される膜中に取り込まれることから、トランジスタ特性を著しく低下させるという欠点がある。

これに対し、特許文献１に記載されているように、半導体膜と接する絶縁基板保護膜中のフッ素濃度を低減すべく、ＣＶＤ法以外の方法で形成するようにしたものも提案されているが、ゲート絶縁膜をプラズマＣＶＤ法により形成する場合にそのゲート絶縁膜の含有フッ素濃度を低減するようにした従来の技術としては、特許文献２に記載されているように、成膜室内のクリーニング後に、水素プラズマを発生することで、残留フッ素を除去するようにすることが知られている。また、含有フッ素濃度を、１．０×１０¹⁹ａｔｏｍｓ／ｃｍ³ 以下に抑えることで、１０分間に亘って動作させたときの閾値電圧のシフト量の増大を抑えて信頼性を改善できるとされている。
特開２００３−１２４４６９号公報（第２頁，図１） 特開２００２−３２９８６９号公報（第２頁，図１）

しかしながら、上記特許文献２のものでは、１０分間という短期駆動時の評価であることから、液晶表示装置の画素電極に対するスイッチング素子としてのトランジスタのように、長時間に亘って連続的に駆動される場合においても優れた信頼性を示すことができるか否かは不明である。

また、水素プラズマ処理により成膜室内の残留フッ素を低減するという方法では、その処理条件によっては、十分な効果が得られない場合があり、したがって、成膜室内の良好な特性を安定して維持することが難しいという問題がある。

本発明は、斯かる諸点に鑑みてなされたものであり、その主な目的は、ＣＶＤ装置を用いてゲート電極が成膜されるトランジスタを、液晶表示装置の画素電極に対するスイッチング素子として使用するに際し、ゲート電極中のフッ素濃度の上限値を適正化するとともに、フッ素濃度の低減を容易に実現できるようにすることにある。

上記の目的を達成すべく、本発明では、トランジスタのゲート絶縁膜中の含有フッ素濃度を、１×１０²⁰ａｔｏｍｓ／ｃｍ³ 以下、さらに望ましくは、１×１０¹⁹ａｔｏｍｓ／ｃｍ³ 以下にするものである。

また、上記のように含有フッ素濃度の低減を実現する具体的な手段としては、ＣＶＤ装置の成膜室において、電極表面を非多孔質層とするものである。

これにより、半導体層と接するゲート絶縁膜界面でのフッ素によるキャリアトラップが減少し、このことで、トランジスタのオン電流特性が改善するとともに、ゲート絶縁膜中のフッ素イオンが減少し、このことで、トランジスタの閾値特性が改善される。

また、例えば陽極酸化保護膜処理により電極表面に形成される多孔質層にフッ素が残留するという根本原因を除くことができるので、水素プラズマ放電などの残留フッ素除去条件のばらつきによるフッ素除去不足に起因するトランジスタ不良による歩留まりの低下という問題も発生しない。

本発明によれば、ゲート絶縁膜中の含有フッ素濃度を、１×１０²⁰ａｔｏｍｓ／ｃｍ³ 以下、さらに望ましくは１×１０¹⁹ａｔｏｍｓ／ｃｍ³ 以下にすることで、液晶表示装置などのように長時間に亘って連続的に駆動されるトランジスタの場合でも、優れた初期特性を得ることができるのみならず、信頼性を改善することができる。また、ＣＶＤ装置を用いてゲート絶縁膜を成膜する際に、成膜室の電極表面を非多孔質化することにより、クリーニングガス中のフッ素成分の成膜室内への残留自体を抑えることができるので、フッ素除去不足にした特性不良による歩留まりの低下を抑えることができる。

以下に、本発明の実施形態を、図面に基づいて説明する。尚、本発明は以下の実施形態に限定されるものではない。

図１は、本実施形態に係る電界効果型薄膜トランジスタの断面を模式的に示しており、このトランジスタは、例えば、液晶表示装置の画素電極部に対するスイッチング素子として使用される。

上記のトランジスタは、例えばガラスなどからなる絶縁基板（１）を備えており、この基板（１）上には、Ｔａ，Ａｌ，Ｍｏなどからなるゲート電極（２）が形成されている。このゲート電極（２）上には、例えばアモルファスシリコン窒化膜からなるゲート絶縁膜（３）が基板（１）の略全面に亘って例えば４０００Åの膜厚に形成されている。ゲート絶縁膜（３）上には、ゲート電極（２）に対応する部分を中心にして、半導体膜としてのアモルファスシリコン半導体膜（４）が例えば２０００Åの膜厚に形成されており、このアモルファスシリコン半導体膜（４）上には、各々、リンをドープしてなるもう１つの半導体膜としての２つのｎ＋アモルファスシリコン半導体膜（５）がゲート電極（２）を間に挟んで対をなすようにそれぞれ５００Åの膜厚に形成されている。そして、各ｎ＋アモルファスシリコン半導体膜（５）およびそれに連なるゲート絶縁膜（３）の部分の上には、それぞれ、Ｔｉ，Ｍｏ，Ａｌなどからなるソース電極（６）およびドレイン電極（７）が形成されている。

次に、上記のように構成されたトランジスタの製造工程について説明すると、先ず、基板（１）上に、ゲート電極（２）を成膜・パターニング形成する。次いで、平行平板方式のプラズマＣＶＤ装置を用い、その成膜室を、ＮＦ₃ ガスによりクリーニングした後、ゲート絶縁膜（３）を成膜する。その後、アモルファスシリコン半導体膜（４）を得るための第１の半導体膜と、ｎ＋アモルファスシリコン半導体膜（５）を得るための第２の半導体膜とをそれぞれ成膜する。その後、それら第１および第２の半導体膜を島状にパターニングして、先ず、アモルファスシリコン半導体膜（４）を形成する。

さらに、ソース電極（６）およびドレイン電極（７）を成膜・パターニングする。そして、ソース電極（６）およびドレイン電極（７）のパターンを用いて前記第２の半導体膜を分離エッチングし、ｎ＋アモルファスシリコン半導体膜（５）を形成する。以上により、電界効果型薄膜トランジスタが完成する。

ここで、上記プラズマＣＶＤ装置の成膜室について、図２を参照しながら説明する。この成膜室（５０）内には、多数のガス供給孔（５１）を有するアルミニウム製の陽極（５２）が配置されている。この陽極（５２）の表面は、図３に拡大して模式的に示すように、従来のような陽極酸化保護膜処理が施されていなくて、非多孔質層としてのアルミニウム層（７０）が無垢の状態で露呈してなっている。

つまり、従来の場合には、図４に模式的に示すように、アルミニウム層（７０）の表面に、陽極酸化保護膜処理によりアルマイトからなる陽極酸化保護膜（６１）が形成されており、この陽極酸化保護膜（６１）が多孔質であるために、その細孔内にフッ素が吸着されやすく、これが、クリーニング後の成膜室内に多くのフッ素を残留させる原因となる。これに対し、本実施形態では、陽極（５２）の表面をアルミニウム層（７０）からなるものとすることで、つまり、アルミニウム層（７０）の表面に従来のような陽極酸化保護膜（６１）を形成しないことで、上記の根本原因を無くするようにしている。

因みに、陽極（５２）の表面が陽極酸化保護膜（６１）からなる従来のＣＶＤ装置を用い、成膜室内のクリーニングを行った後、高周波電源の出力が１０００Ｗ，ガスの流量が３ｓｌｍという条件で６０秒間に亘って水素プラズマ処理を実施したところ、ゲート絶縁膜（３）中の含有フッ素濃度は、３×１０²⁰ａｔｏｍｓ／ｃｍ³ であった。これに対し、本実施形態では、同じ条件の下で、７×１０¹⁸〜１×１０¹⁹ａｔｏｍｓ／ｃｍ³ の値が定常的に得られた。

−実験例−
ここで、先ず、トランジスタのゲート絶縁膜中の含有フッ素濃度〔単位：ａｔｏｍｓ／ｃｍ³ 〕と、閾値（Ｖth〔単位：Ｖ〕）およびオン電流（Ｉon〔単位：ｎＡ〕）との各初期特性を調べるために行った実験について説明する。尚、含有フッ素濃度については、シリコンウエハー上のゲート絶縁膜と同じ条件でアモルファスシリコン窒化膜を成膜し、このアモルファスシリコン窒化膜の含有フッ素濃度を２次イオン質量分析法（ＳＩＭＳ）により測定して定量した。また、トランジスタとしては、チャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌが、Ｗ／Ｌ＝４のものを用いた。

図５の特性図は、ゲート絶縁膜中の含有フッ素濃度とトランジスタの閾値電圧との間の初期特性を、また、図６の特性図は、ゲート絶縁膜中の含有フッ素濃度とトランジスタのオン電流特性との間の初期特性をそれぞれ示す。

図示のとおり、含有フッ素濃度が１×１０²⁰ａｔｏｍｓ／ｃｍ³ 以下、さらに望ましくは１×１０¹⁹ａｔｏｍｓ／ｃｍ³ 以下であれば、トランジスタ初期特性が良好であることが判る。

次に、ゲート絶縁膜中の含有フッ素濃度と、トランジスタの長期駆動に対する信頼性との関係を調べるために行った実験について説明する。

従来の場合（特許文献２参照）には、２５．０±３．０℃の環境において、ソース接地，ドレイン接地，ゲート直流電圧が３０Ｖ，駆動時間が１０分間の条件の下に信頼性の評価を実施しているが、例えば、電界効果型薄膜トランジスタを液晶表示装置に応用する場合には、さらに長時間かつ高温での動作保証が要求されることから、ここでは、８０±３．０℃の環境において、ソース接地，ドレイン接地，ゲート直流電圧が１５Ｖ，駆動時間が５００時間の条件の下で信頼性の評価を行った。

信頼性の判断指標としては、トランジスタの初期の閾値電圧から、信頼性評価試験後の閾値電圧を減算した値であるシフト量ΔＶth〔単位：Ｖ〕を評価するようにした。その結果、含有フッ素濃度が２．７×１０²⁰ａｔｏｍｓ／ｃｍ³ のものでは、シフト量ΔＶthが、ΔＶth＝５．０Ｖであり、１．０×１０²⁰ａｔｏｍｓ／ｃｍ³ のものでは、シフト量ΔＶthが、ΔＶth＝３．０Ｖであった。これらのことから、含有フッ素濃度を低減することにより信頼性が向上することも確認できた。

本発明の実施形態に係る電界効果型薄膜トランジスタの全体構成を模式的に示す断面図である。 ゲート絶縁膜の成膜に用いたＣＶＤ装置の全体構成を示す模式図である。 ＣＶＤ装置の成膜室内の陽極表面の構成を模式的に示す断面図である。 従来のＣＶＤ装置の成膜室内の陽極表面の構成を模式的に示す図３相当図である。 ゲート絶縁膜中の含有フッ素濃度とトランジスタの閾値電圧との間の関係を示す特性図である。 ゲート絶縁膜中の含有フッ素濃度とトランジスタのオン電流特性との間の関係を示す特性図である。

符号の説明

（２） ゲート電極
（３） ゲート絶縁膜
（４） アモルファスシリコン半導体膜（半導体膜）
（５） ｎ＋アモルファスシリコン半導体膜（半導体膜）
（６） ソース電極
（７） ドレイン電極
（５０） 成膜室
（５１） ガス供給孔
（５２） 陽極（電極）
（７０） アルミニウム層（非多孔質層）

Claims (8)

1. 相対向するように配置されたソース電極およびドレイン電極と、前記ソース電極と前記ドレイン電極との間に配置された少なくとも１層の半導体膜と、前記半導体膜に近接するように配置されたゲート電極と、前記ソース電極，前記ドレイン電極および前記半導体層と前記ゲート電極との間に配置されたゲート絶縁膜とを備えたトランジスタであって、
   前記ゲート絶縁膜中に含まれる含有フッ素濃度が、１×１０²⁰ａｔｏｍｓ／ｃｍ³ 以下であることを特徴とするトランジスタ。
2. 請求項１に記載のトランジスタにおいて、
   前記含有フッ素濃度が、１×１０¹⁹ａｔｏｍｓ／ｃｍ³ 以下であることを特徴とするトランジスタ。
3. 請求項１に記載のトランジスタにおいて、
   電界効果型であることを特徴とするトランジスタ。
4. 請求項１に記載のトランジスタにおいて、
   前記ゲート絶縁膜は、アモルファスシリコン窒化膜であることを特徴とするトランジスタ。
5. 請求項１に記載のトランジスタにおいて、
   前記ゲート絶縁膜は、ＣＶＤ法により成膜されていることを特徴とするトランジスタ。
6. 請求項１，２，３，４，５のうちの何れか１項に記載のトランジスタのゲート絶縁膜の成膜に用いられるＣＶＤ装置であって、
   ガス供給孔を有し、成膜室内に配置された電極を備え、
   前記電極の表面が、非多孔質層からなることを特徴とするＣＶＤ装置。
7. 請求項６に記載のＣＶＤ装置を用いて成膜されたゲート絶縁膜を備えていることを特徴とするトランジスタ。
8. 請求項７に記載のトランジスタを、画素電極部に対するスイッチング素子として備えていることを特徴とする液晶表示装置。

Images