JP2008177419A - シリコン薄膜形成方法 - Google Patents

シリコン薄膜形成方法 Download PDF

Info

Publication number
JP2008177419A
JP2008177419A JP2007010476A JP2007010476A JP2008177419A JP 2008177419 A JP2008177419 A JP 2008177419A JP 2007010476 A JP2007010476 A JP 2007010476A JP 2007010476 A JP2007010476 A JP 2007010476A JP 2008177419 A JP2008177419 A JP 2008177419A
Authority
JP
Japan
Prior art keywords
thin film
silicon thin
forming
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007010476A
Other languages
English (en)
Other versions
JP2008177419A5 (ja
Inventor
Eiji Takahashi
英治 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP2007010476A priority Critical patent/JP2008177419A/ja
Priority to US12/523,709 priority patent/US20100062585A1/en
Priority to CN2007800501126A priority patent/CN101632153B/zh
Priority to PCT/JP2007/070995 priority patent/WO2008087775A1/ja
Priority to KR1020097014968A priority patent/KR20090091819A/ko
Publication of JP2008177419A publication Critical patent/JP2008177419A/ja
Publication of JP2008177419A5 publication Critical patent/JP2008177419A5/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

【課題】比較的低温下で安価に、生産性よく結晶性シリコン薄膜を形成できるシリコン薄膜形成方法を提供する。リーク電流が低く抑制された薄膜トランジスタ用の基板を得ることができるシリコン薄膜形成方法を提供する。
【解決手段】基板Ｓを水素を含む水素結合処理用ガスのプラズマに曝してのち、該基板に結晶性シリコン薄膜を形成するシリコン薄膜形成方法。基板Ｓとして膜形成対象面が基板本体上に形成された窒素含有ゲート絶縁膜である基板を採用して、電子移動が高く、オフ電流が小さい薄膜トランジスタを提供できる基板を得ることができる。
【選択図】図１

Description

本発明はプラズマＣＶＤ法によるシリコン薄膜の形成方法に関する。
従来、液晶表示装置における画素に設けられるＴＦＴ（薄膜トランジスタ）スイッチの材料として、或いは各種集積回路、太陽電池等の作製にシリコン薄膜が採用されている。
シリコン薄膜は、多くの場合、シラン系反応ガスを用いたプラズマＣＶＤ法により形成され、その場合、該膜のほとんどはアモルファスシリコン薄膜である。
アモルファスシリコン薄膜は、被成膜基板の温度を比較的低くして形成することができ、平行平板型の電極を用いた高周波放電（周波数 １３．５６ＭＨｚ）による材料ガスのプラズマのもとに容易に大面積に形成できる。それ故アモルファスシリコン薄膜は、これまで液晶表示装置の画素用スイッチングデバイス、太陽電池等に広く利用されている。
しかし、シリコン膜利用の太陽電池における発電効率のさらなる向上、シリコン膜利用の半導体デバイスにおける応答速度等の特性のさらなる向上はかかるアモルファスシリコン膜に求めることはできない。そのため結晶性シリコン薄膜（例えば多結晶シリコン薄膜）の利用が検討されている（例えば特開２００１−３１３２５７号公報参照）。
多結晶シリコン薄膜のような結晶性シリコン薄膜の形成方法としては、被成膜基板の温度を６００℃〜７００℃以上の温度に維持して低圧プラズマＣＶＤ、熱ＣＶＤ等のＣＶＤ法や、真空蒸着法、スパッタ蒸着法等のＰＶＤ法により膜形成する方法（例えば特開平５−２３４９１９号公報、特開平１１−５４４３２号公報参照）、各種ＣＶＤ法やＰＶＤ法により比較的低温下でアモルファスシリコン薄膜を形成した後、後処理として、８００℃程度以上の熱処理若しくは６００℃程度で長時間にわたる熱処理を施す方法（例えば特開平５−２１８３６８号公報参照）が知られている。
アモルファスシリコン膜にレーザアニール処理を施して該膜を結晶化させる方法も知られている（例えば特開平８−１２４８５２号公報、特開２００５−１９７６５６号公報、特開２００４−２５３６４６号公報参照）。
。
以上のほか、触媒ＣＶＤ法による比較的低温下での多結晶シリコン薄膜の形成も提案されている（Jpn.J.Appl.Phys.Vol.37（1998）pp.3175-3187 Part 1, No.6A, June 1998 ）。
特開２００１−３１３２５７号公報 特開平５−２３４９１９号公報 特開平１１−５４４３２号公報 特開平５−２１８３６８号公報 特開平８−１２４８５２号公報 特開２００５−１９７６５６号公報 特開２００４−２５３６４６号公報 Jpn.J.Appl.Phys.Vol.37（1998）pp.3175-3187 Part 1, No.6A, June 1998
しかしながら、結晶性シリコン薄膜の形成において、基板を高温に曝す方法では、基板として高温に耐え得る高価な基板を採用しなけれならず、例えば安価な低融点ガラス基板（耐熱温度５００℃以下）への結晶性シリコン薄膜の形成は困難であり、そのため、多結晶シリコン薄膜のような結晶性シリコン薄膜の製造コストが高くなるという問題がある。
レーザアニール法によるときには、低温下で結晶性シリコン薄膜を得ることができるものの、レーザ照射工程を必要とすることや、非常に高いエネルギー密度のレーザ光を照射しなければならないこと等から、この場合も結晶性シリコン薄膜の製造コストが高くなってしまう。
触媒ＣＶＤ法によると比較的低温下で多結晶シリコン薄膜を形成することができる。
ところで、ＣＶＤ法等による被成膜基板への膜形成においては、成膜室壁にも形成されることがある膜を次の基板への膜形成に先立って、或いは定期的にクリーニング用ガスプラズマで簡易にエッチングクリーニングして、成膜室壁上の膜の影響が抑制された良質の膜を被成膜基板に形成することが好ましい。そのため、触媒ＣＶＤ法による多結晶性シリコン薄膜の形成においても、成膜室壁上の膜をプラズマエッチングによるクリーニング（代表例としてＮＦ3 ガスプラズマによるエッチングクリーニング）により簡易に除去することが好ましい。
しかし、触媒ＣＶＤ法による多結晶性シリコン薄膜の形成においては、成膜室壁上の膜をプラズマクリーニングすることは、該クリーニング用ガスプラズマによる触媒のダメージを招くので難しい。そのため、触媒ＣＶＤ装置のメインテナンス費用がそれだけ高価となり、ひいては多結晶性シリコン薄膜の製造コストが高くなってしまう。
また、例えば薄膜トランジスタの製造に供するために、この触媒ＣＶＤ法によりゲート絶縁膜上に半導体層として多結晶シリコン膜を形成すると、ゲート絶縁膜と多結晶シリコン膜との界面にシリコンの未結合手（ダングリングボンド）のような多数の欠陥が生じ、その欠陥のためにリーク電流が高くなる。
そこで本発明は、比較的低温下で安価に、生産性よく結晶性シリコン薄膜を形成できるプラズマＣＶＤ法によるシリコン薄膜の形成方法を提供することを第１の課題とする。
また本発明は、上記第１の課題を解決できるとともにリーク電流が低く抑制された薄膜トランジスタ用の基板を得ることができるシリコン薄膜の形成方法を提供することを第２の課題とする。
本発明は前記第１の課題を解決するため次の第１のシリコン薄膜形成方法を提供する。（１）第１のシリコン薄膜形成方法
成膜室内に配置した基板上にプラズマＣＶＤ法により結晶性シリコン薄膜を形成するシリコン薄膜形成方法であり、
該基板上に結晶性シリコン薄膜を形成するに先立ち該成膜室内に水素を含む水素結合処理用ガスのプラズマを形成し、該プラズマに該基板の膜形成対象面を曝して該基板面に水素を結合させる水素結合工程と、
該水素結合工程後に前記成膜室内にシラン系ガスを含む結晶性シリコン薄膜形成用ガスのプラズマを形成し、該プラズマのもとで前記水素結合処理された基板面に結晶性シリコン薄膜を形成するシリコン薄膜形成工程と
を含むシリコン薄膜形成方法。
本発明は前記第２の課題を解決するため次の第２のシリコン薄膜形成方法を提供する。（２）第２のシリコン薄膜形成方法
前記第１のシリコン薄膜形成方法において、前記基板として前記膜形成対象面が基板本体上に形成された薄膜トランジスタ用ゲート絶縁膜の面である基板を採用するシリコン薄膜形成方法。
本発明に係る第１、第２のシリコン薄膜形成方法によると、基板上に結晶性シリコン薄膜を形成するに先立ち該基板の膜形成対象面に水素を結合させる水素結合工程を実施し、該基板面に水素を存在させるので、その後のシリコン薄膜形成工程では容易に、且つ、結晶性シリコン薄膜と基板との界面における非晶質（アモルファス）シリコンの生成を抑制して結晶性シリコン薄膜を形成することができる。
本発明に係る第１、第２のシリコン薄膜形成方法はプラズマＣＶＤ法によるシリコン薄膜形成方法であり、比較的低温下で膜形成でき、比較的低温下で膜形成できるので比較的安価な基板、例えば低融点ガラス基板（耐熱温度５００℃以下）にも結晶性シリコン薄膜を形成でき、それだけ安価に結晶性シリコン薄膜を形成することができる。
また、高価なレーザ照射装置によるレーザ照射や、触媒とその加熱手段といったものが要求されないので、その点でも安価に結晶性シリコン薄膜を形成することができる。 要すれば、成膜室壁に形成される膜を例えばＮＦ3 ガスプラズマによるエッチングクリーニングにより簡易に除去することができるので、膜形成装置のメインテナンス費用をそれだけ低く抑えて安価に良質の結晶性シリコン薄膜を形成することができる。
これらにより、本発明に係る第１、第２のシリコン薄膜形成方法によると、比較的低温下で安価に、生産性よく結晶性シリコン薄膜を形成できる。
本発明に係る第２のシリコン薄膜形成方法によると、前記基板として前記膜形成対象面が基板本体上に形成された薄膜トランジスタ用ゲート絶縁膜の面である基板を採用し、結晶性シリコン薄膜を形成するに先立ち該ゲート絶縁膜面に水素を結合させる水素結合工程を実施し、該面に水素を存在させるので、その後のシリコン薄膜形成工程では容易に、且つ、ゲート絶縁膜と結晶性シリコン薄膜との界面のシリコンの未結合手（ダングリングボンド）のような欠陥が抑制され、非晶質（アモルファス）シリコンの生成が抑制された状態で結晶性シリコン薄膜を形成でき、それだけ電子移動度が高く、リーク電流が低く抑えられた薄膜トランジスタを得るに適する薄膜トランジスタ用基板を得ることができる。
第２のシリコン薄膜形成方法では、水素結合工程を実施し、該基板面に水素を存在させるので、その後のシリコン薄膜形成工程では結晶性シリコン薄膜と基板との界面における非晶質（アモルファス）シリコンの生成が抑制される状態で結晶性シリコン薄膜が形成されるのであるが、前記ゲート絶縁膜として窒素含有ゲート絶縁膜を採用してもよく、そうすることで、最終的に得られる結晶性シリンコン薄膜形成基板を薄膜トランジスタの製造に供した場合、該トランジスタにおけるオフ電流に関する特性を向上させ得る適度の非晶質（アモルファス）シリコンの生成を許しつつ結晶性シリコン薄膜を形成することができる。
前記薄膜トランジスタ用ゲート絶縁膜としては、酸化シリコン（ＳｉＯ2 ）膜、窒素含有ゲート絶縁膜等を例示できる。
窒素含有ゲート絶縁膜としてはＳｉＯＮ膜、ＳｉＮX 膜を例示できる。
いずれにしても、第２の結晶性シリコン薄膜の形成方法においては、水素結合工程における水素結合処理の時間は６０秒以内であることが望ましい。６０秒を超えてくると、基板面への水素結合量が多くなり、アモルファスシリコン層が薄くなりすぎるか、形成されなくなり、トランジスタにおけるオフ電流に関する特性向上を達成し難くなる。水素結合処理時間があまり短すぎると水素結合処理が不十分となり、アモルファスシリコン層が厚くなりすぎ、トランジスタの電子移動度が低下してくる。水素結合処理時間の下限については、用いるガス等の条件にもよるが、概ね３０秒程度以上とすればよい。
トランジスタにおけるオフ電流に関する特性を向上させるためのアモルファスシリコン層の厚さとしては１ｎｍ〜１０ｎｍ、より好ましくは１ｎｍ〜５ｎｍを例示できる。
本発明に係る第１、第２の結晶性シリコン薄膜の形成方法のいずれについても以下のことが言える。
まず、前記結晶性シリコン薄膜としては、代表例として多結晶シリコン薄膜を挙げることができる。
前記水素結合工程において用いる水素結合処理用ガスとしては、水素ガス、水素ガスと不活性ガス（Ａｒガス等）との混合ガス、水素ガスとシラン系ガス〔例えばモノシラン（ＳｉＨ4 ）ガス〕と不活性ガスとの混合ガスなどを例示できる。
水素結合処理用ガスとして水素ガスのほかＳｉＨ4 ガス等のシラン系ガスを含むガスを採用する場合には、該シラン系ガスの水素結合処理用ガス中に占める量を、その後のシリコン薄膜形成工程において結晶性シリコンが成長するための核を形成することができる程度の量とすることができる。しかし、いずれにしても、シラン系ガスを含むガスを採用する場合には、シラン系ガス量は基板上にシリコン膜が形成されない程度の量とする。
シリコン薄膜形成工程は、水素結合工程の後、成膜室内を一旦排気処理してから開始してもよいが、そうすることなく水素結合工程にひき続いて成膜室内へシラン系ガスを含む結晶性シリコン膜形成用のガスを導入して実施してもよい。
シリコン薄膜形成工程で用いるシラン系ガスを含む結晶性シリコン膜形成用のガスとしては、例えばシラン系ガス、シラン系ガスと水素ガスの混合ガスを挙げることができるが、いずれにしても、結晶性シリコン膜形成用のガスに占めるシラン系ガスの量を結晶性シリコン薄膜を形成できる量とする。
水素結合工程で用いてもよいシラン系ガスとして、また、シリコン薄膜形成工程で用いるシラン系ガスには、モノシラン（ＳｉＨ4 ）ガス、ジシラン（Ｓｉ2 Ｈ6 ）ガス等を採用できるが、代表例としてＳｉＨ4 ガスを挙げることができる。
前記水素結合工程はプラズマポテンシャル３０Ｖ以下で実施することが好ましい。水素結合工程におけるプラズマポテンシャルはイオンエネルギーに関係しており、３０Ｖを超えてくると、イオン衝撃によりシリコンの結晶成長が困難になってくる。プラズマポテンシャルの下限については、プラズマ維持の上で概ね１０Ｖ程度以上を例示できる。
前記水素結合工程は前記水素結合処理用ガスプラズマにおける電子密度を１×１０10個／ｃｍ3 以上として実施することが望ましい。
水素結合工程におけるプラズマの電子密度は被成膜基板の膜形成対象面における水素結合量に関係しており、電子密度が１×１０10個／ｃｍ3 より小さくなってくると、シリコンの結晶成長が困難になってくる。
該電子密度の上限については、基板や形成される膜のイオンによるダメージを抑制するうえで、また、一般的に言ってそれ以上電子密度を高くすることは、それ自体困難となってくることから、概ね１×１０12個／ｃｍ3 程度以下を例示できる。
前記水素結合工程は前記水素結合処理用ガスプラズマの電子温度を２．５ｅＶ以下として実施することが好ましい。
水素結合工程におけるプラズマの電子温度はプラズマ中に生成される水素イオン数に関係しており、電子温度が２．５ｅＶを超えてくると、水素イオン量が過剰になってきて、その後形成されるシリコン膜と被成膜基板との界面に於けるダメージが増し、シリコン膜の結晶性が悪くなる。電子温度の下限については、プラズマを維持するうえで概ね１ｅＶ程度以上を例示できる。
水素結合工程において、
前記プラズマポテンシャルは例えば成膜内ガス圧力を調整することで制御可能である。 前記プラズマにおける電子密度は例えばプラズマ生成のために投入する電力の大きさを調整することで制御可能である。
前記プラズマの電子温度は例えば該圧力及び電力の大きさを調整することで制御可能である。
これら調整可能な要素の中で、成膜室内のガス圧については水素結合処理を可能にする範囲になければならず、概ね１ｍＴｏｒｒ〜１０ｍＴｏｒｒ（約０．１３Ｐａ〜１．３３Ｐａ）程度を例示できる。
１０ｍＴｏｒｒ（約１．３３Ｐａ）を超えてくると水素イオンが水素イオンを含むプラズマ中の他の粒子に衝突して基板へ到達し難くなってくる。１ｍＴｏｒｒ（約０．１３Ｐａ）より低くなってくると、プラズマの維持が困難になってくる。
前記シリコン薄膜形成工程おいては、成膜室内のガス圧を結晶性シリコン薄膜の形成を可能にする範囲とすればよく、概ね０．１３Ｐａ〜６．６５Ｐａ程度を例示できる。
６．６５Ｐａを超えてくると、プラズマ密度の低下によりシリコンの結晶性が低下する。
０．１３Ｐａより低くなってくると、プラズマの維持が困難になってくる。
シリコン薄膜形成工程における成膜室内のガス圧は前記水素結合工程における成膜室内ガス圧と同程度でもよい。
水素結合工程、シリコン薄膜形成工程におけるガスプラズマの形成は、平行平板型電極を成膜室内に設置して該電極に高周波電力を印加する、誘導結合型アンテナを成膜室の内又は外に配置して該アンテナに高周波電力を印加する等の各種方法で形成できるが、投入電力を効率よく利用して、比較的大きい面積の基板にも膜形成できる点から、前記水素結合工程及び前記シリコン薄膜形成工程におけるプラズマは前記成膜室内に設置した誘導結合型アンテナに高周波電力を印加して形成してもよい。
以上説明したように本発明によると、比較的低温下で安価に、生産性よく結晶性シリコン薄膜を形成できるプラズマＣＶＤ法によるシリコン薄膜の形成方法を提供することができる。
また本発明によると、かかる利点を有するシリコン薄膜の形成方法であって、リーク電流が低く抑制された薄膜トランジスタ用の基板を得ることができるシリコン薄膜の形成方法を提供することができる。
以下本発明の実施形態について図面を参照して説明する。
図１は本発明に係る結晶性シリコン薄膜（本例では多結晶シリコン薄膜）の形成に使用できる薄膜形成装置の１例の構成の概略を示している。
図１の薄膜形成装置は、成膜室１を備えており、成膜室１内の下部には被成膜基板Ｓを保持するホルダ２が設置されている。ホルダ２にはこれに保持される基板Ｓを加熱できるヒータ２１が内蔵されている。
成膜室１内上部の、ホルダ２に対向する領域に誘導結合型アンテナ３が配置されている。アンテナ３は倒立門形状のもので、その両端部３１、３２は成膜室１の天井壁１１に設けた絶縁性部材１１１を貫通して成膜室外まで延びている。
成膜室外まで出たアンテナ端部３１にはマッチングボックス４１を介して出力可変の高周波電源４が接続されている。他方のアンテナ端部３２は接地されている。それには限定されないが、ここでの電源４の高周波電力周波数は１３．５６ＭＨｚである。
また、成膜室１には排気量調整弁（本例ではコンダクタンスバルブ）５１を介して排気ポンプ５が接続されている。さらに、ガス導入管６１を介して水素ガス供給部６が、ガス導入管７１を介してモノシラン（ＳｉＨ4 ）ガス供給部７がそれぞれ接続されている。ガス供給部６、７のそれぞれには成膜室内へのガス導入量を調整するためのマスフローコントローラやガス源等が含まれている。
ホルダ２は成膜室１を介して接地電位とされる。
また、成膜室１に対しラングミューアプローブ利用のプラズマ診断装置１０及び圧力計１００が設けられている。プラズマ診断装置１０は成膜室１内へ挿入されたラングミューアプローブ１０ａを含んでおり、該プローブで得られるプラズマ情報に基づいてプラズマポテンシャル、プラズマ中の電子密度及びプラズマの電子温度を求めることができる。成膜室内圧力は圧力計１００で計測できる。
以上説明した薄膜形成装置によると、例えば次のようにして基板Ｓ上に多結晶シリコン薄膜を形成できる。多結晶シリコン薄膜形成にあたっては基板Ｓの膜形成対象面に水素結合させる水素結合工程を実施、ひき続き水素結合処理された基板面に多結晶シリコン薄膜を形成するシリコン薄膜形成工程を実施する。これら工程について以下述べる。
＜水素結合工程＞
成膜室１内のホルダ２上に被成膜基板Ｓを保持させ、必要に応じヒータ２１で該基板を加熱し、排気ポンプ５を運転して成膜室内圧力を水素結合処理時の圧力より低い圧力まで排気する。次いで、成膜室１内へガス供給部６から水素ガスを、ガス供給部７からＳｉＨ4 ガスを所定の割合で導入し、コンダクタンスバルブ５１にて成膜室内圧力を水素結合処理時圧力に調整しつつ出力可変高周波電源４からマッチングボックス４１を介してアンテナ３へ高周波電力を供給する。
すると、該アンテナから成膜室内の水素ガスを含む水素結合処理用ガスに高周波電力が印加され、それにより該ガスが高周波励起されて誘導結合プラズマが発生し、該プラズマ照射により基板Ｓの膜形成対象面に水素が結合する。
この水素結合処理においては、基板温度を１５０℃〜４００℃の範囲から、成膜室内圧を１ｍＴｏｒｒ〜１０ｍＴｏｒｒ（約０．１３Ｐａ〜１．３３Ｐａ）の範囲から、成膜１内へ導入するガスの導入流量の割合を（水素ガス量〔ｓｃｃｍ〕／ＳｉＨ4 ガス量〔ｓｃｃｍ〕）を１〜５００の範囲から、成膜室内の高周波電力密度を５ｍＷ／ｃｍ3 〜５０ｍＷ／ｃｍ3 の範囲からそれぞれ選択決定し、さらに、水素結合処理時のプラズマポテンシャルを３０Ｖ以下１０Ｖ以上に、プラズマ中の電子密度を１×１０10個／ｃｍ3 以上１×１０12個／ｃｍ3 以下の範囲に、プラズマの電子温度を２．５ｅＶ以下１ｅＶ以上にそれぞれ維持して、３０秒以上で、上限については例えば６０秒以下で水素結合処理を実施する。
＜シリコン薄膜形成工程＞
このようにして水素結合処理を終了すると、ひき続き成膜室１内へガス供給部６、７から水素ガス及びＳｉＨ4 ガスを導入し、且つ、それらガスの導入量の割合（水素ガス量〔ｓｃｃｍ〕／ＳｉＨ4 ガス量〔ｓｃｃｍ〕）を１〜１００の範囲から選択して（但し、水素結合処理時よりもＳｉＨ4 ガスの導入量は多くして）水素結合処理された基板面に多結晶シリコン膜を形成する。
水素ガス及びＳｉＨ4 ガスの導入量の割合についてさらに言えば、（水素ガス量〔ｓｃｃｍ〕／ＳｉＨ4 ガス量〔ｓｃｃｍ〕）の数値それ自体は水素結合処理時と同じでもよいが、ＳｉＨ4 ガスの導入量は水素結合処理時よりも多くする。
シリコン薄膜形成工程における基板温度、成膜室内圧力、成膜室内の高周波電力密度の範囲は本例では水素結合工程時のそれらと同程度の範囲から選択する。また、シリコン薄膜形成工程においては、プラズマポテンシャルを５０Ｖ以下１０Ｖ以上に、プラズマ中の電子密度を１×１０9 個／ｃｍ3 以上１×１０12個／ｃｍ3 以下の範囲に、プラズマの電子温を５ｅＶ以下１ｅＶ以上にそれぞれ維持する。
このように基板Ｓに対し水素結合処理を行ったうえで結晶シリコン薄膜形成工程を実施することで、シリコン薄膜形成工程では容易に、且つ、シリコン薄膜と基板との界面における欠陥を抑制し、非晶質（アモルファス）シリコンの生成を抑制して結晶性シリコン薄膜を形成することができる。
また、プラズマＣＶＤ法によるシリコン薄膜形成方法であり、比較的低温下で膜形成でき、比較的低温下で膜形成できるので比較的安価な基板、例えば低融点ガラス基板（耐熱温度５００℃以下）にも結晶性シリコン薄膜を形成でき、それだけ安価に結晶性シリコン薄膜を形成することができる。
また、高価なレーザ照射装置によるレーザ照射や、触媒とその加熱手段といったものが要求されないので、その点でも安価に結晶性シリコン薄膜を形成することができる。 要すれば、成膜室壁に形成される膜を例えばＮＦ3 ガスプラズマによるエッチングクリーニングにより簡易に除去することができるので、膜形成装置のメインテナンス費用をそれだけ低く抑えて安価に良質の結晶性シリコン薄膜を形成することができる。
これらにより、比較的低温下で安価に、生産性よく結晶性シリコン薄膜を形成できる。
次に図１の装置による多結晶シリコン薄膜の形成、換言すれば図１の装置による多結晶シリコン薄膜を有する基板の提供についての実施例を比較実施例ととにも示す。
＜実施例１＞
基板：酸化シリコン（ＳｉＯ2 ）膜を形成した無アルカリガラス基板（耐熱温度４５０ ℃以下）
ａ）水素結合工程：
基板温度：４００℃
成膜室内圧：５ｍＴｏｒｒ（０．６７Ｐａ）
成膜室へのガス導入量：Ｈ2 〔sccm〕／ＳｉＨ4 〔sccm〕
＝１５０〔sccm〕／１〔sccm〕
成膜室内高周波電力密度：２０ｍＷ／ｃｍ3
プラズマポテンシャル：２５Ｖ
電子密度：３×１０10個／ｃｍ3
電子温度：２．４ｅＶ
処理時間：３０秒
ｂ）シリコン薄膜形成工程
基板温度、成膜室内圧及び成膜室内高周波電力密度は水素結合工程時と同じとした。 成膜室へのガス導入量：Ｈ2 〔sccm〕／ＳｉＨ4 〔sccm〕
＝１５０〔sccm〕／２０〔sccm〕
プラズマポテンシャル：２５Ｖ
電子密度：５×１０10個／ｃｍ3
電子温度：２．０ｅＶ
＜比較実施例１＞
基板は実験例１と同じである。
水素結合工程は実施しなかった。
シリコン薄膜形成工程
基板温度、成膜室内圧及び成膜室内高周波電力密度は実施例１と同じとした。
成膜室へのガス導入量：Ｈ2 〔sccm〕／ＳｉＨ4 〔sccm〕
＝１５０〔sccm〕／２０〔sccm〕
プラズマポテンシャル：６０Ｖ
電子密度：８×１０9 個／ｃｍ3
電子温度：２．８ｅＶ
実施例１、比較実施例１のそれぞれで形成された結晶性シリコン薄膜についてＨｅ−Ｎｅレーザによるレーザラマン分光分析を行った。
図２のラインＡに示すように、実施例１の膜ではラマンシフト５２０-1ｃｍ付近にシャープなスペクトルが出現する一方、ラマンシフト４８０-1ｃｍ付近に現れる非晶質シリコンのラマン信号（スペクトル強度）が小さく、全体として該膜が高い結晶性を有していることがわかる。
図２のラインＢに示すように、比較実施例１の膜ではラマンシフト５２０-1ｃｍ付近に出現するスペクトルは実施例１の膜と比べると幅が広く、ラマンシフト４８０-1ｃｍ付近に現れる非晶質シリコンのラマン信号（スペクトル強度）が実施例１の膜より大きく、全体として該膜はアモルファスシリコンが多く、結晶化の程度が実施例１の膜より低いことがわかる。
＜実施例２＞
基板：薄膜トランジスタ用ゲート絶縁膜として窒素含有ゲート絶縁膜（本例では窒化シ リコン（ＳｉＮ）膜）を有する無アルカリガラス基板（耐熱温度４５０℃以下）ａ）水素結合工程
基板温度：３００℃
成膜室内圧：５ｍＴｏｒｒ（０．６７Ｐａ）
成膜室へのガス導入量：Ｈ2 〔sccm〕／ＳｉＨ4 〔sccm〕
＝１５０〔sccm〕／１〔sccm〕
成膜室内高周波電力密度：２０ｍＷ／ｃｍ3
プラズマポテンシャル：２５Ｖ
電子密度：２×１０10個／ｃｍ3
電子温度：２．４ｅＶ
処理時間：３０秒
ｂ）シリコン薄膜形成工程
基板温度、成膜室内圧及び成膜室内高周波電力密度は水素結合工程時と同じとした。 成膜室へのガス導入量：Ｈ2 〔sccm〕／ＳｉＨ4 〔sccm〕
＝１５０〔sccm〕／２０〔sccm〕
プラズマポテンシャル：２５Ｖ
電子密度：５×１０10個／ｃｍ3
電子温度：２．０ｅＶ
図３（Ａ）は実施例２で得られたゲート絶縁膜（ＳｉＮ）上のアモルファスシリコン（ａ−Ｓｉ）層及び多結晶シリコン（ｐ−Ｓｉ）膜の断面を透過型電子顕微鏡（ＴＥＭ）で観察した状態を模式的に示す図であり、図３（Ｂ）は実施例１で得られたゲート絶縁膜（ＳｉＯ2 ）上の多結晶シリコン膜（ｐ−Ｓｉ）の断面を透過型電子顕微鏡（ＴＥＭ）で観察した状態を模式的に示す図である。
実施例２で得られたゲート絶縁膜（ＳｉＮ）上のアモルファスシリコン（ａ−Ｓｉ）層の厚さは５ｎｍ〜７ｎｍ程度であり、多結晶シリコン（ｐ−Ｓｉ）膜の平均的厚さは５０ｎｍ程度である。
実施例１で得られたゲート絶縁膜（ＳｉＯ2 ）上の多結晶シリコン（ｐ−Ｓｉ）膜の平均的厚さは５０ｎｍ程度である。
実施例２で形成された結晶性シリコン薄膜についてＨｅ−Ｎｅレーザによるレーザラマン分光分析を行ったところ、実施例１の膜と同様に全体として高い結晶性を有していることがわかった。
実施例２、実施例１のそれぞれにより提供されるゲート絶縁膜上に結晶性シリコン薄膜を有する基板を用いて薄膜トランジスタを形成し、各薄膜トランジスタについて電子移動度及びオフ電流を測定したところ、以下の結果を得た。
電子移動度 オフ電流
実施例２の基板によるもの： ５ｃｍ2 ／Ｖ・sec. １×１０-12 Ａ
実施例１の基板によるもの： ５ｃｍ2 ／Ｖ・sec. １×１０-10 Ａ
このように、実施例２、１によるいずれの結晶性シリコン薄膜の形成によっても、半導体層として非晶質シリコン膜を用いた薄膜トランジスタと比べると電子移動度が一桁高い薄膜トランジスタを得ることができる基板を提供することができる。
また、基板として窒素を含有するゲート絶縁膜を有する基板を採用した実施例２では、窒素を含有しないゲート絶縁膜を有する基板を採用した実施例１と比べると、オフ電流が二桁小さく、リーク電流が抑制された薄膜トランジスタを得ることができる基板を提供することができる。
本発明は、被成膜基板上にＴＦＴ（薄膜トランジスタ）スイッチの材料として、或いは各種集積回路、太陽電池等の作製に半導体膜として利用できる多結晶シリコン薄膜を形成することに利用できる。
多結晶シリコン薄膜の形成に用いることができる薄膜形成装置の１例を示す図である。 実施例１、比較実施例１により形成されるシリコン膜のレーザラマン分光分析結果を示す図である。 図３（Ａ）は実施例２で得られたゲート絶縁膜上のアモルファスシリコン層及び多結晶シリコン膜の断面の模式図であり、図３（Ｂ）は実施例１で得られたゲート絶縁膜上の多結晶シリコン膜の断面の模式図である。
符号の説明
１ 成膜室
１１ 成膜室１の天井壁
１１１ 天井壁１１に設けた電気絶縁性部材
２ 基板ホルダ
２１ ヒータ
３ 誘導結合型アンテナ
３１、３２ アンテナ３の端部
４ 高周波電源
４１ マッグボックス
５ 排気ポンプ
５１ コンダクタンスバルブ
６ 水素ガス供給部
７ モノシランガス供給部
１０ プラズマ診断装置
１０ａ ラングミューアプローブ
１０ｂ プラズマ診断部
１００ 圧力計

Claims (10)

  1. 成膜室内に配置した基板上にプラズマＣＶＤ法により結晶性シリコン薄膜を形成するシリコン薄膜形成方法であり、
    該基板上に結晶性シリコン薄膜を形成するに先立ち該成膜室内に水素を含む水素結合処理用ガスのプラズマを形成し、該プラズマに該基板の膜形成対象面を曝して該基板面に水素を結合させる水素結合工程と、
    該水素結合工程後に前記成膜室内にシラン系ガスを含む結晶性シリコン薄膜形成用ガスのプラズマを形成し、該プラズマのもとで前記水素結合処理された基板面に結晶性シリコン薄膜を形成するシリコン薄膜形成工程と
    を含むことを特徴とするシリコン薄膜形成方法。
  2. 前記基板として前記膜形成対象面が基板本体上に形成された薄膜トランジスタ用ゲート絶縁膜の面である基板を採用する請求項１記載のシリコン薄膜形成方法。
  3. 前記ゲート絶縁膜が窒素含有ゲート絶縁膜である請求項２記載のシリコン薄膜形成方法。
  4. 前記水素結合工程は６０秒以下の時間内で実施する請求項２又は３記載のシリコン薄膜形成方法。
  5. 前記シリコン薄膜形成工程では多結晶シリコン薄膜を形成する請求項１から４のいずれかに記載のシリコン薄膜形成方法。
  6. 前記シラン系ガスはモノシラン（ＳｉＨ4 ）ガスである請求項１から５のいずれかに記載のシリコン薄膜形成方法。
  7. 前記水素結合工程はプラズマポテンシャル３０Ｖ以下で実施する請求項１から６のいずれかに記載のシリコン薄膜形成方法。
  8. 前記水素結合工程は前記水素結合処理用ガスプラズマにおける電子密度を１×１０10個／ｃｍ3 以上として実施する請求項１から７のいずれかに記載のシリコン薄膜形成方法。
  9. 前記水素結合工程は前記水素結合処理用ガスプラズマの電子温度を２．５ｅＶ以下として実施する請求項１から８のいずれかに記載のシリコン薄膜形成方法。
  10. 前記水素結合工程及び前記シリコン薄膜形成工程におけるプラズマは前記成膜室内に設置した誘導結合型アンテナに高周波電力を印加して形成する請求項１から９のいずれかに記載のシリコン薄膜形成方法。
JP2007010476A 2007-01-19 2007-01-19 シリコン薄膜形成方法 Pending JP2008177419A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007010476A JP2008177419A (ja) 2007-01-19 2007-01-19 シリコン薄膜形成方法
US12/523,709 US20100062585A1 (en) 2007-01-19 2007-10-29 Method for forming silicon thin film
CN2007800501126A CN101632153B (zh) 2007-01-19 2007-10-29 硅薄膜形成方法
PCT/JP2007/070995 WO2008087775A1 (ja) 2007-01-19 2007-10-29 シリコン薄膜形成方法
KR1020097014968A KR20090091819A (ko) 2007-01-19 2007-10-29 실리콘 박막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007010476A JP2008177419A (ja) 2007-01-19 2007-01-19 シリコン薄膜形成方法

Publications (2)

Publication Number Publication Date
JP2008177419A true JP2008177419A (ja) 2008-07-31
JP2008177419A5 JP2008177419A5 (ja) 2009-07-16

Family

ID=39635781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007010476A Pending JP2008177419A (ja) 2007-01-19 2007-01-19 シリコン薄膜形成方法

Country Status (5)

Country Link
US (1) US20100062585A1 (ja)
JP (1) JP2008177419A (ja)
KR (1) KR20090091819A (ja)
CN (1) CN101632153B (ja)
WO (1) WO2008087775A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8717340B2 (en) 2009-12-29 2014-05-06 Sharp Kabushiki Kaisha Thin film transistor, method for manufacturing same, and display apparatus
US9397196B2 (en) 2014-09-15 2016-07-19 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices that include performing hydrogen plasma treatment on insulating layer

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124111A (ja) * 2006-11-09 2008-05-29 Nissin Electric Co Ltd プラズマｃｖｄ法によるシリコン系薄膜の形成方法
JP5393895B2 (ja) * 2010-09-01 2014-01-22 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP7200880B2 (ja) * 2019-08-19 2023-01-10 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995034916A1 (fr) * 1994-06-15 1995-12-21 Seiko Epson Corporation Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
JPH0851214A (ja) * 1994-08-05 1996-02-20 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2002164290A (ja) * 2000-11-28 2002-06-07 Tokuyama Corp 多結晶シリコン膜の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952061A (en) * 1996-12-27 1999-09-14 Stanley Electric Co., Ltd. Fabrication and method of producing silicon films
CN1237273A (zh) * 1997-06-30 1999-12-01 松下电器产业株式会社 制造半导体薄膜的方法及其所用设备
US20020060322A1 (en) * 2000-11-20 2002-05-23 Hiroshi Tanabe Thin film transistor having high mobility and high on-current and method for manufacturing the same
WO2005093119A1 (ja) * 2004-03-26 2005-10-06 Nissin Electric Co., Ltd. シリコン膜形成装置
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
JP4434115B2 (ja) * 2005-09-26 2010-03-17 日新電機株式会社 結晶性シリコン薄膜の形成方法及び装置
JP2007123008A (ja) * 2005-10-27 2007-05-17 Nissin Electric Co Ltd プラズマ生成方法及び装置並びにプラズマ処理装置
JP5162108B2 (ja) * 2005-10-28 2013-03-13 日新電機株式会社 プラズマ生成方法及び装置並びにプラズマ処理装置
JP2008124111A (ja) * 2006-11-09 2008-05-29 Nissin Electric Co Ltd プラズマｃｖｄ法によるシリコン系薄膜の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995034916A1 (fr) * 1994-06-15 1995-12-21 Seiko Epson Corporation Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
JPH0851214A (ja) * 1994-08-05 1996-02-20 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2002164290A (ja) * 2000-11-28 2002-06-07 Tokuyama Corp 多結晶シリコン膜の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8717340B2 (en) 2009-12-29 2014-05-06 Sharp Kabushiki Kaisha Thin film transistor, method for manufacturing same, and display apparatus
US9397196B2 (en) 2014-09-15 2016-07-19 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices that include performing hydrogen plasma treatment on insulating layer

Also Published As

Publication number Publication date
CN101632153A (zh) 2010-01-20
US20100062585A1 (en) 2010-03-11
CN101632153B (zh) 2011-04-13
KR20090091819A (ko) 2009-08-28
WO2008087775A1 (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
CN100490074C (zh) 制造多晶硅薄膜的方法及用其制造晶体管的方法
TWI291235B (en) Low temperature process for TFT fabrication
KR100797018B1 (ko) 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치
EP1043762B1 (en) Polycrystalline silicon thin film forming method and thin film forming apparatus
WO1995034916A1 (fr) Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
US20100210093A1 (en) Method for forming silicon-based thin film by plasma cvd method
US7521341B2 (en) Method of direct deposition of polycrystalline silicon
JP2009071280A (ja) プラズマｃｖｄ装置、微結晶半導体層の作製方法及び薄膜トランジスタの作製方法
JP2007088314A (ja) 結晶性シリコン薄膜の形成方法及び装置
WO1997022142A1 (fr) Dispositif semi-conducteur en film mince, procede pour fabriquer le dispositif semi-conducteur en film mince, affichage a cristaux liquides, procede pour fabriquer un affichage a cristaux liquides, appareil electronique, procede pour fabriquer l'appareil electronique et procede pour deposer un film mince
US7186663B2 (en) High density plasma process for silicon thin films
JP2008177419A (ja) シリコン薄膜形成方法
JP4200618B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
US8673705B2 (en) Method of producing thin film transistor and thin film transistor
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
JP2001168029A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2006319306A (ja) 多結晶質薄膜のインサイチュー成長方法
JP3807127B2 (ja) シリコン系薄膜の形成方法
JP2002151693A (ja) ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
JP4001906B2 (ja) 半導体装置の作製方法
JP2005340827A (ja) 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるｔｆｔの製造方法
WO2011161901A1 (ja) 多結晶シリコン薄膜の形成方法、多結晶シリコン薄膜基板、シリコン薄膜太陽電池及びシリコン薄膜トランジスタ装置
JP3680677B2 (ja) 半導体素子製造装置および半導体素子の製造方法
JP2012238637A (ja) スパッタリング方法およびスパッタリング装置
JP3881715B2 (ja) 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925