CN1237273A - 制造半导体薄膜的方法及其所用设备 - Google Patents

制造半导体薄膜的方法及其所用设备 Download PDF

Info

Publication number
CN1237273A
CN1237273A CN98801248A CN98801248A CN1237273A CN 1237273 A CN1237273 A CN 1237273A CN 98801248 A CN98801248 A CN 98801248A CN 98801248 A CN98801248 A CN 98801248A CN 1237273 A CN1237273 A CN 1237273A
Authority
CN
China
Prior art keywords
thin film
semiconductive thin
sih
gas
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98801248A
Other languages
English (en)
Inventor
北川雅俊
吉田哲久
澁谷宗裕
菅井秀郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1237273A publication Critical patent/CN1237273A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种制造半导体薄膜的方法包括以下步骤:向真空室中供应源气;利用通过施加射频电源产生的射频感应耦合等离子体(ICP),通过等离子体分解来分解所供应的源气,并由利用所分解源气的化学汽相淀积工艺,在衬底上形成预定半导体薄膜,其中通过控制形成半导体薄膜期间衬底的加热温度,控制要形成的半导体薄膜的结晶条件。

Description

制造半导体薄膜的方法及其所用设备
技术领域
本发明涉及制造如多晶硅(poly-Si)或非晶硅等半导体薄膜的方法及实施这种方法的制造设备。具体说，本发明涉及一种半导体薄膜的制造方法和制造设备，能够在低于常规技术的温度下高可控地实现薄膜的生长。
背景技术
通常，非晶硅或多晶硅的薄膜形成利用化学汽相淀积(CVD)法进行，这种方法利用汽相实现在衬底上的淀积。具体说，利用在大气压(标准气压)或低压下热分解例如SiH4(甲硅烷)、Si2H6(乙硅烷)等氢化硅的源气或如SiH2Cl2(二氯硅烷)等卤化硅源气的工艺，或利用通过在低压下对源气施加DC功率或射频功率用等离子体分解源气的工艺，实现利用汽相的上述淀积。
例如，在采用低压CVD设备的典型常规多晶硅形成设备中，利用真空泵从真空室抽出空气后，利用外部加热型加热器，加热真空室和其中的衬底，以便在高于分解温度的温度下，加热主要由从气体入口引入的甲硅烷(SiH4)等构成的源气。在这种热分解工艺产生的中间产物到达衬底上时，在衬底的温度设置为低于约600℃时，淀积非晶硅，在衬底的温度设置在高于600℃时，淀积多晶硅。
然而，在由采用如上所述的热分解工艺或等离子体分解工艺的常规低压CVD法或等离子体CVD法制造硅薄膜的方法中，要求形成温度(衬底温度)设置在大于约600℃，以形成多晶硅。因此，半导体薄膜的制造设备变得更加昂贵，并且只可以采用有限的衬底材料。为了实现低成本工业器件的制造，必须解决这些严重问题。另外，由于要加热区的尺寸(体积和/或面积)因加热器的能力而受限，所以很难实现具有大面积薄膜的形成，而这是多晶硅薄膜广泛应用所需要的。
避免这些问题的一条途径是采用微波电子回旋共振(ECR)的等离子体CVD法(ECR等离子体CVD法)。图6中，示意性地展示了一种ECR等离子体CVD设备的典型结构。
在具有图6所示结构的设备中，甚至在约1毫乇的低压SiH4气氛中也可以产生等离子体。因此，提出了一种利用具有这种结构的设备的方法，例如，将SiH4气设置在高激发状态下后，在约300℃的较低衬底加热温度下，在衬底上淀积微晶硅膜或多晶硅膜，而在更低的衬底加热温度(如，约50℃)下，在衬底上淀积非晶硅。利用此方法，可以在低温下制造高质量的半导体(硅)薄膜。
以下将详细介绍图6所示设备结构。真空室61通过排气口62抽空。在通过波导63从微波功率源64向等离子体发生室65引入微波时，同时利用电磁线圈66给等离子体发生室65施加磁场。关于源气，通过气体入口67，从源气容器(源气源)60，向真空室61引入主要的甲硅烷(SiH4)气。通过设置所加磁场的强度，以满足电子回旋共振条件，从而在等离子体发生室65中得到高度离解的等离子体80。所产生的等离子体80通过等离子体抽取窗68进入真空室61，并到达例如在约250℃的温度下被加热的衬底固定器69，从而在置于衬底固定器69上的衬底70的表面上淀积多晶硅。
然而，利用上述微波ECR等离子体CVD法的制造方法仍有一些待解决的问题。
首先，在上述方法中，尽管可以在低温下实现半导体薄膜的形成，但图6的设备结构需要共振磁场。
例如，在向等离子体发生室65中引入约1.25GHz的微波时，需要产生与上述微波共振的875高斯的强磁场。因此，需要强磁场发生装置(例如，电磁线圈)。由于这种磁体的尺寸，等离子体发生室(等离子体发生源)65的尺寸受限。例如，为了利用图6所示的电磁线圈66产生上述强电磁场，需要流过数百安培量级的大电流，并且因而使得电磁线圈66的尺寸和重量变得相当大。
具体说，在超大规模LSI领域中，由于硅衬底直径越来越大，要求在直径约300mm的晶片上淀积半导体薄膜。在利用薄膜晶体管(TFT)的液晶显示器中，产品数量在这些年来已有相当大的增加，要求在大于500mm×500mm尺寸的大尺度衬底上淀积半导体薄膜。在设计一次处理这种大面积的微波ECR等离子体CVD设备时，计算出所需电磁线圈66的重量为几百千克。此外，为了为这种电磁线圈66提供DC电流，需要输出为几十千瓦的电源。而且，为了防止电磁线圈66过热，从而导致低工作效率，还要求如水冷等冷却机构。
所以，作为一个整体的设备变得越来越庞大和复杂，导致了低效率的系统。
为了产生ECR等离子体80，向等离子体发生室65引入微波，被认为是利用波导63或线圈天线的电功率的局部发射供应。因此，等离子体发生区的尺寸(体积/面积)受到了限制。换言之，由于在一点上燃烧ECR等离子体80，所以很难通过使等离子体发生区的尺寸变大，在大面积上淀积半导体薄膜。
从上述几点整体考虑，通常认为很难实现大面积上的薄膜形成，但预计在半导体薄膜应用领域广泛需要这种薄膜。
利用多个小ECR等离子体源或在工艺过程中移动衬底，可以上述克服问题。然而，这种解决方式导致了淀积速率极大地下降，以致于不具备以低温和高速率形成半导体薄膜的可能性。所以，妨碍了制造这种大面积半导体薄膜方法的实际应用。
另外，在采用利用强磁场的常规ECR等离子体源80的制造方法和设备中，在要被处理的衬底70附近存在着相当大的磁场。因而，在等离子体发生室65中产生的等离子体80沿该磁场梯度移动，所以离子和电子这些带电粒子以高能量打到衬底70的表面上。因而，很可能损伤衬底70或损伤将形成于其表面上用作底层膜的膜。另外，衬底70附近的磁场常常是不均匀的，所以带电粒子易不均匀地打到衬底70等上。结果，极有可能引起不均匀的或局部的损伤。这是妨碍上述制造方法实际应用的因素之一。
发明公开
本发明致力于解决上述问题。本发明的目的是提供一种制造半导体薄膜的方法以及实施这种方法的设备，其中可以在低温下生产高质量的半导体薄膜，并且通过控制衬底的温度，能够以很好的可控制性选择性地获得最终半导体薄膜的结晶性(即，多晶硅薄膜或非晶硅薄膜)。
本发明制造半导体薄膜的方法包括以下步骤：向真空室中供应源气；利用通过施加射频电源产生的射频感应耦合等离子体(ICP)，通过等离子体分解来分解所供应的源气，并由利用分解源气的化学汽相淀积工艺，在衬底上形成预定的半导体薄膜，其中通过控制形成半导体薄膜期间衬底的加热温度，控制要形成的半导体薄膜的结晶条件，从而实现上述目的。
在一个实施方案中，源气是包括硅的气体。
在一个实施方案中，源气是氢与包括硅的气体混合的混合气体。
优选地，在半导体薄膜形成期间，衬底的加热温度设置在约50℃-约550℃的范围内。
要施加的射频功率的频率可以设置为约50Hz至约500MHz。
在一个实施方案中，利用位于射频感应耦合等离子体的发生区内或附近产生磁场的装置，产生射频感应耦合等离子体。
产生磁场的装置可以是电磁线圈。另外，产生磁场的装置可以是具有预定磁通密度的永久性磁体。
在半导体薄膜形成期间，射频感应耦合等离子体的发生区内的压力为约5×10-5乇到约2×10-2乇。
在一个实施方案中，该方法还包括以下步骤：测量至少位于衬底附近的射频感应耦合等离子体的发光谱；测量所测得的发光谱中SiH分子的发光峰强度[SiH]、Si原子的发光峰强度[Si]、和H原子的发光峰强度[H]间的相对比([Si]/[SiH]比，和[H]/[SiH]比)；调整预定的工艺参数，以使这些相对比满足[Si]/[SiH]＞1.0和[H]/[SiH]＞2.0中的至少一个。
要调整的预定工艺参数可以是射频感应耦合等离子体发生区中的压力、源气的供应流量、源气的供应流量的比例、和所施加的射频功率的值中的至少一个。
本发明的制造半导体薄膜的设备包括：向真空室中供应源气的装置；利用通过施加射频功率产生的射频感应耦合等离子体(ICP)，通过等离子体分解，分解所供应的源气，并由利用分解的源气的化学汽相淀积法在衬底上形成预定的半导体薄膜的装置；控制化学汽相淀积工艺期间衬底加热温度的衬底温度控制装置，其中通过利用衬底温度控制装置，控制形成半导体薄膜期间衬底的加热温度，控制要形成的半导体薄膜的结晶条件，从而实现上述目的。
在一个实施方案中，源气是包括硅的气体。
在一个实施方案中，源气是氢与包括硅的气体混合的混合气体。
优选地，在半导体薄膜形成期间，衬底的加热温度设置在约50℃-约550℃的范围内。
要施加的射频功率的频率可以设置为约50Hz至约500MHz。
在一个实施方案中，所说设备还包括在射频感应耦合等离子体的发生区内或附近产生磁场的装置。
产生磁场的装置可以是电磁线圈。另外，产生磁场的装置可以是具有预定磁通密度的永久磁体。
优选地，在半导体薄膜形成期间，射频感应耦合等离子体的发生区内的压力为约5×10-5乇到约2×10-2乇。
在一个实施方案中，所说设备还包括：测量至少位于衬底附近的射频感应耦合等离子体的发光谱的装置；测量所测得的发光谱中SiH分子的发光峰强度[SiH]、Si原子的发光峰强度[Si] 、和H原子的发光峰强度[H]间的相对比([Si]/[SiH]比，和[H]/[SiH]比)的装置；调整预定的工艺参数，以使这些相对比满足[Si]/[SiH]＞1.0,[H]/[SiH]＞2.0中的至少一个的装置。
要调整的预定工艺参数可以是射频感应耦合等离子体发生区中的压力、源气的供应流量、源气的供应流量的比例、和所加射频功率的值中的至少一个。
根据本发明，利用感应耦合等离子体CVD(ICPCVD)设备代替微波ECR，实现通常只利用微波ECR等离子体CVD实现的半导体薄膜尤其是多晶硅形成温度的降低，所说感应耦合等离子体CVD设备利用感应耦合等离子体(ICP)，而不采用强磁场作等离子体源。通过利用感应耦合等离子体(ICP)，可以利用低压区中在大淀积面积上均匀的等离子体分解SiH4气，而不必用大尺寸的磁场产生装置。
具体说，在常规方法中，为了用由于其高度离解而不易被分解的等离子体分解SiH4，要利用微波和强磁场间的共振现象(ECR)产生高电子温度的低压等离子体。因此，磁场产生装置的尺寸，用于微波的波导等变得更大，其小型化困难。而且，还很难在大面积上均匀地淀积半导体薄膜。
另一方面，本发明利用了以下事实，即，在大面积上均匀且大量激发的高密度等离子体条件下，作为不采用强磁场或微波的等离子体源的射频感应耦合等离子体，可以产生低压等离子体。因此，可以在没有损伤的情况下，以相当快的淀积速率淀积高质量的薄膜。
附图简述
图1是展示本发明实施例1中ICPCVD设备的结构的透视示意图。
图2是展示根据本发明淀积的硅薄膜的光电导率和暗电导率与膜形成期间的衬底温度的关系的曲线图。
图3是展示根据本发明淀积的硅薄膜的光电导率和暗电导率与膜形成期间所施加射频功率的关系的曲线图。
图4是本发明实施例2中的ICPCVD设备的示意图。
图5是展示在保持衬底温度不变，而其它工艺参数进行了各种变化时，所生产的不同硅薄膜的光电导率/暗电导率比(光/暗电导率比)的测量数据的曲线图。
图6是展示现有技术的ECR等离子体CVD设备的结构的示意图。
实施本发明的最佳方式
下面结合各附图介绍本发明的代表性实施方案。(实施例1)
图1是展示本发明实施例1的ICPCVD设备的结构的示意图。
具体说，真空室11通过排气口12抽空。等离子体发生室16与真空到11附设在一起，感应线圈13绕在等离子体发生室16上。由射频振荡器14产生且通过调节器25设定在预定参数(如，频率)的射频功率加到感应线圈13上。等离子体发生室16的至少靠近感应线圈13所在区的那部分，由如石英管等绝缘材料构成。通过在感应线圈13上施加射频功率，产生感应磁场，从而将电磁场加到等离子体发生室16。
包括硅元素的源气如甲硅烷(SiH4)气，从源气容器(源气源)30，通过气体入口17，引入到真空室11。通过设定感应线圈13的匝数满足具有要施加的射频功率的感应耦合条件，在等离子体发生室16中得到高度离解的射频感应耦合等离子体(ICP)50。所产生的等离子体50被利用衬底加热器29的加热电源(控温加热电源)加热，并到达其温度受温度监控器28控制的衬底固定器19。于是，在置于固定器19上的衬底20的表面上淀积硅薄膜(多晶硅或非晶硅)。
要施加到感应线圈13上的射频功率的频率只需设定为可利用感应线圈13实现耦合并产生放电等离子体50的频率。例如，优选将之设定为约50Hz到约500MHz。从等离子体50的角度而言，上述范围的下限约50Hz是一个实际的AC频率，不被看作DC。约500MHz的上限是可以由线圈天线而不是利用波导施加电场的频率上限。
一般情况下，要施加到感应线圈13上的射频功率的频率设定为约10MHz到约100MHz，例如在13.56MHz。然而，只要产生放电等离子体50，在如上所述的宽频率范围内也可以得到相同的效果。
在所施加的射频功率的频率设定为上述的13.56MHz时，产生等离子体50所需的电流小到几毫安，因而，感应线圈13的匝数可以少到2匝。所以可以容易实现设备整体尺寸的小型化。
尽管产生了高密度的等离子体50，但磁场仅在感应线圈13附近产生，而不在要处理的衬底20附近产生，这不同于利用ECR等离子体CVD设备的情况。因此，带电粒子不沿磁场梯度打到衬底上，这是ECR等离子体CVD设备的问题之一，所以抑制了对衬底的损伤。
而且，在本发明的设备结构中，可以通过适当地选择源气，适当地选择要形成的半导体薄膜的类型。例如，要形成硅薄膜，需要供应包括硅元素，如SiH4(甲硅烷)或Si2H6(乙硅烷)等氢化硅，或如SiH2Cl2(二氯硅烷)等卤化硅的至少一种源气。另外，通过在要供应的源气中混合甲烷(CH4)，可以形成碳化硅(SiC)膜。
在形成半导体薄膜时，等离子体(射频感应耦合等离子体=ICP)50产生区的压力优选设定为约5×10-5乇到约2×10-2乇。
另外，通过用如氢等合适的气体稀释包括硅的要供应的源气(如SiH4)，或通过提高要加到线圈13的射频功率，可以形成多晶硅膜。下面结合图2和3作进一步介绍。
图2中，就引入通过用流量为20sccm的氢气稀释流量为5sccm的100％SiH气制成的SiH4/H2混合源气(记作“SiH4/H25％”)的情况，和以10sccm的流量不作稀释地引入SiH4(记作“SiH4100％”)的情况，示出了以形成期间衬底20的加热温度作为参数的硅薄膜的电导率(光电导率和暗电导率)的测量值，其中硅薄膜是通过供应源气，以在真空室11内设定1毫乇的压力，在衬底20的表面上淀积的。
如图2所示，在这两种情况下，衬底温度从室温升高到约150℃时，可以得到令人满意的光电导率和光-暗比(即光电导率和暗电导率的比)。这意味着，形成了非晶硅膜。而且，从X射线衍射的结果证实形成了氢化非晶硅。
另一方面，在高于150℃的衬底温度下，要形成膜的特征根据是否用氢稀释而不同，即，用氢作稀释时，就高于150℃的衬底温度而言，暗电导率提高，意味着淀积了结晶膜。实际上，从X射线衍射的结果可以证实所淀积膜的结晶性。相反，在不用氢稀释时，到衬底温度升高到约400℃之前，暗电导率几乎没有变化。这种情况下，从X射线衍射结果可以证实膜没有结晶，仍为非晶态。
所以，在上述条件下进行氢稀释时，在高达约150℃范围内的衬底温度下淀积非晶硅膜，而在高于约150℃的衬底温度下淀积多晶硅膜。然而，要淀积膜从非晶变到多晶(结晶)的150℃附近的上述临界温度，可以根据源气的供应量和类型、设备结构、所加功率、放电频率等进行改变。
另一方面，图3示出了在室温下，供应上述5％氢稀释的SiH4气体时，在以下条件下形成的硅薄膜的光电导率和暗电导率的变化：真空室11内的压力约1毫乇；恒定的衬底温度约250℃；所加射频功率在约100W到约1000W范围内变化。从该图可知，暗电导率在约500W到约1000W的较高功率范围下提高，证明了在该范围所淀积膜的结晶性。
尽管图1中未示出，但实际上，图1的设备结构可以包括调节来自源气容器30的气体流量的流量调节器，通过调节从排气口12到泵的排放速率来调节真空室11内的压力的压力调节器等。图4的结构中也示出了这些调节器，下面将作介绍。
另外，为了采用上述氢稀释源气，只需要分别提供如源气容器30、氢气(H2)容器31、和包括硅元素的气体如SiH4的容器32，如图4所示。(实施例2)
图4是展示本发明实施例2的ICPCVD设备的结构的示意图。
在图4所示的设备结构中，与图1结构相应的部件给予相同的参考数字，这里略去对它们的说明。而且，图4中略去了图1所示的加热衬底的电源(控温加热电源)18、衬底加热器29、及温度监控器28。
在图4的设备结构中，在淀积期间，通过光纤等将所产生的等离子体50的光引到波谱仪41，进行发光波谱分析，从而探测预定发光峰强度的变化。另外，通过借数据处理器42监测所探测的发光峰强度，并构成到放电压力、放电功率和供应流量的反馈电路43，相对于流量调节器44、压力调节器45和射频振荡器(电源)14进行反馈控制。因此，通过将等离子体50的Si、SiH、和H的发光峰强度(本说明书中分别称为[Si]、[SiH]和[H])控制在预定的值，可以稳定地制造高质量的半导体薄膜。
图5示出了不同硅薄膜的光电导率/暗电导率(光-暗电导率比)的测量数据比，所说不同硅薄膜同在以下条件制造的，保持衬底温度恒定在约250℃，同时改变如要加的射频功率、要供应的源气(如SiH4)流量、要供应的源气流量比(如H2和SiH4的流量比=稀释率)、等离子体50产生区的压力等工艺参数。这里，横坐标轴表示在约400nm到约420nm附近看到的SiH分子的发光峰强度[SiH]、在约288nm(从约280nm到约290nm)附近看到的Si原子的发光峰强度[Si]、和在约618nm(从约610nm到约620nm)附近看到的H原子的发光峰强度[H]之间的相对比([Si]/[SiH]比，[H]/[SiH]比)。
从图5可知，在相对地满足[Si]＞[SiH]或[H]＞[SiH]，即[Si]/[SiH]比或[H]/[SiH]比变得较大时，所制造的硅薄膜的光-暗电导率比变得较小，因而造成了容易实现要淀积的薄膜的结晶的条件。
因此，为了在保持薄膜形成期间的低衬底温度的同时，得到结晶硅薄膜(多晶硅)，只需要按如上所述观察等离子体的发光波谱，并调整不同的工艺参数，如要加的射频功率、要供应的源气(如SiH4)流量、要供应的源气流量比(如H2和SiH4的流量比)、等离子体50产生区的压力等工艺参数，以便Si、SiH和H间的发光峰强度([Si]、[SiH]和[H])的上述相对比满足[Si]＞[SiH]或[H]＞[SiH]。更具体说，通过调整上述各工艺参数(如要加的射频功率、要供应的源气流量、要供应的源气流量比、等离子体50产生区的压力等)，以便满足([Si]/[SiH])＞1.0和([H]/[SiH])＞2.0中的至少一个，则可以得到高质量的结晶(多晶)硅薄膜。
另外，在约50℃的衬底温度下，同时保持不同的工艺参数，以便Si、SiH和H的发光峰强度间的上述比满足[Si]＞[SiH]或[H]＞[SiH]，进行薄膜形成，则可以得到高质量的氢化非晶硅膜。
所以，等离子体的上述发光波谱分析(具体说，作为Si、SiH和H的发光峰强度间的相对比的[Si]/[SiH]比和[H]/[SiH]比的分析)，对于在低温下制造高质量的半导体薄膜时，作为实现关于薄膜是非晶还是多晶的具有优异的可控性的薄膜形成所用的工艺监控器来说是有效的。
在测量如上所述的图5所示的数据时，在不同条件下的膜形成速率约为1埃/秒到约10埃/秒，这是一个相当实际的速率。
如图1或4所示，实施例1和实施例2的上述设备结构，采用具有外部线圈结构的感应耦合装置，其中靠近等离子体发生室16设置的螺线管线圈型外部线圈，用作感应线圈13，作为产生磁场的装置，用于产生射频感应耦合等离子体(ICP)50。然而，本发明的应用不限于此。在不同结构的情况下，例如，在具有线圈绕在同一平面上的螺旋型线圈结构的感应耦合装置、具有设置于反应室内部的感应线圈的内线圈结构的感应耦合装置、及其中还在上述结构中加入辅助磁体的结构的情况下，可以得到完全类似的优点。另外，可以提供具有预定磁通量密度的永久性磁体，代替电磁线圈。
工业应用性
如上所述，根据本发明，在利用CVD法形成半导体薄膜时，采用了一种射频感应耦合等离子体，进行源气的等离子体分解，所说射频感应耦合等离子体是一种能够不用强磁场或微波在大面积上产生低压等离子体的等离子体源。所以，可以用均匀地分布于低压区内大淀积面积上的等离子体分解如SiH4气等源气等，而不必采用强磁场发生装置。结果，可以以相当快的淀积速率，淀积高质量的半导体薄膜(非晶硅膜或多晶硅膜)，同时不会损伤衬底或形成于其表面上用作底层膜的膜。因而，可以制造高性能的半导体元件。

Claims (22)

1、一种制造半导体薄膜的方法，包括以下步骤：
向真空室中供应源气；以及
利用通过施加射频电源产生的射频感应耦合等离子体(ICP)，通过等离子体分解来分解所供应的源气，并由利用所分解的源气的化学汽相淀积工艺，在衬底上形成预定半导体薄膜，
其中通过控制在形成半导体薄膜期间衬底的加热温度，控制要形成的半导体薄膜的结晶条件。
2、根据权利要求1的制造半导体薄膜的方法，其中源气是包括硅的气体。
3、根据权利要求1的制造半导体薄膜的方法，其中源气是氢与包括硅的气体混合的混合气体。
4、根据权利要求1的制造半导体薄膜的方法，其中在半导体薄膜形成期间，衬底的加热温度设置在约50℃-约550℃的范围内。
5、根据权利要求1的制造半导体薄膜的方法，其中要施加的射频功率的频率可以设置为约50Hz至约500MHz。
6、根据权利要求1的制造半导体薄膜的方法，其中利用位于射频感应耦合等离子体的发生区内或其附近产生磁场的装置，产生射频感应耦合等离子体。
7、根据权利要求6的制造半导体薄膜的方法，其中产生磁场的装置可以是电磁线圈。
8、根据权利要求6的制造半导体薄膜的方法，其中产生磁场的装置可以是具有预定磁通密度的永久磁体。
9、根据权利要求1的制造半导体薄膜的方法，其中在半导体薄膜形成期间，射频感应耦合等离子体的发生区内的压力设置在约5×10-5乇到约2×10-2乇。
10、根据权利要求1的制造半导体薄膜的方法，还包括以下步骤：
测量至少位于衬底附近的射频感应耦合等离子体的发光谱；
测量所测得的发光谱中SiH分子的发光峰强度[SiH]、Si原子的发光峰强度[Si]、和H原子的发光峰强度[H]间的相对比([Si]/[SiH]比，和[H]/[SiH]比)；及
调整预定的工艺参数，以使这些相对比满足[Si]/[SiH]＞1.0和[H]/[SiH]＞2.0中的至少一个。
11、根据权利要求10的制造半导体薄膜的方法，其中要调整的预定工艺参数可以是，射频感应耦合等离子体发生区中的压力、源气的供应流量、源气的供应流量的比例、和所加射频功率的值中的至少一个。
12、一种制造半导体薄膜的设备，包括：
向真空室中供应源气的装置；以及
利用通过施加射频功率产生的射频感应耦合等离子体(ICP)，通过等离子体分解，分解所供应的源气，并由利用分解的源气的化学汽相淀积法，在衬底上形成预定的半导体薄膜的装置；以及
控制化学汽相淀积工艺中衬底加热温度的衬底温度控制装置，
其中通过利用衬底温度控制装置，控制在形成半导体薄膜期间衬底的加热温度，控制要形成的半导体薄膜的结晶条件。
13、根据权利要求12的制造半导体薄膜的设备，其中源气是包括硅的气体。
14、根据权利要求12的制造半导体薄膜的设备，其中源气是氢与包括硅的气体混合的混合气体。
15、根据权利要求12的制造半导体薄膜的设备，其中在半导体薄膜形成期间，衬底的加热温度设置在约50℃-约550℃的范围内。
16、根据权利要求12的制造半导体薄膜的设备，其中要施加的射频功率的频率可以设置为约50Hz至约500MHz。
17、根据权利要求12的制造半导体薄膜的设备，还包括在射频感应耦合等离子体的发生区内或其附近产生磁场的装置。
18、根据权利要求17的制造半导体薄膜的设备，其中产生磁场的装置可以是电磁线圈。
19、根据权利要求17的制造半导体薄膜的设备，其中产生磁场的装置可以是具有预定磁通密度的永久磁体。
20、根据权利要求12的制造半导体薄膜的设备，其中在半导体薄膜形成期间，射频感应耦合等离子体的发生区内的压力为约5×10-5乇到约2×10-2乇。
21、根据权利要求12的制造半导体薄膜的设备，还包括：
测量至少位于衬底附近的射频感应耦合等离子体的发光谱的装置；
测量所测得的发光谱中SiH分子的发光峰强度[SiH]、Si原子的发光峰强度[Si]、和H原子的发光峰强度[H]之间的相对比([Si]/[SiH]比，和[H]/[SiH]比)的装置；以及
调整预定的工艺参数，以使这些相对比满足[Si]/[SiH]＞1.0和[H]/[SiH]＞2.0中的至少一个的装置。
22、根据权利要求21的制造半导体薄膜的设备，其中要调整的预定工艺参数可以是射频感应耦合等离子体发生区中的压力、泊气的供应流量、源气的供应流量的比例、和所加射频功率的值中的至少一个。
CN98801248A 1997-06-30 1998-06-29 制造半导体薄膜的方法及其所用设备 Pending CN1237273A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17357797 1997-06-30
JP173577/1997 1997-06-30

Publications (1)

Publication Number Publication Date
CN1237273A true CN1237273A (zh) 1999-12-01

Family

ID=15963157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98801248A Pending CN1237273A (zh) 1997-06-30 1998-06-29 制造半导体薄膜的方法及其所用设备

Country Status (7)

Country Link
US (1) US20020005159A1 (zh)
KR (1) KR100325500B1 (zh)
CN (1) CN1237273A (zh)
ID (1) ID22140A (zh)
RU (1) RU2189663C2 (zh)
TW (1) TW386249B (zh)
WO (1) WO1999000829A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026093B (zh) * 2006-02-17 2010-06-23 三星电子株式会社 形成硅层的方法及使用该硅层的显示基板的制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030019613A (ko) * 2000-07-28 2003-03-06 동경 엘렉트론 주식회사 성막방법
KR100481312B1 (ko) * 2002-10-16 2005-04-07 최대규 플라즈마 프로세스 챔버
JP4396547B2 (ja) * 2004-06-28 2010-01-13 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2008177419A (ja) * 2007-01-19 2008-07-31 Nissin Electric Co Ltd シリコン薄膜形成方法
US7779048B2 (en) * 2007-04-13 2010-08-17 Isilon Systems, Inc. Systems and methods of providing possible value ranges
US8158017B2 (en) * 2008-05-12 2012-04-17 Lam Research Corporation Detection of arcing events in wafer plasma processing through monitoring of trace gas concentrations
US8781793B2 (en) * 2011-05-25 2014-07-15 Crev Inc. Light emission analyzing device
US9139908B2 (en) * 2013-12-12 2015-09-22 The Boeing Company Gradient thin films
RU2606248C2 (ru) * 2015-05-14 2017-01-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
RU2606690C2 (ru) * 2015-07-13 2017-01-10 Закрытое акционерное общество Научно-инженерный центр "ИНКОМСИСТЕМ" Способ получения покрытия из аморфного кремния на внутренней поверхности металлического субстрата
RU2635981C2 (ru) * 2015-12-28 2017-11-17 федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский национальный исследовательский университет информационных технологий, механики и оптики" (Университет ИТМО) Способ нанесения тонкого слоя аморфного кремния
JP6623106B2 (ja) * 2016-03-31 2019-12-18 古河電気工業株式会社 光導波路構造および光導波路回路
WO2020060929A1 (en) * 2018-09-21 2020-03-26 Lam Research Corporation Method for conditioning a plasma processing chamber
US11361940B2 (en) * 2020-10-13 2022-06-14 Applied Materials, Inc. Push-pull power supply for multi-mesh processing chambers
RU2769751C1 (ru) * 2021-05-25 2022-04-05 Акционерное общество "Научно-исследовательский институт точного машиностроения" Устройство для нанесения сверхтолстых слоев поликристаллического кремния

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6225411A (ja) * 1985-07-25 1987-02-03 Fujitsu Ltd プラズマｃｖｄ膜形成法
JP3327618B2 (ja) * 1993-03-29 2002-09-24 アネルバ株式会社 プラズマ処理装置
JP3261514B2 (ja) * 1993-10-18 2002-03-04 アネルバ株式会社 絶縁膜形成装置
JPH1081973A (ja) * 1996-03-18 1998-03-31 Hyundai Electron Ind Co Ltd 誘導結合形プラズマｃｖｄ装置
JPH09266174A (ja) * 1996-03-29 1997-10-07 Matsushita Electric Ind Co Ltd 非晶質半導体薄膜の製造方法および製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026093B (zh) * 2006-02-17 2010-06-23 三星电子株式会社 形成硅层的方法及使用该硅层的显示基板的制造方法

Also Published As

Publication number Publication date
TW386249B (en) 2000-04-01
ID22140A (id) 1999-09-09
KR20000068372A (ko) 2000-11-25
KR100325500B1 (ko) 2002-02-25
WO1999000829A1 (fr) 1999-01-07
RU2189663C2 (ru) 2002-09-20
US20020005159A1 (en) 2002-01-17

Similar Documents

Publication Publication Date Title
CN1237273A (zh) 制造半导体薄膜的方法及其所用设备
CN1082569C (zh) 微波等离子体处理装置及其处理方法
CN103270578B (zh) 使用微波等离子体的薄膜沉积
CN1029992C (zh) 微波等离子体处理装置
KR100497778B1 (ko) 유도결합 플라즈마 화학증착법
KR900008505B1 (ko) 탄소 석출을 위한 마이크로파 강화 cvd 방법
CN1898409A (zh) 形成高质量低温氮化硅层的方法和设备
CN101048852A (zh) 用于平行晶圆处理反应器的基板载具
US6932872B2 (en) Heating apparatus using induction heating
CN1732288A (zh) 形成高质量的低温氮化硅层的方法和设备
JP2000223421A (ja) 成膜方法及びその装置
US4913928A (en) Microwave plasma chemical vapor deposition apparatus with magnet on waveguide
JPH06172088A (ja) 配向性ダイヤモンド膜及びその形成方法
CN1053229C (zh) 利用磁场的微波增强型cvd系统和方法
JPH10265212A (ja) 微結晶および多結晶シリコン薄膜の製造方法
KR20030090650A (ko) 부품 제조 방법 및 진공 처리 시스템
WO2013018292A1 (ja) 成膜方法
JP2002008982A (ja) プラズマｃｖｄ装置
KR101926678B1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
CN1261203A (zh) 结晶性硅系列半导体薄膜的制造方法
JPH11150283A (ja) 多結晶シリコン薄膜の製造方法
RU214891U1 (ru) Устройство для газоструйного осаждения алмазных покрытий
JPH1174204A (ja) 半導体薄膜の製造方法およびその装置
RU2769751C1 (ru) Устройство для нанесения сверхтолстых слоев поликристаллического кремния
RU2792526C1 (ru) Устройство для нанесения алмазных покрытий

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned