KR100325500B1 - 반도체 박막의 제조 방법 및 그 장치 - Google Patents

반도체 박막의 제조 방법 및 그 장치 Download PDF

Info

Publication number
KR100325500B1
KR100325500B1 KR1019997001610A KR19997001610A KR100325500B1 KR 100325500 B1 KR100325500 B1 KR 100325500B1 KR 1019997001610 A KR1019997001610 A KR 1019997001610A KR 19997001610 A KR19997001610 A KR 19997001610A KR 100325500 B1 KR100325500 B1 KR 100325500B1
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor thin
high frequency
sih
manufacturing
Prior art date
Application number
KR1019997001610A
Other languages
English (en)
Other versions
KR20000068372A (ko
Inventor
키타가와마사토시
요시다아키히사
시부야무네히로
스가이히데오
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR20000068372A publication Critical patent/KR20000068372A/ko
Application granted granted Critical
Publication of KR100325500B1 publication Critical patent/KR100325500B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

반도체 박막의 제조 방법이 진공 챔버에 원료 가스를 공급하는 공정과, 상기 공급된 원료 가스를 고주파 전력의 인가에 의한 고주파 유도 결합 플라즈마(ICP) 를 사용한 플라즈마 분해에 의해 분해하며, 상기 분해된 원료 가스를 사용한 화학 기상 성장 프로세스에 의해 기판상에 소정의 반도체 박막을 형성하는 공정을 포함하며, 상기 반도체 박막의 형성시의 상기 기판의 가열 온도를 제어함으로써, 상기 형성되는 반도체 박막의 결정 상태를 제어한다.

Description

반도체 박막의 제조 방법 및 그 장치{Method of producing thin semiconductor film and apparatus therefor}
종래부터, 비정질 실리콘 또는 다결정 실리콘 박막의 형성은 기상으로부터 기판 상으로 퇴적시키는 화학 기상 성장(CVD)법으로 대부분 실시된다. 구체적으로는 대기압(상압)이나 감압 하에서, SiH4(모노실란)나 Si2H6(디실란) 등의 수소화 실리콘 또는 SiH2Cl2(디클로르실란) 등의 할로겐화 실리콘 등의 원료 가스를 열분해하는 프로세스, 또는 감압 하에서 원료 가스에 직류 전력 또는 고주파 전력을 인가하여 원료 가스를 플라즈마 분해하는 프로세스를 통하여, 상기와 같은 기상으로부터 퇴적을 실현한다.
예를 들면, 감압 CVD 장치를 사용한 전형적인 종래의 다결정 실리콘 형성 장치에서는 진공 용기를 진공 펌프에 의해서 진공으로 배기한 뒤에, 예를 들면 외열형 가열 히터를 통해서 진공 용기 및 용기 중의 기판을 가열하여, 가스 도입구에서 용기속에 도입하는 주로 모노실란(SiH4) 등의 원료 가스를 분해 온도 이상으로 가열한다. 이 열분해 프로세스에 의해 얻어진 중간 생성물이 기판에 도달하면, 예를 들어 기판 온도가 약 600℃ 이하로 설정되어 있으면 비정질 실리콘이 퇴적되고, 기판 온도가 약 600℃ 이상으로 설정되어 있으면 다결정 실리콘이 퇴적된다.
그러나, 상기와 같은 열분해 공정이나 플라즈마 분해 공정을 이용하는 종래의 감압 CVD 법이나 플라즈마 CVD 법에 의한 실리콘 박막의 제조 방법에서는 다결정 실리콘을 형성하는 경우에는 형성 온도(기판 온도)를 약 600℃ 이상으로 설정할필요가 있다. 그러므로, 반도체 박막의 제조 장치가 고비용화 되는 동시에, 사용할 수 있는 기판 재료가 제한되어, 공업적으로 염가인 디바이스의 제조를 실현하기 위해 큰 과제로 된다. 또한, 가열 영역의 사이즈(부피 및/또는 면적)가 가열 히터의 능력에 따라 제한되며, 다결정 실리콘 박막의 이용의 확대에 가장 필요한 대면적의 박막 형성의 실현이 곤란하게 된다.
이들의 문제를 피할 수 있는 하나의 방법이 마이크로파 전자 사이클로토론 공명(ECR)을 사용한 플라즈마 CVD 법(ECR 플라즈마 CVD 법)이다. 도6 에는 ECR 플라즈마 CVD 장치의 전형적인 구성예를 모식적으로 도시한다.
도 6과 같은 구성을 갖는 장치에서는 1 mTorr 전후의 범위의 저압 SiH4분위기 하에서도 플라즈마의 발생이 가능하다. 따라서, 이러한 구성의 장치를 이용하여, 예를 들면 SiH4가스를 고 여기상태로 한 뒤에, 미결정 실리콘막이나 다결정 실리콘막은 300℃ 정도의 비교적 낮은 기판 가열 온도로 기판 상에 퇴적시키는 한편, 비정질 실리콘막은 그 이하의 기판 가열 온도(예를 들면 50℃ 정도)로 기판 상에 퇴적시키는 방법이 제안되어 있고, 고품질인 반도체(실리콘) 박막이 저온에서 제조되고 있다.
여기서, 도 6의 장치 구성을 보다 상세히 설명하면, 진공 챔버(61)는 배기 구멍(62)으로부터 진공으로 배기된다. 또한, 플라즈마 발생실(65)에는 도파관(63)을 통하여 마이크로파 전원(64)으로부터 마이크로파가 도입되는 동시에, 전자석 코일(66)에 의해 자계가 인가된다. 원료 가스로서는 주로 모노실란(SiH4) 가스가 원료 가스 용기(원료 가스원)(60)로부터 가스 도입구(67)를 통하여 진공 챔버(61)에 도입된다. 인가 자계의 강도를 전자 사이클로토론 공명 조건을 만족하도록 설정함으로써, 플라즈마 발생실(65) 내에서 해리도가 높은 플라즈마(80)를 얻게 된다. 발생한 플라즈마(80)는 플라즈마 인출창(68)을 통과하여 진공 챔버(61)에 유입되며, 예를 들면 약 250℃ 로 가열된 기판 홀더(69)에 도달하여, 홀더(69) 상에 적재된 기판(70)의 표면에 다결정 실리콘이 퇴적된다.
그러나, 상기와 같은 마이크로파 ECR 플라즈마 CVD법을 사용한 제조 방법에는 몇개의 해결해야 할 문제점이 있다.
첫째로, 상기의 방법에서는 저온에서의 반도체 박막의 형성이 실현되지만, 도 6의 장치 구성에 도시된 바와 같이 공명 자계가 필요하다.
예를 들면, 약 1.25GHz 의 마이크로파를 플라즈마 발생실(65)에 도입하는 경우에는 그것에 공명하는 875 Gauss 라는 고자계를 발생시킬 필요가 있다. 그러므로 큰 자계 발생 장치(전자석 코일 등)이 필요하고, 이 자석의 크기로 플라즈마 발생실(플라즈마 발생원)(65)의 크기가 제한된다. 예를 들면, 도6 에 도시된 바와 같은 전자석 코일(66)에 의해 상기와 같은 고자계를 발생시키기 위해서는 수백 암페어 등급의 대전류를 흐르게 할 필요가 있으며, 그렇게 하기 위해서는 전자석 코일(66)의 사이즈 및 중량이 대단히 커진다.
구체적으로는 초 LSI 의 분야에서는 실리콘 기판의 대구경화가 진행되고 있고, 직경이 약 300mm 인 웨이퍼 상에 반도체 박막을 퇴적하는 것이 요구되고 있다. 또한, 최근에는 생산량이 비약적으로 증대되고 있는 박막 트랜지스터(TFT)를 사용하는 액정 디스플레이로서는 500mm× 500mm 를 초과하는 대형 기판 상에 반도체 박막을 퇴적하는 것이 요구되고 있다. 이들과 같은 큰 면적을 일괄 처리하기 위한 마이크로파 ECR 플라즈마 CVD 장치를 설계하면, 필요한 전자석 코일(66)의 중량은 수 100kg 으로 된다고 계산된다. 또한, 이들의 전자석 코일(66)에 필요한 직류 전류를 공급하기 위해서는 출력이 수 10kW 의 전원이 필요하게 된다. 또한, 전자석 코일(66)이 가열되어 동작 효율이 나쁘게 되는 것을 방지하기 위해, 수냉 등의 냉각 기구도 필요하게 된다.
이상으로부터, 장치 전체가 대형화되는 동시에 복잡화되어, 저효율의 시스템으로 된다.
또한, ECR 플라즈마(80)를 발생시키기 위한 플라즈마 발생실(65)로 마이크 로파의 도입은 도파관(63) 또는 코일 안테나를 이용한 국소적인 전력의 방사 공급으로 된다. 따라서, 플라즈마 발생 영역의 사이즈(부피/면적)가 제한된다. 다시말해서, ECR 플라즈마(80)는 한점에서 착화되므로 플라즈마 발생 영역의 사이즈를 크게하여 대면적에 걸쳐 반도체 박막을 퇴적시키는 것이 곤란하다.
이상의 점을 종합하여, 종래는 반도체 박막의 응용 분야로서 큰 수요가 예상되는 대면적에서의 박막 형성의 실현이 곤란하고 판단되어 왔다.
상기의 문제는 복수의 소형 ECR 플라즈마원을 사용하거나, 기판을 이동시켜 처리함으로써 극복될 수 있다. 그러나, 그와 같은 대처책은 퇴적 속도의 격감을 초래하여, 저온에서 고속으로 반도체 박막을 형성할 가능성을 잃게 된다. 그러므로, 이러한 대면적의 반도체 박막의 제조 방법의 실용화가 방해되고 있다.
또한, 고자계를 사용하는 종래의 ECR 플라즈마(80)를 사용한 제조 방법 및 제조 장치에서는 처리 대상인 기판(70)의 근방에도 비교적 큰 자계가 존재한다. 그러므로, 플라즈마 발생실(65)에서 발생한 플라즈마(80)가 자계 구배에 따라 이동 하며, 기판(70)의 표면으로 이온 및 전자의 양 하전입자가 높은 에너지로 입사한다. 이로써, 기판(70)이나 그 표면에 형성되어 기초막으로서 기능하게 되는 막의 손상을 야기할 우려가 크다. 더구나, 기판(70) 근방의 자계는 불균일한 경우가 많으므로, 기판(70) 등으로 하전 입자의 입사도 불균일하게 되어, 결과적으로 불균일하거나 또는 국소적인 손상이 생길 가능성이 높다. 이 점도, 상기의 제조 방법의 실용화를 방해하는 하나의 요인으로 되고 있다.
본 발명은 다결정 실리콘(poly-Si) 또는 비정질 실리콘 등의 반도체 박막의 제조 방법 및 이를 실현하기 위한 제조 장치에 관한 것으로, 특히, 종래 기술 에 있어서의 형성 온도에 비해 낮은 온도로 박막 성장을 양호한 제어성으로 실시할 수 있는 반도체 박막의 제조 방법 및 제조 장치에 관한 것이다.
도 1은 본 발명의 제1 실시예에 있어서의 ICPCVD 장치의 구성을 모식적으로 도시한 개략도.
도 2는 본 발명에 따라 퇴적된 실리콘 박막의 광전기 전도도 및 암전기 전 도도의 형성시의 기판 온도에 대한 의존성을 도시한 도면.
도 3은 본 발명에 따라 퇴적된 실리콘 박막의 광전기 전도도 및 암전기 전 도도의 형성시의 인가 고주파 전력에 대한 의존성을 도시한 도면.
도 4는 본 발명의 제2 실시예에 있어서의 ICPCVD 장치의 구성을 모식적으로 도시한 개략도.
도 5는 기판 온도를 일정하게 하는 한편 다른 프로세스 파라미터를 여러가지로 변화시켜 제작한 여러가지 실리콘 박막에 대한 광전기 전도도/암전기 전도도의 비(광-암전기 전도도비)의 측정 데이터를 도시한 도면.
도 6은 종래 기술에 의한 ECR 플라즈마 CVD 장치의 구성을 모식적으로 도시한 개략도.
본 발명은 상기의 과제를 해결하기 위한 것으로, 그 목적은 고품질의 반도체 박막을 저온에서 형성할 수 있고, 또한 기판 온도의 제어에 의해 형성되는 반도체 박막의sp 결정성(즉, 다결정 박막 또는 비정질 박막)을 양호한 제어성으로 나누어 제조되는 반도체 박막의 제조 방법 및 그 제조 장치를 제공하는 것이다.
본 진공 챔버에 원료 가스를 공급하는 공정과, 상기 공급된 원료 가스를 고주파 전력의 인가에 의한 고주파 유도 결합 플라즈마(ICP: Inductive Coupled Plasma)를 사용한 플라즈마 분해에 의해 분해하며, 상기 분해된 원료 가스를 사용한 화학 기상 성장 프로세스에 의해 기판상에 소정의 반도체 박막을 형성하는 공정과, 적어도 상기 기판 근방에서의 상기 고주파 유도 결합 플라즈마의 발광 분광 스펙트럼을 측정하는 공정과, 상기 측정된 발광 분광 스펙트럼에 있어서의, SiH 분자로부터의 발광 피크 강도[SiH], Si 원자로부터의 발광 피크 강도[Si] 및 H 원자로부터의 발광 피크 강도[H] 사이의 상대비([Si]/[SiH]비 및 [H]/[SiH]비)를 측정하는 공정과, 상기 상대비가 ([Si]/[SiH])＞1.0 및 ([H]/[SiH])＞2.0의 적어도 한쪽의 관계를 만족하도록, 소정의 프로세스 파라미터를 조절하는 공정을 포함하는 반도체 박막의 제조 방법을 제공하여, 상술의 목적을 달성한다.
어떤 실시예에서는 상기 원료 가스가 실리콘을 포함하는 가스이다.
어떤 실시예에서는 상기 원료 가스가 실리콘을 포함하는 가스에 수소를 혼합한 혼합 가스이다.
바람직하게는 인가하는 고주파 전력의 주파수를 약 50Hz 내지 500MHz로 설정할 수 있다.
어떤 실시예에서는 상기 고주파 유도 결합 플라즈마의 발생 영역 또는 그 근방에 설정된 자계를 발생하는 수단을 이용하여, 상기 고주파 유도 결합 플라즈마를 발생한다.
상기 자계를 발생하는 수단이 전자석 코일일 수 있다. 또는, 상기 자계를 발생하는 수단이 소정의 자속 밀도를 갖는 영구자석일 수 있다.
바람직하게는 상기 반도체 박막의 형성시의 상기 고주파 유도 결합 플라즈마의 발생 영역의 압력을 약 5×10-5Torr 내지 2×10-2 Torr로 설정한다.
어떤 실시예에서는 상기 반도체 박막의 형성 시의 상기 기판의 가열 온도를 제어함으로써, 상기 형성된 반도체 박막의 결정 상태를 제어한다. >1.0 및 ([H] /[SiH])> 2.0의 적어도 한쪽의 관계를 만족하도록 소정의 프로세스 파라미터를 조절하는 공정을 또한 포함한다.
상기 조절되어야 할 소정의 프로세스 파라미터는 적어도, 상기 고주파 유도 결합 플라즈마의 발생 영역의 압력, 상기 원료 가스의 공급 유량, 상기 원료 가스의 공급 유량비, 상기 인가 고주파 전력값 중의 하나일 수 있다.
본 발명은 진공 챔버에 원료 가스를 공급하는 공급 수단과, 상기 공급된 원료 가스를 고주파 전력의 인가에 의한 고주파 유도 결합 플라즈마(ICP: Inductive Coupled Plasma)를 사용한 플라즈마 분해에 의해 분해하며, 상기 분해된 원료 가스를 사용한 화학 기상 성장 프로세스에 의해 기판상에 소정의 반도체 박막을 형성하는 ICP 수단과, 적어도 상기 기판 근방에서의 상기 고주파 유도 결합 플라즈마의 발광 분광 스펙트럼을 측정하는 수단과, 상기 측정된 발광 분광 스펙트럼에 있어서의 SiH 분자로부터의 발광 피크 강도 [SiH], Si 원자로부터의 발광 피크 강도 [Si], 및 H 원자로부터의 발광 피크 강도 [H] 사이의 상대비 ([Si]/[SiH]비 및 [H]/[SiH]비)를 측정하는 수단과, 상기 상대비가 ([Si]/[SiH])＞1.0 및 ([H]/[SiH])＞2.0 의 적어도 한쪽의 관계를 만족하도록, 소정의 프로세스 파라미터를 조절하는 수단을 구비하는 반도체 박막의 제조 장치를 제공한다.
어떤 실시예에서는 상기 원료 가스가 실리콘을 포함하는 가스이다.
어떤 실시예에서는 상기 원료 가스가 실리콘을 포함하는 가스에 수소를 혼합한 혼합 가스이다.
상기 인가하는 고주파 전력의 주파수는 약 50Hz 내지 500MHz로 설정한다.
어떤 실시예에서는 상기 고주파 유도 결합 플라즈마의 발생 영역 또는 그 근방에 설정된 자계를 발생하는 수단을 더 구비하고 있다.
상기 자계를 발생하는 수단은 전자석 코일일 수 있고 또는, 상기 자계를 발 생하는 수단이 소정의 자속 밀도를 갖는 영구자석일 수 있다.
바람직하게는, 상기 반도체 박막의 형성시의 상기 고주파 유도 결합 플라즈마의 발생 영역의 압력을 약 5×10-5Torr 내지 2×10-2Torr로 설정한다.
어떤 실시예에서는 상기 화학 기상 성장 프로세스에서의 상기 기판의 가열 온도를 제어하는 기판 온도 제어 수단을 더 포함하고, 상기 기판 온도 제어 수단에 의해 상기 반도체 박막의 형성 시의 상기 기판의 가열 온도를 제어함으로써, 상기 형성된 반도체 박막의 결정 상태를 제어한다.>1.0 및 ([H]/ [SiH])>2.0의 적어도 한쪽의 관계를 만족하도록 소정의 프로세스 파라미터를 조절하는 수단을 더 구비한다.
상기 조절되어야 할 소정의 프로세스 파라미터는 적어도, 상기 고주파 유도 결합 플라즈마의 발생 영역의 압력, 상기 원료 가스의 공급 유량, 상기 원료 가스의 공급 유량비, 상기 인가 고주파 전력값 중의 하나일 수 있다.어떤 실시예에서는 상기 반도체 박막의 형성 시의 상기 기판의 가열 온도를 약 50 ℃ 내지 550 ℃ 의 범위로 설정한다.
본 발명에 의하면, 종래는 마이크로파 ECR 플라즈마 CVD외엔 실현되지 않는 반도체 박막, 특히 다결정 실리콘의 형성 온도의 저온화를 마이크로파 ECR 대신에, 플라즈마원으로서 고자계를 사용하지 않은 유도 결합 플라즈마(ICP)를 사용한 유도결합 플라즈마 CVD(ICPCVD) 장치를 사용함으로써 실현하고 있다. 유도 결합 플라즈마(ICP)의 사용에 의해 대형의 자계 발생 장치를 필요로 하지 않고, 저압력 영역에서 큰 퇴적 면적에 걸쳐 균일하게 SiH4가스를 플라즈마 분해할 수 있다.
구체적으로는 종래 방법에서는 해리 에너지가 높아서 쉽게 분해되지 않는 SiH4 가스를 플라즈마 분해함에 있어서, 마이크로파와 강자계의 공명 현상(ECR)을 이용하여, 전자 온도가 높은 저압 플라즈마가 발생되고 있다. 그러므로, 자계 발생 장치나 마이크로파 도파관 등의 사이즈가 대형화되는 동시에 그것의 소형화가 곤란하다. 또한, 대면적으로 균일한 반도체 박막의 퇴적이 곤란하다.
이에 반해, 본 발명에서는 고자계 및 마이크로파를 사용하지 않은 플라즈마원인 고주파 유도 결합 플라즈마가 대면적에 걸쳐 균일하며 동시에 충분히 여기된 고친밀도의 플라즈마 상태로 저압 플라즈마를 제조하는 것이 가능한 것을 이용하고 있다. 이로 인해, 충분히 빠른 퇴적 속도를 갖으면서, 손상을 일으키지 않으며, 고품질의 막을 퇴적하는 것이 가능하게 된다.
이하에서 첨부 도면을 참조하면서, 본 발명의 대표적인 실시예를 설명한다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 있어서의 ICPCVD 장치의 구성을 모식적으로 도시한 개략도이다.
구체적으로는 진공 챔버(11)는 배기구(12)로부터 진공으로 배기된다. 진공 챔버(11)에는 플라즈마 발생실(16)이 장착되어 있고, 플라즈마 발생실(16)의 주위에는 유도 코일(13)이 감겨져 있다. 유도 코일(13)에는 고주파 발진기(14)에서 발생되어 정합기(25)에 의해 소정의 파라미터(예를 들면 주파수 등)로 설정된 고주파 전력이 인가된다. 또한, 플라즈마 발생실(16)은 적어도 유도 코일(13)의 설치 장소근방이 석영 튜브 등의 절연성 재료로 구성되어 있다. 고주파 전력을 유도 코일(13)에 인가함으로써, 유도 자계가 발생되며, 플라즈마 발생실(16)에 전자계가 인가된다.
모노실란(SiH4) 가스 등의 실리콘 원소를 포함하는 원료 가스는 원료 가스 용기(원료 가스원)(30)로부터 가스 도입구(17)를 통하여 진공 챔버(11)에 도입된다. 유도 코일(13)의 감겨진 회수를 인가하는 고주파 전력의 유도 결합 조건을 만족하도록 설정함으로써, 플라즈마 발생실(16) 속에 해리도가 높은 고주파 유도 결합 플라즈마(ICP)(50)를 얻게 된다. 발생한 플라즈마(50)는 가열 전원(온도 제어 가열용 전원)(18)에 의해 기판 가열 히터(29)를 사용하여 가열되며 또한, 온도 모니터(28)에 의해 그 온도가 제어되어 있는 기판 홀더(19)에 도달하여, 홀더(19)상에 적재된 기판(20) 표면에, 실리콘 박막(다결정 실리콘 또는 이하 비정질 실리콘)이 퇴적된다.
유도 코일(13)에 인가하는 고주파 전력의 주파수는 유도 코일(13)에 의한 결합이 가능하며 동시에 방전 플라즈마(50)를 발생할 수 있는 주파수로 설정하면 되고, 예를 들면 약 50Hz 내지 500MHz 의 범위로 설정하는 것이 바람직하다. 상기의 범위에 있어서의 하한치의 약 50Hz 는 플라즈마(50)에서 보아 직류로 볼수 없는 실용적인 교류 주파수이다. 또한, 상한치의 약 500MHz 는 도파관을 사용할 수 없는 코일 안테나로 전계를 인가할 수 있는 주파수의 상한이다.
전형적으로는 유도 코일(13)에 인가하는 고주파 전력의 주파수는 약 10MHz 내지 100MHz 의 범위로, 예를 들면, 13.56MHz 로 설정한다. 그러나, 상기와 같은 주파수 범위에서, 방전 플라즈마(50)가 발생되면 같은 효과를 얻게 된다.
또한, 인가 고주파수를 상기의 13.56MHz 로 설정하는 경우, 플라즈마(50)를 발생시키기 위해 필요한 전류는 수 mA 등급으로 작고, 유도 코일(13)의 감김 수는 2회전 정도로 적어서 양호하다. 따라서, 장치의 전체 사이즈의 소형화를 용이하게 달성할 수 있다.
또한, 고밀도 플라즈마(50)가 발생되지만, ECR 플라즈마 CVD 장치의 경우와는 달리 자계는 유도 코일(13)의 근방에만 형성되며, 처리 대상인 기판(20)의 근방에 자계는 형성되지 않는다. 따라서, ECR 플라즈마 CVD 장치에서 문제가 되는 자계 구배에 따른 하전 입자의 기판으로 입사되는 문제는 발생하지 않으며, 기판 손상이 억제된다.
또한, 본 발명의 장치 구성에서는 원료 가스를 적절히 선택함으로써, 형성 되는 반도체 박막의 종류를 적절히 설정할 수 있다. 예를 들면, 실리콘 박막을 형성하기 위해서는 SiH4(모노실란)이나 Si2H6(디실란) 등의 수소화 실리콘 또는 SiH2Cl2(디클로르실란) 등의 할로겐화 실리콘 등, 실리콘 원소를 포함하는 원료 가스를 적어도 공급할 수 있다. 또한, 공급하는 원료 가스에 메탄(CH4)을 혼합하면, 실리콘 카바이드(SiC)막이 형성된다.
반도체 박막의 형성시에 있어서, 플라즈마(고주파 유도 결합 플라즈마=ICP) (50)의 발생 영역의 압력은 바람직하게는 약 5 × 10-5Torr 내지 2 × 10-2Torr 의 범위로 설정한다.
또한, 공급하는 실리콘을 포함하는 원료 가스(예를 들면 SiH4)를 수소 등의 다른 적절한 기체로 희석하거나, 유도 코일(13)에 인가하는 고주파 전력을 증대시킴으로써, 다결정 실리콘 막을 형성할 수 있다. 이 점을 도 2 및 도 3을 참조하여 상세히 설명한다.
도 2에는 유량 5sccm 의 100% SiH4가스를 유량 20sccm의 수소 가스로 희석한 SiH4/H2혼합 원료 가스를 도입한 경우(「SiH4/H25%」라고 기재)와, SiH4를 희석하지 않고 유량 10sccm으로 도입한 경우 (「SiH4100%」라고 기재)의 각각에 관해서, 진공 챔버(11)내의 압력이 1 mTorr 로 되도록 원료 가스를 공급하여 기판(20)의 표면에 퇴적시킨 실리콘 박막의 상기 전도도(광전기 전도도 및 암전기 전도도)의 측정치를, 형성시의 기판(20)의 가열 온도를 파라미터로서 도시한다.
도 2에서, 어느 경우든지 실온에서 약 150℃ 의 기판 온도 범위에서는 양호한 광전기 전도도 및 명암비(즉, 광전기 전도도와 암전기 전도도의 비)를 얻을 수 있고, 이것은 비정질 실리콘막이 형성되어 있는 것을 가리킨다. 또한, X선 회절의 결과로부터도, 이 영역에서는 수소화 비정질 실리콘이 형성되어 있는 것이 확인되었다.
이에 대해, 약 150℃ 이상의 기판 온도에 있어서는 수소 희석의 유무에 따라 얻어지는 막의 특성이 다르다. 즉, 수소가 희석되어 있는 경우에는 약 150℃ 이상의 기판 온도에 대하여 암전기 전도도가 증대되어 있고, 결정화된 막이 퇴적되어 있는 것을 나타내고 있다. 실제로, X선 회절에서도, 퇴적된 막의 결정화가 확인되었다. 이에 반해, 수소가 희석되지 않은 경우에는 약 400℃ 부근의 기판 온도까지 암전기 전도도의 변화가 적고, X선 회절의 결과로부터도, 결정화되지 않고 비정질 상태대로 있는 것이 확인되었다.
이와 같이 상기의 조건에서 수소 희석 실시 시에는 기판 온도가 약 150℃ 까지의 범위에서는 비정질 실리콘막이 퇴적되며, 기판 온도가 약 150℃ 를 넘으면, 다결정 실리콘막이 퇴적된다. 단지, 퇴적되는 막이 비정질(비정질)로부터 다결정(결정질)로 옮겨지는 상기의 150℃ 부근인 경계 온도는 원료 가스의 공급량이나 그 종류, 장치 구성, 인가 전력, 방전 주파수 등에 의존하여 변화할 수 있다.
한편, 도 3은 상기와 같은 수소 희석 5%의 SiH4가스의 공급시에, 진공 챔버(11)의 압력을 약 1 mTorr, 기판 온도를 약 250℃ 로 일정하게 하고, 인가하는 고주파 전력을 약 100W 내지 1000W 의 범위로 변화시킨 경우에, 실온에서 형성된 실리콘 박막의 광전기 전도도 및 암전기 전도도의 변화를 도시한다. 이로인해, 약 500W 내지 1000W 라는 비교적 높은 전력의 영역에서 암전기 전도도가 증가하고 있고, 이 영역에서 퇴적막의 결정화가 확인되었다.
또한, 도 1에는 도시하지 않았지만, 실제로는 원료 가스 용기(30)로부터 가스 유량을 조정하기 위한 유량 조정기, 또는 배기구(12)로부터 펌프로 배기량을 조절하여 진공 챔버(11)내의 압력을 조정하기 위한 압력 조정기 등을, 도 1의 장치 구성은 포함한다. 이들의 조정기는 이하에 설명하는 도 4의 구성에 도시되어 있다.
또한, 상술된 바와 같은 원료 가스의 수소 희석에 대응하기 위해서는 역시 도 4에 도시되어 있는 바와 같이, 원료 가스 용기(30)로서, 수소 가스(H2)용 용기(31)와 SiH4등 실리콘 원소를 포함하는 가스용 용기(32)를 각각 설치하면 된다.
(제2 실시예)
도 4는 본 발명의 제2 실시예에 있어서의 ICPCVD 장치의 구성을 모식적으로 도시한 개략도이다.
도 4의 장치 구성에 있어서, 도 1의 구성에 대응하는 구성 요소에는 같은 참조번호가 부여되어 하였고, 그 설명은 여기서는 생략한다. 또한, 도 1에 도시된 기판 가열용 전원(온도 제어 가열용 전원)(18), 기판 가열 히터(29) 및 온도 모니터(28)는 도 4에서는 생략되어 있다.
도 4의 장치 구성에서는 퇴적 프로세스 중에, 발생하고 있는 플라즈마(50)로부터 광을 광파이버 등에 의해 분광장치(41)에 도입하여 발광 분광을 실시하여, 소정의 발광 피크 강도의 변화를 검지 가능하게 하고 있다. 또한, 검지된 발광 피크강도를 데이터 처리 장치(42)로 모니터링하여, 방전 압력, 방전 전력 및 공급 유량으로 피드백 회로(43)를 편입함으로써, 유량 조정기(44)나, 압력 조정기(45), 고주 파 발진기(전원)(14)에 대한 피드백 제어를 실시한다. 이것에 의해, 플라즈마(50)로부터 Si, SiH 및 H의 발광 피크 강도(본원 명세서에서는 각각 [Si], [SiH] 및 [H]이로 한다)을 소정의 값이 되도록 제어 함으로써, 양질의 반도체 박막을 안정하게 제작할 수 있다.
도 5에는 기판 온도를 250℃ 로 일정하게 하는 한편, 인가하는 고주파 전력, 공급하는 원료 가스(예를 들면 SiH4)의 유량, 공급하는 원료 가스의 유량비(예를 들면, H2와 SiH4의 유량비 = 희석비), 또는 플라즈마(50)의 발생 영역의 압력 등의 프로세스 파라미터를 여러가지로 변화시켜 제작한 여러가지 실리콘 박막에 대한 광전기 전도도/암전기 전도도의 비(광-암전기 전도도비)의 측정 데이터를 도시하고 있다. 단지, 횡축은 기판(20)의 근방에서 플라즈마 발광 분광의 발광 피크 강도 중, 약 400nm 내지 420nm 부근에서 볼 수 있는 SiH 분자로부터 발광 피크 강도 [SiH], 약 288 nm 부근(약 280 nm 내지 290 nm)을 중심으로 하는 Si 원자로부터 발광 피크 강도 [Si] 및 약 618nm 부근(약 610 nm 내지 620nm)을 중심으로 하는 H 원자로부터 발광 피크 강도 [H]에 대한 이들간의 상대비([Si]/[SiH]비 및 [H]/ [SiH]비)를 나타낸다.
도 5에서 상대적으로 [Si]>[SiH] 또는 [H]>[SiH]인 경우, 즉 [Si]/[SiH]비 또는 [H]/[SiH] 비가 커지는 경우에, 제작한 실리콘 박막의 광-암전기 전도도 비가작게 되며, 퇴적되는 박막의 결정화가 쉽게 생기는 조건으로 되어 있는 것을 알 수있다.
이로 인해, 박막 형성시의 기판 온도를 낮게 유지하면서 결정질 실리콘 박막(다결정 실리콘)을 얻기 위해서는 상기한 바와 같이 플라즈마의 발광 분광을 관측하면서, 상기된 Si, SiH, H 의 발광 피크 강도([Si], [SiH] 및 [H])의 상대비가 [Si]>[SiH] 또는 [H]>[SiH] 로 되도록 각종 프로세스 파라미터, 예를 들면, 인가하는 고주파 전력, 공급하는 원료 가스(예를 들면 SiH4)의 유량, 원료 가스의 유량비(예를 들면, H2와 SiH4의 유량비) 또는 플라즈마(50)의 발생 영역의 압력을 조정하면 된다. 보다 구체적으로는 ([Si]/[SiH])> 1.0 및 ([H]/[SiH])> 2.0 의 적어도 한쪽이 만족되도록 상기의 각종 프로세스 파라미터(예를 들면, 인가하는 고주파 전력, 공급하는 원료 가스의 유량, 원료 가스의 유량비, 또는 플라즈마(50)의 발생 영역의 압력)을 조정하면, 양질의 결정성(다결정) 실리콘 박막을 얻게 된다.>[SiH] 또는 [H]>[SiH]로 되도록 각종 프로세스 파라미터, 예를 들면, 인가하는 고주파 전력, 공급하는 원료 가스(예를 들면 SiH4)의 유량, 원료 가스의 유량비(예를 들면, H2와 SiH4의 유량비) 또는 플라즈마(50)의 발생 영역의 압력을 조정하면 된다. 보다 구체적으로는 ([Si]/[SiH])> 1.0 및 ([H]/[SiH])> 2.0의 적어도 한쪽이 만족되도록 상기의 각종 프로세스 파라미터(예를 들면, 인가하는 고주파 전력, 공급하는 원료 가스의 유량, 원료 가스의 유량비, 또는 플라즈마(50)의 발생 영역의 압력)을 조정하면, 양질의 결정성(다결정) 실리콘 박막을 얻게 된다.
또한, 상기의 Si, SiH, H의 발광 피크 강도의 비가 [Si]>[Si H] 또는 [H]>[SiH]이 되도록 각종 프로세스 조건을 유지하면서, 기판 온도를 약 50℃에서 박막 형성을 하면, 양질의 수소화 비정질 실리콘 막을 얻게 된다. >[Si H] 또는 [H]>[SiH]이 되도록 각종 프로세스 조건을 유지하면서, 기판 온도를 약 50℃에서 박막 형성을 하면, 양질의 수소화 아몰퍼스 실리콘 막을 얻게 된다.
이와 같이 상술한 플라즈마의 발광 분광의 분석(구체적으로는 Si, SiH, H의 발광 피크 강도의 상대비인 [Si]/[SiH]비 및 [H]/[Si H]비의 분석)은 저온에서 양질의 반도체 박막을 작성함에 있어서, 막이 비정질인지 또는 결정질인지에 관한 제어성이 우수한 박막 형성을 실현하기 위한 프로세스 모니터로서 유효하다.
또한, 상기의 도 5에 도시된 데이터 측정시의 각종 조건하에서의 성막 속도는 약 1A/초 내지 10A/초이며, 충분히 실용적인 성막 속도이다.
상기 제1 및 제2 실시예의 장치 구성에서는 도 1 또는 도 4에 도시된 바와 같이 고주파 유도 결합 플라즈마(ICP)(50)를 발생시키기 위한 자계를 발생시키는 수단으로서 플라즈마 발생실(16)의 근방에 설정된 솔레노이드 코일형 외부 코일을 유도 코일(13)로서 사용하는 외부 코일 배치의 유도 결합 장치를 사용하고 있다. 그러나, 본 발명의 적용은 이것에 한정되는 것은 아니다. 예를 들면, 동일면내에 코일을 감는 나선형 코일 배치의 유도 결합 장치, 유도 코일을 반응실의 내부에 설치하는 내부 코일 배치의 유도 결합 장치, 또한, 상기와 같은 여러가지 구성에 보조 자석이 부가된 구성을 갖는 것 등, 그 밖의 구성을 갖는 경우에도 완전히 같은 효과를 얻을 수 있다. 또한, 전자석 코일을 대신하여 소정 자속 밀도를 갖는 영구자석을 설정할 수 있다.
이상에서 설명된 바와 같이, 본 발명에 의하면, 고자계 및 마이크로파를 사용하지 않고 대면적에 걸쳐 저압 플라즈마를 발생할 수 있는 플라즈마 원인 고주파유도 결합 플라즈마를 CVD 법에 의한 반도체 박막의 형성시 원료 가스의 플라즈마 분해를 위해 이용하고 있다. 이로써, 대형 자계 발생 장치를 필요로 하지 않으며, 저압력 영역에서 큰 퇴적 면적에 걸쳐 균일하게, SiH4가스 등의 원료 가스를 플라즈마 분해할 수 있다. 이 결과, 충분히 빠른 퇴적 속도를 얻으면서, 기판이나 그 표면에 형성된 반도체 박막의 기초막으로서 기능하는 막에 손상을 주지 않고 고품질의 반도체 박막(비정질막이나 다결정막)을 퇴적하는 것이 가능하며, 고성능의 반도체 소자의 작성이 가능하게 되어 있다.

Claims (22)

  1. 진공 챔버에 원료 가스를 공급하는 공정과,
    상기 공급된 원료 가스를 고주파 전력의 인가에 의한 고주파 유도 결합 플라즈마(ICP: Inductive Coupled Plasma)를 사용한 플라즈마 분해에 의해 분해하며, 상기 분해된 원료 가스를 사용한 화학 기상 성장 프로세스에 의해 기판상에 소정의 반도체 박막을 형성하는 공정과,
    적어도 상기 기판 근방에서의 상기 고주파 유도 결합 플라즈마의 발광 분광 스펙트럼을 측정하는 공정과,
    상기 측정된 발광 분광 스펙트럼에 있어서의, SiH 분자로부터의 발광 피크 강도[SiH], Si 원자로부터의 발광 피크 강도[Si] 및 H 원자로부터의 발광 피크 강도[H] 사이의 상대비([Si]/[SiH]비 및 [H]/[SiH]비)를 측정하는 공정과,
    상기 상대비가 ([Si]/[SiH])＞1.0 및 ([H]/[SiH])＞2.0의 적어도 한쪽의 관계를 만족하도록, 소정의 프로세스 파라미터를 조절하는 공정을 포함하는, 반도체 박막의 제조 방법.
  2. 제 1 항에 있어서, 상기 원료 가스가 실리콘을 포함하는 가스인 반도체 박막의 제조 방법.
  3. 제 1 항에 있어서, 상기 원료 가스가 실리콘을 포함하는 가스에 수소를 혼합한 혼합 가스인 반도체 박막의 제조 방법.
  4. 제 1 항에 있어서, 상기 인가하는 고주파 전력의 주파수를 약 50Hz 내지500MHz로 설정하는 반도체 박막의 제조 방법.
  5. 제 1 항에 있어서, 상기 고주파 유도 결합 플라즈마의 발생 영역 또는 그 근방에 설정된 자계를 발생하는 수단을 이용하여, 상기 고주파 유도 결합 플라즈마를 발생하는 반도체 박막의 제조 방법.
  6. 제 6 항에 있어서, 상기 자계를 발생하는 수단이 전자석 코일인 반도체 박막의 제조 방법.
  7. 제 6 항에 있어서, 상기 자계를 발생하는 수단이 소정의 자속 밀도를 갖는 영구 자석인 반도체 박막의 제조 방법.
  8. 제 1 항에 있어서, 상기 반도체 박막의 형성시의 상기 고주파 유도 결합 플라즈마의 발생 영역의 압력을 약 5 × 10-5Torr 내지 2 × 10-2Torr 로 설정하는 반도체 박막의 제조 방법.
  9. 제 1 항에 있어서, 상기 반도체 박막의 형성 시의 상기 기판의 가열 온도를 제어함으로써, 상기 형성된 반도체 박막의 결정 상태를 제어하는 반도체 박막의 제조 방법.
  10. 제 1 항에 있어서, 상기 조절되어야 할 소정의 프로세스 파라미터는 적어도, 상기 고주파 유도 결합 플라즈마의 발생 영역의 압력, 상기 원료 가스의 공급 유량, 상기 원료 가스의 공급 유량비, 상기 인가 고주파 전력값 중의 하나인 반도체 박막의 제조 방법.
  11. 진공 챔버에 원료 가스를 공급하는 공급 수단과,
    상기 공급된 원료 가스를 고주파 전력의 인가에 의한 고주파 유도 결합 플라즈마(ICP: Inductive Coupled Plasma)를 사용한 플라즈마 분해에 의해 분해하며, 상기 분해된 원료 가스를 사용한 화학 기상 성장 프로세스에 의해 기판상에 소정의 반도체 박막을 형성하는 ICP 수단과,
    적어도 상기 기판 근방에서의 상기 고주파 유도 결합 플라즈마의 발광 분광 스펙트럼을 측정하는 수단과,
    상기 측정된 발광 분광 스펙트럼에 있어서의 SiH 분자로부터의 발광 피크 강도 [SiH], Si 원자로부터의 발광 피크 강도 [Si], 및 H 원자로부터의 발광 피크 강도 [H] 사이의 상대비 ([Si]/[SiH]비 및 [H]/[SiH]비)를 측정하는 수단과,
    상기 상대비가 ([Si]/[SiH])＞1.0 및 ([H]/[SiH])＞2.0 의 적어도 한쪽의 관계를 만족하도록, 소정의 프로세스 파라미터를 조절하는 수단을 구비하는 반도체 박막의 제조 장치.
  12. 제 12 항에 있어서, 상기 원료 가스가 실리콘을 포함하는 가스인 반도체박 막의 제조 장치.
  13. 제 12 항에 있어서, 상기 원료 가스가 실리콘을 포함하는 가스에 수소를 혼합한 혼합 가스인 반도체 박막의 제조 장치.
  14. 제 12 항에 있어서, 상기 인가하는 고주파 전력의 주파수를 약 50Hz 내지 500MHz 로 설정한 반도체 박막의 제조 장치.
  15. 제 12 항에 있어서, 상기 고주파 유도 결합 플라즈마의 발생 영역 또는 그 근방에 설정된 자계를 발생하는 수단을 더 구비하는 반도체 박막의 제조 장치.
  16. 제 17 항에 있어서, 상기 자계를 발생하는 수단이 전자석 코일인 반도체 박막의 제조 장치.
  17. 제 17 항에 있어서, 상기 자계를 발생하는 수단이 소정의 자속 밀도를 갖는 영구자석인 반도체 박막의 제조 장치.
  18. 제 12 항에 있어서, 상기 반도체 박막의 형성시의 상기 고주파 유도 결합 플라즈마의 발생 영역의 압력을 약 5×10-5Torr 내지 2×10-2Torr로 설정하는 반도체 박막의 제조 장치.
  19. 제 12 항에 있어서, 상기 화학 기상 성장 프로세스에서의 상기 기판의 가열 온도를 제어하는 기판 온도 제어 수단을 더 포함하고,
    상기 기판 온도 제어 수단에 의해 상기 반도체 박막의 형성 시의 상기 기판의 가열 온도를 제어함으로써, 상기 형성된 반도체 박막의 결정 상태를 제어하는 반도체 박막의 제조 장치.
  20. 제 12 항에 있어서, 상기 조절되어야 할 소정의 프로세스 파라미터는 적어도, 상기 고주파 유도 결합 플라즈마의 발생 영역의 압력, 상기 원료 가스의 공급 유량, 상기 원료 가스의 공급 유량비, 상기 인가 고주파 전력값 중의 하나인 반도체 박막의 제조 장치.
  21. 제 10 항에 있어서, 상기 반도체 박막의 형성 시의 상기 기판의 가열 온도를 약 50 ℃ 내지 550 ℃ 의 범위로 설정하는 반도체 박막의 제조 방법.
  22. 제 21 항에 있어서, 상기 반도체 박막의 형성 시의 상기 기판의 가열 온도를 약 50 ℃ 내지 550 ℃ 의 범위로 설정하는 반도체 박막의 제조 방법.
KR1019997001610A 1997-06-30 1998-06-29 반도체 박막의 제조 방법 및 그 장치 KR100325500B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17357797 1997-06-30
JP97-173577 1997-06-30

Publications (2)

Publication Number Publication Date
KR20000068372A KR20000068372A (ko) 2000-11-25
KR100325500B1 true KR100325500B1 (ko) 2002-02-25

Family

ID=15963157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997001610A KR100325500B1 (ko) 1997-06-30 1998-06-29 반도체 박막의 제조 방법 및 그 장치

Country Status (7)

Country Link
US (1) US20020005159A1 (ko)
KR (1) KR100325500B1 (ko)
CN (1) CN1237273A (ko)
ID (1) ID22140A (ko)
RU (1) RU2189663C2 (ko)
TW (1) TW386249B (ko)
WO (1) WO1999000829A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002010472A1 (fr) * 2000-07-28 2002-02-07 Tokyo Electron Limited Procede de formage de film
KR100481312B1 (ko) * 2002-10-16 2005-04-07 최대규 플라즈마 프로세스 챔버
JP4396547B2 (ja) * 2004-06-28 2010-01-13 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR101224377B1 (ko) * 2006-02-17 2013-01-21 삼성디스플레이 주식회사 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법
JP2008177419A (ja) * 2007-01-19 2008-07-31 Nissin Electric Co Ltd シリコン薄膜形成方法
US7779048B2 (en) * 2007-04-13 2010-08-17 Isilon Systems, Inc. Systems and methods of providing possible value ranges
US8158017B2 (en) * 2008-05-12 2012-04-17 Lam Research Corporation Detection of arcing events in wafer plasma processing through monitoring of trace gas concentrations
CN103562435B (zh) * 2011-05-25 2014-07-30 株式会社Crev 发光分析装置
US9139908B2 (en) * 2013-12-12 2015-09-22 The Boeing Company Gradient thin films
RU2606248C2 (ru) * 2015-05-14 2017-01-10 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
RU2606690C2 (ru) * 2015-07-13 2017-01-10 Закрытое акционерное общество Научно-инженерный центр "ИНКОМСИСТЕМ" Способ получения покрытия из аморфного кремния на внутренней поверхности металлического субстрата
RU2635981C2 (ru) * 2015-12-28 2017-11-17 федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский национальный исследовательский университет информационных технологий, механики и оптики" (Университет ИТМО) Способ нанесения тонкого слоя аморфного кремния
JP6623106B2 (ja) * 2016-03-31 2019-12-18 古河電気工業株式会社 光導波路構造および光導波路回路
KR20210048568A (ko) * 2018-09-21 2021-05-03 램 리써치 코포레이션 플라즈마 프로세싱 챔버를 컨디셔닝하기 위한 방법
US11361940B2 (en) * 2020-10-13 2022-06-14 Applied Materials, Inc. Push-pull power supply for multi-mesh processing chambers
RU2769751C1 (ru) * 2021-05-25 2022-04-05 Акционерное общество "Научно-исследовательский институт точного машиностроения" Устройство для нанесения сверхтолстых слоев поликристаллического кремния

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06280027A (ja) * 1993-03-29 1994-10-04 Anelva Corp プラズマ処理方法及び装置
JPH07115088A (ja) * 1993-10-18 1995-05-02 Anelva Corp 絶縁膜形成装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6225411A (ja) * 1985-07-25 1987-02-03 Fujitsu Ltd プラズマｃｖｄ膜形成法
DE19711267A1 (de) * 1996-03-18 1997-10-30 Hyundai Electronics Ind Vorrichtung zur chemischen Dampfabscheidung mit induktiv gekoppeltem Plasma
JPH09266174A (ja) * 1996-03-29 1997-10-07 Matsushita Electric Ind Co Ltd 非晶質半導体薄膜の製造方法および製造装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06280027A (ja) * 1993-03-29 1994-10-04 Anelva Corp プラズマ処理方法及び装置
JPH07115088A (ja) * 1993-10-18 1995-05-02 Anelva Corp 絶縁膜形成装置

Also Published As

Publication number Publication date
WO1999000829A1 (fr) 1999-01-07
RU2189663C2 (ru) 2002-09-20
US20020005159A1 (en) 2002-01-17
CN1237273A (zh) 1999-12-01
KR20000068372A (ko) 2000-11-25
ID22140A (id) 1999-09-09
TW386249B (en) 2000-04-01

Similar Documents

Publication Publication Date Title
KR100325500B1 (ko) 반도체 박막의 제조 방법 및 그 장치
US5192717A (en) Process for the formation of a polycrystalline semiconductor film by microwave plasma chemical vapor deposition method
EP0930376B1 (en) Method of processing substrate
EP1043762B1 (en) Polycrystalline silicon thin film forming method and thin film forming apparatus
JPH01297141A (ja) マイクロ波プラズマ処理装置
EP0670666B1 (en) Plasma generating apparatus and plasma processing apparatus
CN101578388A (zh) 具有渐变带隙的无定形膜通过电子回旋共振的膜沉积
US5565247A (en) Process for forming a functional deposited film
US4913928A (en) Microwave plasma chemical vapor deposition apparatus with magnet on waveguide
JP4741060B2 (ja) 基板の析出表面上に反応ガスからの原子又は分子をエピタキシャルに析出させる方法及び装置
JPH10265212A (ja) 微結晶および多結晶シリコン薄膜の製造方法
JPS63121667A (ja) 薄膜形成装置
JPH1174204A (ja) 半導体薄膜の製造方法およびその装置
JP2001003174A (ja) 薄膜の形成方法及び誘導結合型プラズマｃｖｄ装置
JPH07161489A (ja) 有磁場誘導結合プラズマ処理装置
JP2002008982A (ja) プラズマｃｖｄ装置
JPH0521983B2 (ko)
JP2013033828A (ja) 成膜方法
JP2002164290A (ja) 多結晶シリコン膜の製造方法
KR101421143B1 (ko) 박막 증착 장치 및 이를 이용한 박막 트랜지스터의제조방법
JPH0420985B2 (ko)
JPH11150283A (ja) 多結晶シリコン薄膜の製造方法
RU2769751C1 (ru) Устройство для нанесения сверхтолстых слоев поликристаллического кремния
JPH09266174A (ja) 非晶質半導体薄膜の製造方法および製造装置
JP3212719B2 (ja) 低圧誘導結合型プラズマを用いたｃｖｄ法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee