KR101224377B1 - 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법 - Google Patents

실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법 Download PDF

Info

Publication number
KR101224377B1
KR101224377B1 KR1020060015517A KR20060015517A KR101224377B1 KR 101224377 B1 KR101224377 B1 KR 101224377B1 KR 1020060015517 A KR1020060015517 A KR 1020060015517A KR 20060015517 A KR20060015517 A KR 20060015517A KR 101224377 B1 KR101224377 B1 KR 101224377B1
Authority
KR
South Korea
Prior art keywords
layer
silicon
forming
plasma
pretreatment
Prior art date
Application number
KR1020060015517A
Other languages
English (en)
Other versions
KR20070082652A (ko
Inventor
쿠날 기로트라
김병준
양성훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060015517A priority Critical patent/KR101224377B1/ko
Priority to JP2007032842A priority patent/JP2007221137A/ja
Priority to CN2007100793624A priority patent/CN101026093B/zh
Priority to US11/675,935 priority patent/US7696091B2/en
Priority to TW096106236A priority patent/TWI405249B/zh
Publication of KR20070082652A publication Critical patent/KR20070082652A/ko
Application granted granted Critical
Publication of KR101224377B1 publication Critical patent/KR101224377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

실리콘 결정분율을 향상시키는 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법이 개시된다. 실리콘층이 형성방법은 SiF4, NF3 및 SiF4-H2 가스들 중 선택된 가스를 제1 반응가스로 사용하는 플라즈마 화학기상증착 방법을 통해 기판에 형성된 실리콘 질화물층 표면을 플라즈마 전처리하는 단계와, SiF4, H2 및 Ar이 혼합된 제2 반응가스를 사용하는 플라즈마 화학기상증착방법을 통해 상기 전처리된 실리콘 질화물층 상에 실리콘층을 형성하는 단계를 포함한다. 따라서, 실리콘층에서 실리콘결정의 결정분율이 향상되고, 실리콘결정의 그레인 사이즈 및 분포의 균일성이 향상된 실리콘층을 제조할 수 있다.
실리콘, 결정, 플라즈마, 전처리, 균일성

Description

실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법{METHOD FOR FORMING SILICON LAYER AND METHOD FOR FABRICATING DISPLAY SUBSTRATE USING THE METHOD}
도 1 내지 도 4는 본 발명의 일 실시예에 따른 실리콘층의 형성방법을 도시한 공정도들이다.
도 5a 내지 도 5g는 서로 다른 반응가스들로 인터페이스층의 표면에 형성된 실리콘층들의 사진들이다.
도 6은 본 발명의 일 실시예에 따른 표시기판의 제조방법에 의해 제조된 표시기판의 평면도이다.
도 7 내지 도 11은 도 6에 도시된 표시기판 제조방법의 공정도들이다.
도 12는 본 발명의 다른 실시예에 따른 표시기판의 제조방법을 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 310 : 기판 21 : 실리콘 질화물층
25, 325 : 인터페이스층 321 : 게이트 절연층
330 : 반도체층 331 : 실리콘층
335 : 저항성 접촉층 350 : 패시베이스션층
370 : 화소전극 SE : 소스 전극
GE : 게이트 전극 C : 채널층
DE : 드레인 전극 TFT : 박막트랜지스터
E1, E2 : 전극 CH : 챔버
P : 전원공급부
본 발명은 실리콘층의 형성방법 및 이를 이용한 박막트랜지스터의 형성방법에 관한 것이다. 보다 상세하게는, 실리콘결정의 분율 및 결정의 균일성을 향상시키는 실리콘층의 형성방법 및 이를 이용한 표시기판이 제조방법에 관한 것이다.
일반적으로, 휴대 전화기의 출현과 평판 디스플레이 패널에 대한 필요성 때문에, 박막트랜지스터를 포함하는 전자 디스플레이와 액정표시장치는 놀라운 성장을 해 오고 있고, CRT 디스플레이와 견줄 수 있는 전 색상 디스플레이가 실현되는 단계까지 성장하였다. 비정실 실리콘(a-Si:H)을 반도체층으로 사용하는 박막트랜지스터는 주로 큰 유리기판에 적용되고, 저가이며 액정 구동의 요구에 잘 부합하므로, 능동 매트릭스 액정 표시장치에서 화소충전 장치로서 널리 이용되고 있다.
그러나, 최근에는 보다 우수한 대비비, 컬러의 균일성, 고휘도 및 광시야각 등에 대한 요구와, 모바일 표시장치의 표시패널과 같이 작은 사이즈이면서 많은 정보를 표시하는 디스플레이에 대한 빠른 성장의 필요성 때문에, 유기 발광 다이오드 (organic light emissive diode) 및 폴리머 재료 기반 발광 다이오드와 같은 새로운 기술에 대한 관심이 증가하게 되었다.
이러한 요구는 능동 매트릭스 디스플레이 장치용 박막트랜지스터에 사용되는 반도체층 재료의 특성을 향상시키는 방향으로 나아가고 있다, 즉, 비정질 실리콘(a-Si:H) 박막이 제공할 수 있는 것 보다 높은 안정성과 더 급속한 충전 특성을 필요로 한다.
마이크로결정 실리콘은 능동매트릭스 유기 발광 다이오드를 사용하는 표시패널에서, 상기 박막트랜지스터의 반도체층 물질로 사용될 수 있는 잠재력을 가진 물질이다. 이 층은 상기 유기 발광 다이오드의 구동에 필수적인 이동도 및 안정성을 상기 박막트랜지스터에 제공할 수 있다.
마이크로결정 실리콘층은 SiF4, H2 및 Ar의 혼합가스를 사용한 표준 13.56MHz 플라즈마 화학기상증착 시스탬에서 발전되어 왔다. 상기 마이크로 결정 실리콘층이 상기 박막트랜지스터의 반도층으로 사용되기 위해서는 실리콘 결정의 사이즈 및 분포의 균일성이 요구되는 기준값 이상으로 향상되어야 하고, 실리콘층에서 상기 실리콘 결정이 차지하는 결정분율이 향상되어야 한다. 또한, 상기 실리콘 결정의 사이즈는 클수록 선호되지만, 상기 사이즈가 작더라도 상기 사이즈가 보다 균일한 경우가 보다 바람직하다.
상기 실리콘층의 증착은 플라즈마 화학기상증착 방법으로 형성될 수 있으며, 상기 박막트랜지스터의 반도체층으로서 아몰퍼스 실리콘층보다 우수한 특성을 갖는 실리콘층을 형성하기 위해서는 최적화된 공정조건이 요구된다. 상기 실리콘층 증착 의 공정조건은 플라즈마파워, 챔버압력, 기판온도, 반응 가스의 유량, 전극과 기판간의 간격 및 증착시간 등이다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 형성된 실리콘층에서 실리콘결정의 분율, 결정 사이즈 및 분포의 균일성을 향상시키는 실리콘층의 형성방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 실리콘층의 형성방법을 이용하여 보다 향상된 특성을 갖는 스위칭 소자가 형성된 표시기판의 제조방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 일 실시예에 따른 실리콘층의 형성방법은 SiF4, NF3 및 SiF4-H2 가스들 중 선택된 가스를 제1 반응가스로 사용하는 플라즈마 화학기상증착(plasma enhanced CVD)방법을 통해 기판에 형성된 실리콘 질화물층 표면을 플라즈마 전처리(Plasma pretreatment)하는 단계와, SiF4, H2 및 Ar이 혼합된 제2 반응가스를 사용하는 플라즈마 화학기상증착방법을 통해 상기 전처리된 실리콘 질화물층 상에 실리콘층을 형성하는 단계를 포함한다.
바람직하게는, 상기 제1 반응가스로 상기 SiF4 가스가 사용하여, 플라즈마파워가 540 내지 660 (W/cm2), 챔버압력이 1.1 내지 1.3 (Torr), 전극간 간격이 16 내지 20 (mm), 유량이 270 내지 330 (sccm) 및 전처리 시간이 108 내지 132 (second)인 공정조건에서 상기 플라즈마 전처리하는 단계를 수행한다. 바람직하게는, 플라 즈마파워가 600 (W/cm2), 챔버압력이 1.2 (Torr), 전극간 간격이 18 (mm), 가스 유량이 300 (sccm) 및 전처리 시간이 120 (second)인 공정조건에서 상기 플라즈마 전처리하는 단계를 수행한다.
바람직하게는, 플라즈마파워가 190 내지 230 (mW/cm2), 챔버압력이 3 내지 4 (Torr), 전극간 간격이 16 내지 20 (mm), 기판온도가 198 내지 242 및 SiF4:H2:Ar의 가스 유량이 45 내지 55 : 675 내지 825 : 450 내지 550인 공정조건에서 상기 실리콘층을 형성하는 단계를 수행한다. 바람직하게는, 플라즈마파워가 210 (mW/cm2), 챔버압력이 3 내지 5 (Torr), 전극간 간격이 18 (mm), 기판온도가 220(℃) 및 SiF4:H2:Ar의 가스 유량이 50 : 750 : 500인 공정조건에서 상기 실리콘층을 형성하는 단계를 수행한다.
바람직하게는, 상기 플라즈마 전처리하는 단계 및 실리콘층을 형성하는 단계를 동일한 챔버에서 연속적으로 수행한다.
상기한 본 발명의 다른 목적을 실현하기 위하여, 일 실시예에 따른 표시기판의 제조방법은 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 배선 및 게이트 전극을 커버하는 실리콘 질화물층을 형성하는 단계와, SiF4 가스를 제1 반응가스로 사용하는 플라즈마 화학기상증착(plasma enhanced CVD)방법을 통해 상기 실리콘 질화물층 표면을 플라즈마 전처리(Plasma pretreatment)하는 단계와, SiF4, H2 및 Ar이 혼합된 제2 반응가스를 사용하는 상기 플라즈마 화학기상증착(plasma enhanced CVD)방법을 통해 상기 전처리된 실리콘 질화물층 상에 실 리콘결정을 포함하는 반도체층을 형성하는 단계와, 상기 게이트 배선과 교차하는 소스 배선과, 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함한다.
바람직하게는, 상기 표시기판의 제조방법은 상기 소스 전극 및 드레인 전극이 형성된 기판 상에 패시베이션층을 형성하는 단계와, 상기 드레인 전극과 전기적으로 연결되는 화소전극을 형성하는 단계를 더 포함한다. 상기 플라즈마 전처리하는 단계 및 반도체층을 형성하는 단계는 13.56MHz 플라즈마 화학기상증착 반응기를 사용하여 수행한다.
이러한 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법에 의하면, 전계효과 이동도 및 임계전압 안정성 등의 특성이 아몰퍼스 실리콘층보다 우수한 반도체층이 형성된 표시기판을 제공할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
실리콘층의 형성방법
도 1 내지 도 4는 본 발명의 일 실시예에 따른 실리콘층의 형성방법을 도시한 단면도들이다. 구체적으로, 도 1은 기판(10) 상에 형성된 실리콘 질화물층(21)을 도시한다. 도 2는 상기 실리콘 질화물층(21)을 플라즈마 전처리하는 공정을 도시한다. 도 3은 플라즈마 전처리된 실리콘 질화물층(25)(이하, '인터페이스층'으로 칭함)을 도시한다. 도 4는 인터페이스층(25) 상에 형성된 실리콘층(30)을 도시한다.
도 1 내지 도 4를 참조하면, 실리콘층(30) 형성방법은 SiF4, NF3 및 SiF4-H2 가스들 중 선택된 가스를 제1 반응가스로 사용하는 플라즈마 화학기상증착(plasma enhanced CVD) 방법을 통해 상기 기판(10)에 형성된 실리콘 질화물층(21) 표면을 플라즈마 전처리(Plasma pretreatment)하는 단계와, SiF4, H2 및 Ar이 혼합된 제2 반응가스를 사용하는 플라즈마 화학기상증착 방법을 통해 상기 전처리된 실리콘 질화물층(25) 상에 실리콘층(30)을 형성하는 단계를 포함한다.
먼저, 도 1에 도시된 바와 같이, 상기 실리콘 질화물층(21)이 형성된 기판(10)을 준비한다. 상기 기판(10)은 바람직하게는 유리 기판이며, 상기 실리콘 질화물층(21)은 고온 화학기상증착법 및 저온 화학기상증착법 등을 통하여 상기 기판(10) 상에 층착된다. 상기 실리콘 질화물층(21)은 물이나 나트륨의 확산이 잘 되지 않는 좋은 확산 방지막의 성질을 갖고 있기 때문에 실리콘 소자의 최종 보호막으로 사용된다.
이후, 상기 실리콘 질화물층(21)이 형성된 기판(10)을 도 2에 도시된 플라즈마 화학기상증착 장치로 플라즈마 전처리를 행한다. 구체적으로, 상기 플라즈마 화학기상증착 장치는 챔버(CH), 서로 대향하며 상기 챔버(CH)의 내부에 배치된 제1 전극(E1) 및 제2 전극(E2), 가스공급부 및 상기 제1 전극(E1)에 고주파 전원을 공급하는 전원공급부(P)를 포함한다.
상기 기판(10)을 접지된 제2 전극(E2) 상에 배치하고, SiF4, NF3 및 SiF4-H2 가스들 중 선택된 하나의 제1 반응가스를 상기 챔버(CH)의 내부로 공급하며, 제1 고주파 전원을 상기 제1 전극(E1)에 인가한다. 바람직하게는, 상기 전원공급부(P) 는 13.56MHz RF 전원을 상기 제1 전극(E1)에 인가한다.
상기 제1 전극(E1) 및 제2 전극(E2) 간의 글로우방전에 의해 생성된 자유전자가 충분한 에너지를 얻어 상기 제1 반응가스 분자들과 충돌할 때 상기 제1 반응가스의 이온이 생성되어 플라즈마가 형성된다. 이온화된 상기 제1 반응가스는 큰 에너지를 얻어, 도 2에 도시된 바와 같이, 상기 실리콘 질화물층(21)과 반응한다. 그 결과, 도 3에 도시된 바와 같이, 상기 실리콘 질화물층(21)의 표면의 조직 및 성질이 변화된 상기 인터페이스층(25)이 형성된다. 따라서, 상기 기판(10) 상에는 두께가 감소된 실리콘 질화물층(21) 및 상기 인터페이스층(25)이 형성된다.
상기 인터페이스층(25)의 조직특성 및 성질은 플라즈마파워, 챔버압력, 상기 제1 전극(E1)과 기판(10)간의 간격, 상기 제1 반응가스의 유량 및 상기 전처리 공정의 시간 등에 따라 변화된다. 상기 플라즈마 전처리로 인해 상기 인터페이스층(25)은 상기 실리콘 질화물층(21)보다 높은 에너지 레벨을 갖고, 표면에 요철을 형성하여 후술될 상기 실리콘층(30)이 보다 용이하게 형성되도록 한다.
계속해서, 동일한 상기 플라즈마 화학기상증착 장치를 사용하여, 상기 전처리된 실리콘 질화물(25)층, 즉 상기 인터페이스층(25) 위에 실리콘층(30)을 형성한다. 부산물과 상기 플라즈마 잔류물을 배기시키고 상기 챔버(CH)의 내부로 SiF4, H2 및 Ar이 혼합된 제2 반응가스를 공급하고, 상기 제1 전극(E1)에 제2 고주파 전원을 인가한다.
SiF4, H2 및 Ar의 이온, 전자 및 중성자로 이루어진 플라즈마에서, 상기 SiF4, H2는 상기 인터페이스층(25)의 표면에서 화학반응을 하며, 그 결과, 상기 인 터페이스층(25)의 표면에는, 도 4에 도시된 바와 같이, 실리콘층(30)이 형성된다. 상기 실리콘층(30)은 비정질 실리콘과 결정질 실리콘을 포함한다. 상기 결정질 실리콘의 결정화정도는 상기 비정질 실리콘보다는 크고, 폴리실리콘보다는 작을 수 있다.
상기 실리콘층(30)이 박막트랜지스터 등의 회로소자의 반도체층으로 사용되기 위해서는 전계효과 이동도 및 임계전압 안정성 등이 우수해야 한다. 상기 실리콘층(30)의 상기 반도체층으로서의 특성은 상기 실리콘층(30)에서 실리콘 결정분율 및 상기 실리콘결정의 그레인 사이즈가 균일할수록 향상된다. 여기서, 상기 실리콘결정의 결정분율은 형성된 실리콘층(30)에서 실리콘결정이 차지하는 부피비율로 정의된다.
한편, 상기 실리콘층(30)의 결정분율 및 상기 실리콘결정의 그레인 사이즈의 균일성은 상기 인터페이스층(25)의 조직 및 특성에 따라 좌우된다. 또한, 상기 인터페이스층(25)의 조직 및 특성은 상기 실리콘 질화물층(21)을 플라즈마 전처리하는 방법에 따라 좌우된다. 구체적으로, 전술한 바와 같이, 상기 인터페이스층(25)의 조직 및 특성은 플라즈마 전처리 공정에서 플라즈마파워, 챔버압력, 상기 제1 전극(E1) 및 제2 전극(E2) 간의 간격, 상기 제1 반응가스의 종류, 상기 제1 반응가스의 유량 및 상기 전처리 공정의 시간 등에 따라 변화된다.
도 5a 내지 도 5g는 서로 다른 반응가스들로 인터페이스층의 표면에 형성된 실리콘층들의 사진들이다.
구체적으로, 도 5a 내지 도 5g는 플라즈마파워가 600 (W/cm2), 챔버압력이 1.2 (Torr), 전극간 간격이 18 (mm), 가스 유량이 300 (sccm) 및 전처리 시간이 120 (second)인 공정조건에서, 상기 제1 반응가스의 종류를 달리하여 상기 실리콘 질화물층(21)의 표면을 플라즈마 전처리하고, 플라즈마파워가 210 (mW/cm2), 챔버압력이 3 내지 5 (Torr), 전극간 간격이 18 (mm), 기판온도가 220(℃) 및 SiF4:H2:Ar의 가스 유량이 50 : 750 : 500인 공정조건에서 상기 인터페이스층(25) 위에 형성된 실리콘층(30)의 사진들이다.
상기 제1 반응가스가 도 5a에서는 N2이고, 도 5b에서는 NF3이고, 도 5c에서는 SiF4/H2이고, 도 5d 및 도 5e에서는 SiF4이고, 도 5f에서는 H2이고, 도 5g에서는 플라즈마 전처리를 하지 않은 경우이다. 도 5d는 SiF4:H2:Ar의 가스 유량이 50 : 750 : 500인 공정조건에서 형성된 실리콘층(30)의 사진을 도시하고, 도 5e는 SiF4:H2:Ar의 가스 유량이 전술된 비율과 달리하여 형성된 실리콘층(30)의 사진을 도시한다.
하기 하는 표는 상기 실험결과를 정리한 데이터이다.
[표]
가스 N2 NF3 SiF4-H2 H2 SiF4
결정분율 74-75% 75% 70% ~50% 72%
그레인 사이즈 균일성 불량 양호 양호 우수 최우수
증착의 균일성 양호 불량 양호 양호 양호
상기 사진들 및 [표]를 참조하면, 상기 실리콘 질화물층(21)을 플라즈마 전처리하는 가스가 달라짐에 따라, 상기 실리콘 질화물층(21) 위에 형성된 상기 실리 콘층(30)의 표면조직은 매우 크게 변화된다.
구체적으로, 도 5a에 도시된 N2 플라즈마 전처리의 경우 실리콘 결정분율이 약 74(%)이고, 도 5b에 도시된 NF3 플라즈마 전처리의 경우 실리콘 결정분율이 약 75(%)이며, 도 5c에 도시된 SiF4-H2 플라즈마 전처리의 경우 실리콘 결정분율이 약 70(%)이고, 도 5d에서 SiF4 플라즈마 전처리의 경우 실리콘 결정분율이 약 72(%)이며, 도 5e에서 SiF4 플라즈마 전처리의 경우 실리콘 결정분율이 약 64(%)이며, 도 5f에서 H2 플라즈마 전처리의 경우 실리콘 결정분율이 약 50(%)이고, 도 5g에서 플라즈마 전처리하지 않은 경우 실리콘 결정분율이 약 66(%)이다.
또한, 반응가스의 종류가 달라짐에 따라, 실리콘 결정의 그레인 사이즈의 균일성 및 실리콘 결정이 증착되는 증착의 균일성이 크게 달라진다.
상기 실리콘결정의 그레인 사이즈의 불균일성은 표시기판에 형성되는 박막트랜지스터의 정상적인 동작을 저해하며, 그 결과 표시장치의 표시품질을 저하시킨다. 따라서, 상기 실리콘결정의 결정분율은 매우 높지만 불균일한 그레인 사이즈를 갖는 경우보다, 낮은 결정분율을 갖지만 보다 균일한 그레인 사이즈를 갖는 경우가 선호된다.
도 5a 내지 도 5g를 참조하면, N2를 상기 제1 반응가스로 사용하여 플라즈마 전처리를 하였을 경우, 가장 큰 결정분율을 얻을 수 있지만 그레인 사이즈가 상대적으로 불균일하다. 또한, SiF4를 상기 제1 반응가스로 사용하여 상기 실리콘 질화물층(21)을 전처리하는 경우가 상기 실리콘층(30)에서 실리콘결정의 결정분율의 향상, 실리콘결정의 그레인 사이즈의 균일성의 향상 및 상기 실리콘결정의 증착의 균 일성 향상에 가장 효과적인 것을 알 수 있다.
따라서, 상기 플라즈마 전처리 공정 및 실리콘 형성 공정의 공정조건에 약간의 오차를 고려하면, 상기 플라즈마 전처리 공정은 SiF4를 제1 반응가스로 사용하여 플라즈마파워가 약 540 내지 660 (W/cm2), 챔버압력이 1.1 내지 1.3 (Torr), 전극간 간격이 16 내지 20 (mm), 가스 유량이 270 내지 330 (sccm) 및 전처리 시간이 108 내지 132 (second)인 공정조건에서 수행할 수 있다.
또한, 상기 실리콘층(30)을 형성하는 공정은 플라즈마파워가 190 내지 230 (mW/cm2), 챔버압력이 3 내지 4 (Torr), 전극간 간격이 16 내지 20 (mm), 기판온도가 198 내지 242 및 SiF4:H2:Ar의 가스 유량이 45 내지 55 : 675 내지 825 : 450 내지 550인 공정조건에서 수행할 수 있다.
표시기판의 제조방법
도 6은 본 발명의 일 실시예에 따른 표시기판의 제조방법에 의해 제조된 표시기판의 평면도이다. 도 7 내지 도 11은 도 6에 도시된 표시기판 제조방법의 공정도들이다. 구체적으로, 도 7 내지 도 11은 도 6에 도시된 I-I' 선을 따라 절단한 단면도들로서 공정진행에 따른 단면들을 도시한다.
도 6 내지 도 11을 참조하면, 표시기판의 제조방법은 기판(310) 상에 게이트 배선(GL) 및 게이트 전극(GE)을 형성하는 단계와, 상기 게이트 배선(GL) 및 게이트 전극(GE)을 커버하는 실리콘 질화물층(321)을 형성하는 단계와, SiF4 가스를 제1 반응가스로 사용하는 플라즈마 화학기상증착 방법을 통해 상기 실리콘 질화물층(321) 표면을 플라즈마 전처리(Plasma pretreatment)하는 단계와, SiF4, H2 및 Ar이 혼합된 제2 반응가스를 사용하는 상기 플라즈마 화학기상증착 방법을 통해 상기 전처리된 실리콘 질화물층(321) 상에 실리콘결정을 포함하는 채널층(C)을 형성하는 단계와, 상기 게이트 배선(GL)과 교차하는 소스 배선(SL)과, 상기 채널층(C) 상에 소스 전극(SE) 및 드레인 전극(DE)을 형성하는 단계를 포함한다.
먼저, 도 6 및 도 7에 도시된 바와 같이, 게이트 금속을 유리기판(310) 위에 스퍼터 방식으로 증착하고, 포토리소그레피 공정 및 식각 공정을 통해 상기 게이트 배선(GL) 및 게이트 전극(GE)을 형성한다. 상기 게이트 배선(GL) 및 게이트 전극(GE)은 알루미늄(Al), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 크롬(Cr), 은(Ag) 등으로 이루어질 수 있다.
다음, 플라즈마 화학기상증착 방식으로 상기 게이트 배선(GL) 및 게이트 전극(GE)이 형성된 기판(310) 전체를 커버하는 게이트 절연층(321)을 형성한다. 상기 게이트 절연층(321)은 실리콘 질화물층(321)으로 이루어진다.
계속해서, 도 8을 참조하면, 상기 게이트 절연층(321)을 형성하는 공정에서 사용된 챔버와 동일한 챔버에서, SiF4 가스를 제1 반응가스로 사용하는 플라즈마 화학기상증착 방법을 통해, 상기 실리콘 질화물층(321) 표면을 플라즈마 전처리(Plasma pretreatment)한다. 상기 플라즈마 전처리 공정은 도 1 내지 도 5g에서 설명한 플라즈마 전처리 공정과 실질적으로 동일하다.
따라서, 플라즈마파워가 540 내지 660 (W/cm2), 챔버압력이 1.1 내지 1.3 (Torr), 전극간 간격이 16 내지 20 (mm), SiF4 가스의 유량이 270 내지 330 (sccm) 및 전처리 시간이 108 내지 132 (second)인 공정조건에서 상기 플라즈마 전처리 공정을 수행한다.
바람직하게는, 플라즈마파워가 600 (W/cm2), 챔버압력이 1.2 (Torr), 전극간 간격이 18 (mm), SiF4 가스의 유량이 300 (sccm) 및 전처리 시간이 120 (second)인 공정조건에서 상기 플라즈마 전처리 공정을 수행한다. 상기 플라즈마 전처리 결과, 상기 게이트 절연층(321), 즉 상기 실리콘 질화물층(321)의 표면에는 상기 실리콘 질화물층(321)의 조직 및 특성이 변화된 인터페이스층(325)이 형성된다.
이후, SiF4, H2 및 Ar이 혼합된 제2 반응가스를 사용하는 플라즈마 화학기상증착 방법을 통해, 도 9에 도시된 바와 같이, 상기 인터페이스층(321) 상에 실리콘결정을 포함하는 반도체층(330)을 형성한다. 상기 반도체층(330)은 실리콘층(331) 및 저항성 접촉층(335)을 포함한다. 상기 플라즈마 전처리하는 단계 및 반도체층(330)을 형성하는 단계는 13.56MHz 플라즈마 화학기상증착 반응기를 사용하여 수행한다.
구체적으로, 상기 제2 반응가스를 사용한 실리콘층(331) 및 n-type으로 도핑된 저항성 접촉층(335)을 연속적으로 증착한다. 상기 실리콘층(331)은 아몰포스 실리콘 및 결정화된 실리콘을 포함한다. 상기 실리콘층(331)의 조직 및 특성은 도 5d에 도시된 실리콘층(331)과 실질적으로 동일하다. 상기 저항성 접촉층(335)은 상기 제2 반응가스에 도핑 가스인 PH3(포스핀)을 미량 혼합하여 3가 원자인 P가 도핑되도록 한다.
이후, 포토리소그레피 공정 및 식각 공정을 통해, 박막트랜지스터가 형성될 영역, 상기 게이트 배선(GL) 및 축적용량 배선(ST)과 소스 배선(SL)이 교차되는 영역을 제외한 나머지 부분의 상기 실리콘층(331) 및 저항성 접촉층(335)을 제거하여 상기 채널층(C)을 형성한다.
계속해서, 도 6 및 도 10을 참조하면, 상기 채널층(C)이 형성된 상기 기판(310) 상에 상기 게이트 배선(GL)과 교차하는 소스 배선(SL)과, 상기 게이트 전극(GE)에 대응하는 상기 채널층(C) 상에 소스 전극(SE) 및 드레인 전극(DE)을 형성한다.
도 6 및 도 11을 참조하면, 상기 표시기판의 제조방법은 상기 소스 전극(SE) 및 드레인 전극(DE)이 형성된 기판(310) 상에 패시베이션층(350)을 형성하는 단계와, 상기 패시베이션층(350)에 형성된 콘택홀을 통해 상기 드레인 전극(DE)과 전기적으로 연결되는 화소전극(370)을 형성하는 단계를 더 포함한다.
상기 화소전극은 투명한 전도성 물질인 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-아연-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide)로 이루어진다.
도 12는 본 발명의 다른 실시예에 따른 표시기판의 제조방법을 도시한 단면도이다. 구체적으로, 도 12는 능동매트릭스 유기발광다이오드(AMOLED)를 이용한 표시기판을 도시한다.
도 12를 참조하면, 기판(510) 상에 게이트 전극(GE)을 형성한다. 상기 게이트 전극(GE)은 알루미늄(Al), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 크롬(Cr), 은(Ag) 등으로 이루어질 수 있다. 또한, 상기 게이트 전극(GE)은 물리적 성질이 다른 두 개의 층으로 형성될 수 있다. 이 경우, 하부 금속층은 게이트 신호의 지연이나 전압 강하를 감소시킬 수 있는 비저항이 낮은 금속, 예컨대 알루미늄(Al), 또는 네오디뮴(Nd)과 같은 금속이 첨가된 알루미늄 합금 등 알루미늄 계열의 금속을 포함하는 것이 바람직하다. 상부 금속층은 하부 금속층과는 다른 물질, 특히 ITO 또는 IZO와 전기적 접촉 특성이 우수하면서도 하부 금속층과 식각 속도가 크게 차이가 나지 않는 물질이 적합하다. 이러한 조건을 만족하는 금속으로 몰리브덴(Mo), 질화몰리브덴(MoN) 또는 몰리브덴 합금(Mo-alloy) 등이 있다. 게이트 배선의 측면은 경사져 있으며, 상기 측면은 기판(510)에 대하여 30 내지 80도를 이룬다.
상기 게이트 전극(GE)과 동일한 물질을 사용하여 상기 게이트 전극(GE)과 동일한 층으로 보조전극(CE)을 형성한다.
상기 게이트 전극(GE) 상에는 상기 게이트 전극(GE)을 덮는 실리콘 질화물로 이루어진 게이트 절연층(521)을 형성한다.
이후, 상기 게이트 절연층(521)을 형성하는 공정에서 사용된 챔버와 동일한 챔버에서, SiF4 가스를 제1 반응가스로 사용하는 플라즈마 화학기상증착(plasma enhanced CVD)방법을 통해, 상기 게이트 절연층(521), 즉 실리콘 질화물층(521) 표면을 플라즈마 전처리(Plasma pretreatment)한다. 상기 플라즈마 전처리 공정은 도 1 내지 도 5g에서 설명한 플라즈마 전처리 공정과 동일하다.
따라서, 플라즈마파워가 600 (W/cm2), 챔버압력이 1.2 (Torr), 전극간 간격이 18 (mm), SiF4 가스의 유량이 300 (sccm) 및 전처리 시간이 120 (second)인 공정조건에서 상기 플라즈마 전처리 공정을 수행한다. 상기 플라즈마 전처리 결과, 상기 게이트 절연층(521), 즉 상기 실리콘 질화물층(521)의 표면에는 상기 실리콘 질화물층(521)의 조직 및 특성이 변화된 인터페이스층(525)이 형성된다.
계속해서, SiF4, H2 및 Ar이 혼합된 제2 반응가스를 사용하는 플라즈마 화학기상증착 방법을 통해, 상기 인터페이스층(525), 즉 전처리된 실리콘 질화물층(521) 상에 실리콘결정을 포함하는 채널층(C)을 형성한다. 상기 채널층(C)은 실리콘층 및 상기 실리콘층 위에 형성되는 저항성 접촉층을 포함한다. 상기 채널층(C) 형성 공정은 상기 플라즈마 전처리 공정을 수행한 챔버와 동일한 챔버를 사용하여 수행한다. 구체적으로, 상기 제2 반응가스를 사용한 실리콘층 및 n-type으로 도핑된 저항성 접촉층을 연속적으로 증착한다. 상기 실리콘층은 아몰포스 실리콘 및 결정화된 실리콘을 포함한다. 상기 실리콘층의 조직 및 특성은 도 5d에 도시된 실리콘층과 실질적으로 동일하다. 상기 저항성 접촉층은 상기 제2 반응가스에 도핑 가스인 PH3(포스핀)을 미량 혼합하여 3가 원자인 P가 도핑되도록 한다.
상기 저항성 접촉층 및 게이트 절연층(521) 위에는 소스 전극(SE) 및 드레인 전극(DE)을 형성한다. 상기 소스 전극(SE) 및 드레인 전극(DE)은 다중층으로 형성될 수 있다. 예를 들어 몰리브덴-니오븀(MoNb)으로 이루어지는 제1 금속층, 알루미 늄 합금으로 이루어지는 제2 금속층 및 몰리브덴-니오븀(MoNb)으로 이루어지는 제3 금속층으로 형성될 수 있다. 상기 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)은 상기 채널층(C)의 노출부와 함께 박막트랜지스터를 형성한다.
상기 소스 전극(SE), 드레인 전극(DE), 노출된 채널층(C) 위에는 패시베이션층(550)을 형성한다. 상기 패시베이션층(550)은 평탄화 특성이 우수하며 감광성을 가지는 유기물질 또는 플라즈마 화학기상증착(PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어질 수 있다. 상기 패시베이션층(550)을 유기 물질로 형성하는 경우에는 상기 채널층(C)이 노출된 부분에 유기 물질이 직접 접촉하는 것을 방지하기 위하여 유기층의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 무기 절연층이 추가로 형성될 수 있다.
상기 패시베이션층(550) 상에는 평탄화층(560)을 형성한다. 평탄화층(560)은 상기 박막트랜지스터 등이 형성된 기판(510) 표면을 평탄화하여, 후속 공정에서 형성될 유기층이 편평하게 형성되어 발광할 수 있도록 한다. 상기 평탄화층(560)은 실리콘 질화층, 실리콘 산화층 등의 유기층으로 형성할 수 있다.
상기 인터페이스층(525), 실리콘 질화물층(521), 패시베이션층(550) 및 평탄화층(560)을 식각하여 상기 소스 전극(SE) 및 보조전극(130)을 노출시키는 콘택홀을 형성한다.
이후, 상기 평탄화층(560) 상에 화소전극(570)을 형성한다. 상기 화소전극(570)은 예를 들어 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 은(Ag), 금(Au) 등의 반사성 금속막, ITO, IZO 등의 투명 도전막, 상기 반사성 금속 상부 및/또는 하부 막에 ITO 또는 IZO를 적층한 다층막 등으로 형성된다. 화소전극(570)은 평면에서 보아 대략 사각형, 원형, 타원형 등으로 패터닝되어 형성된다.
이상에서 상세하게 설명한 바와 같이 본 발명에 따르면, SiF4를 반응가스로 사용한 특정한 공정조건을 이용하여, 플라즈마 화학기상증착 방법으로 게이트 절연층인 실리콘 질화물층을 전처리하면, 반도체층으로서의 특성이 아몰퍼스 실리콘층보다 우수한 반도체층을 상기 게이트 절연층 상에 형성할 수 있다.
또한, 상기 반도체층은 박막트랜지스터 형성공정에서 사용되는 플라즈마 화학기상증착 방식을 사용하여 증착되므로, 실리콘결정을 포함하는 반도체층을 형성하는 다른 방법, 예를 들어, 레이저로 아몰퍼스실리콘층을 폴리실리콘으로 변형시키는 LTPS 기술보다 별도의 설비없이 아몰퍼스 실리콘층보다 특성이 우수한 반도체층을 갖는 박막트랜지스터 및 이를 갖는 표시기판을 제조할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. SiF4, NF3 및 SiF4-H2 가스들 중 선택된 가스를 제1 반응가스로 사용하는 플라즈마 화학기상증착(plasma enhanced CVD)방법을 통해 기판에 형성된 실리콘 질화물층 표면을 플라즈마 전처리(Plasma pretreatment)하는 단계; 및
    SiF4, H2 및 Ar이 혼합된 제2 반응가스를 사용하는 상기 플라즈마 화학기상증착(plasma enhanced CVD)방법을 통해 상기 전처리된 실리콘 질화물층 상에 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘층 형성 방법.
  2. 제1항에 있어서, 상기 제1 반응가스로 상기 SiF4 가스를 사용하는 경우, 상기 플라즈마 전처리하는 단계는
    플라즈마파워가 540 내지 660 (W/cm2), 챔버압력이 1.1 내지 1.3 (Torr), 전극간 간격이 16 내지 20 (mm), 가스 유량이 270 내지 330 (sccm) 및 전처리 시간이 108 내지 132 (second)인 공정조건에서 수행하는 것을 특징으로 하는 실리콘층 형성 방법.
  3. 제2항에 있어서, 상기 플라즈마 전처리하는 단계는
    플라즈마파워가 600 (W/cm2), 챔버압력이 1.2 (Torr), 전극간 간격이 18 (mm), 가스 유량이 300 (sccm) 및 전처리 시간이 120 (second)인 공정조건에서 수 행하는 것을 특징으로 하는 실리콘층 형성 방법.
  4. 제2항에 있어서, 상기 실리콘층을 형성하는 단계는
    플라즈마파워가 190 내지 230 (mW/cm2), 챔버압력이 3 내지 4 (Torr), 전극간 간격이 16 내지 20 (mm), 기판온도가 198 내지 242 및 SiF4:H2:Ar의 가스 유량이 45 내지 55 : 675 내지 825 : 450 내지 550인 공정조건에서 수행하는 것을 특징으로 하는 실리콘층의 형성방법.
  5. 제4항에 있어서, 상기 실리콘층을 형성하는 단계는
    플라즈마파워가 210 (mW/cm2), 챔버압력이 3 내지 5 (Torr), 전극간 간격이 18 (mm), 기판온도가 220(℃) 및 SiF4:H2:Ar의 가스 유량이 50 : 750 : 500인 공정조건에서 수행되는 것을 특징으로 하는 실리콘층의 형성방법.
  6. 제5항에 있어서, 상기 플라즈마 전처리하는 단계 및 실리콘층을 형성하는 단계를 동일한 챔버에서 연속적으로 수행하는 것을 특징으로 하는 실리콘층의 형성방법.
  7. 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계;
    상기 게이트 배선 및 게이트 전극을 커버하는 실리콘 질화물층을 형성하는 단계;
    SiF4 가스를 제1 반응가스로 사용하는 플라즈마 화학기상증착(plasma enhanced CVD)방법을 통해 상기 실리콘 질화물층 표면을 플라즈마 전처리(Plasma pretreatment)하는 단계;
    SiF4, H2 및 Ar이 혼합된 제2 반응가스를 사용하는 상기 플라즈마 화학기상증착(plasma enhanced CVD)방법을 통해 상기 전처리된 실리콘 질화물층 상에 실리콘결정을 포함하는 반도체층을 형성하는 단계; 및
    상기 게이트 배선과 교차하는 소스 배선과, 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시기판의 제조방법.
  8. 제7항에 있어서,
    상기 소스 전극 및 드레인 전극이 형성된 기판 상에 패시베이션층을 형성하는 단계; 및
    상기 드레인 전극과 전기적으로 연결되는 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시기판의 제조방법.
  9. 제7항에 있어서, 상기 플라즈마 전처리하는 단계 및 반도체층을 형성하는 단계는 13.56MHz 플라즈마 화학기상증착 반응기를 사용하여 수행하는 것을 특징으로 하는 표시기판의 제조방법.
KR1020060015517A 2006-02-17 2006-02-17 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법 KR101224377B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060015517A KR101224377B1 (ko) 2006-02-17 2006-02-17 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법
JP2007032842A JP2007221137A (ja) 2006-02-17 2007-02-14 シリコン層の形成方法及びそれを用いた表示基板の製造方法
CN2007100793624A CN101026093B (zh) 2006-02-17 2007-02-15 形成硅层的方法及使用该硅层的显示基板的制造方法
US11/675,935 US7696091B2 (en) 2006-02-17 2007-02-16 Method of forming a silicon layer and method of manufacturing a display substrate by using the same
TW096106236A TWI405249B (zh) 2006-02-17 2007-02-16 形成矽層之方法及使用該矽層製造顯示器基板之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015517A KR101224377B1 (ko) 2006-02-17 2006-02-17 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20070082652A KR20070082652A (ko) 2007-08-22
KR101224377B1 true KR101224377B1 (ko) 2013-01-21

Family

ID=38479457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015517A KR101224377B1 (ko) 2006-02-17 2006-02-17 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법

Country Status (5)

Country Link
US (1) US7696091B2 (ko)
JP (1) JP2007221137A (ko)
KR (1) KR101224377B1 (ko)
CN (1) CN101026093B (ko)
TW (1) TWI405249B (ko)

Families Citing this family (241)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030147B2 (en) * 2007-09-14 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
JP5154365B2 (ja) * 2007-12-19 2013-02-27 株式会社ジャパンディスプレイウェスト 表示装置
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP5602450B2 (ja) 2010-02-12 2014-10-08 三菱電機株式会社 薄膜トランジスタ、その製造方法、及び表示装置
KR101235082B1 (ko) * 2011-03-31 2013-02-21 한국기계연구원 투습방지막 및 투명전도성박막이 구비된 기판
CN102206799B (zh) * 2011-04-20 2012-12-19 北京大学 一种锗基mos器件衬底的表面钝化方法
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
RU2536775C2 (ru) * 2012-11-14 2014-12-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Московский государственный университет имени М.В. Ломоносова" (МГУ) Способ получения пленок аморфного кремния, содержащего нанокристаллические включения
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
CN106458720A (zh) * 2015-03-27 2017-02-22 华为技术有限公司 一种终端设备用彩色玻璃板及其形成方法、终端设备
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
KR102565377B1 (ko) * 2015-10-20 2023-08-09 주성엔지니어링(주) 투습 방지막의 형성 방법 및 그를 이용한 유기 발광 소자의 제조 방법
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
TWI671792B (zh) 2016-12-19 2019-09-11 荷蘭商Ａｓｍ知識產權私人控股有限公司 基板處理設備
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) * 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
TWI791689B (zh) 2017-11-27 2023-02-11 荷蘭商Ａｓｍ智慧財產控股私人有限公司 包括潔淨迷你環境之裝置
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN116732497A (zh) 2018-02-14 2023-09-12 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
KR20210024462A (ko) 2018-06-27 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 필름 및 구조체
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP7509548B2 (ja) 2019-02-20 2024-07-02 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
JP2021111783A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー チャネル付きリフトピン
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
KR200492947Y1 (ko) 2020-07-17 2021-01-07 최지혜 학습 집중력 향상장치
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
CN114908336A (zh) * 2022-01-26 2022-08-16 贵州理工学院 管式pecvd增强气相沉积微晶硅的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960042875A (ko) * 1995-05-25 1996-12-21 가네꼬 히사시 박막 트랜지스터 및 그 제조 방법
JP2001196306A (ja) * 2000-01-07 2001-07-19 Semiconductor Energy Lab Co Ltd 半導体膜及び半導体装置の作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5364816A (en) * 1993-01-29 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Fabrication method for III-V heterostructure field-effect transistors
WO1999000829A1 (fr) * 1997-06-30 1999-01-07 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un film semi-conducteur mince et dispositif de mise en oeuvre correspondant
US6183655B1 (en) * 1997-09-19 2001-02-06 Applied Materials, Inc. Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
JP3581546B2 (ja) * 1997-11-27 2004-10-27 キヤノン株式会社 微結晶シリコン膜形成方法および光起電力素子の製造方法
JP2001023918A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
JP4748954B2 (ja) * 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
US7067434B2 (en) * 2003-12-22 2006-06-27 Texas Instruments Incorporated Hydrogen free integration of high-k gate dielectrics
US20060062914A1 (en) * 2004-09-21 2006-03-23 Diwakar Garg Apparatus and process for surface treatment of substrate using an activated reactive gas
WO2007000469A1 (en) * 2005-06-29 2007-01-04 Oc Oerlikon Balzers Ag Method for manufacturing flat substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960042875A (ko) * 1995-05-25 1996-12-21 가네꼬 히사시 박막 트랜지스터 및 그 제조 방법
JP2001196306A (ja) * 2000-01-07 2001-07-19 Semiconductor Energy Lab Co Ltd 半導体膜及び半導体装置の作製方法

Also Published As

Publication number Publication date
KR20070082652A (ko) 2007-08-22
CN101026093A (zh) 2007-08-29
CN101026093B (zh) 2010-06-23
US7696091B2 (en) 2010-04-13
US20070212827A1 (en) 2007-09-13
TW200737315A (en) 2007-10-01
TWI405249B (zh) 2013-08-11
JP2007221137A (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
KR101224377B1 (ko) 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법
JP2019079073A (ja) 液晶表示装置
US9159805B2 (en) TFT array substrate and a method for manufacturing the same graphene based display device
EP1892758A2 (en) Manufacturing of flexible display device panel
US9337346B2 (en) Array substrate and method of fabricating the same
US20140061635A1 (en) Array Substrate, Manufacturing Method And The Display Device Thereof
US8487309B2 (en) Thin film transistor with a semiconductor layer that includes a microcrystalline semiconductor layer and display device
US20040262613A1 (en) Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US10825840B2 (en) Thin-film transistor panel
US10483286B2 (en) Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
US8748222B2 (en) Method for forming oxide thin film transistor
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN1503373A (zh) 液晶显示器及其薄膜晶体管阵列面板
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
US7902553B2 (en) Thin film transistor array panel and method for manufacturing the same
US20100136775A1 (en) Method of manufacturing thin-film transistor substrate
KR101136165B1 (ko) 박막 트랜지스터 및 그 제조 방법
TW200939482A (en) Thin film transistor and semiconductor device
JP2010141224A (ja) 半導体装置およびその製造方法
KR20070040035A (ko) 표시 기판 및 이의 제조 방법
KR102145978B1 (ko) 어레이기판 및 이의 제조방법
KR101407289B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101923500B1 (ko) 게이트절연막 형성 방법 및 이를 이용한 액정표시장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 8