CN101632153B - 硅薄膜形成方法 - Google Patents
硅薄膜形成方法 Download PDFInfo
- Publication number
- CN101632153B CN101632153B CN2007800501126A CN200780050112A CN101632153B CN 101632153 B CN101632153 B CN 101632153B CN 2007800501126 A CN2007800501126 A CN 2007800501126A CN 200780050112 A CN200780050112 A CN 200780050112A CN 101632153 B CN101632153 B CN 101632153B
- Authority
- CN
- China
- Prior art keywords
- film
- hydrogen
- thin film
- substrate
- conjunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 127
- 239000010703 silicon Substances 0.000 title claims abstract description 127
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 125
- 239000010409 thin film Substances 0.000 title claims abstract description 76
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000010408 film Substances 0.000 claims abstract description 215
- 239000001257 hydrogen Substances 0.000 claims abstract description 93
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 79
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 76
- 239000007789 gas Substances 0.000 claims abstract description 69
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 239000012528 membrane Substances 0.000 claims description 27
- 150000002431 hydrogen Chemical class 0.000 claims description 16
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 10
- 150000004756 silanes Chemical class 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000006698 induction Effects 0.000 claims description 5
- 150000003376 silicon Chemical class 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 2
- 230000027756 respiratory electron transport chain Effects 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 20
- 230000008676 import Effects 0.000 description 16
- 238000000151 deposition Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000001069 Raman spectroscopy Methods 0.000 description 6
- 238000006555 catalytic reaction Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000012423 maintenance Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001237 Raman spectrum Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000003595 mist Substances 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
- C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
- C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Abstract
本发明提供能够在较低的温度下廉价且以良好的生产性形成结晶硅薄膜的硅薄膜形成方法。本发明提供能获得泄漏电流被抑制得较低的薄膜晶体管用的基板的硅薄膜形成方法。该硅薄膜形成方法中，将基板(S)暴露于含氢的氢结合处理用气体的等离子体后，在该基板上形成结晶硅薄膜。可采用膜形成对象面是形成于基板主体上的含氮栅极绝缘膜的基板作为基板(S)，来获得能提供电子迁移率高、截止电流小的薄膜晶体管的基板。
Description
技术领域
本发明涉及基于等离子体CVD法的硅薄膜的形成方法。
背景技术
以往，作为设置于液晶显示装置中的像素上的TFT(薄膜晶体管)开关的材料，或在各种集成电路、太阳能电池等的制作中，采用硅薄膜。
硅薄膜大多通过使用硅烷类反应气体的等离子体CVD法来形成，此时，该膜基本为非晶硅薄膜。
非晶硅薄膜能够在使被成膜基板的温度较低的条件下形成，能够基于由使用平行平板型电极的高频放电(频率13.56MHz)产生的材料气体的等离子体而容易地大面积形成。因此，非晶硅薄膜一直以来被广泛地用于液晶显示装置的像素用开关器件、太阳能电池等。
但是，对于非晶硅薄膜，无法要求使用硅膜的太阳能电池的发电效率的进一步提高、以及使用硅膜的半导体器件的响应速度等特性的进一步提高。因此，正在探讨结晶硅薄膜(例如多晶硅薄膜)的使用(例如参照日本专利特开2001-313257号公报)。
作为多晶硅薄膜这样的结晶硅薄膜的形成方法，已知如下方法：将被成膜基板的温度维持在600℃～700℃以上的温度，利用低压等离子体CVD、热CVD等CVD法或真空蒸镀法、溅射蒸镀法等PVD法形成膜(例如参照日本专利特开平5-234919号公报、日本专利特开平11-54432号公报)，以及如下方法：利用各种CVD法或PVD法在较低的温度下形成非晶硅薄膜后，作为后处理，实施800℃左右以上的热处理或在600℃左右实施长时间的热处理(例如参照日本专利特开平5-218368号公报)。
还已知对非晶硅膜实施激光退火处理以使该膜结晶化的方法(例如参照日本专利特开平8-124852号公报、日本专利特开2005-197656号公报、日本专利特开2004-253646号公报)。
除以上方法外，还提出了利用催化CVD法在较低的温度下形成多晶硅薄膜的方法(Jpn.J.Appl.Phys.Vol.37(1998)pp.3175-3187Part 1，No.6A，June 1998)。
专利文献1：日本专利特开2001-313257号公报
专利文献2：日本专利特开平5-234919号公报
专利文献3：日本专利特开平11-54432号公报
专利文献4：日本专利特开平5-218368号公报
专利文献5：日本专利特开平8-124852号公报
专利文献6：日本专利特开2005-197656号公报
专利文献7：日本专利特开2004-253646号公报
非专利文献1：Jpn.J.Appl.Phys.Vol.37(1998)pp.3175-3187Part 1，No.6A，June 1998
发明的揭示
然而，结晶硅薄膜的形成中，在将基板暴露于高温的方法中，必须采用能耐高温的高价的基板作为基板，例如在廉价的低熔点玻璃基板(耐热温度500℃以下)上形成结晶硅薄膜是很困难的，因此存在多晶硅薄膜这样的结晶硅薄膜的制造成本高的问题。
采用激光退火法时，虽然能在低温下获得结晶硅薄膜，但由于需要激光照射工序、或必须照射能量密度非常高的激光等原因，此时的结晶硅薄膜的制造成本也很高。
如果采用催化CVD法，则能在较低的温度下形成多晶硅薄膜。另外，采用CVD法等在被成膜基板上形成膜时，最好是在下一块基板上形成膜之前、或者是定期地用清洗用气体等离子体对有时也会形成于成膜室壁上的膜进行简单的蚀刻清洗，从而在被成膜基板上形成可对成膜室壁上的膜的影响加以抑制的优质的膜。因此，在采用催化CVD法的多晶硅薄膜的形成中，最好也是通过基于等离子体蚀刻的清洗(作为代表性的例子，有使用NF3气体等离子体的蚀刻清洗)来简单地除去成膜室壁上的膜。
但是，采用催化CVD法的多晶硅薄膜的形成中，对成膜室壁上的膜进行等离子体清洗的操作由于会导致因该清洗用气体等离子体引起的催化剂的损伤，因此难易实现。因此，催化CVD装置的维护费用相应地提高，进而导致多晶硅薄膜的制造成本提高。
此外，如果为了用于例如薄膜晶体管的制造而利用该催化CVD法在栅极绝缘膜上形成多晶硅膜作为半导体层，则在栅极绝缘膜和多晶硅膜的界面上会产生硅的悬空键(dangling bond)之类的大量缺陷，因该缺陷导致泄漏电流增大。
于是，本发明的第一课题是提供能够在较低的温度下廉价且以良好的生产性形成结晶硅薄膜的基于等离子体CVD法的硅薄膜的形成方法。
此外，本发明的第二课题是提供能解决上述第一课题、并且能获得泄漏电流被抑制得较低的薄膜晶体管用基板的硅薄膜的形成方法。
为解决所述第一课题，本发明提供如下第一硅薄膜形成方法。
(1)第一硅薄膜形成方法
一种硅薄膜形成方法，该方法是在配置于成膜室内的基板上利用等离子体CVD法形成结晶硅薄膜的方法，该方法的特征在于，包括：
氢结合工序，该氢结合工序中，在该基板上形成结晶硅薄膜之前在该成膜室内形成含氢的氢结合处理用气体的等离子体，将该基板的膜形成对象面暴露于该等离子体，使氢与该基板面结合；以及
硅薄膜形成工序，该硅薄膜形成工序中，在该氢结合工序后在所述成膜室内形成含硅烷类气体的结晶硅薄膜形成用气体的等离子体，基于该等离子体在经所述氢结合处理后的基板面形成结晶硅薄膜。
为解决所述第二课题，本发明提供如下第二硅薄膜形成方法。
(2)第二硅薄膜形成方法
一种硅薄膜形成方法，其中，在所述第一硅薄膜形成方法中，采用如下基板作为所述基板：该基板中，所述膜形成对象面是形成于基板主体上的薄膜晶体管用栅极绝缘膜的表面。
根据本发明的第一、第二硅薄膜形成方法，在基板上形成结晶硅薄膜之前实施使氢与该基板的膜形成对象面结合的氢结合工序，使该基板面存在有氢，因此在之后的硅薄膜形成工序中，可在抑制结晶硅薄膜和基板的界面上的非晶(amorphous)硅的生成的同时，容易地形成结晶硅薄膜。
本发明的第一、第二硅薄膜形成方法是基于等离子体CVD法的硅薄膜的形成方法，能在较低的温度下形成膜，由于能在较低的温度下形成膜，因此在较廉价的基板、例如低熔点玻璃基板(耐热温度500℃以下)上也能形成结晶硅薄膜，相应地能廉价地形成结晶硅薄膜。
此外，由于不需要使用高价的激光照射装置的激光照射以及催化剂及其加热单元等，因此从这一点来看也能廉价地形成结晶硅薄膜。要而言之，可以通过例如使用NF3气体等离子体的蚀刻清洗来简单地除去形成于成膜室壁上的膜，因此能相应地降低膜形成装置的维护费用，形成廉价且优质的结晶硅薄膜。
藉此，若利用本发明的第一、第二硅薄膜形成方法，则能在较低的温度下廉价且以良好的生产性形成结晶硅薄膜。
根据本发明的第二硅薄膜形成方法，采用所述膜形成对象面是形成于基板主体上的薄膜晶体管用栅极绝缘膜的表面的基板作为所述基板，在形成结晶硅薄膜之前实施使氢与该栅极绝缘膜面结合的氢结合工序，使该表面存在有氢，因此在之后的硅薄膜形成工序中，可在抑制结晶硅薄膜和基板的界面上的硅的悬空键之类的缺陷、且抑制非晶硅的生成的状态下容易地形成结晶硅薄膜，可获得适合于得到电子迁移率相应地提高、泄漏电流被抑制得较低的薄膜晶体管的薄膜晶体管用基板。
第二硅薄膜形成方法中，实施氢结合工序，使该基板面存在有氢，因此在之后的硅薄膜形成工序中，在结晶硅薄膜和基板的界面上的非晶硅的生成被抑制的状态下形成结晶硅薄膜，但是，也可采用含氮栅极绝缘膜作为所述栅极绝缘膜，藉此，在将最终得到的形成有结晶硅薄膜的基板用于薄膜晶体管的制造时，可在允许生成能提高该晶体管的截止电流相关特性的合适的非晶硅的同时形成结晶硅薄膜。
作为所述薄膜晶体管用栅极绝缘膜，可列举二氧化硅(SiO2)膜、含氮栅极绝缘膜等。
作为含氮栅极绝缘膜，可列举SiON膜、SiNX膜。
无论如何，第二结晶硅薄膜的形成方法中，氢结合工序中的氢结合处理的时间最好是在60秒以内。如果超过60秒，则基板面上的氢结合量增多，非晶硅层过薄或无法形成，难以实现晶体管的截止电流相关特性的提高。氢结合处理时间如果过短，则氢结合处理不充分，非晶硅层过厚，晶体管的电子迁移率下降。关于氢结合处理时间的下限，虽然也取决于所使用的气体等条件，但大致设为30秒左右以上即可。
作为用于提高晶体管的截止电流相关特性的非晶硅层的厚度，可列举1nm～10nm，优选1nm～5nm。
关于本发明的第一、第二结晶硅薄膜的形成方法，均可进行以下描述。首先，作为所述结晶硅薄膜，可列举多晶硅薄膜作为代表性的例子。
作为所述氢结合工序中使用的氢结合处理用气体，可列举氢气、氢气和惰性气体(氩气等)的混合气体、氢气和硅烷类气体(例如甲硅烷(SiH4)气体)和惰性气体的混合气体等。
作为氢结合处理用气体，除氢气外，在采用含有SiH4气体等硅烷类气体的气体时，可以将该硅烷类气体在氢结合处理用气体中所占的量设定为能够在之后的硅薄膜形成工序中形成用于结晶硅成长的核的程度的量。但是，无论如何，在采用含硅烷类气体的气体时，将硅烷类气体的量设定为不会在基板上形成硅膜的程度的量。
可以在氢结合工序后对成膜室内进行暂时的排气处理，然后开始进行硅薄膜形成工序，但也可以不进行上述处理，而是在氢结合工序后向成膜室内导入含硅烷类气体的结晶硅膜形成用气体，然后实施硅薄膜形成工序。
作为硅薄膜形成工序中使用的含硅烷类气体的结晶硅膜形成用气体，可列举例如硅烷类气体、硅烷类气体和氢气的混合气体，但无论如何，都将硅烷类气体在结晶硅膜形成用气体中所占的量设定为可形成结晶硅薄膜的量。
还可对于在硅薄膜形成工序中使用的硅烷类气体，采用甲硅烷(SiH4)气体、乙硅烷(Si2H6)气体等，以作为也可在氢结合工序中使用的硅烷类气体，作为代表性的例子，可列举SiH4气体。
所述氢结合工序最好是在等离子体电势为30V以下的条件下实施。氢结合工序中的等离子体电势与离子能量有关，如果超过30V，则由于离子冲击，硅的晶体成长变得困难。关于等离子体电势的下限，从维持等离子体的角度来看，大致可列举10V左右以上。
所述氢结合工序最好是在将所述氢结合处理用气体等离子体中的电子密度设为1×1010个/cm3以上的条件下实施。
氢结合工序中的等离子体的电子密度与被成膜基板的膜形成对象面上的氢结合量相关，如果电子密度小于1×1010个/cm3，则硅的晶体成长变得困难。
关于该电子密度的上限，从抑制基板或所形成的膜的因离子而导致的损伤的角度来看，此外也由于一般来说要进一步提高电子密度其本身就很困难，因此大致可列举1×1012个/cm3左右以下。
所述氢结合工序最好是在将所述氢结合处理用气体等离子体的电子温度设为2.5eV以下的条件下实施。
氢结合工序中的等离子体的电子温度与等离子体中生成的氢离子数量有关，电子温度如果超过2.5eV，则氢离子量过剩，之后形成的硅膜和被成膜基板的界面上的损伤增加，硅膜的结晶性变差。关于电子温度的下限，从维持等离子体的角度来看，大致可列举1eV左右以上。
氢结合工序中，
所述等离子体电势例如可通过调整成膜内气体压力来控制。所述等离子体中的电子密度例如可通过调整为了生成等离子体而输入的功率的大小来控制。
所述等离子体的电子温度例如可通过调整该压力及功率的大小来控制。
这些可调整的要素中，成膜室内的气压必须在能实施氢结合处理的范围内，大致可列举1mTorr～10mTorr(约0.13Pa～1.33Pa)左右。
如果超过10mTorr(1.33Pa)，则氢离子与包括氢离子在内的等离子体中的其它粒子碰撞，难以到达基板。如果低于1mTorr(约0.13Pa)，则难以维持等离子体。
所述硅薄膜形成工序中，将成膜室内的气压设定在能形成结晶硅薄膜的范围内即可，大致可列举0.13Pa～6.65Pa左右。
如果超过6.65Pa，则因等离子体密度的下降而导致硅的结晶性下降。
如果低于0.13Pa，则难以维持等离子体。
硅薄膜形成工序中的成膜室内的气压与所述氢结合工序中的成膜室内的气压为相同程度即可。
氢结合工序、硅薄膜形成工序中的气体等离子体的形成可通过在成膜室内设置平行平板型电极并对该电极施加高频功率、在成膜室内部或外部配置感应耦合型天线并对该天线施加高频功率等各种方法来形成，但从高效地利用输入功率、在面积较大的基板上也能形成膜的角度来看，所述氢结合工序及所述硅薄膜形成工程中的等离子体也可以通过向设置于所述成膜室内的感应耦合型天线施加高频功率而形成。
如以上所说明的，若利用本发明，则可提供能够在较低的温度下廉价且以良好的生产性形成结晶硅薄膜的基于等离子体CVD法的硅薄膜的形成方法。
此外，若利用本发明，则可提供具有上述优点的硅薄膜的形成方法、即能获得泄漏电流被抑制得较低的薄膜晶体管用基板的硅薄膜的形成方法。
附图的简单说明
图1是表示能用于形成多晶硅薄膜的薄膜形成装置的一例的图。
图2是表示利用实施例1和比较实施例1形成的硅膜的激光拉曼分光分析结果的图。
图3A是实施例2中得到的栅极绝缘膜上的非晶硅层及多晶硅膜的截面的示意图。
图3B是实施例1中得到的栅极绝缘膜上的多晶硅膜的截面的示意图。
标号说明
1 成膜室
11 成膜室1的顶壁
111 设置于顶壁11的电绝缘性构件
2 基板保持件
21 加热器
3 感应耦合型天线
31、32 天线3的端部
4 高频电源
41 匹配箱
5 排气泵
51 导流阀
6 氢气供给部
7 甲硅烷供给部
10 等离子体诊断装置
10a 朗缪尔探针
10b 等离子体诊断部
100 压力计
实施发明的最佳方式
以下，参照附图对本发明的实施方式进行说明。
图1表示本发明的能用于形成结晶硅薄膜(本例中为多晶硅薄膜)的薄膜形成装置的一例的简要结构。
图1的薄膜形成装置包括成膜室1，在成膜室1内的下部设置有用于保持被成膜基板S的保持件2。保持件2中内置有能对由其保持的基板S加热的加热器21。
在成膜室1内上部的与保持件2相对的区域配置有感应耦合型天线3。天线3呈倒立门形状，其两端部31、32将设置于成膜室1的顶壁11上的绝缘性构件111贯穿并延伸至成膜室外。
伸出至成膜室外的天线端部31通过匹配箱41与输出功率可变的高频电源4连接。另一个天线端部32接地。虽然不限定于此，但这里的电源4的高频功率频率为13.56MHz。
此外，成膜室1通过排气量调整阀(本例中为导流阀)51与排气泵5连接。另外，成膜室1通过气体导入管61与氢气供给部6连接，通过气体导入管71与甲硅烷(SiH4)气体供给部7连接。气体供给部6、7分别包括用于对成膜室内的气体导入量进行调整的质量流量控制器和气体源等。
保持件2通过成膜室1成为接地电位。
此外，对于成膜室1设置有使用朗缪尔探针的等离子体诊断装置10及压力计100。等离子体诊断装置10包括插入成膜室1内的朗缪尔探针10a，可基于由该探针获得的等离子体信息求出等离子体电势、等离子体中的电子密度、及等离子体的电子温度。成膜室内压力可用压力计100来测量。
若利用以上说明的薄膜形成装置，则可通过例如以下所述的工序在基板S上形成多晶硅薄膜。形成多晶硅薄膜时，实施与基板S的膜形成对象面氢结合的氢结合工序，接着实施在经氢结合处理后的基板面上形成多晶硅薄膜的硅薄膜形成工序。以下，对这些工序进行描述。
<氢结合工序>
使被成膜基板S保持在成膜室1内的保持件2上，根据需要用加热器21对该基板加热，使排气泵5工作，进行排气，直至使成膜室内压力低于氢结合处理时的压力为止。接着，以预定的比例从气体供给部6向成膜室1内导入氢气，从气体供给部7向成膜室1内导入SiH4气体，利用导流阀51将成膜室内压力调整至氢结合处理时的压力，并同时从输出功率可变的高频电源4通过匹配箱41对天线3供给高频功率。
由此，从该天线对成膜室内的含氢气的氢结合处理用气体施加高频功率，藉此，该气体受到高频激励而产生感应耦合等离子体，通过该等离子体的照射，氢与基板S的膜形成对象面结合。
该氢结合处理中，在如下条件下实施氢结合处理：从150℃～400℃的范围内选择确定基板温度，从1mTorr～10mTorr(约0.13Pa～1.33Pa)的范围内选择确定成膜室内压力，从1～500的范围内选择确定导入成膜室1内的气体的导入流量的比例(氢气量[sccm]/SiH4气体量[sccm])，从5mW/cm3～50mW/cm3的范围内选择确定成膜室内的高频功率密度，而且，将氢结合处理时的等离子体电势维持在30V以下10V以上，将等离子体中的电子密度维持在1×1010个/cm3以上1×1012个/cm3以下的范围内，将等离子体的电子温度维持在2.5eV以下1eV以上，实施30秒以上、且上限例如为60秒以下的氢结合处理。
<硅薄膜形成工序>
如上所述结束了氢结合处理后，接着从气体供给部6、7向成膜室1内导入氢气及SiH4气体，并且从1～100的范围内选择这些气体的导入量的比例(氢气量(sccm)/SiH4气体量(sccm))(这里，SiH4气体的导入量多于氢结合处理时)，在经氢结合处理后的基板面形成多晶硅膜。
如果要进一步说明氢气及S iH4气体的导入量的比例，则(氢气量(sccm)/SiH4气体量(sccm))的数值本身可以与氢结合处理时相同，但SiH4气体的导入量要多于氢结合处理时。
本例中，硅薄膜形成工序中的基板温度、成膜室内压力、成膜室内的高频功率密度的范围从与氢结合工序时的这些条件相同程度的范围内选择。此外，硅薄膜形成工序中，将等离子体电势维持在50V以下10V以上，将等离子体中的电子密度维持在1×109个/cm3以上1×1013个/cm3以下的范围内，将等离子体的电子温度维持在5eV以下1eV以上。
通过如上所述在对基板S实施了氢结合处理的基础上实施结晶硅薄膜形成工序，从而在硅薄膜形成工序中可在抑制硅薄膜和基板的界面上的缺陷、抑制非晶硅的生成的情况下容易地形成结晶硅薄膜。
此外，本方法是基于等离子体CVD法的硅薄膜形成方法，能在较低的温度下形成膜，由于能在较低的温度下形成膜，因此在较廉价的基板、例如低熔点玻璃基板(耐热温度500℃以下)上也能形成结晶硅薄膜，能以相应的低廉的价格形成结晶硅薄膜。
此外，由于不需要使用高价的激光照射装置的激光照射以及催化剂及其加热单元等，因此从这一点来看也能廉价地形成结晶硅薄膜。要而言之，可以通过例如使用NF3气体等离子体的蚀刻清洗来简单地除去形成于成膜室壁上的膜，因此能相应地降低膜形成装置的维护费用，形成廉价且优质的结晶硅薄膜。
藉此，能在较低的温度下廉价且以良好的生产性形成结晶硅薄膜。
接着，对于利用图1的装置形成多晶硅薄膜、换言之即利用图1的装置提供具有多晶硅薄膜的基板的实施例与比较实施例一起进行揭示。
<实施例1>
基板：形成有二氧化硅(SiO2)膜的无碱玻璃基板(耐热温度450℃以下)
a)氢结合工序：
基板温度：400℃
成膜室内压力：5mTorr(0.67Pa)
向成膜室内的气体导入量：H2(sccm)/SiH4(sccm)
＝150(sccm)/1(sccm)
成膜室内高频功率密度：20mW/cm3
等离子体电势：25V
电子密度：3×1010个/cm3
电子温度：2.4eV
处理时间：30秒
b)硅薄膜形成工序
基板温度、成膜室内压力及成膜室内高频功率密度与氢结合工序时相同。
向成膜室内的气体导入量：H2(sccm)/SiH4(sccm)
＝150(sccm)/20(sccm)
等离子体电势：25V
电子密度：5×1010个/cm3
电子温度：2.0eV
<比较实施例1>
基板与实施例1相同。
未实施氢结合工序。
硅薄膜形成工序
基板温度、成膜室内压力及成膜室内高频功率密度与实施例1相同。
向成膜室内的气体导入量：H2(sccm)/SiH4(sccm)
＝150(sccm)/20(sccm)
等离子体电势：60V
电子密度：8×109个/cm3
电子温度：2.8eV
对于实施例1、比较实施例1中分别形成的各结晶硅薄膜，进行利用He-Ne激光器的激光拉曼分光分析。
如图2的线A所示，实施例1的膜中，在拉曼位移520-1cm附近出现尖锐的光谱，另一方面，在拉曼位移480-1cm附近出现的非晶质硅的拉曼信号(光谱强度)小，可知作为整体，该膜具有高结晶性。
如图2的线B所示，比较实施例1的膜中，在拉曼位移520-1cm附近出现的光谱与实施例1的膜相比宽度较宽，在拉曼位移480-1cm附近出现的非晶质硅的拉曼信号(光谱强度)比实施例1的膜大，可知作为整体，该膜中非晶硅较多，结晶化的程度低于实施例1的膜。
<实施例2>
基板：具有含氮栅极绝缘膜(本例中为氮化硅(S iN)膜)作为薄膜晶体管用栅极绝缘膜的无碱玻璃基板(耐热温度450℃以下)
a)氢结合工序
基板温度：300℃
成膜室内压力：5mTorr(0.67Pa)
向成膜室内的气体导入量：H2(sccm)/SiH4(sccm)
＝150(sccm)/1(sccm)
成膜室内高频功率密度：20mW/cm3
等离子体电势：25V
电子密度：2×1010个/cm3
电子温度：2.4eV
处理时间：30秒
b)硅薄膜形成工序
基板温度、成膜室内压力及成膜室内高频功率密度与氢结合工序时相同。
向成膜室内的气体导入量：H2(sccm)/SiH4(sccm)
＝150(sccm)/20(sccm)
等离子体电势：25V
电子密度：5×1010个/cm3
电子温度：2.0eV
图3A是表示用透射型电子显微镜(TEM)对实施例2中得到的栅极绝缘膜(SiN)上的非晶硅(a-Si)层及多晶硅(p-Si)膜的截面进行观察的状态的示意图，图3B是表示用透射型电子显微镜(TEM)对实施例1中得到的栅极绝缘膜(SiO2)上的多晶硅膜(p-Si)的截面进行观察的状态的示意图。
实施例2中得到的栅极绝缘膜(SiN)上的非晶硅(a-Si)层的厚度为5nm～7nm左右，多晶硅(p-Si)膜的平均厚度为50nm左右。
实施例1中得到的栅极绝缘膜(SiO2)上的多晶硅(p-Si)膜的平均厚度为50nm左右。
对于实施例2中形成的结晶硅薄膜，进行利用He-Ne激光器的激光拉曼分光分析，结果可知，与实施例1的膜同样地，作为整体具有高结晶性。
使用在实施例2、实施例1所分别提供的在栅极绝缘膜上具有结晶硅薄膜的基板来形成薄膜晶体管，对于各薄膜晶体管，测定电子迁移率及截止电流，得到以下结果。
电子迁移率 截止电流
由实施例2的基板得到的薄膜晶体管：5cm2/V·sec. 1×10-12A
由实施例1的基板得到的薄膜晶体管：5cm2/V·sec. 1×10-10A
由此，通过形成实施例2、1中的任一种结晶硅薄膜，均可提供能获得电子迁移率比使用非晶质硅膜作为半导体层的薄膜晶体管高一个数量级的薄膜晶体管的基板。
此外，采用具有含氮栅极绝缘膜的基板作为基板的实施例2与采用具有不含氮的栅极绝缘膜的基板的实施例1相比，截止电流小两个数量级，可提供能获得泄漏电流被抑制的薄膜晶体管的基板。
工业上的实用性
本发明可用于在被成膜基板上形成多晶硅薄膜，该多晶硅薄膜可被用作为TFT(薄膜晶体管)开关的材料，或者在各种集成电路、太阳能电池等的制作中被用作为半导体膜。
Claims (6)
1.一种硅薄膜形成方法，该方法是在配置于成膜室内的基板上利用等离子体CVD法形成结晶硅薄膜的方法，其特征在于，包括：
氢结合工序，该氢结合工序中，在该基板上形成结晶硅薄膜之前在该成膜室内形成含氢的氢结合处理用气体的等离子体，将该基板的膜形成对象面暴露于该等离子体，使氢与该基板面结合；以及
硅薄膜形成工序，该硅薄膜形成工序中，在该氢结合工序后在所述成膜室内形成含硅烷类气体的结晶硅薄膜形成用气体的等离子体，基于该等离子体在经所述氢结合处理后的基板面形成结晶硅薄膜，
该氢结合工序中的氢结合处理用气体的等离子体的形成以及该硅薄膜形成工序中的结晶硅薄膜形成用气体的等离子体的形成分别通过对设置于所述成膜室内的感应耦合型天线施加高频功率来形成，
该氢结合工序在等离子体电势为30V以下、所述氢结合处理用气体等离子体中的电子密度为1×1010个/cm3以上、所述氢结合处理用气体等离子体的电子温度为2.5eV以下的条件下实施。
2.如权利要求1所述的硅薄膜形成方法，其特征在于，
采用如下基板作为所述基板：该基板中，所述膜形成对象面是形成于基板主体上的薄膜晶体管用栅极绝缘膜的表面。
3.如权利要求2所述的硅薄膜形成方法，其特征在于，
所述栅极绝缘膜是含氮栅极绝缘膜。
4.如权利要求2或3所述的硅薄膜形成方法，其特征在于，
在60秒以下的时间内实施所述氢结合工序。
5.如权利要求1～3中的任一项所述的硅薄膜形成方法，其特征在于，
在所述硅薄膜形成工序中形成多晶硅薄膜。
6.如权利要求1～3中的任一项所述的硅薄膜形成方法，其特征在于，
所述硅烷类气体是甲硅烷(SiH4)气体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP010476/2007 | 2007-01-19 | ||
| JP2007010476A JP2008177419A (ja) | 2007-01-19 | 2007-01-19 | シリコン薄膜形成方法 |
| PCT/JP2007/070995 WO2008087775A1 (ja) | 2007-01-19 | 2007-10-29 | シリコン薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101632153A CN101632153A (zh) | 2010-01-20 |
| CN101632153B true CN101632153B (zh) | 2011-04-13 |
Family
ID=39635781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800501126A Expired - Fee Related CN101632153B (zh) | 2007-01-19 | 2007-10-29 | 硅薄膜形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20100062585A1 (zh) |
| JP (1) | JP2008177419A (zh) |
| KR (1) | KR20090091819A (zh) |
| CN (1) | CN101632153B (zh) |
| WO (1) | WO2008087775A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008124111A (ja) * | 2006-11-09 | 2008-05-29 | Nissin Electric Co Ltd | プラズマｃｖｄ法によるシリコン系薄膜の形成方法 |
| WO2011080957A1 (ja) | 2009-12-29 | 2011-07-07 | シャープ株式会社 | 薄膜トランジスタ、その製造方法、および表示装置 |
| JP5393895B2 (ja) * | 2010-09-01 | 2014-01-22 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| KR102293862B1 (ko) | 2014-09-15 | 2021-08-25 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| JP7200880B2 (ja) * | 2019-08-19 | 2023-01-10 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1052116C (zh) * | 1994-06-15 | 2000-05-03 | 精工爱普生株式会社 | 薄膜半导体器件的制造方法 |
| JPH0851214A (ja) * | 1994-08-05 | 1996-02-20 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US5952061A (en) * | 1996-12-27 | 1999-09-14 | Stanley Electric Co., Ltd. | Fabrication and method of producing silicon films |
| RU2189663C2 (ru) * | 1997-06-30 | 2002-09-20 | Мацушита Электрик Индастриал Ко., Лтд. | Способ и устройство для изготовления тонкой полупроводниковой пленки |
| US20020060322A1 (en) * | 2000-11-20 | 2002-05-23 | Hiroshi Tanabe | Thin film transistor having high mobility and high on-current and method for manufacturing the same |
| JP2002164290A (ja) * | 2000-11-28 | 2002-06-07 | Tokuyama Corp | 多結晶シリコン膜の製造方法 |
| EP1728891A1 (en) * | 2004-03-26 | 2006-12-06 | Nissin Electric Co., Ltd. | Silicon film forming equipment |
| JP4299717B2 (ja) * | 2004-04-14 | 2009-07-22 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタとその製造方法 |
| JP4434115B2 (ja) * | 2005-09-26 | 2010-03-17 | 日新電機株式会社 | 結晶性シリコン薄膜の形成方法及び装置 |
| JP2007123008A (ja) * | 2005-10-27 | 2007-05-17 | Nissin Electric Co Ltd | プラズマ生成方法及び装置並びにプラズマ処理装置 |
| JP5162108B2 (ja) * | 2005-10-28 | 2013-03-13 | 日新電機株式会社 | プラズマ生成方法及び装置並びにプラズマ処理装置 |
| JP2008124111A (ja) * | 2006-11-09 | 2008-05-29 | Nissin Electric Co Ltd | プラズマｃｖｄ法によるシリコン系薄膜の形成方法 |
-
2007
- 2007-01-19 JP JP2007010476A patent/JP2008177419A/ja active Pending
- 2007-10-29 US US12/523,709 patent/US20100062585A1/en not_active Abandoned
- 2007-10-29 CN CN2007800501126A patent/CN101632153B/zh not_active Expired - Fee Related
- 2007-10-29 KR KR1020097014968A patent/KR20090091819A/ko not_active Application Discontinuation
- 2007-10-29 WO PCT/JP2007/070995 patent/WO2008087775A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008087775A1 (ja) | 2008-07-24 |
| JP2008177419A (ja) | 2008-07-31 |
| US20100062585A1 (en) | 2010-03-11 |
| KR20090091819A (ko) | 2009-08-28 |
| CN101632153A (zh) | 2010-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100469134B1 (ko) | 유도형플라즈마화학기상증착방법및그를이용하여생성된비정질실리콘박막트랜지스터 | |
| JP3507072B2 (ja) | 化学気相推積装置及び半導体膜形成方法と薄膜半導体装置の製造方法 | |
| CN201436515U (zh) | 基板支撑组件 | |
| KR101451104B1 (ko) | 박막 반도체장치의 제조 방법 | |
| CN101558473B (zh) | 利用等离子体cvd法的硅系薄膜的形成方法 | |
| JP4434115B2 (ja) | 結晶性シリコン薄膜の形成方法及び装置 | |
| CN101632153B (zh) | 硅薄膜形成方法 | |
| WO1995034916A1 (fr) | Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique | |
| KR20120028247A (ko) | 박막 트랜지스터 | |
| CN105051907A (zh) | 多层钝化或蚀刻终止tft | |
| CN100468630C (zh) | 结晶性硅薄膜的形成方法及装置 | |
| CN102386072A (zh) | 微晶半导体膜的制造方法及半导体装置的制造方法 | |
| CN108987279A (zh) | 薄膜晶体管的制造方法 | |
| JP4200618B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| US20090155988A1 (en) | Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor | |
| CN101315947B (zh) | 氧化硅膜、其制备方法以及具有使用其的栅极绝缘膜的半导体器件 | |
| US7446023B2 (en) | High-density plasma hydrogenation | |
| CN104508809B (zh) | 接合衬底的方法 | |
| CN103250233B (zh) | 微晶半导体薄膜制造方法 | |
| CN105355663B (zh) | 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法 | |
| CN101487114B (zh) | 一种低温多晶硅薄膜器件及其制造方法 | |
| JP3690287B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JP3786580B2 (ja) | 化学気相堆積装置及びそれを用いた半導体膜の製造方法 | |
| JP4251256B2 (ja) | 微結晶膜の製造方法 | |
| CN100537838C (zh) | 一种低温多晶硅薄膜器件及其制造方法与设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110413 Termination date: 20141029 |
|
| EXPY | Termination of patent right or utility model |