CN105051907A - 多层钝化或蚀刻终止tft - Google Patents

多层钝化或蚀刻终止tft Download PDF

Info

Publication number
CN105051907A
CN105051907A CN201480016376.XA CN201480016376A CN105051907A CN 105051907 A CN105051907 A CN 105051907A CN 201480016376 A CN201480016376 A CN 201480016376A CN 105051907 A CN105051907 A CN 105051907A
Authority
CN
China
Prior art keywords
layer
channel protective
body channel
protective layer
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480016376.XA
Other languages
English (en)
Inventor
任东吉
元泰景
S-M·赵
J·M·怀特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN105051907A publication Critical patent/CN105051907A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明大体上涉及TFT以及用于制造TFT的方法。对于背沟道蚀刻TFT或蚀刻终止TFT而言，多层的钝化层或蚀刻终止层允许在并不太致密的背沟道保护层上形成很致密的盖层。所述盖层可以是充分致密的，使得存在很少气孔，并且因此氢可能不穿过通向半导体层。因此，可将含氢的前驱物用于所述盖层沉积。

Description

多层钝化或蚀刻终止TFT
发明的背景
技术领域
本发明的实施方式总体涉及一种薄膜晶体管(TFT)以及一种用于制造TFT的方法。
背景技术
由于金属氧化物半导体(诸如，氧化锌(ZnO)和氧化铟镓锌(IGZO))载流子迁移率(carriermobility)较高、处理温度较低且具有光学透明度，因此金属氧化物半导体对于器件制造而言是有吸引力的。金属氧化物半导体制造成的TFT(MO-TFT)在用于光学显示器的有源矩阵寻址方案中尤其有用。金属氧化物半导体的低处理温度允许显示器背板在廉价塑料基板(诸如聚对苯二甲酸乙二酯(PET)和聚2,6萘二甲酸乙二酯(PEN))上的形成。氧化物半导体TFT的透明度引起像素孔径改进并且使显示器更亮。
金属氧化物半导体易受与氢和/或水的不利反应影响。当金属氧化物半导体材料暴露于氢或水时，半导体层稳定性成为问题。另外，由于氢会与金属氧化物反应，因此难以产生可重复的结果，并且因此每个TFT可为不相同的。
因此，本领域中需要能够可靠地且可重复地生产的稳定金属氧化物TFT。
发明内容
本发明大体上涉及TFT以及用于制造TFT的方法。对于背沟道蚀刻TFT或蚀刻终止TFT而言，多层的钝化层或蚀刻终止层允许在并不太致密的背沟道保护层上形成很致密的盖层。所述盖层可以是充分致密的，使得存在很少气孔(pinhole)，因此氢可能不穿过通向半导体层。因此，可将含氢的前驱物用于盖层沉积。
在一个实施方式中，TFT包括：基板，所述基板具有栅极电极、栅极电介质层以及半导体层形成在所述基板上；源极电极，所述源极电极设置在所述半导体层上；漏极电极，所述漏极电极设置在所述半导体层上，并与所述源极电极通过包括所述半导体层的暴露部分的有源沟道间隔开来；背沟道保护层，所述背沟道保护层设置在所述有源沟道中的所述暴露半导体层上；以及蚀刻终止层，所述蚀刻终止层设置在所述背沟道保护层上，所述蚀刻终止层具有不同于所述背沟道保护层的组分。
在另一实施方式中，TFT包括：基板，所述基板具有栅极电极、栅极电介质层以及半导体层形成在所述基板上；源极电极，所述源极电极设置在所述半导体层上；漏极电极，所述漏极电极设置在所述半导体层上，并与所述源极电极通过包括所述半导体层的暴露部分的有源沟道间隔开来；背沟道保护层，所述背沟道保护层设置在所述源极电极、所述暴露半导体层以及所述漏极电极上；以及钝化层，所述钝化层设置在所述背沟道保护层上，所述钝化层具有不同于所述背沟道保护层的组分。
在另一实施方式中，制造TFT的方法包括：使用第一处理条件集合，在半导体层上沉积背沟道保护层，所述半导体层设置在栅极电介质层、栅极电极以及基板上；使用不同于所述第一处理条件集合的第二处理条件集合，在所述背沟道保护层上沉积蚀刻终止层；以及在所述半导体层上并邻近所述背沟道保护层和所述蚀刻终止层两者形成源极电极和漏极电极。
在另一实施方式中，制造TFT的方法包括：使用第一处理条件集合，在半导体层、源极电极以及漏极电极上沉积第一钝化层，所述半导体层设置在栅极电介质层、栅极电极以及基板上；以及使用不同于所述第一处理条件集合的第二处理条件集合，在所述第一钝化层上沉积第二钝化层。
附图说明
因此，为了详细理解本发明的上述特征结构的方式，上文简要概述的本发明的更具体的描述可以参照实施方式进行，一些实施方式图示在附图中。然而，应当注意，附图仅图示了本发明的典型实施方式，并且因此不应被视为本发明的范围的限制，因为本发明的实施方式可以允许其他等效实施方式。
图1是根据一个实施方式的工艺腔室的横截面图。
图2A-2D是根据一个实施方式的处于不同制造阶段的蚀刻终止TFT200的示意图示。
图3是根据另一实施方式的背沟道蚀刻TFT300的示意图示。
为了促进理解，已尽可能使用相同元件符号指定各图所共有的相同元件。一个实施方式中公开的要素可有利地用于其他实施方式，而无需具体地指明。
具体实施方式
本发明大体上涉及TFT以及用于制造TFT的方法。对于背沟道蚀刻TFT或蚀刻终止TFT而言，多层的钝化层或蚀刻终止层允许在并不太致密的背沟道保护层上形成很致密的盖层(cappinglayer)。所述盖层可以是充分致密的，使得存在很少气孔(pinhole)，因此氢可能不穿过通向半导体层。因此，可将含氢的前驱物用于盖层沉积。
在下文中，本发明说明性地描述为用于处理系统，诸如可从作为位于加利福尼亚州圣塔克拉拉市应用材料公司(AppliedMaterials,Inc.,SantaClara,CA)的子公司的美商业凯科技股份有限公司(AKTAmerica,Inc.)获得的等离子体增强化学气相沉积(PECVD)系统。然而，应当理解，本发明也用于其他系统配置，包括其他制造商销售的那些。
图1是可用于执行本文所述操作的工艺腔室的示意横截面图。装置包括腔室100，在腔室100中，可在基板120上沉积一或多个膜。腔室100通常包括壁102、底部104以及喷淋头(showerhead)106，它们共同限定工艺容积。基板支撑件118设置在工艺容积内。所述工艺容积通过狭缝阀开口108接取，使得基板120可传送入或传送出腔室100。基板支撑件118可耦接到致动器116，以升高和降低基板支撑件118。升降杆122可移动地设置穿过基板支撑件118，以将基板移向基板接收表面和从基板接收表面移离。基板支撑件118也可包括加热和/或冷却元件124，以将基板支撑件118维持处于所需温度。基板支撑件118也可包括RF回程带126，以在基板支撑件118周围提供RF回程路径。
喷淋头106可由紧固机构140来耦接到背板112。喷淋头106可由一或多个紧固机构140来耦接到背板112，以有助于防止下垂(sag)和/或控制喷淋头106的直度/曲度。
气源132可耦接到背板112，以便经由喷淋头106中的气体通道将工艺气体提供给介于喷淋头106与基板120之间的处理区域。气源132可以包括含硅气体供源、含氧气体供源以及含碳气体供源等等。可与一或多个实施方式一起使用的典型工艺气体包括甲硅烷(SiH4)、乙硅烷(disilane)、一氧化二氮(N2O)、氨(NH3)、H2、N2、或上述气体的组合。
真空泵110被耦接到腔室100，以将工艺容积控制在所需压力下。RF源128可通过匹配网络150耦接到背板112和/或喷淋头106，以便将RF电流提供给喷淋头106。RF电流在喷淋头106与基板支撑件118之间形成电场，使得等离子体可从介于喷淋头106与基板支撑件118之间的气体产生。
远程等离子体源130(诸如，电感耦合远程等离子体源130)也可耦接在气源132与背板112之间。介于处理基板之间，清洁气体可提供给远程等离子体源130，使得远程等离子体产生。来自远程等离子体的自由基(radicals)可提供到腔室100，以便清洁腔室100部件。清洁气体可进一步由提供给喷淋头106的RF源128激发。
喷淋头106可另外地通过由喷淋头悬架134来耦接到背板112。在一个实施方式中，喷淋头悬架134是柔性金属裙状物(skirt)。喷淋头悬架134可具有端缘(lip)136，喷淋头106可置于端缘136上。背板112可置于突架(ledge)114的上表面上，突架114与腔室壁102耦接以密封腔室100。
图2A-2D示出处于不同制造阶段的TFT200。如图2A所示，半导体层208设置在栅极电介质层206、栅极电极204以及基板202上。
可用于基板202的合适材料包括(但不限于)硅、锗、硅化锗、钠钙玻璃、玻璃、半导体、塑料、钢、或不锈钢基板。适用于栅极电极204的材料包括铬、铜、铝、钽、钛、钼及其组合，或是上文所提及的TCO。栅极电极204可由合适沉积技术形成，所述沉积技术诸如：PVD，随后通过蚀刻来图案化。可用于栅极电介质层206的合适材料包括二氧化硅、氮氧化硅、氮化硅、氧化铝、或上述项的组合。栅极电介质层206可由合适沉积技术沉积，包括等离子体增强化学气相沉积(PECVD)。半导体层208可以包含金属氧化物或金属氮氧化物。可使用的金属氧化物和金属氮氧化物实例包括氧化铟镓锌(IGZO)、氧化铟钛(ITO)、氧化铟锌(IZO)、氧化铟、氧化锡、氧化锌和氮氧化锌。
就稳定性和可重复性而言，金属氧化物半导体TFT对氢和水非常敏感。半导体层(也称为有源层或金属氧化物半导体层)可在TFT制造工艺期间/之后受到用于蚀刻终止TFT的蚀刻终止层或用于背沟道蚀刻TFT的钝化层保护。为了防止氢和/或水所造成的影响，提出AlOx作为可能的蚀刻终止层或钝化层，因为AlOx被认为是良好的阻挡膜(barrierfilm)，因此。AlOx沉积需要另外PVD系统，并且AlOx是非常致密、稳定且坚硬的待蚀刻的材料。因此，将AlOx应用于金属氧化物半导体TFT制造增加制造成本以及TFT工艺的复杂度，这将导致产量较低。因此，本申请人已开发出新的蚀刻终止TFT或钝化TFT及其制造方法。具体而言，本申请人已发现可使用背沟道保护层保护半导体层208。
此外，介电材料中的气孔是氢和/或水渗透穿过蚀刻终止层和/或钝化层通向半导体层的主要路径，半导体层也称为有源层或金属氧化物半导体层。为了评估目前为止的介电材料的气孔，已使用了介电材料HF蚀刻后的SEM研究。由于SEM通常用于高倍放大，因此难以用来观察宽广范围的膜。另外，SEM无法使气孔与蚀刻后的海绵状多孔膜之间的差异可视化。因此，本申请人已开发出用于评估介电材料中气孔的新颖方法。
如图2B所示，背沟道保护层210沉积在半导体层208上。背沟道保护层210可包含硅基化合物，诸如氮化硅、氧化硅、氮氧化硅、或氟氧化硅。背沟道保护层210可通过沉积方法来沉积，所述沉积方法诸如化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强ALD(PEALD)或等离子体增强CVD(PECVD)。沉积可为基于RF或基于微波的。沉积可通过引进前驱物气体(诸如含硅的前驱物以及含氧和/或氮和/或氟的前驱物)进行。
当将氧前驱物和硅前驱物引入时，背沟道保护层210可在小于250摄氏度的基板温度下进行沉积。硅前驱物不包含氢，如上所述，氢将导致半导体层208的稳定性出现问题。关于氧的合适的前驱物包括O2、O3、N2O及上述项的组合。关于硅的合适的前驱物包括Si2Cl6、SiF4及上述项的组合。
背沟道保护层210可以具有第一密度以及第一组分。背沟道保护层210可以具有第一气孔密度。
借助于将Vth控制层(第一层)与保护性阻挡层(第二层)(保护性阻挡层在蚀刻终止TFT的实施方式中称为蚀刻终止层212)分开，通过PECVD针对蚀刻终止TFT的蚀刻终止层的来进行的多层沉积可提供具有可重复性和稳定性的良好的Vth层。如上所述，沉积在金属氧化物半导体上的第一层(即，背沟道保护层210)是结合N2O或O2等离子体预处理的Vth控制层。第二层沉积在第一层上。第二层是抵抗氢和水的实际阻挡层，并且第二层具有大于500埃的层厚度。另外，诸如SiOx、SiON、SiNx的层以及其他电介质膜可沉积在第二层上。由于多个层全都是基于SiH4的PECVD膜，因此，整个TFT制造工艺完全不会产生蚀刻问题。
如图2C所示，蚀刻终止层212沉积在背沟道保护层210上。与背沟道保护层210类似，蚀刻终止层可通过CVD、ALD、PEALD或PECVD进行沉积。蚀刻终止层212可包含硅基化合物，诸如氮化硅、氧化硅、氮氧化硅、或氟氧化硅。通过将前驱物气体(诸如含硅的前驱物以及含氧和/或氮和/或氟的前驱物)引入，就可发生沉积。另外，可以在相同腔室中执行背沟道保护层210和蚀刻终止层212的沉积而不破坏真空，相反，腔室可用惰性气体净化。可在小于250摄氏度的基板温度、大于1.25托(Torr)的压力、大于30的氧对硅前驱物的比例、以及在电容耦合等离子体系统的情况下小于3.34kW/m2的RF功率密度的条件下，沉积蚀刻终止层212。利用致密PECVDSiH4-SiOx混合物形成的蚀刻终止层具有较少气孔、良好Vth控制、Vth稳定性、Vth可重复性(来自每次制造的一致TFT)。换句话说，蚀刻终止层212要比背沟道保护层210更为致密，并且具有更少气孔。
为了测量气孔密度，可在背沟道保护层210和蚀刻终止层212使用对与基板上的金属氧化物半导体和电介质层结合的双层结构进行HF蚀刻来蚀刻后，进行光学显微研究。HF可有效地蚀刻大部分的电介质膜。通常，由于电介质膜气孔区域是多孔的，并且比起电介质膜中没有气孔的其他区域，电介质膜气孔区域并不致密，因此在HF湿法蚀刻后，电介质膜中的气孔变成清晰形状并且变得更大。比起电介质膜中没有气孔的其他区域，HF可更快地蚀刻多孔膜区(在蚀刻后，多孔膜区将变成为气孔)。使用足够湿法蚀刻时间，多孔区域将被完全蚀刻，而对没有气孔的其他区域的蚀刻将仍在进行中且均匀地进行。一旦完成对电介质膜多孔区域的蚀刻，HF就可到达金属氧化物层。由于金属氧化物在HF以及其他酸中极弱，因此，金属氧化物膜通过HF被更快地蚀刻。因此，在HF湿法蚀刻后，形成要比电介质膜实际气孔尺寸宽得多的空隙区域(voidarea)。用光学显微镜可容易地观察到被HF蚀刻掉的那些空隙区域。光学显微镜实现对PECVDSiH4-SiOx和MW(微波)-CVDSiOx的气孔密度的评估、对用于金属氧化物半导体TFT的介电研究的工艺优化、以及金属氧化物半导体的改进的TFT再现性和稳定性，以在这种气孔评估之后，来筛选出高气孔密度(即，具有较少气孔、良好Vth控制、Vth稳定性、Vth可重复性(来自每次制造的一致TFT)的致密PECVDSiH4-SiOx)的电介质膜。
背沟道保护层210起典型蚀刻终止层作用。更确切地，背沟道保护层210可能并不是非常致密的，并且因此在背沟道保护层210中存在大量气孔，氢可穿过这些气孔到达半导体层208。如果氢到达了半导体层208，那么半导体层208可能失去其半导体特性，并且因此导致TFT200失效。因此，背沟道保护层210可利用不包含氢的含硅前驱物来沉积。
另一方面，蚀刻终止层212可使用含氢硅前驱物来沉积，含氢硅前驱物诸如硅烷、Si2Cl2H2Si2Cl6、SiCH4、SiClH、SiCl3H。蚀刻终止层212要比第一蚀刻终止层210更为致密，因此氢气不太可能穿过通向半导体层208。第二蚀刻终止层212具有更少的孔可供氢从其中穿过。
通过使用低功率和高压力，蚀刻终止层212会比背沟道保护层210更为致密。TFT的多层蚀刻终止部分允许使用含氢硅前驱物，同时还会防止氢渗透到半导体层。
应当理解，虽然本文中的描述参考进行半导体层208的氧等离子体处理以及背沟道保护层210和蚀刻终止层212两者的沉积两者做出，但也预见的是，可以单独使用含氧等离子体处理。
如图2D所示，随后，背沟道保护层210和蚀刻终止层212两者通过使用蚀刻剂(诸如HF)的湿法蚀刻来图案化，并且随后源极电极214和漏极电极216被形成。源极电极和漏极电极通过第一蚀刻终止层210和第二蚀刻终止层212间隔开来，第一蚀刻终止层210和第二蚀刻终止层212覆盖半导体层208的称为有源沟道的区域。
在形成蚀刻终止212后，源极电极214和漏极电极216被形成。适合于源极电极214和漏极电极216的材料包括铬、铜、铝、钽、钛、钼及上述项的组合，或上文提及的TCO。源极电极214和漏极电极216可由合适沉积技术形成，所述沉积技术诸如：PVD，随后通过蚀刻来图案化。
通过蚀刻两个不同的蚀刻终止层(即，背沟道保护层210和蚀刻终止层212)，就可在并不太致密的背沟道保护层上沉积致密的蚀刻终止层。蚀刻终止层起盖层作用并且有助于阻止氢到达半导体层。
图3示出根据一个实施方式的TFT300。TFT300是背沟道TFT，所述背沟道TFT包括基板302、栅极电极304、栅极电介质层306、半导体层308、源极电极310、漏极电极312、有源沟道314、第一钝化层316(即，背沟道保护层)以及第二钝化层318。用于沉积基板302、栅极电极304、栅极电介质层306、半导体层308、源极电极310、漏极电极312的材料和方法可为上文参考图2A-2D所述的那些材料和方法。
关于层316、318，层316、318可在与不如钝化层318致密的背沟道保护层316相同的腔室内形成。层316、318可包含不同的材料，并且在两个不同工艺中沉积。上文参考背沟道保护层210所述的相同材料和沉积条件均可用于背沟道保护层316。类似地，以上针对蚀刻终止层212所述的相同材料和沉积条件均可用于钝化层318。
另外，应当理解，虽然已论述了多蚀刻终止层以及多钝化层，但可预见的是，单层(即，蚀刻终止层212或钝化层318)可在本文中论述的低功率、高压力条件下用作在沉积时可产生很少气孔的非常致密的膜。
尽管上述内容针对本发明的实施方式，但也可在不脱离本发明的基本范围的情况下设计本发明的进一步实施方式，并且本发明的范围是由以上权利要求书来确定。

Claims (15)

1.一种薄膜晶体管，所述薄膜晶体管包括：
基板，所述基板具有栅极电极、栅极电介质层以及半导体层形成在所述基板上；
源极电极，所述源极电极设置在所述半导体层上；
漏极电极，所述漏极电极设置在所述半导体层上，并与所述源极电极通过包括所述半导体层的暴露部分的有源沟道间隔开来；
背沟道保护层，所述背沟道保护层设置在所述有源沟道中的所述暴露半导体层上；以及
蚀刻终止层，所述蚀刻终止层设置在所述背沟道保护层上，所述蚀刻终止层具有不同于所述背沟道保护层的组分。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述蚀刻终止层具有比所述背沟道保护层大的厚度。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述蚀刻终止层比所述背沟道保护层更为致密。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述背沟道保护层和所述蚀刻终止层两者包含SiOx。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述蚀刻终止层具有大于500埃的厚度。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述半导体层包含IGZO或ZnON。
7.一种薄膜晶体管，所述薄膜晶体管包括：
基板，所述基板具有栅极电极、栅极电介质层以及半导体层形成在所述基板上；
源极电极，所述源极电极设置在所述半导体层上；
漏极电极，所述漏极电极设置在所述半导体层上，并与所述源极电极通过包括所述半导体层的暴露部分的有源沟道间隔开来；
背沟道保护层，所述背沟道保护层设置在所述源极电极、所述暴露半导体层以及所述漏极电极上；以及
钝化层，所述钝化层设置在所述背沟道保护层上，所述钝化层具有不同于所述背沟道保护层的组分。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述钝化层具有比所述背沟道保护层大的厚度。
9.根据权利要求7所述的薄膜晶体管，其特征在于，所述钝化层比所述背沟道保护层更为致密。
10.根据权利要求7所述的薄膜晶体管，其特征在于，所述背沟道保护层和所述钝化层两者包含SiOx。
11.根据权利要求7所述的薄膜晶体管，其特征在于，所述钝化层具有大于500埃的厚度；或者其中所述半导体层包含IGZO或ZnON。
12.一种制造薄膜晶体管的方法，所述方法包括：
使用第一处理条件集合，在半导体层上沉积背沟道保护层，所述半导体层设置在栅极电介质层、栅极电极以及基板上；
使用不同于所述第一处理条件集合的第二处理条件集合，在所述背沟道保护层上沉积蚀刻终止层；以及
在所述半导体层上并邻近所述背沟道保护层和所述蚀刻终止层两者形成源极电极和漏极电极。
13.根据权利要求12所述的方法，其特征在于：
所述蚀刻终止层具有比所述背沟道保护层大的厚度；或者
所述蚀刻终止层比所述背沟道保护层更为致密；或者
所述蚀刻终止层以大于约30的N2O对硅烷的比例进行沉积；或者
所述蚀刻终止层以小于3.34kW/m2功率密度以及小于1.25托的压力进行沉积；或者
在所述蚀刻终止层的沉积期间，所述基板温度小于250摄氏度；或者
所述背沟道保护层和所述蚀刻终止层两者包含SiOx；或者
所述蚀刻终止层具有大于500埃的厚度；或者
所述背沟道保护层和所述蚀刻终止层通过PECVD进行沉积；或者
所述背沟道保护层和所述蚀刻终止层在相同腔室中进行沉积；或者
所述半导体层包含IGZO或ZnON。
14.一种制造薄膜晶体管的方法，所述方法包括：
使用第一处理条件集合，在半导体层、源极电极以及漏极电极上沉积背沟道保护层，所述半导体层设置在栅极电介质层、栅极电极以及基板上；以及
使用不同于所述第一处理条件集合的第二处理条件集合，在所述背沟道保护层上沉积钝化层。
15.根据权利要求14所述的方法，其中：
所述钝化层具有比所述背沟道保护层大的厚度；或者
所述钝化层比所述背沟道保护层更为致密；或者
所述钝化层以大于约30的N2O对硅烷的比例进行沉积；或者
所述钝化层以小于3.34kW/m2的功率密度以及小于1.25托的压力进行沉积；或者
在所述钝化层的沉积期间，所述基板温度小于250摄氏度；或者
所述背沟道保护层和所述钝化层两者包含SiOx；或者
所述钝化层具有大于500埃的厚度；或者
所述背沟道保护层和所述钝化层通过PECVD进行沉积；或者
所述背沟道保护层和所述钝化层在相同腔室中进行沉积；或者
所述半导体层包含IGZO或ZnON。
CN201480016376.XA 2013-03-19 2014-03-04 多层钝化或蚀刻终止tft Pending CN105051907A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361803443P 2013-03-19 2013-03-19
US61/803,443 2013-03-19
PCT/US2014/020286 WO2014149682A1 (en) 2013-03-19 2014-03-04 Multilayer passivation or etch stop tft

Publications (1)

Publication Number Publication Date
CN105051907A true CN105051907A (zh) 2015-11-11

Family

ID=51580641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480016376.XA Pending CN105051907A (zh) 2013-03-19 2014-03-04 多层钝化或蚀刻终止tft

Country Status (6)

Country Link
US (2) US9590113B2 (zh)
JP (1) JP2016519429A (zh)
KR (1) KR20150133235A (zh)
CN (1) CN105051907A (zh)
TW (1) TWI641150B (zh)
WO (1) WO2014149682A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167365A (zh) * 2014-08-06 2014-11-26 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN104752441B (zh) 2015-03-20 2018-03-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
JP6523071B2 (ja) * 2015-06-19 2019-05-29 東京エレクトロン株式会社 プラズマを用いた成膜方法
KR20180011713A (ko) * 2016-07-25 2018-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치의 제작 방법
US9991363B1 (en) * 2017-07-24 2018-06-05 Globalfoundries Inc. Contact etch stop layer with sacrificial polysilicon layer
TWI745420B (zh) * 2017-08-25 2021-11-11 聯華電子股份有限公司 半導體結構
US11751402B2 (en) * 2017-09-29 2023-09-05 Intel Corporation Ferroelectric capacitors with backend transistors
WO2019074506A1 (en) * 2017-10-12 2019-04-18 Intel Corporation THIN-CHANNEL THIN-FILM THIN-FILTER TRANSISTOR WITHDRAWN
WO2019125496A1 (en) * 2017-12-22 2019-06-27 Intel Corporation Sealant layers for thin film transistors
JP2020064924A (ja) * 2018-10-16 2020-04-23 東京エレクトロン株式会社 窒化膜の成膜方法および半導体装置の製造方法
TWI756757B (zh) * 2020-07-28 2022-03-01 國立中山大學 薄膜電晶體的製造方法
US11935935B2 (en) 2021-05-03 2024-03-19 Taiwan Semiconductor Manufacturing Company Limited Transistor including a hydrogen-diffusion barrier and methods for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163310A1 (en) * 2010-01-04 2011-07-07 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
CN102124569A (zh) * 2008-07-02 2011-07-13 应用材料股份有限公司 使用多有源沟道层的薄膜晶体管
US20110269266A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580402B1 (ko) 1999-09-06 2006-05-15 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
JP2001250956A (ja) * 2000-03-08 2001-09-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP4346841B2 (ja) * 2001-08-01 2009-10-21 シャープ株式会社 薄膜トランジスタ、液晶表示装置及び薄膜トランジスタの製造方法
JP2008091599A (ja) 2006-10-02 2008-04-17 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
CN101803028B (zh) * 2007-08-02 2013-03-13 应用材料公司 利用薄膜半导体材料的薄膜晶体管
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
CN101770124B (zh) 2008-12-30 2014-09-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
EP2445011B1 (en) * 2009-06-18 2018-01-10 Sharp Kabushiki Kaisha Semiconductor device
KR102096109B1 (ko) * 2009-07-03 2020-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20120102653A (ko) * 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR20110125105A (ko) 2010-05-12 2011-11-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
JP2011258804A (ja) * 2010-06-10 2011-12-22 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
KR20120000166A (ko) 2010-06-25 2012-01-02 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
EP2428994A1 (en) 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
JP5624628B2 (ja) * 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR101975929B1 (ko) * 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
KR20140031671A (ko) * 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102124569A (zh) * 2008-07-02 2011-07-13 应用材料股份有限公司 使用多有源沟道层的薄膜晶体管
US20110163310A1 (en) * 2010-01-04 2011-07-07 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
US20110269266A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2016519429A (ja) 2016-06-30
US9935183B2 (en) 2018-04-03
WO2014149682A1 (en) 2014-09-25
KR20150133235A (ko) 2015-11-27
US9590113B2 (en) 2017-03-07
US20170162678A1 (en) 2017-06-08
US20160013320A1 (en) 2016-01-14
TW201505186A (zh) 2015-02-01
TWI641150B (zh) 2018-11-11

Similar Documents

Publication Publication Date Title
CN105051907A (zh) 多层钝化或蚀刻终止tft
US9871124B2 (en) Method of IGZO and ZnO TFT fabrication with PECVD SiO2 passivation
TWI301294B (en) Gas diffusion shower head design for large area plasma enhanced chemical vapor deposition
US7988875B2 (en) Differential etch rate control of layers deposited by chemical vapor deposition
US8114484B2 (en) Plasma enhanced chemical vapor deposition technology for large-size processing
TWI693715B (zh) 半導體裝置及其製造方法
TW200636827A (en) Silicon oxide cap over high dielectric constant films
CN103828061A (zh) 使用氩气稀释来沉积含硅层的方法
US20150380561A1 (en) Metal oxide tft stability improvement
US20100037823A1 (en) Showerhead and shadow frame
CN109075208A (zh) 用于显示装置中的包含氧化锆的混合高k介电材料膜堆叠
KR101125904B1 (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
US20100035417A1 (en) Method of fabricating polycrystalline silicon thin film
US20060172545A1 (en) Purge process conducted in the presence of a purge plasma
US8216639B2 (en) Methods for elimination or reduction of oxide and/or soot deposition in carbon containing layers
JP2022546304A (ja) 薄膜トランジスタ用の窒素リッチな窒化ケイ素膜
US20050142712A1 (en) Method for forming gate dielectric layer
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
TWI758464B (zh) 含矽間隔物的選擇性形成
US6686232B1 (en) Ultra low deposition rate PECVD silicon nitride
TWI809637B (zh) 薄膜封裝結構、薄膜電晶體與顯示裝置
US20240047291A1 (en) High density plasma cvd for display encapsulation application
Won et al. SiO x process chemistry development using microwave plasma CVD
US20130089972A1 (en) Method for forming nanocrystalline silicon film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20190924