JP2020064924A - 窒化膜の成膜方法および半導体装置の製造方法 - Google Patents
窒化膜の成膜方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2020064924A JP2020064924A JP2018194933A JP2018194933A JP2020064924A JP 2020064924 A JP2020064924 A JP 2020064924A JP 2018194933 A JP2018194933 A JP 2018194933A JP 2018194933 A JP2018194933 A JP 2018194933A JP 2020064924 A JP2020064924 A JP 2020064924A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- gas
- forming
- fluorine
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 112
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000007789 gas Substances 0.000 claims abstract description 152
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000011737 fluorine Substances 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000010926 purge Methods 0.000 claims description 6
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 238000009616 inductively coupled plasma Methods 0.000 claims description 2
- 239000005049 silicon tetrachloride Substances 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 16
- 238000010030 laminating Methods 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 17
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract description 5
- UAJUXJSXCLUTNU-UHFFFAOYSA-N pranlukast Chemical compound C=1C=C(OCCCCC=2C=CC=CC=2)C=CC=1C(=O)NC(C=1)=CC=C(C(C=2)=O)C=1OC=2C=1N=NNN=1 UAJUXJSXCLUTNU-UHFFFAOYSA-N 0.000 description 20
- 229960004583 pranlukast Drugs 0.000 description 20
- 230000008569 process Effects 0.000 description 19
- 230000007246 mechanism Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000002411 adverse Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008284 Si—F Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- PUUOOWSPWTVMDS-UHFFFAOYSA-N difluorosilane Chemical compound F[SiH2]F PUUOOWSPWTVMDS-UHFFFAOYSA-N 0.000 description 1
- NTQGILPNLZZOJH-UHFFFAOYSA-N disilicon Chemical compound [Si]#[Si] NTQGILPNLZZOJH-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】酸化膜と窒化膜とを交互に積層した積層構造体に用いる窒化膜を成膜する際に、高積層化による積層構造体のエッチングレートの低下を抑制することができる窒化膜の成膜方法および半導体装置の製造方法を提供する。【解決手段】酸化膜と窒化膜とを交互に積層した積層構造体を形成するための被処理基板であって、表面に窒化膜形成面を有する被処理基板を準備する工程と、ケイ素とフッ素とを含有ガスを含むＳｉ原料ガスと、窒素含有ガスとを被処理基板に供給するとともに、プラズマを生成して、被処理基板の窒化膜形成面に、フッ素を含有させた窒化膜を形成する工程とを含む【選択図】 図１
Description
本開示は、窒化膜の成膜方法および半導体装置の製造方法に関する。
例えば、３ＤＮＡＮＤ型不揮発性半導体記憶装置（以下、３ＤＮＡＮＤ型半導体メモリという）の製造過程においては、酸化膜（ＳｉＯ２膜）と窒化膜（ＳｉＮ膜）を交互に多層積層した積層構造体を形成し、積層方向にメモリホールを形成する。次いで、メモリホール内にゲート絶縁膜およびチャネル部を形成した後、積層膜の積層方向にトレンチを形成し、そのトレンチを介してＳｉＮ膜をウエットエッチングにより除去する。次いで、ＳｉＮ膜を除去した後のスペースにメタル膜を埋め込む（例えば特許文献１）。
従来、３ＤＮＡＮＤ型半導体メモリの製造過程で用いる積層構造体のプロセスは高速成膜が必要であることから、窒化膜の成膜には、高速成膜可能なプラズマＣＶＤが用いられている。プラズマＣＶＤによりＳｉＮ膜を成膜する際には、例えば特許文献２に記載されているように、シラン（ＳｉＨ４）ガスのようなシラン系化合物ガスと、アンモニア（ＮＨ３）ガスのような窒素含有ガスが用いられる。
本開示は、酸化膜と窒化膜とを交互に積層した積層構造体に用いる窒化膜を成膜する際に、高積層化による積層構造体のエッチングレートの低下を抑制することができる窒化膜の成膜方法および半導体装置の製造方法を提供する。
本開示の一態様に係る窒化膜の成膜方法は、酸化膜と窒化膜とを交互に積層した積層構造体を形成するための被処理基板であって、表面に窒化膜形成面を有する被処理基板を準備する工程と、ケイ素とフッ素とを含有ガスを含むＳｉ原料ガスと、窒素含有ガスとを被処理基板に供給するとともに、プラズマを生成して、前記被処理基板の前記窒化膜形成面に、フッ素を含有させた窒化膜を形成する工程と、を含む。
本開示によれば、酸化膜と窒化膜とを交互に積層した積層構造体に用いる窒化膜を成膜する際に、高積層化による積層構造体のエッチングレートの低下を抑制することができる窒化膜の成膜方法および半導体装置の製造方法が提供される。
以下、添付図面を参照して実施形態について説明する。
＜経緯および概要＞
最初に、本開示の実施形態に係る窒化膜の成膜方法の経緯および概要について説明する。
例えば、３ＤＮＡＮＤ型半導体メモリの製造過程においては、酸化膜（ＳｉＯ２膜）と窒化膜（ＳｉＮ膜）とを交互に多層積層した積層構造体（以下ＯＮＯＮ積層構造体という）を形成する。
最初に、本開示の実施形態に係る窒化膜の成膜方法の経緯および概要について説明する。
例えば、３ＤＮＡＮＤ型半導体メモリの製造過程においては、酸化膜（ＳｉＯ２膜）と窒化膜（ＳｉＮ膜）とを交互に多層積層した積層構造体（以下ＯＮＯＮ積層構造体という）を形成する。
ＯＮＯＮ積層構造体を形成するプロセスには高速化が要求されるため、従来、窒化膜の成膜には高速成膜可能なプラズマＣＶＤが用いられている。プラズマＣＶＤにより窒化膜を成膜するには、上述した特許文献２に示すように、ＳｉＨ４ガスのようなシラン系化合物ガスと、ＮＨ３ガスのような窒素含有ガスを用いている。
ところで、３ＤＮＡＮＤ型半導体メモリでは、高記憶密度化のため、ＯＮＯＮ積層構造体の高積層化が進んでいる。つまり、ＯＮＯＮ積層構造体を高集積化することで、単位面積当たりのトランジスタ数を増加させている。しかし、高積層化が進むと、ＯＮＯＮ積層構造体の積層方向にエッチングしてメモリホールを形成する際に、特に下部のエッチングレートが低下してしまい、エッチング時間が増加して、生産性が低下してしまう。
そこで、一態様においては、ＯＮＯＮ積層構造体のような酸化膜と窒化膜とを交互に積層した積層構造体を構成する窒化膜を成膜するにあたり、四フッ化ケイ素（ＳｉＦ４）のような、シリコン（Ｓｉ）とフッ素（Ｆ）を含有するガスを用いる。すなわち、ＳｉとＦとを含有するガスを含むＳｉ原料ガスと、窒素含有ガスとを供給し、プラズマを生成して、被処理基板の窒化膜形成面に、Ｆを含有させた窒化膜を成膜する。このときの成膜は、プラズマＣＶＤでもプラズマＡＬＤでもよい。
これにより、完全に分解されなかったＳｉＦ４等が窒化膜中に添加され、膜中にＦが含有される。Ｆは窒化膜中に含まれることにより膜のエッチングレートを大きく上昇させる効果があるため、Ｆが含有された窒化膜（ＳｉＮＦ膜）は、Ｆが含有されていない窒化膜（ＳｉＮ膜）に比べてエッチングレートが格段に大きい。このため、積層構造体のエッチングレートを高めることができる。
また、従来の窒化膜の成膜においては、成膜原料として用いられるＳｉＨ４ガス等に含まれる水素（Ｈ）が成膜過程で窒化膜中に含まれるため、窒化膜からのＨ拡散が問題となる。つまり、窒化膜中のＨは、熱工程中にトランジスタのゲート絶縁膜界面に拡散して、トランジスタの信頼性を劣化させ、しきい値のばらつきを増大させるおそれがある。
このような点に対して、一実施形態では、ＳｉＨ４ガス等のＨを含むガスの代わりに、ＳｉＦ４のようなＳｉとＦを含有するガスを用いることにより、窒化膜中に含まれるＨ量を低減させることができる。これにより、Ｈ拡散によるトランジスタへの悪影響を抑制することができる。
＜窒化膜の成膜方法＞
次に、窒化膜の成膜方法の具体的な実施形態について説明する。図１は一実施形態に係る窒化膜の成膜方法を示すフローチャートである。
次に、窒化膜の成膜方法の具体的な実施形態について説明する。図１は一実施形態に係る窒化膜の成膜方法を示すフローチャートである。
最初に、例えば、３ＤＮＡＮＤ型半導体メモリの製造過程で用いられるＯＮＯＮ積層構造体のような酸化膜と窒化膜とを交互に積層した積層構造体を形成するための被処理基板であって、表面に窒化膜形成面を有する被処理基板を準備する（ステップ１）。
被処理基板は、例えば、シリコンに代表される半導体基体上に所定の構造が形成された半導体ウエハ（以下、単にウエハと記す）であり、積層構造体の形成前のものであっても、積層構造体の形成途中のものであってもよい。このような被処理基板を成膜装置のチャンバー内に設ける。
次に、ＳｉとＦとを含有するガスを含むＳｉ原料ガスと、窒素含有ガスとを被処理基板に供給するとともに、プラズマを生成して、被処理基板の窒化膜形成面に、Ｆを含有させた窒化膜を成膜する（ステップ２）。
具体的には、ＳｉとＦとを含有するガスを含むＳｉ原料ガスと、窒素含有ガスとを、被処理基板が配置されたチャンバー内に供給し、チャンバー内に所定のタイミングでプラズマを生成する。
このようなプラズマを用いた成膜処理として、Ｓｉ原料ガスと窒素含有ガスを、被処理基板が配置されたチャンバー内に同時に導入し、プラズマを生成して成膜するプラズマＣＶＤを用いることができる。プラズマＣＶＤの場合は、Ｓｉ原料ガスと窒素含有ガスをプラズマにより解離して、被処理基板の表面でＣＶＤ反応を生じさせる。
また、プラズマを用いた成膜処理として、Ｓｉ原料ガスおよび窒素含有ガスを、チャンバー内の残留ガスのパージを挟んで交互にチャンバー内に導入し、所定のタイミングでプラズマを生成して成膜するプラズマＡＬＤを用いることもできる。
プラズマを用いることにより、高速成膜を行うことができ、高速成膜が要求されるＯＮＯＮ積層構造体の窒化膜の成膜に適したものとなる。
Ｓｉ原料ガスとして用いられるＳｉとＦとを含有するガスとしては、ＳｉＦ４ガスに代表されるフッ化ケイ素系ガスを挙げることができる。フッ化ケイ素系ガスとしては、他に二フッ化ケイ素（ＳｉＦ２）ガスや、六フッ化二ケイ素（Ｓｉ２Ｆ６）ガス等を挙げることができる。Ｓｉ原料ガスとしては、ＳｉとＦとを含有ガスの他に、ＳｉＨ４ガス、四塩化ケイ素（ＳｉＣｌ４）ガス、ジシラン（Ｓｉ２Ｈ６）ガス、ジクロロシラン（ＳｉＨ２Ｃｌ２）ガス、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）ガス等のＦを含まないＳｉ系化合物ガスを含んでいてもよい。窒素含有ガスとしては、Ｎ２ガス、ＮＨ３ガス等を用いることができる。なお、Ｓｉ原料ガスと窒素含有ガスの他に、プラズマ生成ガスやパージガス等として用いるＡｒガス等の不活性ガス（希ガス）を用いてもよい。
このようにＳｉＦ４ガス等のＳｉとＦとを含有するガスを用いることにより、完全に分解されなかったＳｉＦ４等が窒化膜中に添加され、膜中にＦが含有される。Ｆは窒化膜中に含まれることにより膜のエッチングレートを大きく上昇させる効果があるため、窒化膜中にＦが含有された窒化膜（ＳｉＮＦ膜）は、Ｆが含有されていない窒化膜（ＳｉＮ膜）に比べてエッチングレートが格段に大きい。例えば、２０ａｔ％のＦが含有されたＳｉＮＦ膜は、エッチングレートがＳｉＮ膜の２倍以上となる。
Ｆの含有量が多すぎるとＦ拡散により、積層構造体の酸化膜やバルクの酸化膜への悪影響が懸念され、また膜ストレスが大きくなるため、Ｆの含有量は３０ａｔ％以下が好ましい。ＳｉＦ４ガス等のＳｉとＦとを含有するガスの流量を調整することにより、窒化膜（ＳｉＮＦ膜）中のＦ含有量を所望の値に調整することができる。
このようなＦの悪影響の抑制や、膜のストレス制御のため、上述したＳｉＨ４ガス、ＳｉＣｌ４ガス等のＦを含まないＳｉ系化合物ガスを添加して、窒化膜（ＳｉＮＦ膜）中のＦ含有量の調整を行うことができる。
また、Ｓｉ原料ガスとして、ＳｉＦ４ガスのようなＳｉとＦとを含有するガスを用いることにより、従来Ｓｉ原料として用いていたＳｉＨ４ガス等のＨ含有ガスの量を減少させることができ、窒化膜中のＨ量を減少させることができる。これにより、窒化膜中からトランジスタのゲート絶縁膜界面へのＨ拡散を抑制することができる。
窒素含有ガスとしては、窒素ガス（Ｎ２ガス）、ＮＨ３ガス等を用いることができるが、Ｎ２ガスが好ましい。Ｎ２ガスはＨを含んでいないので、窒化膜中のＨ量の減少に寄与する。また、窒素含有ガスとして、Ｎ２ガスとＮＨ３ガス等の他のガスを併用してもよいが、Ｎ２ガスのみとすることが好ましい。これにより、窒素含有ガス由来のＨをなくすことができ、窒化膜中のＨ量をより減少させて、Ｈの悪影響を一層効果的に抑制することができる。
プラズマを生成する手法は特に限定されず、容量結合プラズマ、誘導結合プラズマ、マイクロ波プラズマ等、一般的に用いられているものを用いることができる。プラズマの応答性の観点からは容量結合プラズマが好ましい。ただし、ＳｉＦ４やＮ２は結合エネルギーが高く、分解させるためには高いプラズマエネルギーが必要となる。このため、容量結合プラズマを用いる場合には、プラズマエネルギーを高くするために、通常の１３．５６ＭＨｚよりも高い、ＶＨＦ帯域の高周波が好ましく、６０ＭＨｚ以上の周波数を用いることがより好ましい。
成膜処理の際の温度は、成膜反応を有効に進行させる観点およびデバイスの要請の観点から３００〜６５０℃の範囲が好ましい。また、処理の際のチャンバー内の圧力は、プラズマ生成手法によっても異なるが、１３．３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）の範囲が好ましい。
＜成膜装置＞
次に、上述した窒化膜の成膜方法に用いることができる成膜装置の一例について説明する。図２は成膜装置の一例を概略的に示す断面図であり、容量結合型プラズマを生成して、被処理基板であるウエハに成膜処理を行う成膜装置を例示する。
次に、上述した窒化膜の成膜方法に用いることができる成膜装置の一例について説明する。図２は成膜装置の一例を概略的に示す断面図であり、容量結合型プラズマを生成して、被処理基板であるウエハに成膜処理を行う成膜装置を例示する。
この成膜装置１００は、略円筒状をなす金属製のチャンバー１を有している。チャンバー１は、その底部中央に突出部１ａを有している。チャンバー１の側面には排気管１１が接続されており、この排気管１１には、チャンバー１内の圧力を制御するための自動圧力制御弁（ＡＰＣ）およびチャンバー１内を排気するための真空ポンプを有する排気機構１２が設けられている。この排気機構１２によりチャンバー１内を所定の真空度まで減圧することが可能となっている。
チャンバー１の側壁には、チャンバー１と隣接して設けられた図示しないウエハ搬送室との間でウエハＷの搬入出を行うための搬入出口１３と、この搬入出口１３を開閉するゲートバルブ１４とが設けられている。
チャンバー１内には、ウエハＷを水平に支持するための載置台２が設けられている。載置台２は、その下面中央で、チャンバー１の底部から垂直に延びる支持部材３に支持されている。載置台２は金属製であり、下部電極として機能する。載置台２は接地されている。載置台２の内部には、ウエハＷを加熱するためのヒータ２１が設けられている。なお、載置台２はセラミックス製でもよく、その場合は、その中に電極が設けられて下部電極として機能するようにされる。
載置台２にはウエハＷを支持して昇降させるための複数のウエハ支持ピン（図示せず）が、載置台２の表面に対して突没可能に設けられている。
チャンバー１の天壁１ｂには、円形の穴が形成されており、その穴には、リング状の絶縁部材１５を介して、上部電極として機能する円板状をなすシャワーヘッド２０が嵌め込まれている。シャワーヘッド２０は、ベース部材２１とシャワープレート２２とを有している。ベース部材２１とシャワープレート２２との間にはガス拡散空間２３が形成されている。シャワープレート２２には、ガス拡散空間２３からチャンバー１の内部へ貫通する複数のガス吐出孔２４が形成されている。ベース部材１１の中央には、ガス拡散空間２３内へ貫通するように、ガス導入孔２５が形成されている。ガス導入孔２５には、ガス供給機構３０の配管３１が接続され、ガス供給機構３０からのガスがシャワーヘッド２０を介してチャンバー１内に吐出されるようになっている。
ガス供給機構３０は、ＳｉとＦとを含有するガスであるＳｉＦ４ガス、窒素含有ガスであるＮ２ガス、プラズマ生成ガスおよびパージガスとして機能するＡｒガス等をチャンバー１内に供給するためのものであり、各ガスを供給する複数のガス供給源と、各ガスの供給源と配管３１とを繋ぐ配管、配管に設けられたバルブ、流量制御器等を有している。
シャワーヘッド２０には、第１整合器４１を介して第１高周波電源４２が接続され、第２整合器４３を介して第２高周波電源４４が接続されている。第１高周波電源４２の周波数（第１の周波数）は、ＶＨＦ帯域の高周波であることが好ましく、６０ＭＨｚ以上がより好ましい。また、第２高周波電源４４の周波数（第２の周波数）は、第１高周波電源４２より低い周波数のＨＦ帯域の高周波であり、２〜１３ＭＨｚが好ましい。第１整合器４１は第１高周波電源４２の内部（または出力）インピーダンスに負荷インピーダンスを整合させるものである。第２整合器４３は、第２高周波電源４４の内部（または出力）インピーダンスに負荷インピーダンスを整合させるものである。
ＳｉＦ４ガスのようなＳｉとＦを含有するガスは、Ｓｉ−Ｆの結合エネルギーが高いため、従来の１３．５６ＭＨｚでは解離され難い。このため、第１高周波電源４２の周波数である第１の周波数として、従来の１３．５６ＭＨｚよりもプラズマエネルギーを高くすることができるＶＨＦ帯域の周波数を用いることが好ましい。また、第１の周波数よりも低い、ＨＦ帯域の周波数の第２高周波電源４４を用いることにより、第１の周波数と第２の周波数を重畳させることができ、第１高周波電源４２を小型化することができる。なお、第１高周波電源４２として十分な出力のものを確保できれば、第１高周波電源４２のみであってもよい。
成膜装置１００は、制御部５０を有している。制御部５０は、コンピュータからなり、成膜装置１００の各構成部を制御するＣＰＵを有する主制御部を有している。また、制御部５０は、他に、入力装置、出力装置、表示装置、および記憶装置（記憶媒体）を有している。制御対象の各構成部は、例えば、ヒータ電源、排気機構１２、ガス供給機構３０、第１および第２の高周波電源４２および４３等である。制御部５０の主制御部は、例えば、記憶装置の記憶媒体に記憶された処理レシピに基づいて、成膜装置１００に、所定の動作を実行させる。
このように構成される成膜装置１００においては、搬入出口１３からチャンバー１内にウエハＷを搬入し、載置台２上にウエハＷを載置する。載置台２は予めヒータ２１により所定の温度に制御されている。
次いで、排気機構１２より排気することにより、チャンバー１内を所定の圧力に制御する。そして、ガス供給機構３０からＳｉＦ４ガス、およびＮ２ガス（必要に応じて、Ａｒガス）を導入しつつ、第１高周波電源４２および第２高周波電源４４からシャワーヘッド２０に高周波電力を印加する。これにより、下部電極である載置台２と上部電極であるシャワーヘッド２０との間に容量結合プラズマが生成され、プラズマＣＶＤまたはプラズマＡＬＤにより、Ｆを含有する窒化膜（ＳｉＮＦ膜）を成膜する。
プラズマＣＶＤの場合は、ＳｉＦ４ガス、およびＮ２ガス（必要に応じて、Ａｒガス）を同時にチャンバー内に供給しながら容量結合プラズマを生成し、被処理基板上にＳｉＮＦ膜を成膜する。
プラズマＡＬＤの場合は、チャンバー１に対して、ＳｉＦ４ガスの供給、残留ガスのパージ、Ｎ２ガスの供給、残留ガスのパージを交互に繰り返し供給しながら所定のタイミングで容量結合プラズマを生成し、被処理基板上にＳｉＮＦ膜を成膜する。
成膜処理に際しては、ウエハ温度は３００〜６５０℃の範囲が好ましく、チャンバー１内の圧力は、１３．３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）の範囲が好ましい。
成膜終了後、チャンバー１内をパージし、被処理基板Ｗを、搬入出口１３を介して搬送室は搬出する。
＜半導体装置の製造方法＞
次に、上述した窒化膜の成膜方法が適用される半導体装置の製造方法について、３ＤＮＡＮＤ型半導体メモリの製造方法を例にとって説明する。
図３は半導体装置の製造方法としての３ＤＮＡＮＤ型半導体メモリの製造方法を示すフローチャート、図４〜８はその際の各工程を示す工程断面図である。
次に、上述した窒化膜の成膜方法が適用される半導体装置の製造方法について、３ＤＮＡＮＤ型半導体メモリの製造方法を例にとって説明する。
図３は半導体装置の製造方法としての３ＤＮＡＮＤ型半導体メモリの製造方法を示すフローチャート、図４〜８はその際の各工程を示す工程断面図である。
最初に、被処理基板である、シリコン基体上に下部構造が形成されたウエハ１０１の上に、酸化膜（ＳｉＯ２膜）１０２と、犠牲膜であるＦを含有させた窒化膜（ＳｉＮＦ膜）１０３とを交互に複数回成膜し、ＯＮＯＮ積層構造体１１０を形成する（ステップ１１、図４）。ＳｉＮＦ膜１０３は犠牲膜である。
ＳｉＮＦ膜１０３は、上述したように、ＳｉＦ４ガス等のＳｉとＦとを含有するガスを含むＳｉ原料ガスと、Ｎ２ガス等の窒素含有ガスとを用いて、プラズマＣＶＤまたはプラズマＡＬＤにより成膜される。また、ＳｉＯ２膜１０２は、テトラエトキシシラン（ＴＥＯＳ）、ＳｉＨ４等を用いたＣＶＤにより成膜される。
次に、ＯＮＯＮ積層構造体１１０の積層方向に、プラズマエッチングを行い、ＯＮＯＮ積層構造体１１０を貫通するメモリホール１０４を形成する（ステップ１２、図５）。
次に、メモリホール１０４の内壁部にゲート絶縁膜１１１、チャネル部１１２を順に形成した後、中央部にコア絶縁膜１１３を埋め込んでメモリ部１２０を形成する（ステップ１３、図６）。
次に、ＯＮＯＮ積層構造体１１０の積層方向にトレンチを形成し（図示せず）、トレンチを介して犠牲膜であるＳｉＮＦ膜１０３をウエットエッチングで除去する（ステップ１４、図７）。ウエットエッチングの際の薬液としては、熱リン酸（Ｈ３ＰＯ４）を用いることができる。
その後、ＳｉＮＦ膜を除去して形成された空間１１４にゲート電極となる金属膜１１５を埋め込む（ステップ１５、図８）。金属膜を構成する金属としては、タングステン（Ｗ）等が用いられる。
このような半導体装置の製造方法において、ＯＮＯＮ積層構造体を構成する窒化膜として、上述したように、ＳｉＦ４ガス等のＳｉとＦとを含有するガスを用いて成膜してＦを含有させたＳｉＮＦ膜１０３を用いる。ＳｉＮＦ膜１０３は、Ｆを含有させていない窒化膜（ＳｉＮ膜）に比べてエッチングレートが格段に大きい。このため、ＯＮＯＮ積層構造体１１０が高積層化されても、メモリホール１０４を形成する際のエッチングレートを従来よりも高めることができる。このため、メモリホール１０４のエッチング時間を短縮することができ、生産性の低下を抑制することができる。
また、従来、窒化膜を成膜する際に、ＳｉＨ４ガス等のＨを含有するガスが用いられるため、これらに含まれるＨが窒化膜中に含まれる。これに対して、ＳｉＮＦ膜１０３の成膜時には、ＳｉＦ４のようなＳｉとＦを含有するガスを用いるので、膜中に含まれるＨ量を従来よりも減少させることができ、Ｈ拡散によるトランジスタへの悪影響を抑制することができる。また、窒素含有ガスをＮ２ガスのみとすることにより、窒化膜中のＨ量をより減少させて、Ｈの悪影響を一層効果的に抑制することができる。
さらに、Ｆを含有させたＳｉＮＦ膜は、Ｆを含有させていないＳｉＮ膜と比べてウエットエッチングレートが高いことが知られている（藤田静雄、シリコン窒化膜の最近の研究、応用物理 １９８５年５４巻１２号）。この文献のＦｉｇ．９には、ＳｉＮ膜にＦを含有させることにより、希フッ酸に対するウエットエッチングレートが２桁近く上昇することが記載され、Ｈ３ＰＯ４に対するウエットエッチングレートも上昇することが示されている。したがって、ステップ１４のウエットエッチング工程の時間を短縮することができる。
以上の例は、ＯＮＯＮ積層構造体１１０窒化膜の全てを、Ｆを含有させたＳｉＮＦ膜で形成した場合について示したが、ＯＮＯＮ積層構造体１１０の一部の窒化膜のみＳｉＮＦ膜としてもよい。好適な例としては、ＯＮＯＮ積層構造体１１０の下部に存在する窒化膜のみをＳｉＮＦ膜とするものを挙げることができる。すなわち、メモリホールをプラズマエッチングにより加工する場合、イオンやラジカルが、メモリホールの下部において上部よりも圧倒的に少なくなるため、下部のエッチングレートが著しく低下する。このため、図９に示すように、エッチングレートが低下するメモリホール下部に対応する窒化膜、例えばダミーやセレクトゲートを形成する部分の窒化膜のみにＳｉＮＦ膜１０３を適用し、他の窒化膜をＳｉＮ膜１０３´としてもよい。このとき、ＳｉＮＦ膜１０３の数は、３〜１０層程度が好ましい。
＜他の適用＞
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、上記実施形態では、３ＤＮＡＮＤ型半導体メモリのＯＮＯＮ積層構造体の窒化膜の例を示したが、これに限らず、酸化膜と窒化膜の積層構造体の窒化膜であれば適用可能である。
また、上記成膜装置は例示に過ぎず、プラズマを用いた成膜装置であれば特に限定されない。例えば、プラズマ生成方式も任意であり、また、枚葉式の装置に限らず、複数の基板を一度に処理するバッチ式装置やセミバッチ式装置であってもよい。
１；チャンバー
２；載置台
１２；排気機構
２０；シャワーヘッド
３０；ガス供給機構
４２，４４；高周波電源
５０；制御部
１００；成膜装置
１０１；ウエハ（被処理基）
１０２；酸化膜（ＳｉＯ２膜）
１０３；Ｆを含有させた窒化膜（ＳｉＮＦ膜）
１０３´；窒化膜（ＳｉＮ膜）
１０４；メモリホール
１１０；ＯＮＯＮ積層構造体
１１４；ＳｉＮＦ膜を除去して形成された空間
１１５；金属膜
Ｗ；ウエハ（被処理基板）
２；載置台
１２；排気機構
２０；シャワーヘッド
３０；ガス供給機構
４２，４４；高周波電源
５０；制御部
１００；成膜装置
１０１；ウエハ（被処理基）
１０２；酸化膜（ＳｉＯ２膜）
１０３；Ｆを含有させた窒化膜（ＳｉＮＦ膜）
１０３´；窒化膜（ＳｉＮ膜）
１０４；メモリホール
１１０；ＯＮＯＮ積層構造体
１１４；ＳｉＮＦ膜を除去して形成された空間
１１５；金属膜
Ｗ；ウエハ（被処理基板）
Claims (16)
- 酸化膜と窒化膜とを交互に積層した積層構造体を形成するための被処理基板であって、表面に窒化膜形成面を有する被処理基板を準備する工程と、
ケイ素とフッ素とを含有ガスを含むＳｉ原料ガスと、窒素含有ガスとを被処理基板に供給するとともに、プラズマを生成して、前記被処理基板の前記窒化膜形成面に、フッ素を含有させた窒化膜を形成する工程と、
を含む、窒化膜の成膜方法。 - 前記被処理基板を準備する工程は、成膜装置のチャンバー内に被処理基板を配置し、
前記フッ素を含む窒化膜を形成する工程は、前記チャンバー内に前記ケイ素とフッ素とを含有するガスを含むＳｉ原料ガスと、窒素含有ガスとを供給し、前記チャンバー内にプラズマを生成する、請求項１に記載の窒化膜の成膜方法。 - 前記フッ素を含む窒化膜を形成する工程は、前記チャンバー内に前記ケイ素とフッ素とを含有ガスを含むＳｉ原料ガスと、窒素含有ガスとを同時に供給し、前記チャンバー内にプラズマを生成して、プラズマＣＶＤにより前記被処理基板の前記窒化膜形成面にフッ素を含有させた窒化膜を形成する、請求項２に記載の窒化膜の成膜方法。
- 前記フッ素を含む窒化膜を形成する工程は、前記ケイ素とフッ素とを含有ガスを含むＳｉ原料ガスおよび前記窒素含有ガスを、前記チャンバー内の残留ガスのパージを挟んで交互に前記チャンバー内に導入し、所定のタイミングでプラズマを生成して、プラズマＡＬＤにより前記被処理基板の前記窒化膜形成面にフッ素を含有させた窒化膜を形成する、請求項２に記載の窒化膜の成膜方法。
- 前記ケイ素とフッ素とを含有するガスは、フッ化ケイ素ガスである、請求項１から請求項４のいずれか１項に記載の窒化膜の成膜方法。
- 前記フッ化ケイ素ガスは、四フッ化ケイ素（ＳｉＦ４）ガスである、請求項５に記載の窒化膜の成膜方法。
- 前記窒素含有ガスは、窒素ガスを含む、請求項１から請求項６のいずれか１項に記載の窒化膜の成膜方法。
- 前記窒化膜のフッ素含有量が、３０ａｔ％以下の範囲となるように、前記ケイ素とフッ素とを含有するガスの流量を調整する、請求項１から請求項７のいずれか１項に記載の窒化膜の成膜方法。
- 前記Ｓｉ原料ガスは、フッ素を含まないシリコン系化合物ガスを含む、請求項１から請求項８のいずれか１項に記載の窒化膜の成膜方法。
- 前記フッ素を含まないシリコン系化合物ガスは、シランガスまたは四塩化ケイ素ガスを含む、請求項９に記載の窒化膜の成膜方法。
- 前記プラズマは、容量結合プラズマ、誘導結合プラズマ、またはマイクロ波プラズマである、請求項１から請求項１０のいずれか１項に記載の窒化膜の成膜方法。
- 前記プラズマが前記容量結合プラズマの場合、ＶＨＦ帯域の周波数の高周波電力を印加してプラズマを生成する、請求項１１に記載の窒化膜の成膜方法。
- 前記高周波電力の周波数は、６０ＭＨｚ以上である、請求項１２に記載の窒化膜の成膜方法。
- 酸化膜と窒化膜との積層構造体は、３ＤＮＡＮＤ型不揮発性半導体記憶装置の製造過程で用いられるものである、請求項１から請求項１３のいずれか１項に記載の窒化膜の成膜方法。
- 被処理基板上に酸化膜と窒化膜とを交互に積層し、積層構造体を形成する工程と、
前記積層構造体の積層方向にプラズマエッチングを行い、前記積層構造体を貫通するメモリホールを形成する工程と、
前記メモリホール内にメモリ部を形成する工程と、
前記積層構造体の前記窒化膜をウエットエッチングで除去する工程と、
前記窒化膜を除去した空間に金属膜を埋め込む工程と、
を有し、
前記積層構造体の前記窒化膜の全部または一部が、請求項１から請求項１３のいずれかの方法で成膜された、フッ素を含有させた窒化膜である、半導体装置の製造方法。 - 前記積層構造体の下部に存在する前記窒化膜が、請求項１から請求項１３のいずれかの方法で成膜された、フッ素を含有させた窒化膜である、請求項１５に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018194933A JP2020064924A (ja) | 2018-10-16 | 2018-10-16 | 窒化膜の成膜方法および半導体装置の製造方法 |
| PCT/JP2019/028095 WO2020079903A1 (ja) | 2018-10-16 | 2019-07-17 | 窒化膜の成膜方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018194933A JP2020064924A (ja) | 2018-10-16 | 2018-10-16 | 窒化膜の成膜方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020064924A true JP2020064924A (ja) | 2020-04-23 |
Family
ID=70283020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018194933A Pending JP2020064924A (ja) | 2018-10-16 | 2018-10-16 | 窒化膜の成膜方法および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2020064924A (ja) |
| WO (1) | WO2020079903A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022500854A (ja) * | 2018-09-10 | 2022-01-04 | ラム リサーチ コーポレーションLam Research Corporation | 高アスペクト比パターニング及び縦方向スケーリングのための膜スタック簡素化 |
| KR20220068154A (ko) | 2020-11-18 | 2022-05-25 | 도쿄엘렉트론가부시키가이샤 | 질화실리콘막의 성막 방법 및 성막 장치 |
| WO2023080004A1 (ja) * | 2021-11-04 | 2023-05-11 | 東京エレクトロン株式会社 | 成膜方法、及び成膜装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023001408A (ja) * | 2021-06-17 | 2023-01-06 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0641751A (ja) * | 1992-07-27 | 1994-02-15 | Nippon Telegr & Teleph Corp <Ntt> | 光学薄膜材料の製造方法 |
| SG140538A1 (en) * | 2006-08-22 | 2008-03-28 | Lam Res Corp | Method for plasma etching performance enhancement |
| KR20150133235A (ko) * | 2013-03-19 | 2015-11-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 다층 패시베이션 또는 식각 정지 ｔｆｔ |
| US10246772B2 (en) * | 2015-04-01 | 2019-04-02 | Applied Materials, Inc. | Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices |
| JP2017168527A (ja) * | 2016-03-14 | 2017-09-21 | 東芝メモリ株式会社 | 半導体記憶装置およびその製造方法 |
| JP6689140B2 (ja) * | 2016-06-17 | 2020-04-28 | 東京エレクトロン株式会社 | 成膜方法およびｔｆｔの製造方法 |
-
2018
- 2018-10-16 JP JP2018194933A patent/JP2020064924A/ja active Pending
-
2019
- 2019-07-17 WO PCT/JP2019/028095 patent/WO2020079903A1/ja active Application Filing
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022500854A (ja) * | 2018-09-10 | 2022-01-04 | ラム リサーチ コーポレーションLam Research Corporation | 高アスペクト比パターニング及び縦方向スケーリングのための膜スタック簡素化 |
| US12080592B2 (en) | 2018-09-10 | 2024-09-03 | Lam Research Corporation | Film stack simplification for high aspect ratio patterning and vertical scaling |
| JP7555909B2 (ja) | 2018-09-10 | 2024-09-25 | ラム リサーチ コーポレーション | 高アスペクト比パターニング及び縦方向スケーリングのための膜スタック簡素化 |
| KR20220068154A (ko) | 2020-11-18 | 2022-05-25 | 도쿄엘렉트론가부시키가이샤 | 질화실리콘막의 성막 방법 및 성막 장치 |
| KR20240129146A (ko) | 2020-11-18 | 2024-08-27 | 도쿄엘렉트론가부시키가이샤 | 질화실리콘막의 성막 방법 및 성막 장치 |
| WO2023080004A1 (ja) * | 2021-11-04 | 2023-05-11 | 東京エレクトロン株式会社 | 成膜方法、及び成膜装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020079903A1 (ja) | 2020-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111593319B (zh) | 用于填充在衬底表面内形成的凹部的循环沉积方法和设备 | |
| TWI780160B (zh) | 使用依序沉積-蝕刻-處理製程的氧化矽及氮化矽之由下而上的生長 | |
| US10490400B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
| WO2020079903A1 (ja) | 窒化膜の成膜方法および半導体装置の製造方法 | |
| US20160376699A1 (en) | Substrate processing apparatus, and storage medium | |
| KR20180034167A (ko) | 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치 | |
| US10964530B2 (en) | Method of forming blocking silicon oxide film, and storage medium | |
| JP2015180768A (ja) | 基板処理装置及び半導体装置の製造方法並びに記録媒体 | |
| US9018689B1 (en) | Substrate processing apparatus and method of manufacturing semiconductor device | |
| JP7176106B2 (ja) | 誘電体材料の堆積方法 | |
| CN110783188B (zh) | 蚀刻方法和蚀刻装置 | |
| TW201740448A (zh) | 基板處理方法 | |
| JP6091940B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| US20180226228A1 (en) | Substrate processing apparatus | |
| KR102092760B1 (ko) | 층간 폴리실리콘 유전체 캡 및 그것을 형성하는 방법 | |
| KR20140116006A (ko) | 적층형 반도체 소자의 제조 방법, 적층형 반도체 소자 및 그의 제조 장치 | |
| JP2010016136A (ja) | 薄膜の成膜方法及び成膜装置 | |
| JP7209567B2 (ja) | エッチング方法およびエッチング装置 | |
| US11037823B2 (en) | Method of manufacturing semiconductor device | |
| US20230077599A1 (en) | Film forming method and film forming apparatus | |
| WO2022102421A1 (ja) | エッチング方法およびエッチング装置 | |
| TW202300689A (zh) | 用於處理基板的方法及設備 | |
| CN117693805A (zh) | 基板处理装置、等离子体生成装置、半导体装置的制造方法以及程序 | |
| WO2022203763A1 (en) | Methods and apparatus for processing a substrate | |
| CN118103960A (zh) | 成膜方法、半导体器件的制造方法、成膜装置及程序 |