JP6689140B2 - 成膜方法およびｔｆｔの製造方法 - Google Patents

成膜方法およびｔｆｔの製造方法 Download PDF

Info

Publication number
JP6689140B2
JP6689140B2 JP2016121042A JP2016121042A JP6689140B2 JP 6689140 B2 JP6689140 B2 JP 6689140B2 JP 2016121042 A JP2016121042 A JP 2016121042A JP 2016121042 A JP2016121042 A JP 2016121042A JP 6689140 B2 JP6689140 B2 JP 6689140B2
Authority
JP
Japan
Prior art keywords
gas
film
processing container
silicon
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016121042A
Other languages
English (en)
Other versions
JP2017224789A (ja
Inventor
佐藤　吉宏
吉宏 佐藤
幸夫 渡邉
幸夫 渡邉
真樹 窪田
真樹 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016121042A priority Critical patent/JP6689140B2/ja
Priority to TW106118307A priority patent/TWI747910B/zh
Priority to KR1020170075559A priority patent/KR102009078B1/ko
Priority to CN201710457272.8A priority patent/CN107523800B/zh
Publication of JP2017224789A publication Critical patent/JP2017224789A/ja
Application granted granted Critical
Publication of JP6689140B2 publication Critical patent/JP6689140B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

この発明は、成膜方法およびＴＦＴの製造方法に関する。
近年、薄型のディスプレイを実現する技術として、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）の利用が進んでいる。ＴＦＴのチャネルには、電子移動度の高さや、消費電力の低さ等の観点から、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）からなる酸化物半導体、いわゆるＩＧＺＯが用いられる。ＩＧＺＯは、アモルファス状態であっても比較的高い電子移動度を有する。そのため、ＩＧＺＯ等の酸化物半導体をＴＦＴのチャネルに用いることで、高速のスイッチング動作を実現することが可能となる。
また、ＴＦＴでは、チャネルを外界のイオンや水分から保護するために、例えば窒化珪素（ＳｉＮ）膜等の保護膜でチャネルが覆われる。ＳｉＮ膜をプラズマＣＶＤ（Chemical Vapor Deposition）により成膜する場合、原料ガスとしては、シラン（ＳｉＨ４）およびアンモニア（ＮＨ３）が用いられることが多い。原料ガスとしてシランおよびアンモニアが用いられた場合、成膜中の水素（Ｈ）ラジカルやＨイオンにより還元反応が起こり、酸化物半導体から酸素原子の脱離を引き起こすとされる。また、ＳｉＮ膜に取り込まれたＨ原子は、時間の経過や、光照射、温度変化等の外的要因により、チャネルを構成する酸化物半導体中の酸素（Ｏ）原子と反応し、酸化物半導体からＯ原子の脱離を引き起こすとされる。これにより、酸化物半導体の特性が劣化し、ＴＦＴの特性が劣化してしまう。
これを防止するために、塩化珪素（ＳｉＣｌ４）ガスまたは弗化珪素（ＳｉＦ４）ガスおよびＨ原子を含まない窒素（Ｎ）含有ガスを用いて、酸化物半導体上に、保護膜としてＳｉＮ膜を成膜する技術が知られている。これにより、保護膜中にＨ原子が存在しないため、酸化物半導体の特性劣化を抑えることができる。
特開２０１５−１２１３１号公報
ところで、ＴＦＴ内のゲート電極、ソース電極、およびドレイン電極の材料には、銅（Ｃｕ）が用いられることが多い。Ｃｕは、ＳｉＣｌ４ガスに含まれる塩素（Ｃｌ）原子や、ＳｉＦ４ガスに含まれる弗素（Ｆ）原子と反応して、表面に変色、膨潤、腐食等のいわゆるＣｕの変質が生じる場合がある。そのため、ＳｉＣｌ４ガスまたはＳｉＦ４ガスを用いた場合には、ゲート電極、ソース電極、またはドレイン電極上に、保護膜を正常に成膜することが難しい。
ＳｉＣｌ４ガスまたはＳｉＦ４ガスを用いることなく、シランおよびアンモニアを用いて電極上にＳｉＮ膜等の保護膜を成膜すれば、Ｃｕで構成された電極上にも保護膜を正常に成膜することができる。しかし、この場合、保護膜中のＨ原子の含有量を低減することが難しく、保護膜と接している酸化物半導体の特性劣化が避けられない。
本発明の一側面は、保護膜の成膜方法であって、処理容器内に、Ｃｕを含む材料により形成された構造物であるＣｕ部が露出している基板を搬入する搬入ステップと、処理容器内に、第１のガス、第２のガス、および第３のガスを供給する供給ステップと、処理容器内に供給された、第１のガス、第２のガス、および第３のガスを含む混合ガスのプラズマにより、Ｃｕ部上に保護膜を成膜する成膜ステップとを含む。第１のガスは、ハロゲン原子を含むシリコン系ガスである。第２のガスは、Ｏ２ガス、Ｎ２Ｏガス、Ｎ２ガス、または希ガスである。第３のガスは、Ｈ２ＯガスまたはＳｉＨ４ガスである。
本発明の種々の側面および実施形態によれば、保護膜におけるＨ原子の含有量を低減しつつ、Ｃｕで構成された電極上に保護膜を正常に成膜することが可能となる。
図１は、成膜装置の構成の一例を示す概略断面図である。 図２は、ＴＦＴの構造の一例を示す断面図である。 図３は、バッファ層およびパッシベーション層の成膜手順の一例を示すフローチャートである。 図４は、バッファ層およびパッシベーション層の成膜過程の一例を説明するための断面図である。 図５は、保護膜の原子組成百分率の測定結果を示す図である。 図６は、使用される混合ガス毎の保護膜の成膜状態の一例を示す図である。 図７は、ＴＦＴの構造の他の例を示す断面図である。 図８は、トップゲート型のＴＦＴの構造の一例を示す断面図である。
開示する成膜方法は、一つの実施形態において、処理容器内に、Ｃｕを含む材料により形成された構造物であるＣｕ部が露出している基板を搬入する搬入ステップと、処理容器内に、第１のガス、第２のガス、および第３のガスを供給する第１の供給ステップと、処理容器内に供給された、第１のガス、第２のガス、および第３のガスを含む混合ガスのプラズマにより、Ｃｕ部上に保護膜を成膜する第１の成膜ステップとを含む。第１のガスは、ハロゲン原子を含むシリコン系ガスである。第２のガスは、Ｏ２ガス、Ｎ２Ｏガス、Ｎ２ガス、または希ガスである。第３のガスは、Ｈ２ＯガスまたはＳｉＨ４ガスである。
また、開示する成膜方法の一つの実施形態において、第１のガスは、ＳｉＦ４ガスであってもよく、第２のガスは、Ｏ２ガスであってもよく、第３のガスは、Ｈ２Ｏガスであってもよい。
また、開示する成膜方法の一つの実施形態において、保護膜は、１０ｎｍ以上５０ｎｍ以下の範囲内の厚さであってもよい。
また、開示する成膜方法の一つの実施形態において、基板上には、酸化物半導体が露出していてもよく、第１の成膜ステップでは、Ｃｕ部および酸化物半導体上に、保護膜が成膜されてもよい。
また、開示する成膜方法の一つの実施形態において、酸化物半導体は、ＴＦＴのチャネルを構成してもよい。
また、開示する成膜方法の一つの実施形態において、基板上に露出しているＣｕ部は、ＴＦＴのソース電極、ドレイン電極、およびゲート電極の中の少なくとも一つであってもよい。
また、開示する成膜方法は、一つの実施形態において、処理容器内に、塩化珪素ガスまたは弗化珪素ガス若しくはそれらの混合ガス、および、水素原子を含まない酸素含有ガスまたは窒素含有ガスを供給する第２の供給ステップと、処理容器内に供給された、塩化珪素ガスまたは弗化珪素ガス若しくはそれらの混合ガス、および、酸素含有ガスまたは窒素含有ガスを含む混合ガスのプラズマにより、保護膜上に、酸化珪素膜または窒化珪素膜を成膜する第２の成膜ステップとをさらに含んでもよい。
また、開示するＴＦＴの製造方法は、一つの実施形態において、Ｃｕを含む材料により形成されたソース電極およびドレイン電極が配置され、ソース電極とドレイン電極との間に酸化物半導体が配置され、ソース電極、ドレイン電極、および酸化物半導体が露出している基板を、処理容器内に搬入する搬入ステップと、処理容器内に、第１のガス、第２のガス、および第３のガスを供給する供給ステップと、処理容器内に供給された、第１のガス、第２のガス、および第３のガスを含む混合ガスのプラズマにより、ソース電極、ドレイン電極、および酸化物半導体上に保護膜を成膜する成膜ステップとを含む。第１のガスは、ハロゲン原子を含むシリコン系ガスである。第２のガスは、Ｏ２ガス、Ｎ２Ｏガス、Ｎ２ガス、または希ガスである。第３のガスは、Ｈ２ＯガスまたはＳｉＨ４ガスである。
以下に、開示する成膜方法およびＴＦＴの製造方法の実施形態について、図面に基づいて詳細に説明する。なお、本実施形態により開示する成膜方法およびＴＦＴの製造方法が限定されるものではない。
［成膜装置１０の構成］
まず、本発明の一実施形態に係る成膜装置１０について説明する。図１は、成膜装置１０の構成の一例を示す概略断面図である。本実施形態における成膜装置１０は、誘導結合型のプラズマ化学気相堆積（ＩＣＰ−ＣＶＤ）装置である。成膜装置１０は、略直方体形状の処理容器１１を有する。処理容器１１内には、基板Ｓを上面に載置する載置台１２が配置されている。載置台１２内には、図示しない温度制御機構が設けられており、該温度制御機構により、載置台１２上に載置された基板Ｓの温度が所定の温度に制御される。
基板Ｓは、例えばＦＰＤ（Flat Panel Display）やシートディスプレイ等に用いられるガラス基板またはプラスチック基板である。処理容器１１の上部には、処理容器１１の天井を構成する窓部材１４が設けられており、窓部材１４の上には、処理容器１１内部の載置台１２と対向するようにアンテナ１３が配置されている。窓部材１４は、例えば誘電体等で構成されており、処理容器１１の内部と外部とを仕切る。なお、窓部材１４は複数の分割片から構成されてもよい。
処理容器１１の側壁には、基板Ｓを搬入および搬出するための開口が形成されており、該開口はゲートバルブ１６によって閉じられている。処理容器１１の底部には、排気口１８が設けられており、排気口１８には、排気装置１７が接続されている。排気装置１７は、排気口１８を介して処理容器１１内を真空引きし、処理容器１１の内部を所定の圧力まで減圧する。
窓部材１４は、図示しない絶縁性の部材を介して処理容器１１の側壁に支持されており、窓部材１４と処理容器１１とは直接的には接触せず、電気的に導通しない。また、窓部材１４は、載置台１２に載置された基板Ｓと略平行な面において、少なくとも基板Ｓの全面を覆うことが可能な大きさを有する。
処理容器１１の側壁にはガス導入口１５が設けられており、ガス導入口１５には、ガス供給管２３を介して、バルブ２２ａ〜２２ｅが接続されている。バルブ２２ａは、流量制御器２１ａを介してガス供給源２０ａに接続されている。バルブ２２ｂは、流量制御器２１ｂを介してガス供給源２０ｂに接続されている。バルブ２２ｃは、流量制御器２１ｃを介してガス供給源２０ｃに接続されている。バルブ２２ｄは、流量制御器２１ｄを介してガス供給源２０ｄに接続されている。バルブ２２ｅは、流量制御器２１ｅを介してガス供給源２０ｅに接続されている。
ガス供給源２０ａは、ハロゲン原子を含むシリコン系ガスの供給源である。本実施形態において、ガス供給源２０ａは、ＳｉＦ４ガスを供給する。ガス供給源２０ｂは、Ｏ２ガスの供給源である。ガス供給源２０ｃは、Ｈ２Ｏガスの供給源である。ガス供給源２０ｄは、Ｎ２ガスの供給源である。ガス供給源２０ｅは、ＳｉＣｌ４ガスの供給源である。本実施形態において、ガス供給源２０ｅは、ＳｉＣｌ４ガスを供給する。ガス供給源２０ａによって処理容器１１内に供給されるガスは、第１のガスの一例である。ガス供給源２０ｂによって処理容器１１内に供給されるガスは、第２のガスの一例である。ガス供給源２０ｃによって処理容器１１内に供給されるガスは、第３のガスの一例である。
ガス供給源２０ａから供給されたＳｉＦ４ガスは、流量制御器２１ａによって流量が調整され、バルブ２２ａおよびガス供給管２３を介して、ガス導入口１５から処理容器１１内に供給される。また、ガス供給源２０ｂから供給されたＯ２ガスは、流量制御器２１ｂによって流量が調整され、バルブ２２ｂおよびガス供給管２３を介して、ガス導入口１５から処理容器１１内に供給される。また、ガス供給源２０ｃから供給されたＨ２Ｏガスは、流量制御器２１ｃによって流量が調整され、バルブ２２ｃおよびガス供給管２３を介して、ガス導入口１５から処理容器１１内に供給される。また、ガス供給源２０ｄから供給されたＮ２ガスは、流量制御器２１ｄによって流量が調整され、バルブ２２ｄおよびガス供給管２３を介して、ガス導入口１５から処理容器１１内に供給される。また、ガス供給源２０ｅから供給されたＳｉＣｌ４ガスは、流量制御器２１ｅによって流量が調整され、バルブ２２ｅおよびガス供給管２３を介して、ガス導入口１５から処理容器１１内に供給される。
アンテナ１３は、窓部材１４の上面に沿って配置される環状若しくは螺旋状の導線からなり、整合器２５を介して高周波電源２６に接続されている。高周波電源２６は、所定周波数の高周波電力をアンテナ１３に供給し、アンテナ１３内を流れる高周波電流によって、窓部材１４を介して処理容器１１の内部に磁界を発生させる。処理容器１１内に発生した磁界によって、処理容器１１内には誘導電界が発生し、該誘導電界によって処理容器１１内の電子が加速される。そして、誘導電界によって加速された電子が、処理容器１１内に導入されたガスの分子や原子と衝突することにより、処理容器１１内に誘導結合プラズマが発生する。
本実施形態における成膜装置１０では、後述するバッファ層を成膜する場合、処理容器１１内にＳｉＦ４ガス、Ｏ２ガス、およびＨ２Ｏガスが供給され、供給されたガスの混合ガスから、誘導結合プラズマによって陽イオンやラジカルが生成される。そして、生成された陽イオンやラジカルにより、基板Ｓ上での化学反応により、載置台１２に載置された基板Ｓ上にバッファ層が成膜される。本実施形態において、バッファ層は、酸化珪素（ＳｉＯ）膜である。バッファ層は、保護膜の一例である。
また、本実施形態における成膜装置１０では、後述するパッシベーション層を成膜する場合、処理容器１１内にＳｉＦ４ガス、ＳｉＣｌ４ガス、およびＮ２ガスが供給され、供給されたガスの混合ガスから、誘導結合プラズマによって陽イオンやラジカルが生成される。そして、生成された陽イオンやラジカルにより、基板Ｓ上での化学反応により、載置台１２に載置された基板Ｓ上にパッシベーション層が成膜される。本実施形態において、パッシベーション層は、ＳｉＮ膜である。
なお、パッシベーション層の成膜において、ＳｉＮ膜を直接構成する材料ガスではないが、ＳｉＮ膜を直接構成する材料ガスであるＳｉＦ４ガス、ＳｉＣｌ４ガス、およびＮ２ガスを適度な濃度に調整し、さらに、誘導結合プラズマを生成するための放電を容易に行えるようにする等、成膜処理において補助的な役割を果たすためにＡｒガスを加えてもよい。
また、本実施形態では、ＳｉＦ４ガス、ＳｉＣｌ４、およびＮ２ガスの混合ガスのプラズマによりパッシベーション層が成膜されるが、パッシベーション層の成膜に用いられる処理ガスは、これに限られない。例えば、ＳｉＦ４ガスあるいはＳｉＣｌ４ガスのどちらか一方とＮ２ガスとの混合ガスが用いられてもよく、Ｎ２ガスに代えてＯ２ガスが用いられてもよい。Ｎ２ガスに代えてＯ２ガスが用いられた場合、パッシベーション層としてはＳｉＯ膜が成膜される。
成膜装置１０は、成膜装置１０の各部の動作を制御するコントローラ２７を備える。コントローラ２７は、排気装置１７、流量制御器２１ａ〜２１ｅ、バルブ２２ａ〜２２ｅ、および高周波電源２６を、それぞれ制御する。コントローラ２７は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）やＣＰＵ（Central Processing Unit）等の各種の集積回路や電子回路等を有するコンピュータにより実現される。
［ＴＦＴ３０の構成］
図２は、ＴＦＴ３０の構成の一例を示す断面図である。本実施例におけるＴＦＴ３０は、ボトムゲート型である。
ＴＦＴ３０は、例えば図２に示すように、基板Ｓ上に形成されたアンダーコート層３１と、アンダーコート層３１の上に部分的に形成されたゲート電極３２と、アンダーコート層３１およびゲート電極３２を覆うように形成されたゲート絶縁層３３とを備える。本実施形態において、アンダーコート層３１およびゲート絶縁層３３としては、例えばＳｉＯ膜やＳｉＮ膜が用いられる。
また、ＴＦＴ３０は、例えば図２に示すように、ゲート絶縁層３３の上においてゲート電極３２の直上に配置されるように形成されたチャネル３４と、ゲート絶縁層３３の上においてチャネル３４の両脇にそれぞれ形成されたソース電極３５およびドレイン電極３６とを備える。本実施形態において、チャネル３４は、酸化物半導体である。本実施形態において、チャネル３４には、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）からなる酸化物半導体である、いわゆるＩＧＺＯが用いられる。なお、チャネル３４の材料は、酸化物半導体であれば、ＩＧＺＯに限られない。本実施形態において、ゲート電極３２、ソース電極３５、およびドレイン電極３６は、Ｃｕを含む材料により形成される。ゲート電極３２、ソース電極３５、およびドレイン電極３６は、Ｃｕを含む材料により形成された構造物であるＣｕ部の一例である。
また、ＴＦＴ３０は、例えば図２に示すように、ゲート絶縁層３３の上においてチャネル３４、ソース電極３５、およびドレイン電極３６を覆うように形成されたバッファ層３７と、バッファ層３７の上に形成されたパッシベーション層３８とを備える。バッファ層３７の成膜方法については、後述する。
本実施形態において、パッシベーション層３８は、例えば、ＳｉＦ４ガス等の弗化珪素ガスと、Ｎ２ガス等のＨ原子を含まない窒素含有ガスとを用いて成膜されたＳｉＮ膜である。パッシベーション層３８は、弗化珪素ガスとＨ原子を含まない窒素含有ガスとを用いて成膜されるため、成膜後のＳｉＮ膜中のＨ原子の含有量を少なくすることができる。これにより、Ｈ原子によるチャネル３４の特性劣化を抑えることができる。
ここで、バッファ層３７を介在させることなく、ＳｉＦ４ガスおよびＮ２ガスの混合ガスのプラズマを用いて、チャネル３４、ソース電極３５、およびドレイン電極３６を覆うようにパッシベーション層３８を成膜すると、成膜の過程で、ＳｉＦ４ガスに含まれるＦ原子と、ソース電極３５およびドレイン電極３６内のＣｕ原子とが反応する。これにより、パッシベーション層３８と接触するソース電極３５およびドレイン電極３６の表面において、変色、腐食、膨潤等が発生する。これにより、ソース電極３５およびドレイン電極３６とパッシベーション層３８との密着性が低下したり、ソース電極３５およびドレイン電極３６の電気抵抗が変化したりする場合があり、ＴＦＴ３０の特性が劣化する場合がある。
これを防止するために、本実施形態のＴＦＴ３０では、例えば図２に示すように、チャネル３４、ソース電極３５、およびドレイン電極３６と、パッシベーション層３８との間に、バッファ層３７が形成される。本実施形態において、バッファ層３７は、ＳｉＦ４ガス、Ｏ２ガス、およびＨ２Ｏガスの混合ガスのプラズマを用いて成膜される。
バッファ層３７の成膜では、ＳｉＦ４ガスおよびＯ２ガスにＨ２Ｏガスが添加されている。これにより、成膜処理の過程では下記の反応式が起り、余分なＦ原子が弗化水素（ＨＦ）ガスとなって排気装置１７によって排気される。
ＳｉＦ４＋２Ｈ２Ｏ → ＳｉＯ２＋４ＨＦ
また、Ｈ２Ｏガスの代わりに、ＳｉＨ４ガスを用いることでも同様の効果が得られる。
ＳｉＦ４＋ＳｉＨ４＋２Ｏ２ → ２ＳｉＯ２＋４ＨＦ
これにより、バッファ層３７の成膜過程において、ソース電極３５およびドレイン電極３６の表面のＣｕ原子と反応するＦ原子が減少する。これにより、ソース電極３５およびドレイン電極３６の表面のＣｕ原子と、プラズマ中のＦ原子との反応が抑制され、ソース電極３５およびドレイン電極３６の表面の変質が抑制される。
また、ソース電極３５およびドレイン電極３６上に成膜されたバッファ層３７内において、一部のＦ原子は、結晶格子を構成する原子と結合するが、ＳｉＦ４ガスおよびＯ２ガスにＨ２Ｏが添加されることにより、バッファ層３７内に過剰に含まれる、結晶格子を構成する原子と結合しないＦ原子を少なくすることができる。これにより、成膜後にバッファ層３７内を移動してソース電極３５およびドレイン電極３６の表面に達するＦ原子を少なくすることができる。そのため、ソース電極３５およびドレイン電極３６の表面の変質を抑制することができる。
なお、パッシベーション層３８の成膜では、Ｈ２Ｏガスが用いられない。そのため、パッシベーション層３８内には、バッファ層３７よりも、Ｆ原子が多く含まれる。バッファ層３７は、パッシベーション層３８の成膜中に発生するＦラジカルやＦイオンがソース電極３５およびドレイン電極３６の表面に到達することを妨げ、ソース電極３５およびドレイン電極３６の表面を保護する役割も果たす。パッシベーション層３８の成膜後、パッシベーション層３８内の結晶格子から離脱したＦ原子が、ソース電極３５およびドレイン電極３６の表面に到達しないようにするためには、バッファ層３７の厚さは、１０ｎｍ以上であることが好ましい。
また、バッファ層３７は、Ｈ２Ｏガスを用いて成膜されるため、バッファ層３７内にはＨ原子が微量に含まれる。バッファ層３７内のＨ原子は、チャネル３４の特性劣化に影響を与えるため、バッファ層３７は、あまり厚く積層させることは好ましくない。そのため、バッファ層３７は、パッシベーション層３８よりも薄く、例えば５０ｎｍ以下の厚さに形成される。従って、バッファ層３７は、１０ｎｍ以上５０ｎｍ以下の範囲内の厚さに形成されることが好ましい。
［成膜手順］
図３は、バッファ層３７およびパッシベーション層３８の成膜手順の一例を示すフローチャートである。図４は、バッファ層３７およびパッシベーション層３８の成膜過程の一例を説明するための断面図である。図３に示すフローチャートは、所定のプログラムに従ってコントローラ２７が成膜装置１０の各部の動作を制御することによって実行される。図３に示されるフローチャートは、成膜方法およびＴＦＴ３０の製造方法の一例を示している。
まず、ゲートバルブ１６が開放され、例えば図４（Ａ）に示すように、ゲート電極３２、チャネル３４、ソース電極３５、およびドレイン電極３６が形成された基板Ｓが処理容器１１内に搬入される（Ｓ１００）。処理容器１１内に搬入される基板Ｓでは、チャネル３４、ソース電極３５、およびドレイン電極３６が露出している。処理容器１１内に基板Ｓが搬入された後、ゲートバルブ１６が閉じられる。なお、工程によっては、ゲート電極３２、チャネル３４、ソース電極３５、およびドレイン電極３６の一部が形成された基板であってもよい。
次に、処理容器１１内に、ＳｉＦ４ガス、Ｏ２ガス、およびＨ２Ｏガスが、それぞれ所定の流量で処理容器１１内に供給される（Ｓ１０１）。具体的には、バルブ２２ａ〜２２ｃが開放され、流量制御器２１ａによってガス供給源２０ａからのＳｉＦ４ガスが所定の流量に制御され、流量制御器２１ｂによってガス供給源２０ｂからのＯ２ガスが所定の流量に制御され、流量制御器２１ｃによってガス供給源２０ｃからのＨ２Ｏガスが所定の流量に制御される。これにより、ＳｉＦ４ガス、Ｏ２ガス、およびＨ２Ｏガスがそれぞれ所定の流量で混合された混合ガスが処理容器１１内に供給される。このとき、バルブ２２ｄおよび２２ｅは閉じられている。ステップＳ１０１は、第１の供給ステップの一例である。
次に、排気装置１７により処理容器１１内が所定の圧力に制御され、高周波電源２６によって整合器２５を介してアンテナ１３に所定の大きさの高周波電力が供給される。これにより、処理容器１１内に誘導電界が発生し、ＳｉＦ４ガス、Ｏ２ガス、およびＨ２Ｏガスの混合ガスのプラズマが生成される（Ｓ１０２）。そして、プラズマに含まれる陽イオンやラジカルにより、ＳｉＯ膜であるバッファ層３７が、チャネル３４、ソース電極３５、およびドレイン電極３６上に積層される（Ｓ１０３）。これにより、例えば図４（Ｂ）に示すように、チャネル３４、ソース電極３５、およびドレイン電極３６上に、所定の厚さ（例えば１０〜５０ｎｍ）のバッファ層３７が形成される。ステップＳ１０３は、第１の成膜ステップの一例である。
ここで、本実施形態におけるバッファ層３７の主な成膜条件は、例えば以下の通りである。
処理容器１１内の圧力：１０ｍＴ
高周波電力：１．４９Ｗ／ｃｍ2
高周波電力の周波数：１３．５６ＭＨｚ
流量比：ＳｉＦ４／Ｏ２／Ｈ２Ｏ＝２０／１３００／１２０ｓｃｃｍ
基板Ｓの温度：２００℃
次に、バルブ２２ａ〜２２ｃが閉じられ、排気装置１７によって処理容器１１内のガスが排気される（Ｓ１０４）。そして、処理容器１１内に、ＳｉＦ４ガス、ＳｉＣｌ４ガス、およびＮ２ガスが、それぞれ所定の流量で処理容器１１内に供給される（Ｓ１０５）。具体的には、バルブ２２ａ、バルブ２２ｄ、およびバルブ２２ｅが開放され、流量制御器２１ａによってガス供給源２０ａからのＳｉＦ４ガスが所定の流量に制御され、流量制御器２１ｄによってガス供給源２０ｄからのＮ２ガスが所定の流量に制御され、流量制御器２１ｅによってガス供給源２０ｅからのＳｉＣｌ４ガスが所定の流量に制御される。これにより、ＳｉＦ４ガス、ＳｉＣｌ４ガス、およびＮ２ガスがそれぞれ所定の流量で混合された混合ガスが処理容器１１内に供給される。ステップＳ１０５は、第２の供給ステップの一例である。
次に、排気装置１７により処理容器１１内が所定の圧力に制御され、高周波電源２６によって整合器２５を介してアンテナ１３に所定の大きさの高周波電力が供給される。これにより、処理容器１１内に誘導電界が発生し、ＳｉＦ４ガス、ＳｉＣｌ４ガス、およびＮ２ガスの混合ガスのプラズマが生成される（Ｓ１０６）。そして、プラズマに含まれる陽イオンやラジカルにより、ＳｉＮ膜であるパッシベーション層３８が、バッファ層３７上に積層される（Ｓ１０７）。これにより、例えば図４（Ｃ）に示すように、バッファ層３７上に、所定の厚さ（例えば数十〜数百ｎｍ）のパッシベーション層３８が積層される。ステップＳ１０７は、第２の成膜ステップの一例である。
ここで、本実施形態におけるパッシベーション層３８の主な成膜条件は、例えば以下の通りである。
処理容器１１内の圧力：１０ｍＴ
高周波電力：２．２３Ｗ／ｃｍ2
高周波電力の周波数：１３．５６ＭＨｚ
流量比：ＳｉＦ４／ＳｉＣｌ４／Ｎ２＝５０／５０／１５００ｓｃｃｍ
基板Ｓの温度：２００℃
次に、バルブ２２ａ、バルブ２２ｄ、およびバルブ２２ｅが閉じられ、排気装置１７によって処理容器１１内のガスが排気される（Ｓ１０８）。そして、ゲートバルブ１６が開放され、バッファ層３７およびパッシベーション層３８が成膜された基板Ｓが処理容器１１内から搬出される（Ｓ１０９）。
［バッファ層３７の組成］
ここで、バッファ層３７の組成の測定結果について説明する。図５は、ＲＢＳ／ＨＦＳ法による、保護膜の原子組成百分率の測定結果を示す図である。なお、ＲＢＳは、Rutherford Backscattering Spectrometryの略、ＨＦＳは、Hydrogen Forward Scattering Spectrometryの略である。図５（Ａ）は、比較例における保護膜の原子組成百分率の測定結果を示し、図５（Ｂ）は、本実施形態における保護膜（バッファ層３７）の原子組成百分率の測定結果を示している。比較例における保護膜は、成膜時の混合ガスにＨ２Ｏガスが含まれていない点以外は、本実施形態と同様の条件により成膜された膜である。
図５（Ａ）に示すように、比較例の保護膜中には、珪素（Ｓｉ）原子、Ｏ原子、およびＦ原子が、それぞれ、３２％、５９％、および９％ずつ含まれており、Ｈ原子は含まれていない。比較例の保護膜をソース電極３５およびドレイン電極３６の上に積層させた場合、プラズマによる成膜中に発生するＦラジカルやＦイオンが、ソース電極３５およびドレイン電極３６の表面のＣｕ原子と反応する。これにより、ソース電極３５およびドレイン電極３６の表面が変質することになる。なお、比較例の保護膜では、材料ガスにＨ２Ｏガスが含まれていないため、保護膜中にＨ原子は存在しない。
これに対し、本実施形態のバッファ層３７中には、図５（Ｂ）に示すように、Ｓｉ原子、Ｏ原子、Ｆ原子、およびＨ原子が、それぞれ、３２％、６３％、４％、および１％ずつ含まれている。本実施形態では、成膜時の混合ガスにＨ２Ｏガスが含まれているため、成膜時にＦ原子がＨＦガスとして排気される。そのため、プラズマによる成膜中に発生する余剰なＦラジカルやＦイオンによるソース電極３５およびドレイン電極３６の表面の変質は起こらずに成膜が可能となる。また、ここで形成されたバッファ層３７中に含まれるＦ原子の割合は低く、経時変化によるＴＦＴ特性の劣化を抑えることができる。
なお、本実施形態のバッファ層３７中には、Ｈ原子が含まれているものの、１％以下と非常に少ない。そのため、酸化物半導体であるチャネル３４上に積層されたバッファ層３７は、チャネル３４と接触するが、バッファ層３７内に含まれるＨ原子がチャネル３４に与える影響は、ＴＦＴ特性上の許容範囲にとどまる。
［成膜状態の比較］
図６は、使用される混合ガス毎の保護膜の成膜状態の一例を示す図である。図６の例では、テーパ状のＣｕ電極上に成膜された保護膜の状態が模式図として示されている。
成膜時の混合ガスとして、ＳｉＦ４ガス／Ｏ２ガス、または、ＳｉＦ４ガス／ＳｉＣｌ４ガス／Ｏ２ガスを用いた場合、Ｃｕ電極上には、保護膜としてＳｉＯ膜が成膜される。Ｃｕ電極上に成膜されたＳｉＯ膜は、例えば図６に示すように、Ｃｕ電極上で柱状に成長し、膜質が悪かった。また、Ｃｕ電極の表面の変質も発生した。
成膜時の混合ガスとして、ＳｉＦ４ガス／Ｎ２ガスを用いた場合、Ｃｕ電極上には保護膜としてＳｉＮ膜が成膜される。Ｃｕ電極上に成膜されたＳｉＮ膜は、例えば図６に示すように、Ｃｕ電極のテーパ部で膜質が悪化した。
成膜時の混合ガスとして、ＳｉＦ４ガス／ＳｉＣｌ４ガス／Ｎ２ガスを用いた場合、Ｃｕ電極上には、保護膜としてＳｉＮ膜が成膜される。Ｃｕ電極上に成膜されたＳｉＮ膜は、例えば図６に示すように、Ｃｕ電極のテーパ部でＣｕ電極が膨潤し、Ｃｕ電極に大きなダメージが発生した。
これに対し、本実施形態のように、成膜時の混合ガスとして、ＳｉＦ４／Ｏ２／Ｈ２Ｏガスを用いた場合、Ｃｕ電極上には、保護膜（バッファ層３７）としてＳｉＯ膜が成膜される。Ｃｕ電極上に成膜されたＳｉＯ膜は、例えば図６に示すように、Ｃｕ電極の平坦部およびテーパ部において、Ｃｕ電極には、変色、腐食、膨潤等のダメージが発生しておらず、ＳｉＯ膜の膜質も良好であった。
図６に示すように、比較例におけるガスの組み合わせでは、いずれの組み合わせにおいても、Ｃｕ電極上に成膜された保護膜の膜質が悪かったり、Ｃｕ電極の変質が発生した。これに対し、本実施形態のガスの組み合わせでは、Ｃｕ電極を変質させることなく、Ｃｕ電極上に良好なＳｉＯ膜を成膜することができる。
以上、成膜方法およびＴＦＴの製造方法の実施形態について説明した。上記説明から明らかなように、本実施形態の成膜方法およびＴＦＴの製造方法によれば、保護膜中のＨ原子の含有量を低減しつつ、Ｃｕで構成された電極上に保護膜を正常に成膜することが可能となる。
［その他］
なお、本発明は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した実施形態におけるＴＦＴ３０では、例えば図２に示したように、アンダーコート層３１およびゲート電極３２を覆うようにゲート絶縁層３３が積層され、ゲート絶縁層３３の上には、酸化物半導体で構成されたチャネル３４が形成される。そして、チャネル３４は、その下面においてゲート絶縁層３３の上面と接触する。そのため、ゲート絶縁層３３は、Ｈ原子の含有量が少ないことが好ましい。Ｈ原子の含有量が少ない酸化珪素膜は、例えば、ＳｉＦ４ガス等の弗化珪素ガスと、Ｏ２ガス等のＨ原子を含まない酸素含有ガスとを用いて成膜することができる。
しかし、ゲート絶縁層３３の成膜時に、Ｆ原子を含むガスが用いられるため、ゲート絶縁層３３の成膜時に、処理ガスに含まれるＦ原子により、ゲート電極３２の表面が変質する場合がある。そのため、例えば図７に示すＴＦＴ３０ａのように、ゲート絶縁層３３と、アンダーコート層３１およびゲート電極３２との間に、バッファ層３７ａが積層されることが好ましい。図７は、ＴＦＴの構造の他の例を示す断面図である。バッファ層３７ａは、上記した実施形態と同様の条件で成膜される。これにより、ゲート絶縁層３３が成膜される過程で、処理ガスに含まれるＦ原子によるゲート電極３２の変質を抑えることができる。
なお、図２および図７に示した例では、ゲート絶縁層３３の上に、Ｃｕにより構成されたソース電極３５およびドレイン電極３６が形成され、ソース電極３５およびドレイン電極３６の下面は、ゲート絶縁層３３の上面に接触する。そのため、ゲート絶縁層３３内に結晶格子を構成する原子と結合しないＦ原子が存在する場合、該Ｆ原子によりソース電極３５およびドレイン電極３６の下面が変質する場合がある。そのため、ゲート絶縁層３３の上にソース電極３５およびドレイン電極３６が形成される前に、ゲート絶縁層３３の上面全体、あるいは、ゲート絶縁層３３の上面において、ソース電極３５およびドレイン電極３６が配置される領域にも、バッファ層３７ａが積層されることが好ましい。これにより、ソース電極３５およびドレイン電極３６の下面の変質を抑制することができる。
また、上記した実施形態では、ボトムゲート型のＴＦＴを例に説明したが、トップゲート型のＴＦＴにおいても、本発明を適用することができる。図８は、トップゲート型のＴＦＴ４０の構成の一例を示す断面図である。
ＴＦＴ４０は、例えば図８に示すように、基板Ｓ上に成膜されたアンダーコート層４１と、アンダーコート層４１の上に部分的に形成されたソース電極４３およびドレイン電極４４と、ソース電極４３およびドレイン電極４４の間に形成されたチャネル４２とを備える。アンダーコート層４１は、例えばＳｉＯ膜やＳｉＮ膜である。チャネル４２は、ＩＧＺＯ等の酸化物半導体である。ソース電極４３およびドレイン電極４４は、例えばＣｕを含む材料により形成される。
また、ＴＦＴ４０は、例えば図８に示すように、チャネル４２、ソース電極４３、およびドレイン電極４４を覆うように、チャネル４２、ソース電極４３、およびドレイン電極４４の上に形成されたバッファ層４５と、バッファ層４５の上に形成されたゲート絶縁層４６とを備える。バッファ層４５は、上記した実施形態のバッファ層３７と同様の条件で成膜されたＳｉＯ膜である。ゲート絶縁層４６は、例えばＳｉＯ膜やＳｉＮ膜である。
また、ＴＦＴ４０は、例えば図８に示すように、バッファ層４５およびゲート絶縁層４６を介してチャネル４２の直上に配置されるように形成されたゲート電極４７と、ゲート絶縁層４６およびゲート電極４７を覆うように形成されたバッファ層４９と、バッファ層４９の上に形成されたパッシベーション層４８とを備える。ゲート電極４７は、例えばＣｕを含む材料により形成される。それ故、ゲート電極４７とパッシベーション層４８との間にバッファ層４９が形成される。パッシベーション層４８は、例えばＳｉＯ膜やＳｉＮ膜である。
このように、トップゲート型のＴＦＴ４０においても、チャネル４２、ソース電極４３、およびドレイン電極４４と、ゲート絶縁層４６との間に、バッファ層４５を設けることにより、Ｈ原子の含有量が低い保護膜でチャネル４２を覆うことができると共に、Ｃｕで構成されたソース電極４３およびドレイン電極４４上に保護膜を正常に成膜することが可能となる。
また、上記した実施形態では、ソース電極、ドレイン電極、若しくはゲート電極を構成するＣｕ部の上にバッファ層を形成する場合について説明したが、本発明はこれに限られず、バッファ層が形成されるＣｕ部は、電極以外に、配線その他の要素を構成するものであってもよい。
また、上記した実施形態では、単一のＴＦＴを処理する場合について説明したが、異なる階層に位置する複数のＴＦＴが同時に処理されてもよい。例えば、１回のバッファ層の成膜処理において、一のＴＦＴのソース電極およびドレイン電極と、他のＴＦＴのゲート電極とに同時にバッファ層が形成されてもよい。
また、上記した実施形態では、第１のガスとして、ＳｉＦ４等の弗化珪素ガスを例に説明したが、本発明はこれに限られない。第１のガスは、ハロゲン原子を含むシリコン系のガスであれば、例えば、ＳｉＣｌ４等の塩化珪素ガス、ＳｉＢｒ４等の臭化珪素ガス、ＳｉＩ４等のヨウ化珪素ガス等であってもよい。
また、上記した実施形態では、第２のガスとして、Ｏ２ガスを例に説明したが、本発明はこれに限られない。第２のガスは、Ｏ２ガスの他、Ｎ２Ｏガス、Ｎ２ガス、または希ガス等を用いることができる。希ガスとしては、例えば、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）等を用いることができる。
また、上記した実施形態では、第３のガスとして、Ｈ２Ｏガスを例に説明したが、本発明はこれに限られない。第３のガスは、例えばＳｉＨ４ガス等であってもよい。
また、上記した実施形態では、プラズマ源として誘導結合プラズマを利用したＣＶＤ法により成膜を行う成膜装置１０を例に説明したが、本発明はこれに限られない。プラズマを用いたＣＶＤ法により成膜を行う成膜装置１０であれば、プラズマ源は誘導結合プラズマに限られず、例えば、容量結合プラズマ、マイクロ波プラズマ、マグネトロンプラズマなど、任意のプラズマ源を用いることができる。
また、上記した実施形態における成膜方法は、例えば、該成膜方法を実現するためのプログラムを、コントローラ２７が実行することによって実現される。成膜方法を実現するためのプログラムは、例えば、ＤＶＤ（Digital Versatile Disc）、ＰＤ（Phase change rewritable Disk）等の光学記録媒体、ＭＯ（Magneto−Optical disk）等の光磁気記録媒体、テープ媒体、磁気記録媒体、または半導体メモリ等の記憶媒体を介して提供される。コントローラ２７は、該記憶媒体からプログラムを読出し、読み出したプログラムを実行することにより、成膜装置１０の各部を制御して、上記した実施形態における成膜方法を実現する。なお、コントローラ２７は、成膜方法を実現するためのプログラムを、該プログラムを記憶するサーバ等の他の装置から、通信媒体を介して該プログラムを取得して実行してもよい。
Ｓ 基板
１０ 成膜装置
１１ 処理容器
１２ 載置台
１３ アンテナ
１４ 窓部材
１５ ガス導入口
１６ ゲートバルブ
１７ 排気装置
１８ 排気口
２０ａ〜２０ｅ ガス供給源
２１ａ〜２１ｅ 流量制御器
２２ａ〜２２ｅ バルブ
２３ ガス供給管
２５ 整合器
２６ 高周波電源
２７ コントローラ
３０ ＴＦＴ
３１ アンダーコート層
３２ ゲート電極
３３ ゲート絶縁層
３４ チャネル
３５ ソース電極
３６ ドレイン電極
３７ バッファ層
３８ パッシベーション層
４０ ＴＦＴ
４１ アンダーコート層
４２ チャネル
４３ ソース電極
４４ ドレイン電極
４５ バッファ層
４６ ゲート絶縁層
４７ ゲート電極
４８ パッシベーション層
４９ バッファ層

Claims (7)

  1. 処理容器内に、Ｃｕを含む材料により形成された構造物であるＣｕ部が露出している基板を搬入する搬入ステップと、
    前記処理容器内に、第１のガス、第２のガス、および第３のガスを供給する第１の供給ステップと、
    前記処理容器内に供給された、前記第１のガス、前記第２のガス、および前記第３のガスを含む混合ガスのプラズマにより、前記Ｃｕ部上に保護膜を成膜する第１の成膜ステップと、
    前記処理容器内に、塩化珪素ガスまたは弗化珪素ガス若しくはそれらの混合ガス、および、水素原子を含まない酸素含有ガスまたは窒素含有ガスを供給する第２の供給ステップと、
    前記処理容器内に供給された、前記塩化珪素ガスまたは前記弗化珪素ガス若しくはそれらの混合ガス、および、前記酸素含有ガスまたは前記窒素含有ガスを含む混合ガスのプラズマにより、前記保護膜上に、酸化珪素膜または窒化珪素膜を成膜する第２の成膜ステップと
    を含み、
    前記第１のガスは、ハロゲン原子を含むシリコン系ガスであり、
    前記第２のガスは、Ｏ２ガス、Ｎ２Ｏガス、Ｎ２ガス、または希ガスであり、
    前記第３のガスは、Ｈ２ＯガスまたはＳｉＨ４ガスであり、
    前記酸化珪素膜または前記窒化珪素膜のフッ素含有量よりも前記保護膜のフッ素含有量が低いことを特徴とする成膜方法。
  2. 前記第１のガスは、ＳｉＦ４ガスであり、
    前記第２のガスは、Ｏ２ガスであり、
    前記第３のガスは、Ｈ２Ｏガスであることを特徴とする請求項１に記載の成膜方法。
  3. 前記保護膜は、１０ｎｍ以上５０ｎｍ以下の範囲内の厚さであることを特徴とする請求項１または２に記載の成膜方法。
  4. 前記基板上には、酸化物半導体が露出しており、
    前記第１の成膜ステップでは、
    前記Ｃｕ部および前記酸化物半導体上に、前記保護膜が成膜されることを特徴とする請求項１から３のいずれか一項に記載の成膜方法。
  5. 前記酸化物半導体は、ＴＦＴ（Thin Film Transistor）のチャネルを構成することを特徴とする請求項４に記載の成膜方法。
  6. 前記基板上に露出している前記Ｃｕ部は、ＴＦＴのソース電極、ドレイン電極、およびゲート電極の中の少なくとも一つであることを特徴とする請求項１から５のいずれか一項に記載の成膜方法。
  7. Ｃｕを含む材料により形成されたソース電極およびドレイン電極が配置され、前記ソース電極と前記ドレイン電極との間に酸化物半導体が配置され、前記ソース電極、前記ドレイン電極、および前記酸化物半導体が露出している基板を、処理容器内に搬入する搬入ステップと、
    前記処理容器内に、第１のガス、第２のガス、および第３のガスを供給する第１の供給ステップと、
    前記処理容器内に供給された、前記第１のガス、前記第２のガス、および前記第３のガスを含む混合ガスのプラズマにより、前記ソース電極上、前記ドレイン電極上、および前記酸化物半導体上に保護膜を成膜する第１の成膜ステップと、
    前記処理容器内に、塩化珪素ガスまたは弗化珪素ガス若しくはそれらの混合ガス、および、水素原子を含まない酸素含有ガスまたは窒素含有ガスを供給する第２の供給ステップと、
    前記処理容器内に供給された、前記塩化珪素ガスまたは前記弗化珪素ガス若しくはそれらの混合ガス、および、前記酸素含有ガスまたは前記窒素含有ガスを含む混合ガスのプラズマにより、前記保護膜上に、酸化珪素膜または窒化珪素膜を成膜する第２の成膜ステップと
    を含み、
    前記第１のガスは、ハロゲン原子を含むシリコン系ガスであり、
    前記第２のガスは、Ｏ２ガス、Ｎ２Ｏガス、Ｎ２ガス、または希ガスであり、
    前記第３のガスは、Ｈ２ＯガスまたはＳｉＨ４ガスであり、
    前記酸化珪素膜または前記窒化珪素膜のフッ素含有量よりも前記保護膜のフッ素含有量が低いことを特徴とするＴＦＴの製造方法。
JP2016121042A 2016-06-17 2016-06-17 成膜方法およびｔｆｔの製造方法 Active JP6689140B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016121042A JP6689140B2 (ja) 2016-06-17 2016-06-17 成膜方法およびｔｆｔの製造方法
TW106118307A TWI747910B (zh) 2016-06-17 2017-06-02 成膜方法及ｔｆｔ的製造方法
KR1020170075559A KR102009078B1 (ko) 2016-06-17 2017-06-15 성막 방법 및 tft의 제조 방법
CN201710457272.8A CN107523800B (zh) 2016-06-17 2017-06-16 成膜方法和tft的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016121042A JP6689140B2 (ja) 2016-06-17 2016-06-17 成膜方法およびｔｆｔの製造方法

Publications (2)

Publication Number Publication Date
JP2017224789A JP2017224789A (ja) 2017-12-21
JP6689140B2 true JP6689140B2 (ja) 2020-04-28

Family

ID=60688488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016121042A Active JP6689140B2 (ja) 2016-06-17 2016-06-17 成膜方法およびｔｆｔの製造方法

Country Status (4)

Country Link
JP (1) JP6689140B2 (ja)
KR (1) KR102009078B1 (ja)
CN (1) CN107523800B (ja)
TW (1) TWI747910B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7130548B2 (ja) * 2018-07-30 2022-09-05 東京エレクトロン株式会社 成膜方法及び成膜装置
KR102217171B1 (ko) * 2018-07-30 2021-02-17 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP6708887B2 (ja) * 2018-09-25 2020-06-10 株式会社プラズマイオンアシスト プラズマ処理装置、アンテナ導体又は／及び導電性部材の製造方法
JP2020064924A (ja) * 2018-10-16 2020-04-23 東京エレクトロン株式会社 窒化膜の成膜方法および半導体装置の製造方法
KR102601596B1 (ko) * 2019-06-17 2023-11-10 어플라이드 머티어리얼스, 인코포레이티드 박막 트랜지스터들을 형성하는 방법
CN110429024B (zh) 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
JP7246284B2 (ja) * 2019-08-15 2023-03-27 東京エレクトロン株式会社 成膜方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797646B2 (en) * 2001-01-12 2004-09-28 Applied Materials Inc. Method of nitrogen doping of fluorinated silicate glass (FSG) while removing the photoresist layer
KR20140002616A (ko) * 2010-08-20 2014-01-08 어플라이드 머티어리얼스, 인코포레이티드 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들
CN103828061B (zh) * 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法
WO2014133722A1 (en) * 2013-03-01 2014-09-04 Applied Materials, Inc. Metal oxide tft stability improvement
JP6232219B2 (ja) 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法

Also Published As

Publication number Publication date
KR102009078B1 (ko) 2019-08-08
TW201807754A (zh) 2018-03-01
TWI747910B (zh) 2021-12-01
JP2017224789A (ja) 2017-12-21
CN107523800B (zh) 2020-01-03
CN107523800A (zh) 2017-12-29
KR20170142899A (ko) 2017-12-28

Similar Documents

Publication Publication Date Title
JP6689140B2 (ja) 成膜方法およびｔｆｔの製造方法
JP7354391B2 (ja) 半導体装置
US7462571B2 (en) Film formation method and apparatus for semiconductor process for forming a silicon nitride film
KR102084309B1 (ko) 성막 방법 및 성막 장치
JP5864637B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
KR102047591B1 (ko) 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
JP6006558B2 (ja) 半導体装置及びその製造方法
KR101870491B1 (ko) 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
JP2019135797A (ja) 薄膜トランジスターの製造方法及び記憶媒体
JP6392061B2 (ja) 電子デバイス、その製造方法、及びその製造装置
CN112640063A (zh) 基板处理装置、半导体装置的制造方法及程序
JP5920967B2 (ja) Ｉｇｚｏ膜の形成方法及び薄膜トランジスタの製造方法
TWI807070B (zh) 成膜方法及成膜裝置
JP7051617B2 (ja) 半導体装置の製造方法
CN110777358B (zh) 成膜方法和成膜装置
JP6111317B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、プログラムおよび記録媒体
JP2022147359A (ja) シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200407

R150 Certificate of patent or registration of utility model

Ref document number: 6689140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250