CN110777358B - 成膜方法和成膜装置 - Google Patents

成膜方法和成膜装置 Download PDF

Info

Publication number
CN110777358B
CN110777358B CN201910695080.XA CN201910695080A CN110777358B CN 110777358 B CN110777358 B CN 110777358B CN 201910695080 A CN201910695080 A CN 201910695080A CN 110777358 B CN110777358 B CN 110777358B
Authority
CN
China
Prior art keywords
gas
film
plasma
sicl
sif
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910695080.XA
Other languages
English (en)
Other versions
CN110777358A (zh
Inventor
高藤哲也
藤永元毅
渡边幸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018243106A external-priority patent/JP7130548B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110777358A publication Critical patent/CN110777358A/zh
Application granted granted Critical
Publication of CN110777358B publication Critical patent/CN110777358B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种成膜方法和成膜装置，用于在形成氧化物半导体的保护膜时减少等离子体对氧化物半导体给予的损伤。成膜方法包括：第一成膜工序，使用第一高频电力来生成含有含氧气体、SiF4气体以及SiCl4气体、且SiCl4气体与SiF4气体的流量比为第一流量比的混合气体的等离子体，并在氧化物半导体上形成第一氧化硅膜；以及第二成膜工序，使用第二高频电力来生成含有含氧气体、SiF4气体以及SiCl4气体、且SiCl4气体与SiF4气体的流量比为第二流量比的混合气体的等离子体，并在第一氧化硅膜上形成第二氧化硅膜，其中，第一高频电力低于第二高频电力，第一流量比小于第二流量比。

Description

成膜方法和成膜装置
技术领域
本公开涉及一种成膜方法和成膜装置。
背景技术
近年来，作为用于实现薄型的显示器的技术，正在推进薄膜晶体管(TFT：ThinFilm Transistor)的利用。从高电子移动度、低消耗电力等观点出发，对TFT的沟道使用由铟(In)、镓(Ga)以及锌(Zn)构成的氧化物半导体、所谓的IGZO。IGZO在非晶体状态下也具有比较高的电子移动度。因此，通过对TFT的沟道使用IGZO等氧化物半导体，能够实现高速的开闭动作。
另外，在TFT中，为了保护氧化物半导体不受外界的离子、水分的影响，通常利用保护膜覆盖氧化物半导体。例如，已知一种利用含有含氧气体、氟化硅(SiF4)气体以及氯化硅(SiCl4)气体的处理气体的等离子体来在氧化物半导体上形成氧化硅(SiO)膜作为保护膜的技术。
专利文献1：日本特开2017-11058号公报
发明内容
发明要解决的问题
本公开提供一种能够在形成氧化物半导体的保护膜时减少等离子体对氧化物半导体给予的损伤的技术。
用于解决问题的方案
本公开的一个方式的成膜方法包括：第一成膜工序，使用第一高频电力来生成含有含氧气体、SiF4气体以及SiCl4气体、且SiCl4气体与SiF4气体的流量比为第一流量比的混合气体的等离子体，并利用所生成的等离子体来在氧化物半导体上形成第一氧化硅膜；以及第二成膜工序，使用第二高频电力来生成含有含氧气体、SiF4气体以及SiCl4气体、且SiCl4气体与SiF4气体的流量比为第二流量比的混合气体的等离子体，并利用所生成的等离子体来在所述第一氧化硅膜上形成第二氧化硅膜，其中，所述第一高频电力低于所述第二高频电力，所述第一流量比小于所述第二流量比。
发明的效果
根据本公开，起到能够在形成氧化物半导体的保护膜时减少等离子体对氧化物半导体给予的损伤的效果。
附图说明
图1是示出一个实施方式所涉及的成膜装置的结构的一例的概要截面图。
图2是示出TFT的结构的一例的截面图。
图3是示出钝化层的成膜处理的一例的流程图。
图4A～图4D是用于说明钝化层的成膜处理的一例的图。
图5是示出第一成膜工序中的第一高频电力与TFT的S(亚阈值摆幅)值之间的关系的一例的图。
图6是示出第一成膜工序中的第一流量比与TFT的S值之间的关系的一例的图。
图7是示出用于验证SiN膜的氢补充功能的实验结果的一例的图。
图8是示出顶栅型的TFT的结构的一例的截面图。
图9是示出顶栅型的TFT的结构的其它一例(其1)的截面图。
图10是示出顶栅型的TFT的结构的其它一例(其2)的截面图。
具体实施方式
下面参照附图来详细地说明各种实施方式。此外，在各附图中对相同或相当的部分标注相同的标记。
近年来，作为用于实现薄型的显示器的技术，正在推进薄膜晶体管(TFT：ThinFilm Transistor)的利用。从高电子移动度、低消耗电力等观点出发，对TFT的沟道使用由铟(In)、镓(Ga)以及锌(Zn)构成的氧化物半导体、所谓的IGZO。IGZO在非晶体状态下也具有比较高的电子移动度。因此，通过对TFT的沟道使用IGZO等氧化物半导体，能够实现高速的开闭动作。
另外，在TFT中，为了保护氧化物半导体不受外界的离子、水分的影响，通常利用保护膜覆盖氧化物半导体。例如，已知一种利用含有含氧气体、氟化硅(SiF4)气体以及氯化硅(SiCl4)气体的处理气体的等离子体来在氧化物半导体上形成氧化硅(SiO)膜作为保护膜的技术。
另外，在利用含有含氧气体、SiF4气体以及SiCl4气体的处理气体的等离子体来形成保护膜的情况下，氧化物半导体被暴露在等离子体中，因此等离子体会对氧化物半导体给予损伤。例如，由于等离子体中的离子、自由基而引起氧(O)原子从氧化物半导体的脱离。另外，由于SiCl4气体中含有的氯(Cl)原子与氧化物半导体中的In、Ga及Zn发生反应而引起In、Ga以及Zn从氧化物半导体的脱离。当引起O原子从氧化物半导体的脱离、In、Ga以及Zn从氧化物半导体的脱离时，氧化物半导体的特性变差，从而导致使用了氧化物半导体的TFT的特性变差。因此，期待在形成氧化物半导体的保护膜时减少对氧化物半导体给予的损伤。
[成膜装置10的结构]
首先，对一个实施方式所涉及的成膜装置10进行说明。图1是示出一个实施方式所涉及的成膜装置10的结构的一例的概要截面图。本实施方式中的成膜装置10为电感耦合型的等离子体化学气相沉积(ICP-CVD)装置。成膜装置10具有大致长方体形状的腔室11。在腔室11内配置有将基板S载置于上表面的载置台12。在载置台12内设置有未图示的温度控制机构，利用该温度控制机构将被载置于载置台12上的基板S的温度控制为规定的温度。
基板S例如为在FPD(Flat Panel Display：平板显示器)、薄板显示器等中使用的玻璃基板或塑料基板。在腔室11的上部设置有构成腔室11的顶部的窗构件14，在窗构件14上，以与腔室11内部的载置台12相向的方式配置有天线13。窗构件14例如由电介质等构成，用于将腔室11的内部与外部分隔。此外，窗构件14可以由多个分割片构成。
在腔室11的侧壁形成有用于搬入和搬出基板S的开口，该开口通过闸阀16而被关闭。在腔室11的底部设置有排气口18，排气口18与排气装置17连接。排气装置17经由排气口18对腔室11内进行抽真空，来将腔室11的内部减压至规定的压力。
窗构件14经由未图示的绝缘性的构件被支承于腔室11的侧壁，窗构件14与腔室11不直接接触，从而不电导通。另外，窗构件14在与被载置于载置台12的基板S大致平行的面上具有能够至少覆盖基板S的整个面的大小。
在腔室11的侧壁设置有气体导入口15，气体导入口15经由气体供给管23而与阀22a～22d连接。阀22a经由流量控制器21a而与气体供给源20a连接。阀22b经由流量控制器21b而与气体供给源20b连接。阀22c经由流量控制器21c而与气体供给源20c连接。阀22d经由流量控制器21d而与气体供给源20d连接。
气体供给源20a为不含有氢(H)原子的含氧(O)气体的供给源。在本实施方式中，气体供给源20a供给O2气体。气体供给源20b为SiF4气体的供给源。气体供给源20c为SiCl4气体的供给源。气体供给源20d为不含有氢(H)原子的含氮(N)气体的供给源。在本实施方式中，气体供给源20d供给N2气体。
从气体供给源20a供给的O2气体被流量控制器21a调整流量，并经由阀22a和气体供给管23从气体导入口15供给到腔室11内。另外，从气体供给源20b供给的SiF4气体被流量控制器21b调整流量，并经由阀22b和气体供给管23从气体导入口15供给到腔室11内。另外，从气体供给源20c供给的SiCl4气体被流量控制器21c调整流量，并经由阀22c和气体供给管23从气体导入口15供给到腔室11内。另外，从气体供给源20d供给的N2气体被流量控制器21d调整流量，并经由阀22d和气体供给管23从气体导入口15供给到腔室11内。
天线13包括沿着窗构件14的上表面配置的环状或螺旋状的导线，经由匹配器25而与高频电源26连接。高频电源26用于向天线13供给规定频率的高频电力，并利用在天线13内流动的高频电流经由窗构件14使腔室11的内部产生磁场。利用在腔室11内产生的磁场来在腔室11内产生感应电场，通过该感应电场来使腔室11内的电子加速。而且，通过感应电场而加速的电子与被导入到腔室11内的气体的分子、原子撞击，由此在腔室11内产生电感耦合等离子体。
在本实施方式中的成膜装置10中，在形成后述的钝化层的情况下，首先，向腔室11内供给O2气体、SiF4气体以及SiCl4气体，由供给来的气体的混合气体生成电感耦合等离子体。然后，利用所生成的电感耦合等离子体来在被载置于载置台12的基板S上形成第一氧化硅(SiO)膜。接着，向腔室11内供给O2气体，由供给来的O2气体生成电感耦合等离子体。然后，第一SiO膜被暴露在所生成的电感耦合等离子体(也就是O2气体的等离子体)中。接着，向腔室11内供给O2气体、SiF4气体以及SiCl4气体，由供给来的气体的混合气体生成电感耦合等离子体。然后，利用所生成的电感耦合等离子体来在第一SiO膜上形成第二SiO膜。接着，向腔室11内供给N2气体、SiF4气体以及SiCl4气体，由供给来的气体的混合气体生成电感耦合等离子体。然后，利用所生成的电感耦合等离子体来在第二SiO膜上形成氮化硅(SiN)膜。由此，形成作为包括第一SiO膜、第二SiO膜以及SiN膜的多层膜的钝化层。钝化层具有保护形成于基板S上的氧化物半导体不受水分等的影响的功能。钝化层为保护氧化物半导体的保护膜的一例。
成膜装置10具备包括处理器和存储器等的控制部27。控制部27按照存储器内保存的制程等数据、程序来控制成膜装置10的各部。例如，控制部27分别控制排气装置17、流量控制器21a～21d、阀22a～22d以及高频电源26。控制部27例如是由具有ASIC(ApplicationSpecific Integrated Circuit：专用集成电路)、CPU(Central Processing Unit：中央处理单元)等各种集成电路、电子电路等的计算机实现的。
[TFT 30的结构]
图2是示出TFT 30的结构的一例的截面图。本实施例中的TFT 30为背沟道蚀刻型。
TFT 30例如图2所示那样具备形成于基板S上的底涂层31、局部地形成于底涂层31上的栅电极32以及以覆盖底涂层31和栅电极32的方式形成的栅绝缘层33。在本实施方式中，作为底涂层31和栅绝缘层33，例如能够使用SiO膜、SiN膜。
另外，TFT 30具备在栅绝缘层33之上以配置在栅电极32的正上方的方式形成的沟道34以及在栅绝缘层33之上形成于沟道34的两旁的源电极35和漏电极36。在本实施方式中，沟道34为氧化物半导体。在本实施方式中，对沟道34使用例如由铟(In)、镓(Ga)以及锌(Zn)构成的氧化物半导体、所谓的IGZO。此外，沟道34的材料只要为氧化物半导体即可，不限于IGZO。
另外，TFT 30具备在栅绝缘层33之上以覆盖沟道34、源电极35以及漏电极36的方式形成的钝化层37。
在本实施方式中，钝化层37为包括第一SiO膜371、第二SiO膜372以及SiN膜373的多层膜。利用含有O2气体等含氧气体、SiF4气体以及SiCl4气体的混合气体的等离子体来在沟道34上形成第一SiO膜371。利用含有O2气体等含氧气体、SiF4气体以及SiCl4气体的混合气体的等离子体来在第一SiO膜371上形成第二SiO膜372。利用含有N2气体等含氮气体、SiF4气体以及SiCl4气体的混合气体的等离子体来在第二SiO膜372上形成SiN膜373。
另外，在利用含有O2气体等含氧气体、SiF4气体以及SiCl4气体的混合气体的等离子体来形成第一SiO膜371的情况下，沟道34被暴露在等离子体中，因此等离子体会对沟道34给予损伤。例如，由于等离子体中的离子、自由基而引起O原子从沟道34的脱离。另外，由于SiCl4气体中含有的Cl原子与沟道34中的In、Ga及Zn发生反应而引起O原子从沟道34的脱离。当引起O原子从沟道34的脱离、In、Ga以及Zn从沟道34的脱离时，沟道34的特性变差，从而导致使用了沟道34的TFT 30的特性变差。
因此，在本实施方式中，在第一SiO膜371的成膜处理中使混合气体的等离子体的生成中使用的高频电力下降，且使SiCl4气体与SiF4气体的流量比减小。由此，在沟道34上形成第一SiO膜371的期间，等离子体的密度增加受到抑制，从而能够减少等离子体对沟道34给予的损伤。其结果，能够抑制沟道34的特性变差，从而能够抑制使用了沟道34的TFT 30的特性变差。
具体地说，在第一SiO膜371的成膜处理中用于混合气体的等离子体的生成的高频电力低于在第二SiO膜372的成膜处理中用于混合气体的等离子体的生成的高频电力。由此，在沟道34上形成第一SiO膜371的期间，等离子体的密度增加受到抑制，从而能够减少等离子体对沟道34给予的损伤。例如，从沟道34脱离的O原子的数量受到抑制。
另外，第一SiO膜371的成膜处理中的SiCl4气体与SiF4气体的流量比小于第二SiO膜372的成膜处理中的SiCl4气体与SiF4气体的流量比。由此，在沟道34上形成第一SiO膜371的期间，SiCl4气体中含有的Cl原子与沟道34中的In、Ga及Zn之间的反应受到抑制，从而从沟道34脱离的In、Ga以及Zn的数量受到抑制。
[成膜过程]
图3是示出钝化层37的成膜处理的一例的流程图。图4A～图4D是用于说明钝化层37的成膜处理的一例的图。图3所示的流程图是通过由控制部27按照规定的程序对成膜装置10的各部的动作进行控制来执行的。
首先，将闸阀16打开，将例如图4A所示的那样形成有栅电极32、沟道34、源电极35以及漏电极36的基板S搬入到腔室11内(S101)。在向腔室11内搬入的基板S中，沟道34、源电极35以及漏电极36露出。在基板S被搬入到腔室11内之后，将闸阀16关闭。此外，根据工序不同，也可以是形成有栅电极32、沟道34、源电极35以及漏电极36的一部分的基板。
接下来，控制部27执行在沟道34上形成第一SiO膜371的第一成膜工序(S102)。在第一成膜工序中，控制部27对排气装置17进行控制，来将腔室11内排气至规定的真空度。然后，控制部27将阀22a～22c控制为开状态。此外，阀22d被控制为闭状态。
然后，控制部27对流量控制器21a进行控制，使得从气体供给源20a供给的O2气体的流量为规定的流量。而且，控制部27对流量控制器21b进行控制，使得从气体供给源20b供给的SiF4气体的流量为规定的流量。而且，控制部27对流量控制器21c进行控制，使得从气体供给源20c供给的SiCl4气体的流量为规定的流量。在第一成膜工序中，控制部27对流量控制器21b、21c分别进行控制，使得SiCl4气体与SiF4气体的流量比为“第一流量比”。由此，将含有O2气体、SiF4气体以及SiCl4气体的混合气体供给到腔室11内。
另外，在第一成膜工序中，控制部27对高频电源26进行控制，来向天线13施加“第一高频电力”。由此，在腔室11内产生感应电场，从而生成含有O2气体、SiF4气体以及SiCl4气体的混合气体的等离子体。然后，利用所生成的等离子体来在沟道34、源电极35以及漏电极36上层叠第一SiO膜371。由此，例如图4B所示，在沟道34、源电极35以及漏电极36上形成规定厚度的第一SiO膜371。第一SiO膜371的厚度比在后述的第二成膜工序中在第一SiO膜371上形成的第二SiO膜372的厚度薄。在后文叙述第一成膜工序中的第一高频电力以及第一流量比。
接下来，控制部27执行将第一SiO膜371暴露在O2气体的等离子体中的暴露工序(S103)。在暴露工序中，控制部27将阀22a维持为开状态，与此同时，将阀22b、22c控制为闭状态。然后，控制部27对流量控制器21a进行控制，使得从气体供给源20a供给的O2气体的流量为规定的流量。由此，将O2气体供给到腔室11内。
另外，在暴露工序中，控制部27对高频电源26进行控制，来向天线13施加规定大小的高频电力。由此，在腔室11内产生感应电场，从而生成O2气体的等离子体。然后，通过将第一SiO膜371暴露在O2气体的等离子体中，来经由第一SiO膜371从O2气体的等离子体向沟道34供给O原子。由此，沟道34不被直接暴露在O2气体的等离子体中而对沟道34的氧缺陷进行修复。在沟道34被暴露在O2气体的等离子体中的情况下，对沟道34产生损伤。在此，第一SiO膜371的厚度比在第一SiO膜371上形成的第二SiO膜372的厚度薄，因此能够顺利地进行经由第一SiO膜371的O原子的供给。
接下来，控制部27执行在第一SiO膜371上形成第二SiO膜372的第二成膜工序(S104)。在第二成膜工序中，控制部27将阀22a维持为开状态，与此同时，将阀22b、22c控制为开状态。
然后，控制部27对流量控制器21a进行控制，使得从气体供给源20a供给的O2气体的流量为规定的流量。而且，控制部27对流量控制器21b进行控制，使得从气体供给源20b供给的SiF4气体的流量为规定的流量。而且，控制部27对流量控制器21c进行控制，使得从气体供给源20c供给的SiCl4气体的流量为规定的流量。在第二成膜工序中，控制部27对流量控制器21b、21c分别进行控制，使得SiCl4气体与SiF4气体的流量比为“第二流量比”。由此，将含有O2气体、SiF4气体以及SiCl4气体的混合气体供给到腔室11内。
另外，在第二成膜工序中，控制部27对高频电源26进行控制，来向天线13施加“第二高频电力”。由此，在腔室11内产生感应电场，从而生成含有O2气体、SiF4气体以及SiCl4气体的混合气体的等离子体。然后，利用所生成的等离子体来在第一SiO膜371上层叠第二SiO膜372。由此，例如图4C所示那样，在第一SiO膜371上形成规定厚度的第二SiO膜372。在后文叙述第二成膜工序中的第二高频电力以及第二流量比。
接下来，控制部27执行在第二SiO膜372上形成SiN膜373的第三成膜工序(S105)。在第三成膜工序中，控制部27将阀22a～22c控制为闭状态。然后，控制部27对排气装置17进行控制，来对腔室11内的气体进行排气。然后，控制部27将阀22b～22d控制为开状态。
然后，控制部27对流量控制器21b进行控制，使得从气体供给源20b供给的SiF4气体的流量为规定的流量。而且，控制部27对流量控制器21c进行控制，使得从气体供给源20c供给的SiCl4气体的流量为规定的流量。而且，控制部27对流量控制器21d进行控制，使得从气体供给源20d供给的N2气体的流量为规定的流量。由此，将含有N2气体、SiF4气体以及SiCl4气体的混合气体供给到腔室11内。
另外，在第三成膜工序中，控制部27对高频电源26进行控制，来向天线13施加规定大小的高频电力。由此，在腔室11内产生感应电场，从而生成含有N2气体、SiF4气体以及SiCl4气体的混合气体的等离子体。然后，利用所生成的等离子体来在第二SiO膜372上层叠SiN膜373。由此，例如图4D所示那样，在第二SiO膜372上形成规定厚度的SiN膜373。由此，形成包括第一SiO膜371、第二SiO膜372以及SiN膜373的钝化层37。像这样，制造本实施方式的TFT 30。在后文叙述形成SiN膜373的意义。
之后，控制部27使高频电源26停止，将阀22b～22d控制为闭状态，对排气装置17进行控制，来对腔室11内的气体进行排气。然后，将闸阀16打开，来从腔室11内搬出基板S(S106)。
[第一成膜工序中的第一高频电力以及第一流量比]
在此，进一步说明第一成膜工序中的第一高频电力以及第一流量比。图5是示出第一成膜工序中的第一高频电力与TFT 30的S(亚阈值摆幅)值之间的关系的一例的图。S值是为了使TFT 30的电流值增加1个数量级而应用的栅压。关于S值，其值越小则TFT 30的特性越良好，其值越大则TFT 30的沟道34越被导体化。
如图5所示，第一高频电力越低，则S值越小。即，能够确认第一高频电力越低，则TFT 30的特性越良好。认为其原因在于，第一高频电力越低，即、使用第一高频电力生成的等离子体的密度越低，则在第一成膜工序的执行期间等离子体对TFT 30的沟道34给予的损伤越少。
图6是示出第一成膜工序中的第一流量比与TFT 30的S值之间的关系的一例的图。
如图6所示，第一流量比越小，则S值越小。即，能够确认第一流量比越小，则TFT 30的特性越良好。认为其原因在于，第一流量比越小、即SiCl4气体与SiF4气体的流量比越小，则在第一成膜工序的执行期间等离子体对TFT 30的沟道34给予的损伤越少。
根据图5和图6的结果，为了得到良好的TFT 30的特性，优选第一成膜工序中的第一高频电力低且第一流量比小。
因此，在本实施方式中，设定为第一成膜工序中的第一高频电力低于第二成膜工序中的第二高频电力。并且，设定为第一成膜工序中的第一流量比小于第二成膜工序中的第二流量比。由此，能够在形成沟道34的保护膜时减少等离子体对沟道34给予的损伤，其结果，能够抑制使用了沟道34的TFT 30的特性变差。
[形成SiN膜373的意义]
在此，对在第二SiO膜372上形成SiN膜373的意义进行说明。SiN膜具有捕获氢(H)原子的功能(以下称作“氢补充功能”)。图7是示出用于验证SiN膜的氢补充功能的实验结果的一例的图。在图7的实验中，准备了只具有含有氢(H)原子的SiN膜(以下表述为“SiN：H膜”)的第一样品。另外，在图7的实验中，准备了具有SiN：H膜以及形成于SiN：H膜上的SiO膜的第二样品。另外，在图7的实验中，准备了具有SiN：H膜以及形成于SiN：H膜上的SiN膜的第三样品。图7是对各样品(第一样品、第二样品以及第三样品中的各个样品)进行加热并且利用测量器将从各样品脱离的氢(H)原子的数量测定为离子数所得到的结果。在图7中，曲线图511与第一样品对应，曲线图512与第二样品对应，曲线图513与第三样品对应。
如图7所示，相比于不具有SiN膜的第一样品和第二样品而言，具有SiN膜的第三样品的H离子的测量数、即脱离的H原子的数量少。另外，即使在将具有SiN膜的第三样品加热至约400℃左右的情况下，H原子从第三样品的脱离也受到了抑制。
根据图7的结果能够确认，SiN膜比SiO膜高效地捕获H原子。H原子对沟道34的特性变差产生影响，因此优选在用于保护沟道34的保护膜(例如钝化层37)中包括能够高效地捕获H原子的SiN膜。
因此，在本实施方式中，在第二SiO膜372上形成SiN膜373。由此，SiN膜373能够高效地捕获经过SiN膜373去向沟道34的H原子，其结果，能够抑制使用了沟道34的TFT 30的特性变差。
如以上那样，一个实施方式所涉及的成膜方法包括第一成膜工序和第二成膜工序。在第一成膜工序中，使用第一高频电力来生成含有含氧气体、SiF4气体以及SiCl4气体、且SiCl4气体与SiF4气体的流量比为第一流量比的混合气体的等离子体。在第一成膜工序中，利用所生成的等离子体来在沟道34上形成第一SiO膜371。在第二成膜工序中，使用第二高频电力来生成含有含氧气体、SiF4气体以及SiCl4气体、且SiCl4气体与SiF4气体的流量比为第二流量比的混合气体的等离子体。在第二成膜工序中，利用所生成的等离子体来在第一SiO膜371上形成第二SiO膜372。在此，第一高频电力低于第二高频电力，第一流量比小于第二流量比。由此，能够在形成沟道34的保护膜时减少等离子体对沟道34给予的损伤，其结果，能够抑制使用了沟道34的TFT 30的特性变差。
另外，一个实施方式所涉及的成膜方法在第一成膜工序与第二成膜工序之间还包括将第一SiO膜371暴露在O2气体的等离子体中的暴露工序。由此，经由第一SiO膜371从O2气体的等离子体向沟道34供给O原子。由此，沟道34不被直接暴露在O2气体的等离子体中而对沟道34的氧缺陷进行修复。其结果，能够进一步抑制使用了沟道34的TFT 30的特性变差。
另外，一个实施方式所涉及的成膜方法还包括利用含有含氮气体、SiF4气体以及SiCl4气体的混合气体的等离子体来在第二SiO膜372上形成SiN膜373的第三成膜工序。由此，SiN膜373能够高效地捕获经过SiN膜373去向沟道34的H原子，其结果，能够抑制使用了沟道34的TFT 30的特性变差。
[其它实施方式]
以上对一个实施方式所涉及的成膜方法和成膜装置进行了说明，但公开技术不限定于此。下面对其它实施方式进行说明。
例如，在上述的实施方式中，以背沟道蚀刻型的TFT为例进行了说明，但在顶栅型的TFT中也能够应用公开技术。图8是示出顶栅型的TFT 40的结构的一例的截面图。
TFT 40例如图8所示那样，具备形成于基板S上的底涂层45、覆盖底涂层45的基底层46、局部地形成于基底层46上的沟道47。基底层46例如为SiO膜。沟道47为IGZO等氧化物半导体。
另外，TFT 40具备以覆盖基底层46和沟道47的方式形成的栅绝缘层48。
另外，TFT 40具备以配置在沟道47的正上方的方式局部地形成于栅绝缘层48之上的栅电极49以及形成于栅绝缘层48之上并且覆盖栅电极49的层间绝缘膜50。另外，TFT 40具备形成于层间绝缘膜50上并且贯穿层间绝缘膜50和栅绝缘层48而分别与沟道47连接的源电极51和漏电极52。另外，TFT 40具备以覆盖层间绝缘膜50、源电极51以及漏电极52的方式形成的钝化层53。
在TFT 40中，栅绝缘层48为包括第一SiO膜481、第二SiO膜482以及SiN膜483的多层膜。栅绝缘层48具有当为了在电极51同漏电极52的导通与切断之间进行切换而向沟道47施加来自栅电极49的电场时避免栅电极49与沟道47直接导通的绝缘层的作用，并且还具有保护沟道47不受水分等的影响的功能。栅绝缘层48还是用于保护氧化物半导体的保护膜的一例。上述的实施方式所涉及的钝化层37的成膜处理被应用于栅绝缘层48的形成。由此，能够在形成沟道47的保护膜(栅绝缘层48)时减少等离子体对沟道47给予的损伤，其结果，能够抑制使用了沟道47的TFT 30的特性变差。
另外，TFT 40不限定于图8的构造，也可以具有其它构造。图9是示出顶栅型的TFT40的结构的其它一例(其1)的截面图。图9所示的TFT 40具有从图8的构造中去除了与栅电极49重叠的部分以外的栅绝缘层48的构造。在该构造中，层间绝缘膜50为包括第一SiO膜501、第二SiO膜502以及SiN膜503的多层膜。层间绝缘膜50与栅绝缘层48同样地具有作为沟道47的保护膜的功能，通过与栅绝缘层48同样地形成为多层膜，来减少等离子体对沟道47的损伤。上述的实施方式所涉及的钝化层37的成膜处理还被应用于图9所示的层间绝缘膜50的形成。由此，能够在形成沟道47的保护膜(层间绝缘膜50)时减少等离子体给沟道47带来的损伤，其结果，能够抑制使用了沟道47的TFT 40的特性变差。
图10是示出顶栅型的TFT 40的构造的其它一例(其2)的截面图。图10所示的TFT40相比于图8的构造而言，具有使与栅电极49重叠的部分以外的栅绝缘层48薄的构造。在该构造中，栅绝缘层48的第一SiO膜481覆盖沟道47。但是，由于第一SiO膜481的膜厚薄，因此沟道47有可能经由第一SiO膜481受到等离子体的影响。因此，在图10的构造中，将层间绝缘膜50设为多层膜。即，层间绝缘膜50为包括第一SiO膜501、第二SiO膜502以及SiN膜503的多层膜。层间绝缘膜50与栅绝缘层48同样地具有作为沟道47的保护膜的功能，通过与栅绝缘层48同样地形成为多层膜，来减少等离子体对沟道47的损伤。上述的实施方式所涉及的钝化层37的成膜处理还被应用于图10所示的层间绝缘膜50的形成。由此，能够在形成沟道47的保护膜(层间绝缘膜50)时减少等离子体给沟道47带来的损伤，其结果，能够抑制使用了沟道47的TFT 40的特性变差。
另外，在上述的实施方式中，也可以还执行在SiN膜373上形成有机膜的第四成膜工序。在该情况下，形成于SiN膜373上的有机膜构成TFT 30的平坦化层。
另外，在上述的实施方式中，以通过将电感耦合等离子体用作等离子体源的CVD法进行成膜的成膜装置10为例进行了说明，但公开技术不限于此。只要为通过使用等离子体的CVD法进行成膜的成膜装置10即可，等离子体源不限于电感耦合等离子体，例如能够使用电容耦合等离子体、微波等离子体、磁控等离子体等任意的等离子体源。
另外，上述的实施方式中的成膜方法例如是通过由控制部27执行用于实现该成膜方法的程序来实现的。用于实现成膜方法的程序例如经由光学记录介质、光磁记录介质、磁带介质、磁记录介质或者半导体存储器等存储介质来提供。作为光学记录介质，例如使用DVD(Digital Versatile Disc：数字多功能光盘)、PD(Phase change rewritable Disk：相变型可擦写光盘)等。作为光磁记录介质，使用MO(Magneto-Optical disk：磁光盘)等。控制部27从该存储介质读出程序，并且执行所读出的程序，由此对成膜装置10的各部进行控制，来实现上述的实施方式中的成膜方法。此外，控制部27针对用于实现成膜方法的程序，可以从存储该程序的服务器等其它装置经由通信介质获取该程序，并且执行该程序。

Claims (7)

1.一种成膜方法，包括：
第一成膜工序，使用第一高频电力来生成含有含氧气体、SiF4气体以及SiCl4气体、且SiCl4气体与SiF4气体的流量比为第一流量比的混合气体的等离子体，并利用所生成的等离子体来在氧化物半导体上形成第一氧化硅膜；以及
第二成膜工序，使用第二高频电力来生成含有含氧气体、SiF4气体以及SiCl4气体、且SiCl4气体与SiF4气体的流量比为第二流量比的混合气体的等离子体，并利用所生成的等离子体来在所述第一氧化硅膜上形成第二氧化硅膜，
其中，所述第一高频电力低于所述第二高频电力，
所述第一流量比小于所述第二流量比。
2.根据权利要求1所述的成膜方法，其特征在于，
在所述第一成膜工序与所述第二成膜工序之间还包括将所述第一氧化硅膜暴露在氧气的等离子体中的暴露工序。
3.根据权利要求1或2所述的成膜方法，其特征在于，
所述第一氧化硅膜的厚度比所述第二氧化硅膜的厚度薄。
4.根据权利要求1或2所述的成膜方法，其特征在于，
还包括利用含有含氮气体、SiF4气体以及SiCl4气体的混合气体的等离子体来在所述第二氧化硅膜上形成氮化硅膜的第三成膜工序。
5.根据权利要求4所述的成膜方法，其特征在于，
所述第一氧化硅膜、所述第二氧化硅膜以及所述氮化硅膜构成薄膜晶体管的钝化层、栅绝缘层和层间绝缘膜中的至少任一方。
6.根据权利要求4所述的成膜方法，其特征在于，
还包括在所述氮化硅膜上形成有机膜的第四成膜工序。
7.一种成膜装置，具备：
腔室，其用于形成保护氧化物半导体的保护膜；
气体供给部，其向所述腔室内供给处理气体；
等离子体生成部，其在所述腔室内生成所述处理气体的等离子体；以及
控制部，
其中，所述控制部执行以下工序；
第一成膜工序，使用第一高频电力来生成含有含氧气体、SiF4气体以及SiCl4气体、且SiCl4气体与SiF4气体的流量比为第一流量比的混合气体的等离子体，并利用所生成的等离子体来在所述氧化物半导体上形成第一氧化硅膜；以及
第二成膜工序，使用第二高频电力来生成含有含氧气体、SiF4气体以及SiCl4气体、且SiCl4气体与SiF4气体的流量比为第二流量比的混合气体的等离子体，并利用所生成的等离子体来在所述第一氧化硅膜上形成第二氧化硅膜，
所述第一高频电力低于所述第二高频电力，
所述第一流量比小于所述第二流量比。
CN201910695080.XA 2018-07-30 2019-07-30 成膜方法和成膜装置 Active CN110777358B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-142329 2018-07-30
JP2018142329 2018-07-30
JP2018-243106 2018-12-26
JP2018243106A JP7130548B2 (ja) 2018-07-30 2018-12-26 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
CN110777358A CN110777358A (zh) 2020-02-11
CN110777358B true CN110777358B (zh) 2021-08-24

Family

ID=69383956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910695080.XA Active CN110777358B (zh) 2018-07-30 2019-07-30 成膜方法和成膜装置

Country Status (2)

Country Link
KR (1) KR102217171B1 (zh)
CN (1) CN110777358B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664995A (zh) * 2004-03-02 2005-09-07 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN1799127A (zh) * 2003-05-29 2006-07-05 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
CN1934288A (zh) * 2004-06-03 2007-03-21 东京毅力科创株式会社 等离子体cvd装置
CN101454880A (zh) * 2006-05-31 2009-06-10 东京毅力科创株式会社 等离子体cvd方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体cvd装置
CN102543756A (zh) * 2012-01-18 2012-07-04 上海华力微电子有限公司 较小等离子损伤的高密度等离子体沉积方法
JP2012169153A (ja) * 2011-02-15 2012-09-06 Akinori Ebe プラズマ処理装置
CN106257618A (zh) * 2015-06-19 2016-12-28 东京毅力科创株式会社 使用等离子体的成膜方法
CN107151790A (zh) * 2016-03-02 2017-09-12 东京毅力科创株式会社 基板处理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111756A1 (en) 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6689140B2 (ja) 2016-06-17 2020-04-28 東京エレクトロン株式会社 成膜方法およびｔｆｔの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1799127A (zh) * 2003-05-29 2006-07-05 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
CN1664995A (zh) * 2004-03-02 2005-09-07 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN1934288A (zh) * 2004-06-03 2007-03-21 东京毅力科创株式会社 等离子体cvd装置
CN101454880A (zh) * 2006-05-31 2009-06-10 东京毅力科创株式会社 等离子体cvd方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体cvd装置
JP2012169153A (ja) * 2011-02-15 2012-09-06 Akinori Ebe プラズマ処理装置
CN102543756A (zh) * 2012-01-18 2012-07-04 上海华力微电子有限公司 较小等离子损伤的高密度等离子体沉积方法
CN106257618A (zh) * 2015-06-19 2016-12-28 东京毅力科创株式会社 使用等离子体的成膜方法
CN107151790A (zh) * 2016-03-02 2017-09-12 东京毅力科创株式会社 基板处理装置

Also Published As

Publication number Publication date
CN110777358A (zh) 2020-02-11
KR102217171B1 (ko) 2021-02-17
KR20200013604A (ko) 2020-02-07

Similar Documents

Publication Publication Date Title
CN107523800B (zh) 成膜方法和tft的制造方法
KR102084309B1 (ko) 성막 방법 및 성막 장치
WO2011040396A1 (ja) 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
US9076651B1 (en) Gate stacks and ohmic contacts for SiC devices
KR20150002498A (ko) 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
JP6392061B2 (ja) 電子デバイス、その製造方法、及びその製造装置
US20130078816A1 (en) Substrate Processing Apparatus, Method of Manufacturing Semiconductor Device and Non-Transitory Computer-Readable Recording Medium
KR101851431B1 (ko) 반도체 디바이스, 그 제조 방법, 및 그 제조 장치
US11651971B2 (en) Etching method, substrate processing apparatus, and substrate processing system
CN110777358B (zh) 成膜方法和成膜装置
US20120126376A1 (en) Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
KR20100014564A (ko) 질화규소막 및 비휘발성 반도체 메모리 장치
JP7130548B2 (ja) 成膜方法及び成膜装置
JP2022002294A (ja) エッチング方法、基板処理装置、及び基板処理システム
JP2011165743A (ja) 半導体装置の製造方法
WO2010113928A1 (ja) 窒化珪素膜の成膜方法、半導体メモリ装置の製造方法およびプラズマｃｖｄ装置
CN118156141A (zh) 薄膜晶体管的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant