CN101454880A - 等离子体cvd方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体cvd装置 - Google Patents

等离子体cvd方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体cvd装置 Download PDF

Info

Publication number
CN101454880A
CN101454880A CNA2007800191810A CN200780019181A CN101454880A CN 101454880 A CN101454880 A CN 101454880A CN A2007800191810 A CNA2007800191810 A CN A2007800191810A CN 200780019181 A CN200780019181 A CN 200780019181A CN 101454880 A CN101454880 A CN 101454880A
Authority
CN
China
Prior art keywords
silicon nitride
nitride film
microwave
process chamber
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800191810A
Other languages
English (en)
Other versions
CN101454880B (zh
Inventor
鸿野真之
西田辰夫
中西敏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101454880A publication Critical patent/CN101454880A/zh
Application granted granted Critical
Publication of CN101454880B publication Critical patent/CN101454880B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供等离子体CVD方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体CVD装置。使用等离子体处理装置，通过微波使已导入处理室内的含氮气体和含硅气体等离子体化，在利用该等离子体在被处理基板的表面上沉积氮化硅膜时，向载置台供给高频电力，其中，该等离子体处理装置设置有能够真空排气的处理室、在处理室内载置被处理体的载置台、产生微波的微波产生源、具有多个缝隙并通过上述缝隙将微波产生源产生的微波导入上述处理室内的平面天线、将成膜原料气体供向处理室内的气体供给机构、和向载置台供给高频电力的高频电源。

Description

等离子体CVD方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体CVD装置
技术领域
本发明涉及利用等离子体的CVD(Chemical Vapor Deposition：化学气相沉积)方法、利用该CVD方法的氮化硅膜的形成方法、半导体装置的制造方法、和应用于这些方法的工艺中的等离子体CVD装置。
背景技术
氮化硅膜作为各种半导体装置中的绝缘膜和保护膜等而得到使用。这种氮化硅膜已知能够通过一种CVD法而形成，该CVD法使用作为原料气体的硅烷(SiH4)等含有硅的化合物的气体、和氮、氨这样的含有氮的化合物气体(例如，日本特开2000-260767号公报)。
在通过现有的等离子体CVD法形成的氮化硅膜中，存在需要抑制向器件特性施加坏影响的膜的应力、即拉伸(Tensile)应力和压缩(Compressive)应力的问题。例如已知当氮化硅膜的压缩应力较大时，会发生膜正下面的金属配线因应力而引起断线的应力迁移(stressmigration)，为了防止这种情况，需要将压缩应力抑制到很小。因为氮化硅膜的应力方向(拉伸应力或压缩应力)和大小被等离子体CVD法的情况下的压力、温度、成膜气体种类等成膜条件左右，所以在现有技术中选择在氮化硅膜中不生成强应力的条件进行基于等离子体CVD法的成膜(例如，前田和夫“VLSI和CVD”槇书店，1997年7月31日发行)。
近年来在某种器件中，正在尝试积极地利用氮化硅膜的应力改善器件特性。但是，例如在平行平板方式、感应耦合型的等离子体CVD装置中，因为使用比较高的电子温度的等离子体，所以当为了导入高的应力而改变高频输出、压力、温度等条件时，由于会形成等离子体损伤容易进入形成的氮化硅膜中的成膜条件，所以存在难以得到高质量的氮化硅膜的问题。因此，难以形成高应力的膜。并且，因为等离子体处理条件的选择范围受到限制，所以难以高精度地控制应力。
发明内容
本发明的目的是提供一种等离子体CVD方法，其能够使形成的氮化硅膜具有高应力，并且等离子体损伤少。
本发明的另一个目的是提供一种氮化硅膜的形成方法，其能够利用上述等离子体CVD导入期望的应力。
本发明的又一个目的是提供使用这种氮化硅膜的半导体装置的制造方法。
本发明的又一个目的是提供能够实施上述那样的等离子体CVD方法的等离子体CVD装置。
根据本发明的第一观点，提供一种等离子体CVD方法，其包括：准备等离子体处理装置的工序，该等离子体处理装置设置有：能够真空排气的处理室、在上述处理室内载置被处理体的载置台、产生微波的微波产生源、具有多个缝隙并通过上述缝隙将上述微波产生源所产生的微波导入上述处理室内的平面天线、将成膜原料气体供向上述处理室内的气体供给机构、和向上述载置台供给高频电力的高频电源；将被处理基板载置在上述载置台上的工序；将含氮气体和含硅气体导入上述处理室内，利用上述微波使这些气体等离子体化，通过该等离子体在被处理基板的表面上沉积氮化硅膜的工序；和在沉积上述氮化硅膜时，向上述载置台供给高频电力的工序。
根据本发明的第二观点，提供一种氮化硅膜的形成方法，其包括：准备等离子体处理装置的工序，该等离子体处理装置设置有：能够真空排气的处理室、在上述处理室内载置被处理体的载置台、产生微波的微波产生源、具有多个缝隙并通过上述缝隙将上述微波产生源所产生的微波导入上述处理室内的平面天线、将成膜原料气体供向上述处理室内的气体供给机构、和向上述载置台供给高频电力的高频电源；将被处理基板载置在上述载置台上的工序；将含氮气体和含硅气体导入上述处理室内，利用上述微波使这些气体等离子体化，通过该等离子体在被处理基板的表面上沉积氮化硅膜的工序；和在沉积上述氮化硅膜时，向上述载置台供给高频电力的工序。
在上述第一观点和第二观点中，上述高频电力的功率密度能够从0.0032～1.59W/cm2选择，频率能够从400kHz～27MHz选择。并且，能够形成具有1000MPa以上的压缩应力的氮化硅膜，在此情况下，优选以0.1Pa以上53Pa以下的处理压力沉积上述氮化硅膜。进一步，能够形成具有2000MPa以上的压缩应力的氮化硅膜，在此情况下，优选以0.1Pa以上40Pa以下的处理压力沉积上述氮化硅膜。进一步，还能够形成具有3000MPa以上的压缩应力的氮化硅膜，在此情况下，优选以5Pa以上25Pa以下的处理压力沉积上述氮化硅膜，优选令上述高频电力的功率密度为0.016～0.127W/cm2。进一步，还能够形成具有3500MPa以上的压缩应力的氮化硅膜，在此情况下，优选以7Pa以上16Pa以下的处理压力沉积上述氮化硅膜，优选令上述高频电力的功率密度为0.032～0.095W/cm2。
此外，能够使用氨气或氮气作为上述含氮气体。进一步，还能够用乙硅烷(Si2H6)作为上述含硅气体。进一步，还能够令沉积上述氮化硅膜时的处理温度为300℃～800℃。
根据本发明的第三观点，提供一种半导体装置的制造方法，其包括：准备在半导体基板的主面上隔着绝缘膜形成有栅极电极、且在其的两侧的主面区域中形成有源极和漏极的结构体的工序；和以覆盖上述栅极电极、源极和漏极的方式形成氮化硅膜的工序，其中，上述氮化硅膜通过包括以下工序的方法形成：准备等离子体处理装置的工序，该等离子体处理装置设置有：能够真空排气的处理室、在上述处理室内载置被处理体的载置台、产生微波的微波产生源、具有多个缝隙并通过上述缝隙将上述微波产生源所产生的微波导入上述处理室内的平面天线、和将成膜原料气体供向上述处理室内的气体供给机构；将被处理基板载置在上述载置台上的工序；将含氮气体和含硅气体导入上述处理室内，利用上述微波使这些气体等离子体化，通过该等离子体在被处理基板的表面上沉积氮化硅膜的工序；和在沉积上述氮化硅膜时，向上述载置台供给高频电力的工序。
根据本发明的第四观点，提供一种存储介质，其存储有在计算机上运行并控制等离子体处理装置的程序，该等离子体处理装置设置有：能够真空排气的处理室、在上述处理室内载置被处理体的载置台、产生微波的微波产生源、具有多个缝隙并通过上述缝隙将上述微波产生源所产生的微波导入上述处理室内的平面天线、将成膜原料气体供向上述处理室内的气体供给机构、和向上述载置台供给高频电力的高频电源，上述程序在执行时，使计算机控制上述等离子体处理装置，使得执行包括以下工序的等离子体CVD方法：将被处理基板载置在上述载置台上的工序；将含氮气体和含硅气体导入上述处理室内，利用上述微波使这些气体等离子体化，通过该等离子体在被处理基板的表面上沉积氮化硅膜的工序；和在沉积上述氮化硅膜时，向上述载置台供给高频电力的工序。
根据本发明的第五观点，提供一种等离子体处理装置，其设置有：能够真空排气的处理室；在上述处理室内载置被处理体的载置台；产生微波的微波产生源；具有多个缝隙并通过上述缝隙将上述微波产生源所产生的微波导入上述处理室内的平面天线；将成膜原料气体供向上述处理室内的气体供给机构；向上述载置台供给高频电力的高频电源；和以执行包括以下工序的等离子体CVD方法的方式进行控制的控制部：将被处理基板载置在上述载置台上的工序；将含氮气体和含硅气体导入上述处理室内，利用上述微波使这些气体等离子体化，通过该等离子体在被处理基板的表面上沉积氮化硅膜的工序；和在沉积上述氮化硅膜时，向上述载置台供给高频电力的工序。
根据本发明的第六观点，提供一种等离子体CVD装置，其设置有：用于使用等离子体对被处理基板进行处理的能够真空排气的处理室；在上述处理室内载置被处理基板的载置台；将微波导入上述处理室内的具有多个缝隙的平面天线；向上述处理室内供给成膜原料气体的气体供给机构；和向上述载置台供给高频电力的高频电源。
根据本发明，通过使用等离子体处理装置，将高频电力供向上述载置台并沉积氮化硅膜，能够形成具有高压缩应力例如1000MPa以上、优选2000MPa以上、更优选3000MPa以上、进一步优选3500MPa以上的压缩应力的氮化硅膜，其中，该等离子体处理装置设置有：能够真空排气的处理室；在上述处理室内载置被处理体的载置台；产生微波的微波产生源；具有多个缝隙并通过上述缝隙将上述微波产生源所产生的微波导入上述处理室内的平面天线；将成膜原料气体供向上述处理室内的气体供给机构；和向上述载置台供给高频电力的高频电源。而且，能够与成膜气体的种类无关地得到该效果。
此外，通过具有多个缝隙的平面天线将微波导入处理室内并产生等离子体的等离子体处理装置，因为能够进行低电子温度且高密度的等离子体处理，所以能够最大限度地减少等离子体CVD中的等离子体损伤。因此，通过使用上述等离子体处理装置，含氮气体的种类、处理压力等的等离子体CVD条件的选择幅度变宽，能够提高氮化硅膜的应力的控制性。
如上所述，因为本发明的等离子体CVD方法能够向氮化硅膜赋予高压缩应力，并且能够抑制等离子体损伤，所以在各种半导体装置的制造过程中在形成具有应力的氮化硅膜时能够适当地加以利用。
附图说明
图1是表示适于执行本发明方法的等离子体处理装置的一个例子的概略截面图。
图2是表示图1的等离子体处理装置的平面天线部件的平面图。
图3是表示在等离子体中插入朗缪尔探针(Langmuir probe)扫描施加电压的情况下的一般的电流-电压特性的图。
图4是表示改变偏置功率的情况下的电流-电压特性的图。
图5是表示偏置功率密度与等离子体的电子温度的关系的图。
图6是示意表示将具有应力的氮化硅膜用作覆盖膜的MOS晶体管的截面结构的图。
图7A是表示应用本发明的一个实施方式的等离子体CVD方法的半导体装置的制造方法的工序的工序截面图，是表示形成氮化硅膜之前的状态的图。
图7B是表示应用本发明的一个实施方式的等离子体CVD方法的半导体装置的制造方法的工序的工序截面图，是表示进行等离子体CVD处理的状态的图。
图7C是表示应用本发明的一个实施方式的等离子体CVD方法的半导体装置的制造方法的工序的工序截面图，是表示形成具有基于等离子体CVD的应力的氮化硅膜后的状态的图。
图8是示意表示将具有应力的氮化硅膜用作覆盖膜的CMOS晶体管的截面结构的图。
图9是示意表示将具有应力的氮化硅膜用作覆盖膜的非易失性存储器的截面结构的图。
图10是表示氮化硅膜的应力和等离子体CVD中的压力条件的关系的曲线图。
图11是表示氮化硅膜的应力和等离子体CVD中的RF功率条件的关系的曲线图。
图12是表示使用N2/Si2H6类的处理气体的情况下的氮化硅膜的应力和等离子体CVD中的处理压力的关系的曲线图。
图13是表示使用N2/Si2H6类的处理气体的情况下的氮化硅膜的应力和等离子体CVD中的不同处理压力下的RF功率条件的关系的曲线图。
图14是表示使用NH3/Si2H6类的处理气体的情况下的氮化硅膜的应力和等离子体CVD中的不同处理压力下的RF功率条件的关系的曲线图。
图15是对频率为400kHz和13.56MHz的情况下的氮化硅膜的应力和等离子体CVD中的RF功率条件的关系进行比较并表示的曲线图。
图16是表示氮化硅膜的应力和退火时间的关系的曲线图。
具体实施方式
下面，参照附图，对本发明的实施方式进行具体的说明。图1是示意表示能够应用于本发明方法中的氮化硅膜的形成的等离子体处理装置的一个例子的截面图。该等离子体处理装置100构成为，通过利用具有多个缝隙的平面天线、特别是RLSA(Radial Line Slot Antenna：径向线缝隙天线)将微波导入处理室内产生等离子体，能够产生高密度且低电子温度的微波激励等离子体的RLSA微波等离子体处理装置，该等离子体处理装置100能够进行1×1010～5×1012/cm3的等离子体密度及0.7～2eV的低电子温度的等离子体的处理。从而，在各种半导体装置的制造过程中，能够根据基于等离子体CVD的氮化硅膜的成膜处理等目的适当地加以使用。
上述等离子体处理装置100密封构成，具有接地的大致圆筒状的腔室1。而且，腔室1也可以是角筒形状。在腔室1的底壁1a的大致中央部形成有圆形的开口部10，在底壁1a上设置有与该开口部10连通并向下方突出的排气室11。该排气室11经排气管23与排气装置24连接。
在腔室1内设置有用于水平地支撑作为被处理基板的硅晶片(以下，简单地记为“晶片”)W，并由热传导性高的AlN等陶瓷构成的载置台2。该载置台2由支撑部件3支撑，该支撑部件3为从排气室11的底部中央向上方延伸的圆筒状并由AlN等陶瓷构成。在载置台2上设置有覆盖其外边缘部并用于引导晶片W的覆盖环4。该覆盖环4例如为由石英、AlN、Al2O3、SiN等材料构成的部件。
在载置台2中埋入有电阻加热型的加热器5，该加热器5通过从加热器电源5a被供电而加热载置台2，以其热量均匀地加热作为被处理基板的晶片W。并且，在载置台2上配置有热电偶6，例如能够在从室温至900℃的范围内对晶片W的加热温度进行温度控制。进一步，在载置台2上设置有用于支撑晶片W并使其升降的晶片支撑销(未图示)，该晶片支撑销以相对于载置台2的表面能够出没的方式设置。
此外，在载置台2上经匹配电路60连接有偏置用的高频电源61。以从该高频电源61向埋设在载置台2中的电极62施加规定频率例如400kHz～27MHz，具体而言400kHz、13.56MHz等频率的1～500W的高频电力的方式构成。该电极62例如由钼、钨等导电性材料例如以网眼状形成。而且，在本发明中，如后所述，通过以规定的功率向载置台2供给高频电力，能够形成具有强压缩应力的氮化硅膜。
在后述的上部板27和腔室1的侧壁上，以上下2段设置有环状的气体导入部15a和15b，在各气体导入部15a和15b上连接有供给成膜原料气体和等离子体激励用气体的气体供给系统16。而且，气体导入部15a和15b也可以配置成喷嘴状或喷淋状。
气体供给系统16例如具有含氮气体供给源17，含Si气体供给源18和非活性气体供给源19。含氮气体供给源17与上部的气体导入部15a连接，含Si气体供给源18和非活性气体供给源19与下部的气体导入部15b连接。
就作为成膜原料气体的含氮气体而言，例如能够使用N2、氨、MMH(单甲基联氨：Monomethylhydrazine)等。
此外，就作为其它成膜原料气体的含Si气体而言，例如能够使用硅烷(SiH4)、乙硅烷(Si2H6)、三甲基硅烷基胺(SiH3)3N等，特别优选乙硅烷(Si2H6)。
进一步，作为非活性气体，例如能够使用N2气和稀有气体等。就作为等离子体激励用气体的稀有气体而言，例如能够使用Ar气、Kr气、Xe气、He气等，特别优选Ar气。
含氮气体经气体管道20到达气体导入部15a，从气体导入部15a被导入腔室1内。另一方面，含Si气体和非活性气体分别经气体管道20到达气体导入部15b，从气体导入部15b导入腔室1内。在与各气体供给源连接的各个气体管道20上设置有质量流量控制器21和在其前后的开闭阀22，以能够控制供给的气体的切换和流量等的方式构成。其中，Ar等的等离子体激励用的稀有气体也可以是任意的气体，不必与成膜原料气体同时供给。
在上述排气室11的侧面连接有排气管23，在该排气管23上连接有包括高速真空泵的上述的排气装置24。而且，通过使该排气装置24运行，腔室1内的气体沿载置台2的外周下方均匀地排出至排气室11的空间11a内，并经排气管23被排出。由此，能够高速地使腔室1内减压至规定的真空度、例如0.133Pa。
在腔室1的侧壁上，设置有用于腔室1与邻接于等离子体处理装置100的搬运室(未图示)之间搬入搬出晶片W的搬入搬出口25、和开闭该搬入搬出口25的门阀26。
腔室1的上部为开口部，环状的上部板27与该开口部接合。在上部板27的内周下部形成有向内侧的腔室内空间突出的环状的支撑部27a。在该支撑部27a上，通过密封部件29气密地设置有由电介质、例如石英或Al2O3、AlN等陶瓷构成的、透过微波的微波透过板28。因此，腔室1内被密封保持。
在透过板28的上方，以与载置台2对置的方式，设置有圆板状的平面天线部件31。其中，平面天线部件的形状不限于圆板状，例如也可以是四角板状。该平面天线部件31固定在腔室1的侧壁上端。平面天线部件31为以下结构：由例如表面镀金或镀银的铜板或铝板构成，以预定的图案贯通形成有发射微波的大量的缝隙状的微波发射孔32。
微波发射孔32，例如如图2所示的那样，为长的形状并成对，一般，成对的微波发射孔32配置成“T”字状，这些对配置成多个同心圆状。微波发射孔32的长度和排列间隔按照波导管37内的微波波长(λg)决定，例如微波发射孔32的间隔以成为λg/4，λg/2或λg的方式配置。此外，在图2中，用Δr表示形成同心圆状的相邻的微波发射孔32彼此的间隔。此外，微波发射孔32也可以是圆形状、圆弧状等其它形状。进一步，微波发射孔32的配置形态没有特别的限定，除了同心圆状外，也能够配置成螺旋状、放射状。
在该平面天线部件31的上表面上，设置有介电常数比真空大的慢波部件33。因为在真空中微波的波长变长，所以该慢波部件33具有缩短微波的波长并调整等离子体的功能。而且，平面天线部件31与透过板28之间，以及慢波部件33与平面天线部件31之间，各自既可以紧贴也可以分开，但是优选使之紧贴。
在腔室1的上表面上，以覆盖这些平面天线部件31和慢波部件33的方式，设置有例如由铝或不锈钢等金属材料构成的屏蔽盖体34。腔室1的上表面和屏蔽盖体34被密封部件35密封。在屏蔽盖体34中形成有冷却水流路34a，通过在其中流通冷却水，使屏蔽盖体34、慢波部件33、平面天线部件31、透过板28冷却。其中，屏蔽盖体34接地。
在屏蔽盖体34的上壁的中央处形成有开口部36，在该开口部上连接有波导管37。在该波导管37的端部上，经匹配电路38连接有产生微波的微波产生装置39。由此，由微波产生装置39产生的例如频率为2.45GHz的微波经波导管37传送到上述平面天线部件31。此外，作为微波的频率，也能够使用8.35GHz、1.98GHz等。
波导管37具有截面为圆形状的同轴波导管37a和矩形波导管37b，该同轴波导管37a从上述屏蔽盖体34的开口部36向上方延伸出，该矩形波导管37b经模式变换器40与该同轴波导管37a的上端部连接并沿水平方向延伸。矩形波导管37b和同轴波导管37a之间的模式变换器40具有将以TE模式在矩形波导管37b内传播的微波变换成TEM模式的功能。在同轴波导管37a的中心延伸有内导体41，内导体41的下端部与平面天线部件31的中心连接并固定。由此，能够经同轴波导管37a的内导体41呈放射状、高效率且均匀地将微波传播到平面天线部件31。
等离子体处理装置100的各构成部与设置有CPU的处理控制器50连接并受其控制。在处理控制器50上连接有由键盘、显示器等构成的用户界面51，其中，该键盘是操作者为了管理等离子体处理装置100而进行指令的输入操作等的键盘，该显示器使等离子体处理装置100的运行状况可视化并加以显示。
此外，在处理控制器50上连接有存储有控制程序(软件)和处理方案的存储部52，其中，该控制程序用于通过处理控制器50的控制实现在等离子体处理装置100中实施的各种处理，该处理方案记录有处理条件数据等。
而且，根据需要，根据来自用户界面51的指示等从存储部52调出任意的处理方案，使处理控制器50实施，由此，在处理控制器50的控制下在等离子体处理装置100中进行期望的处理。并且，关于上述控制程序、处理条件数据等的处理方案，也可以利用存储有该控制程序、处理条件数据等的处理方案的计算机能够读取的存储介质，例如CD-ROM、硬盘、软盘、闪存等，或者，从其它装置，例如通过专用线路随时传送而进行在线利用。
这样构成的等离子体处理装置100，能够在800℃以下的低温下对基底膜等进行没有损伤的等离子体处理，并且具有优良的等离子体均匀性，能够实现处理的均匀性。
在RLSA方式的等离子体处理装置100中，以下述次序利用等离子体CVD法在晶片W表面上进行沉积氮化硅膜的处理。
首先，打开门阀26从搬入搬出口25将晶片搬入腔室1内，载置在载置台2上。然后，从气体供给系统16的含氮气体供给源17和含Si气体供给源18，以预定的流量分别经气体导入部15a、15b将含氮气体和含硅气体导入腔室1内。
接着，经匹配电路38将来自微波产生装置39的微波导入波导管37，使微波依次通过矩形波导管37b、模式变换器40、和同轴波导管37a，经内导体41供给至平面天线部件31，从平面天线部件31的缝隙(微波发射孔32)经透过板28发射到腔室1内的晶片W的上方空间。微波在矩形波导管37b内以TE模式传送，该TE模式的微波被模式变换器40变换成TEM模式，在同轴波导管37a内向平面天线部件31传送。这时的微波功率例如为500～3000kW左右。
由从平面天线部件31经透过板28发射到腔室1内的微波在腔室1内形成电磁场，使含氮气体、含硅气体分别等离子体化。由于从平面天线部件31的大量的缝隙(微波发射孔32)发射出微波，该微波激励的等离子体为约1×1010～5×1012/cm3的高密度，并且在晶片W近旁为约1.5eV以下的低电子温度的等离子体。这样地形成的微波激励的等离子体，由离子等引起的对基底膜的等离子体损伤少，且为高密度，因此在等离子体中原料气体为高离解状态，生成SiH、NH、N、H等的活性种，通过活性种之间的反应沉积氮化硅SixNy(这里，x，y不一定按化学计算决定，根据条件取不同的值)的薄膜。并且，在进行氮化硅薄膜的沉积期间，从高频电源61将预定频率例如13.56MHz的高频电力供向载置台2。由此，容易将包含NH、N+等氮的活性种引入到晶片W。结果，认为通过改变氮化硅膜中的Si、N、H的组成比和它们的密度，能够形成具有极高的压缩(compressive)应力的氮化硅膜。
而且，等离子体处理装置100具有以下特长：通过从高频电源61将高频电力供向基座2，即使在晶片W上施加偏置，也能够维持等离子体的低电子温度。
根据数据对上述情况进行说明。
在等离子体中插入朗缪尔探针，对施加电压进行扫描，从由此得到的图3所示的电压-电流特性能够求得等离子体的电子温度。具体而言，在图3的指数函数区域的任意位置上取电流值I1，该电流成为e倍(约2.7倍)的电压变化ΔV为电子温度(Te)。因此，如果指数函数区域的倾斜度相同则电子温度相同。
因此，在图1的等离子体处理装置100中，利用朗缪尔探针对改变施加在基座上的高频偏置电力生成等离子体时的电压-电流特性进行测定。这里，使用200mm晶片，以250mL/min(sccm)的流量供给Ar气，令压力为7.3Pa，微波功率为1000W，使偏置功率变化为0、10、30、50W。而且，配置在基座上的电极的面积为706.5cm2。图4表示该结果。如该图所示，指数函数区域的倾斜度与偏置功率无关，大致固定，因此，如图5所示，电子温度也不依赖于偏置功率(图5以偏置功率密度表示)，为大致固定的值。即，即使以0.015～1W/cm2的功率密度向晶片W施加高频偏置电力，也能够维持等离子体的低电子温度特性。
因此，在如本实施方式那样生成微波等离子体的情况下，即使向晶片W施加高频偏置电力，也因为等离子体的电子温度低，实质上不存在由离子等引起的损伤。
而且，在平行平板型等离子体中，因为等离子体鞘层电位较大，所以随着偏置功率增加，电子温度增高(基底的电子温度高达数十eV)。
这样，在本发明中，在进行等离子体CVD时通过向载置台2供给高频电力，不会生成由离子等引起的损伤，能够形成具有强的压缩(compressive)应力的氮化硅膜。特别是，即使在形成具有通常的拉伸(Tensile)应力的氮化硅膜的成膜条件下，通过向载置台2供给高频电力，也能够使形成的氮化硅膜的应力向压缩应力侧偏移。该应力的偏移幅度、即因高频电力的供给而变化的应力的绝对值，在将高频电力的施加以外的成膜条件设定为相同的情况下，能够达到2000MPa以上例如3000～4500MPa。
如上所述，在本发明的等离子体CVD方法中，通过向载置台2供给高频电力，能够与成膜原料气体的种类无关地形成具有压缩应力的氮化硅膜。例如，当用NH3气体作为含氮气体时，通常形成具有拉伸应力的氮化硅膜。但是，通过在RF偏置条件下(即向载置台2供给高频电力)进行成膜能够形成具有强压缩应力的氮化硅膜。因此，作为控制应力的强度和方向(拉伸或压缩)的主要因素之一，施加高频电力是有效的。在此情况下，向载置台2供给的高频电力的功率密度(每单位面积的功率)，与处理气体的种类无关，优选为0.0032～1～500W/cm2(例如，在电极面积为314cm2的情况下为1～500W)。
此外，用于使氮化硅膜的压缩应力最大化的高频输出的范围根据处理压力而不同。例如在使用NH3气作为含氮气体，使用Si2H6气作为含硅气体的情况下，设定NH3气的流量为100～3000mL/min(sccm)，优选为400～1000mL/min(sccm)，设定Si2H6气的流量为1～30mL/min(sccm)，优选为4～15mL/min(sccm)。此外，例如在使用N2气作为含氮气体，使用Si2H6气作为含硅气体的情况下，设定N2气的流量为500～3000mL/min(sccm)，优选为1000～2000mL/min(sccm)，设定Si2H6气的流量为1～30mL/min(sccm)，优选为4～15mL/min(sccm)。而且，在这些气体系统中，在使用N2气作为含氮气体，使用Si2H6气作为含硅气体的情况下，因为能够较低地抑制氢，所以在各种半导体装置的制造过程中反复进行热处理时，与使用NH3气和Si2H6气的情况相比，能够减小应力的变动。
而且，在使用上述NH3或N2的气体系统中，为了形成具有1000MPa以上的压缩应力的氮化硅膜，优选将处理压力设定在例如0.1Pa以上53Pa以下。
此外，为了形成具有2000MPa以上的压缩应力的氮化硅膜，优选将处理压力设定在例如0.1Pa以上40Pa以下。
进一步，为了形成具有3000MPa以上的压缩应力的氮化硅膜，优选将处理压力设定在例如5Pa以上25Pa以下，这种情况下的高频功率的功率密度优选为0.016～0.127W/cm2。例如，在电极面积为314cm2的情况下，高频功率为5～40W。
进一步，为了形成具有3500MPa以上的压缩应力的氮化硅膜，优选将处理压力设定在例如7Pa以上16Pa以下，此情况下的高频功率的功率密度优选为0.032～0.096W/cm2。例如，在电极面积为314cm2的情况下，高频功率为10～30W。
此外，在处理压力相同的情况下，因为存在等离子体CVD的处理温度越高则氮化硅膜的压缩应力越强的倾向，所以优选将载置台2加热到300℃以上，更又选加热至400～800℃。
进一步，因为存在等离子体处理装置100中的间隙(从透过板28的下表面到载置台2的上表面的间隔)G越大，压缩应力越强的倾向，所以优选将间隙G设定在例如100～350mm左右。
如上所述，通过使用等离子体处理装置100，在供给RF偏置电力的同时选择等离子体CVD条件进行成膜，能够赋予氮化硅膜以强的压缩应力。并且，例如通过改变处理压力，能够控制应力的大小。
接着，参照图6和图7A～7C，对通过使用等离子体处理装置100的等离子体CVD形成的氮化硅膜的应用例进行说明。图6是示意表示MOS(Metal-Oxide-Silicon：金属-氧化物-硅)结构的晶体管200的概略结构的截面图。该晶体管200在P型或N型的Si层101上，隔着栅极绝缘膜102形成有例如由多晶硅构成的栅极电极103。在栅极电极103的下方两侧形成有源极104和漏极105，在它们之间形成有沟道区域106(图6中的网状线部分)。而且，以覆盖栅极电极103的方式形成有由绝缘膜构成的覆盖膜107。在本应用例中，通过使用等离子体处理装置100的等离子体CVD能够形成该覆盖膜107。这时，通过控制等离子体CVD的条件，如上所述，能够将拉伸应力或压缩应力赋予覆盖膜107。特别是通过选择RF偏置条件和处理压力，能够形成具有强压缩应力的氮化硅膜。
例如在使用具有拉伸应力的氮化硅膜作为覆盖膜107的情况下，向覆盖膜107施加图6中的黑箭头108表示的方向的应力。而且，在构成与覆盖膜107相接的源极104和漏极105的硅上，加上与上述黑箭头108的方向相同的拉伸应力。结果，在沟道区域106上也施加与黑箭头108的方向相同的拉伸应力，在沟道区域106中产生拉伸畸变。
相反地，在覆盖膜107具有压缩应力的情况下，向覆盖膜107施加图6中的白箭头109表示的方向的应力。而且，在构成与覆盖膜107相接的源极104和漏极105的硅上，施加与上述白箭头109的方向相同的压缩应力。结果，在沟道区域106上也施加与白箭头109的方向相同的压缩应力，在沟道区域106中产生压缩畸变。
在晶体管200为将电子作为载流子的NMOS晶体管的情况下，如果向沟道区域106施加拉伸畸变，则移动度增加，但是如果施加压缩畸变则移动度降低。另一方面，在晶体管200为将空穴作为载流子的PMOS晶体管的情况下，当向沟道区域106施加压缩畸变时移动度增加，当施加拉伸畸变时，相反地移动度降低。
因此，在晶体管200是NMOS晶体管的情况下，使用具有拉伸应力的氮化硅膜作为覆盖膜107，通过使沟道区域106中生成拉伸畸变，能够增加饱和驱动电流值、线性驱动电流值。此外，在晶体管200是PMOS晶体管的情况下，使用具有压缩应力的氮化硅膜作为覆盖膜107，通过使沟道区域106中生成压缩畸变，能够增加饱和驱动电流值、线性驱动电流值。这样，通过使用具有拉伸应力或压缩应力的氮化硅膜作为覆盖膜107，能够改善晶体管200的驱动性能。
此外，在图6中，将具有应力的氮化硅膜用于覆盖膜107，但是除此以外，例如也能够使用具有应力的氮化硅膜作为形成于栅极电极103的两侧部的外侧壁(sidewall)。
例如通过使用等离子体处理装置100，以能够赋予拉伸应力或压缩应力的条件形成覆盖栅极电极103的覆盖膜107，能够制造晶体管200。图7A～7B是说明将本发明的等离子体CVD方法应用于晶体管200的制造工序的一部分中的例子的图。
图7A所示的晶体管结构能够以下面的顺序形成。首先，在P型或N型的Si层101中形成阱(well)(未图示)，例如通过LOCOS法、STI(Shallow Trench Isolation：浅沟隔离)形成元件分离层(未图示)。接着，以等离子体处理、热处理等方法在Si层101的表面上形成氮化硅膜、氧化硅膜等栅极绝缘膜102。在该栅极绝缘膜102上，例如通过CVD形成多晶硅层后，根据通过光刻技术形成的掩模图案进行蚀刻并形成栅极电极103。而且，栅极电极结构不限于多晶硅层的单层，为了降低栅极电极的电阻率，实现高速化，例如也能够形成为包含钨，钼，钽，钛，钴，镍，它们的硅化物，氮化物，合金等的叠层结构。这样在形成栅极电极103后，进行离子注入和活化处理，形成源极104、漏极105。
接着，如图7B所示，使用等离子处理装置100，以覆盖Si层101的表面和栅极电极103的方式形成氮化硅膜。这时，通过向载置台2供给高频电力并发生成膜反应，能够形成强压缩应力的氮化硅膜。然后，根据利用光刻技术形成的掩模图案除去不需要的区域的氮化硅膜形成覆盖膜107，由此，如图7C所示，能够制造MOS结构的晶体管200。而且，在形成覆盖膜107后，按照需要还能够进行退火。
此外，在制造图8所示的CMOS晶体管300的情况下，依次进行成膜、基于光刻的图案形成、蚀刻等，形成NMOS区域201和PMOS区域202，进一步以能够赋予本发明的拉伸应力或压缩应力的成膜条件进行氮化硅膜的成膜和蚀刻，由此，能够在NMOS区域201和PMOS区域202的各自上形成覆盖膜203和204。
具体而言，在硅基板210上形成成为NMOS区域201的p型阱211和成为PMOS区域202的n型阱212。在p型阱211的主面上隔着栅极绝缘膜213形成由多晶硅构成的栅极电极214，在栅极电极214的两侧形成源极215和漏极216。然后，在栅极电极214的侧壁上形成外侧壁217。另一方面，在n型阱212的主面上隔着栅极绝缘膜213形成由多晶硅构成的栅极电极224，在栅极电极224的两侧形成源极225和漏极226。然后，在栅极电极224的侧壁上形成外侧壁227。而且，符号230是元件分离区域。这时的顺序与上述图7A～7C的顺序一致。
这样，在形成有NMOS区域201和PMOS区域202的状态下，使用等离子体处理装置100，在整个面上沉积拉伸应力的氮化硅膜，通过蚀刻从PMOS区域202除去拉伸应力的氮化硅膜，只在NMOS区域201上残留由拉伸应力的氮化硅膜构成的覆盖膜203。
接着，使用等离子体处理装置100，在晶片W上沉积压缩应力的氮化硅膜。然后通过蚀刻从NMOS区域201除去压缩应力的氮化硅膜，只在PMOS区域202残留由压缩应力的氮化硅膜构成的覆盖膜204。这样，在NMOS区域201和PMOS区域202各自中，利用氮化硅膜的应力，使NMOS区域201的沟道区域218生成拉伸畸变，使PMOS区域202的沟道区域228生成压缩畸变，由此，能够制造提高了性能的CMOS晶体管。
进一步，通过使用等离子体处理装置100的等离子体CVD形成的氮化硅膜也可以应用于图9所示的那种非易失性存储器400。该非易失性存储器400，在Si基板301的主面上形成有隧道(tunnel)氧化膜302，在其之上形成有由多晶硅构成的浮置栅极(FG：flo ating gate)304，在该浮置栅极304之上形成有例如氧化膜、氮化膜、由氧化膜构成的ONO结构的电介质膜305，进一步在该电介质膜305上形成有由多晶硅构成的控制栅极(CG)306，在该控制栅极306上形成有绝缘层307，在浮置栅极304和控制栅极306的侧壁上通过氧化处理形成有侧壁氧化膜308，在Si基板301的主面的浮置栅极304的两侧形成有源极309和漏极310，以覆盖浮置栅极304、控制栅极306、源极309和漏极310的方式形成有由具有应力的氮化硅膜构成的覆盖膜311。
这样，通过形成具有应力的氮化硅膜作为覆盖膜311，能够向浮置栅极304施加适当的畸变。即，在这种非易失性存储器400中，浮置栅极304的电荷通过隧道氧化膜，因隧道作用到达基板而消失(隧道电流)，于是存储信息消失，但是通过向浮置栅极304施加适当的畸变，平均电子质量和构成隧道氧化膜302的SiO2的壁垒宽度增加，因此使隧道电流减少，浮置栅极304能够更稳定地保持电荷。
接着，对为本发明的基础的试验结果进行说明。
首先，图10是表示氮化硅膜的应力大小和利用等离子体处理装置1的等离子体CVD中的处理压力的关系的曲线图。这里，为了调查气体种类和压力的影响，不向载置台2供给高频电力地进行成膜。其中，图10的纵轴表示氮化硅膜的应力的大小，正(plus)侧是拉伸应力，负(minus)侧是压缩应力(在图11～图15中也相同)。
在本试验中，以下述的等离子体CVD条件形成氮化硅膜。
<等离子体CVD成膜条件>(NH3/Si2H6系统)
NH3气体流量：500mL/min(sccm)
Si2H6气体流量：5mL/min(sccm)
处理压力：2.7Pa(20mTorr)，6.7Pa(50mTorr)，40.0Pa(300mTorr)和133.3Pa(1Torr)
载置台2的温度：400℃
微波功率：2000W
<等离子体CVD成膜条件>(N2/Si2H6系统)
N2气体流量：1100mL/min(sccm)
Si2H6气体流量：1mL/min(sccm)
Ar气体流量：100mL/min(sccm)
处理压力：4.0Pa(30mTorr)，6.7Pa(50mTorr)，13.3Pa(100mTorr)和66.6Pa(500mTorr)
载置台2的温度：500℃
微波功率：3000W
根据图10可知，使用NH3作为含氮气体而形成的氮化硅膜具有拉伸应力。并且可知，使用NH3形成的氮化硅膜的拉伸应力具有处理压力越高则其自身变得越大的倾向。另一方面可知，使用N2作为含氮气体形成的氮化硅膜具有压缩应力。并且可知，使用N2形成的氮化硅膜的压缩应力具有处理压力越小则其自身变得越大的倾向。
接着，向载置台2供给高频电力，同时以下述的等离子体CVD条件进行成膜。图11中表示其结果。
<等离子体CVD成膜条件1>(NH3/Si2H6系统)
NH3气体流量：400mL/min(sccm)
Si2H6气体流量：5mL/min(sccm)
Ar气体流量：200mL/min(sccm)
处理压力：133.3Pa(1000mTorr)
载置台2的温度：500℃
微波功率：1000W
RF频率：400kHz
RF功率：0W(不供给)，10W(功率密度：0.032W/cm2)，20W(功率密度：0.064W/cm2)，30W(功率密度：0.095W/cm2)，50W(功率密度：0.159W/cm2)，70W(功率密度：0.223W/cm2)，100W(功率密度：0.318W/cm2)，200W(功率密度：0.637W/cm2)
<等离子体CVD成膜条件2>(N2/Si2H6系统)
N2气体流量(气体导入部15a)：1100mL/min(sccm)
Si2H6气体流量：5mL/min(sccm)
N2气体流量(气体导入部15b)：100mL/min(sccm)
处理压力：2.7Pa(20mTorr)
载置台2的温度：500℃
微波功率：2000W
RF频率：400kHz
RF功率：0W(不供给)，10W(功率密度：0.032W/cm2)，20W(功率密度：0.064W/cm2)，30W(功率密度：0.095W/cm2)，50W(功率密度：0.159W/cm2)，70W(功率密度：0.223W/cm2)，100W(功率密度：0.318W/cm2)，200W(功率密度：0.637W/cm2)
通过对图10和图11进行比较确认到，使用NH3/Si2H6系统气体作为成膜原料气体的氮化硅膜，在通常的成膜条件下应该具有拉伸应力，但是通过以预定的RF偏置条件进行成膜，变得具有大的压缩应力。另一方面可知，使用N2/Si2H6系统气体作为成膜原料气体，关于以通常的成膜条件也应该具有压缩应力的的氮化硅膜，通过在预定的RF偏置条件下进行成膜，压缩应力也得到增强。而且，在图11中，在以NH3/Si2H6系统气体、N2/Si2H6系统气体中的任一个作为原料的情况下，氮化硅膜的应力和高频输出的关系也大致相同地发展。
即，可知，在偏置电极的电极面积为314cm2、RF功率在10～200W的范围内的情况下，形成有具有1000MPa以上的压缩应力的氮化硅膜，特别是，在电极面积为314cm2、RF功率在20～40W的范围内时，形成有具有2000MPa以上的强压缩应力的氮化硅膜。因此，能够确认到，作为RF偏置条件，RF功率密度优选位于0.032～0.637W/cm2的范围，更优选位于0.064～0.127W/cm2的范围。由此，能够与成膜原料气体的种类无关地形成压缩应力的氮化硅膜。
此外，压缩应力成为最大时的RF偏置条件是功率密度约为0.095W/cm2(电极面积：314cm2，RF功率：约30W)。从而，认为供向载置台2的高频电力优选为0.1～100W，更优选为0.1～40W。即，优选按照该电极面积以成为能够得到大的压缩应力的功率密度的方式设定功率范围。
接着，对以下述条件形成氮化硅膜，在RF偏置条件下压力对应力的影响进行调查。这里，对以下的N2/Si2H6系统和NH3/Si2H6系统进行调查。
<等离子体CVD条件>
(1)N2/Si2H6系统
N2气体流量(气体导入部15a)：1100mL/min(sccm)
Si2H6气体流量：3mL/min(sccm)
N2气体流量(气体导入部15b)：100mL/min(sccm)
处理压力：2.67Pa(20mTorr)，13.3Pa(100mTorr)和66.6Pa(500mTorr)
载置台2的温度：500℃
微波功率：3000W
RF频率：13.56Hz
RF功率：0W(不供给)，10W(功率密度：0.032W/cm2)，20W(功率密度：0.064W/cm2)，30W(功率密度：0.095W/cm2)，50W(功率密度：0.159W/cm2)，
(2)NH3/Si2H6系统
NH3气体流量：400mL/min(sccm)
Si2H6气体流量：3或5mL/min(sccm)
Ar气体流量：200mL/min(sccm)
处理压力：2.67Pa(20mTorr)，13.3Pa(100mTorr)和66.6Pa(500mTorr)
载置台2的温度：400℃
微波功率：3000W
RF频率：400Hz
RF功率：0W(不供给)，10W(功率密度：0.032W/cm2)，20W(功率密度：0.064W/cm2)，30W(功率密度：0.095W/cm2)，50W(功率密度：0.159W/cm2)，
在图12和图13中表示N2/Si2H6系统中的结果，在图14中表示NH3/Si2H6系统中的结果。
根据图12可知，在使用N2的气体系统中，为了形成具有1000MPa以上的压缩应力的氮化硅膜，只要将处理压力设定在例如0.1Pa以上53Pa以下即可。此外可知，为了形成具有2000MPa以上的压缩应力的氮化硅膜，只要将处理压力设定在例如0.1Pa以上40Pa以下即可。进一步可知，为了形成具有3000MPa以上的压缩应力的氮化硅膜，只要将处理压力设定在例如5Pa以上25Pa以下即可。而且，只要令这时的高频功率为5～40W即可。此外，为了形成具有3500MPa以上的压缩应力的氮化硅膜，只要将处理压力设定在例如7Pa以上16Pa以下即可，只要令这时的高频功率为10～30W即可。即，偏置用的高频功率密度优选为0.016～0.127W/cm2，更优选为0.032～0.095W/cm2。
此外，从图13可知，在处理压力为13.3Pa(100mTorr)的情况下，当RF功率密度约为0.032～0.095W/cm2(RF功率：10～30W)时，能够形成3500MPa这样强的压缩应力的氮化硅膜。此外，在处理压力为2.67Pa(20mTorr)的情况下，当RF功率密度约为0.095～0.127W/cm2(RF功率：30～40W)时，能够形成超过2000MPa的压缩应力的氮化硅膜。另一方面，在处理压力为66.6Pa(500mTorr)的情况下，即使供给高频电力也不能够将压缩应力赋予氮化硅膜。
关于NH3/Si2H6系统，能够确认到，如图14所示，根据处理压力的不同，得到最大压缩应力的高频功率密度不同，具有处理压力越大为了得到最大压缩应力所需的功率密度变得越大的倾向。
接着，对供向载置台2的高频电力的频率的影响进行研究。这里，令处理压力为13.3Pa(100mTorr)，令供向载置台2的高频电力的频率分别为400kHz和13.56MHz，在此情况下改变RF功率密度并对氮化硅膜的应力进行测定。图15中表示其结果。从图15能够确认到当为13.56MHz时压缩应力变大。
接着，对确认本发明的效果后的试验结果进行说明。
(1)耐热性评价
使用等离子体处理装置100，形成具有拉伸应力和压缩应力的氮化硅膜后，进行退火处理，调查热处理对氮化硅膜的应力的影响。成膜条件和退火条件如下所示。
<等离子体CVD条件(NH3/Si2H6系统)>
NH3气体流量：400mL/min(sccm)
Si2H6气体流量：5mL/min(sccm)
处理压力：133.3Pa(1000mTorr)
载置台2的温度：500℃
微波功率：1kW
<等离子体CVD条件(N2/Si2H6系统)>
N2气体流量(气体导入部15a)：1100mL/min(sccm)
Si2H6气体流量：5mL/min(sccm)
N2气体流量(气体导入部15b)：100mL/min(sccm)
处理压力：2.7Pa(20mTorr)
载置台2的温度：500℃
微波功率：1kW
<退火条件>
处理温度：800℃
处理压力：101308Pa
处理时间：10分钟，20分钟或30分钟
图16表示氮化硅膜的应力和退火时间的关系。从图16能够确定到，使用Si2H6和N2作为原料气体在上述条件下形成的具有压缩应力的氮化硅膜，与使用Si2H6和NH3在上述条件下形成的具有压缩应力的氮化硅膜比较，退火前后的应力变动幅度格非常小，具有优良的耐热性。从该结果明显可知，在进行等离子体CVD时，通过使用Si2H6和N2作为成膜原料气体，施加RF偏置较低地抑制膜中的氢，能够得到一种氮化硅膜，该氮化硅膜对于在各种半导体装置的制造过程中反复进行的热处理维持高应力，并具有优越的耐热性。
此外，本发明不限定于上述实施方式，在本发明的思想范围内能够进行种种变形。
例如，在上述实施方式中，列举了将具有拉伸应力或压缩应力的氮化硅膜应用于晶体管的覆盖膜从而提高驱动特性的例子，但是不限于此，本发明也可以应用于能够利用应力改善器件特性的种种半导体装置的制造中。

Claims (38)

1.一种等离子体CVD方法，其特征在于，包括：
准备等离子体处理装置的工序，该等离子体处理装置设置有：能够真空排气的处理室、在所述处理室内载置被处理体的载置台、产生微波的微波产生源、具有多个缝隙并通过所述缝隙将所述微波产生源所产生的微波导入所述处理室内的平面天线、将成膜原料气体供向所述处理室内的气体供给机构、和向所述载置台供给高频电力的高频电源；
将被处理基板载置在所述载置台上的工序；
将含氮气体和含硅气体导入所述处理室内，利用所述微波使这些气体等离子体化，通过该等离子体在被处理基板的表面上沉积氮化硅膜的工序；和
在沉积所述氮化硅膜时，向所述载置台供给高频电力的工序。
2.如权利要求1所述的等离子体CVD方法，其特征在于：
所述高频电力的功率密度为0.0032～1.59W/cm2。
3.如权利要求1所述的等离子体CVD方法，其特征在于：
所述高频电力的频率为400kHz～27MHz。
4.如权利要求1所述的等离子体CVD方法，其特征在于：
形成具有1000MPa以上的压缩应力的氮化硅膜。
5.如权利要求4所述的等离子体CVD方法，其特征在于：
以0.1Pa以上53Pa以下的处理压力沉积所述氮化硅膜。
6.如权利要求1所述的等离子体CVD方法，其特征在于：
形成具有2000MPa以上的压缩应力的氮化硅膜。
7.如权利要求6所述的等离子体CVD方法，其特征在于：
以0.1Pa以上40Pa以下的处理压力沉积所述氮化硅膜。
8.如权利要求1所述的等离子体CVD方法，其特征在于：
形成具有3000MPa以上的压缩应力的氮化硅膜。
9.如权利要求8所述的等离子体CVD方法，其特征在于：
以5Pa以上25Pa以下的处理压力沉积所述氮化硅膜。
10.如权利要求8所述的等离子体CVD方法，其特征在于：
所述高频电力的功率密度为0.016～0.127W/cm2。
11.如权利要求1所述的等离子体CVD方法，其特征在于：
形成具有3500MPa以上的压缩应力的氮化硅膜。
12.如权利要求11所述的等离子体CVD方法，其特征在于：
以7Pa以上16Pa以下的处理压力沉积所述氮化硅膜。
13.如权利要求11所述的等离子体CVD方法，其特征在于：
所述高频电力的功率密度为0.032～0.095W/cm2。
14.如权利要求1所述的等离子体CVD方法，其特征在于：
使用氨气作为所述含氮气体。
15.如权利要求1所述的等离子体CVD方法，其特征在于：
使用氮气作为所述含氮气体。
16.如权利要求1所述的等离子体CVD方法，其特征在于：
所述含硅气体是乙硅烷(Si2H6)。
17.如权利要求1所述的等离子体CVD方法，其特征在于：
沉积所述氮化硅膜时的处理温度为300℃～800℃。
18.一种氮化硅膜的形成方法，其特征在于，包括：
准备等离子体处理装置的工序，该等离子体处理装置设置有：能够真空排气的处理室、在所述处理室内载置被处理体的载置台、产生微波的微波产生源、具有多个缝隙并通过所述缝隙将所述微波产生源所产生的微波导入所述处理室内的平面天线、将成膜原料气体供向所述处理室内的气体供给机构、和向所述载置台供给高频电力的高频电源；
将被处理基板载置在所述载置台上的工序；
将含氮气体和含硅气体导入所述处理室内，利用所述微波使这些气体等离子体化，通过该等离子体在被处理基板的表面上沉积氮化硅膜的工序；和
在沉积所述氮化硅膜时，向所述载置台供给高频电力的工序。
19.如权利要求18所述的氮化硅膜的形成方法，其特征在于：
所述高频电力的功率密度为0.0032～1.59W/cm2。
20.如权利要求18所述的氮化硅膜的形成方法，其特征在于：
所述高频电力的频率为400kHz～27MHz。
21.如权利要求18所述的氮化硅膜的形成方法，其特征在于：
形成具有1000MPa以上的压缩应力的氮化硅膜。
22.如权利要求21所述的氮化硅膜的形成方法，其特征在于：
以0.1Pa以上53Pa以下的处理压力沉积所述氮化硅膜。
23.如权利要求18所述的氮化硅膜的形成方法，其特征在于：
形成具有2000MPa以上的压缩应力的氮化硅膜。
24.如权利要求23所述的氮化硅膜的形成方法，其特征在于：
以0.1Pa以上40Pa以下的处理压力沉积所述氮化硅膜。
25.如权利要求18所述的氮化硅膜的形成方法，其特征在于：
形成具有3000MPa以上的压缩应力的氮化硅膜。
26.如权利要求25所述的氮化硅膜的形成方法，其特征在于：
以5Pa以上25Pa以下的处理压力沉积所述氮化硅膜。
27.如权利要求25所述的氮化硅膜的形成方法，其特征在于：
所述高频电力的功率密度为0.016～0.127W/cm2。
28.如权利要求18所述的氮化硅膜的形成方法，其特征在于：
形成具有3500MPa以上的压缩应力的氮化硅膜。
29.如权利要求28所述的氮化硅膜的形成方法，其特征在于：
以7Pa以上16Pa以下的处理压力沉积所述氮化硅膜。
30.如权利要求28所述的氮化硅膜的形成方法，其特征在于：
所述高频电力的功率密度为0.032～0.095W/cm2。
31.如权利要求18所述的氮化硅膜的形成方法，其特征在于：
使用氨气作为所述含氮气体。
32.如权利要求18所述的氮化硅膜的形成方法，其特征在于：
使用氮气作为所述含氮气体。
33.如权利要求18所述的氮化硅膜的形成方法，其特征在于：
所述含硅气体是乙硅烷(Si2H6)。
34.如权利要求18所述的氮化硅膜的形成方法，其特征在于：
沉积所述氮化硅膜时的处理温度为300℃～800℃。
35.一种半导体装置的制造方法，其包括：准备在半导体基板的主面上隔着绝缘膜形成有栅极电极、且在其的两侧的主面区域中形成有源极和漏极的结构体的工序；和以覆盖所述栅极电极以及源极和漏极的方式形成氮化硅膜的工序，该半导体装置的制造方法的特征在于：
所述氮化硅膜通过包括以下工序的方法形成：
准备等离子体处理装置的工序，该等离子体处理装置设置有：能够真空排气的处理室、在所述处理室内载置被处理体的载置台、产生微波的微波产生源、具有多个缝隙并通过所述缝隙将所述微波产生源所产生的微波导入所述处理室内的平面天线、和将成膜原料气体供向所述处理室内的气体供给机构；
将被处理基板载置在所述载置台上的工序；
将含氮气体和含硅气体导入所述处理室内，利用所述微波使这些气体等离子体化，通过该等离子体在被处理基板的表面上沉积氮化硅膜的工序；和
在沉积所述氮化硅膜时，向所述载置台供给高频电力的工序。
36.一种存储介质，其存储有在计算机上运行并控制等离子体处理装置的程序，该等离子体处理装置设置有：能够真空排气的处理室、在所述处理室内载置被处理体的载置台、产生微波的微波产生源、具有多个缝隙并通过所述缝隙将所述微波产生源所产生的微波导入所述处理室内的平面天线、将成膜原料气体供向所述处理室内的气体供给机构、和向所述载置台供给高频电力的高频电源，该存储介质的特征在于：
所述程序在执行时，使计算机控制所述等离子体处理装置，执行包括以下工序的等离子体CVD方法：
将被处理基板载置在所述载置台上的工序；
将含氮气体和含硅气体导入所述处理室内，利用所述微波使这些气体等离子体化，通过该等离子体在被处理基板的表面上沉积氮化硅膜的工序；和
在沉积所述氮化硅膜时，向所述载置台供给高频电力的工序。
37.一种等离子体处理装置，其特征在于，包括：
能够真空排气的处理室；
在所述处理室内载置被处理体的载置台；
产生微波的微波产生源；
具有多个缝隙并通过所述缝隙将所述微波产生源所产生的微波导入所述处理室内的平面天线；
将成膜原料气体供向所述处理室内的气体供给机构；
向所述载置台供给高频电力的高频电源；和
以执行包括以下工序的等离子体CVD方法的方式进行控制的控制部：将被处理基板载置在所述载置台上的工序；将含氮气体和含硅气体导入所述处理室内，利用所述微波使这些气体等离子体化，通过该等离子体在被处理基板的表面上沉积氮化硅膜的工序；和在沉积所述氮化硅膜时，向所述载置台供给高频电力的工序。
38.一种等离子体CVD装置，其特征在于，包括：
用于使用等离子体对被处理基板进行处理的能够真空排气的处理室；
在所述处理室内载置被处理基板的载置台；
将微波导入所述处理室内的具有多个缝隙的平面天线；
向所述处理室内供给成膜原料气体的气体供给机构；和
向所述载置台供给高频电力的高频电源。
CN2007800191810A 2006-05-31 2007-05-30 等离子体cvd方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体cvd装置 Expired - Fee Related CN101454880B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006152434 2006-05-31
JP152434/2006 2006-05-31
PCT/JP2007/060976 WO2007139142A1 (ja) 2006-05-31 2007-05-30 プラズマｃｖｄ方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置

Publications (2)

Publication Number Publication Date
CN101454880A true CN101454880A (zh) 2009-06-10
CN101454880B CN101454880B (zh) 2012-05-02

Family

ID=38778660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800191810A Expired - Fee Related CN101454880B (zh) 2006-05-31 2007-05-30 等离子体cvd方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体cvd装置

Country Status (6)

Country Link
US (1) US8114790B2 (zh)
JP (1) JP5341510B2 (zh)
KR (1) KR101063083B1 (zh)
CN (1) CN101454880B (zh)
TW (1) TW200807511A (zh)
WO (1) WO2007139142A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102260861A (zh) * 2010-05-26 2011-11-30 塔工程有限公司 化学气相沉积的装置和方法
CN102549194A (zh) * 2009-10-05 2012-07-04 株式会社岛津制作所 表面波等离子体cvd设备以及成膜方法
CN102800709A (zh) * 2012-09-11 2012-11-28 深圳市华星光电技术有限公司 薄膜晶体管主动装置
CN108713243A (zh) * 2016-03-11 2018-10-26 大阳日酸株式会社 硅氮化膜的制造方法及硅氮化膜
CN110418858A (zh) * 2017-03-14 2019-11-05 申克碳化技术股份有限公司 涂覆产品和生产方法
CN110777358A (zh) * 2018-07-30 2020-02-11 东京毅力科创株式会社 成膜方法和成膜装置
CN113169022A (zh) * 2018-11-30 2021-07-23 应用材料公司 在图案化和未图案化的基板上的沉积膜的顺序沉积和高频等离子体处理

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP2011124240A (ja) * 2008-03-31 2011-06-23 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置、その製造方法およびコンピュータ読み取り可能な記憶媒体
JP2009246210A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009246211A (ja) 2008-03-31 2009-10-22 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
WO2009123325A1 (ja) * 2008-03-31 2009-10-08 東京エレクトロン株式会社 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
US8119545B2 (en) 2008-03-31 2012-02-21 Tokyo Electron Limited Forming a silicon nitride film by plasma CVD
DE102008045034B4 (de) * 2008-08-29 2012-04-05 Advanced Micro Devices, Inc. Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
JP5460011B2 (ja) * 2008-09-30 2014-04-02 東京エレクトロン株式会社 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
US20120083127A1 (en) * 2010-09-30 2012-04-05 Tokyo Electron Limited Method for forming a pattern and a semiconductor device manufacturing method
GB201300799D0 (en) * 2013-01-16 2013-02-27 Uni I Olso Langmuir Probe
JP6146160B2 (ja) * 2013-06-26 2017-06-14 東京エレクトロン株式会社 成膜方法、記憶媒体及び成膜装置
TW202229613A (zh) * 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632256B2 (ja) * 1994-09-30 2005-03-23 株式会社デンソー 窒化シリコン膜を有する半導体装置の製造方法
JP3519600B2 (ja) * 1998-05-21 2004-04-19 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4119029B2 (ja) 1999-03-10 2008-07-16 東京エレクトロン株式会社 半導体装置の製造方法
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
CN100585814C (zh) * 2001-01-25 2010-01-27 东京毅力科创株式会社 等离子体处理方法
JP2005093737A (ja) * 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
JP2005339828A (ja) * 2004-05-24 2005-12-08 Shimadzu Corp 有機エレクトロルミネッセンス素子およびその製造方法
JP4794838B2 (ja) * 2004-09-07 2011-10-19 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US8216684B2 (en) * 2005-02-01 2012-07-10 Mitsu Chemicals, Inc. Method for bonding members, composite film and use thereof
WO2006132262A1 (ja) * 2005-06-08 2006-12-14 Tohoku University プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置
US7504289B2 (en) * 2005-10-26 2009-03-17 Freescale Semiconductor, Inc. Process for forming an electronic device including transistor structures with sidewall spacers

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549194A (zh) * 2009-10-05 2012-07-04 株式会社岛津制作所 表面波等离子体cvd设备以及成膜方法
CN102260861A (zh) * 2010-05-26 2011-11-30 塔工程有限公司 化学气相沉积的装置和方法
CN102800709A (zh) * 2012-09-11 2012-11-28 深圳市华星光电技术有限公司 薄膜晶体管主动装置
CN102800709B (zh) * 2012-09-11 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管主动装置
CN108713243A (zh) * 2016-03-11 2018-10-26 大阳日酸株式会社 硅氮化膜的制造方法及硅氮化膜
CN108713243B (zh) * 2016-03-11 2022-11-01 大阳日酸株式会社 硅氮化膜的制造方法及硅氮化膜
CN110418858A (zh) * 2017-03-14 2019-11-05 申克碳化技术股份有限公司 涂覆产品和生产方法
US11932937B2 (en) 2017-03-14 2024-03-19 Schunk Kohlenstofftechnik Gmbh Coated product and production method
CN110777358A (zh) * 2018-07-30 2020-02-11 东京毅力科创株式会社 成膜方法和成膜装置
CN110777358B (zh) * 2018-07-30 2021-08-24 东京毅力科创株式会社 成膜方法和成膜装置
CN113169022A (zh) * 2018-11-30 2021-07-23 应用材料公司 在图案化和未图案化的基板上的沉积膜的顺序沉积和高频等离子体处理
CN113169022B (zh) * 2018-11-30 2024-05-14 应用材料公司 在图案化和未图案化的基板上的沉积膜的顺序沉积和高频等离子体处理

Also Published As

Publication number Publication date
WO2007139142A1 (ja) 2007-12-06
US8114790B2 (en) 2012-02-14
US20090203228A1 (en) 2009-08-13
TW200807511A (en) 2008-02-01
CN101454880B (zh) 2012-05-02
KR101063083B1 (ko) 2011-09-07
JPWO2007139142A1 (ja) 2009-10-08
JP5341510B2 (ja) 2013-11-13
KR20090005405A (ko) 2009-01-13

Similar Documents

Publication Publication Date Title
CN101454880B (zh) 等离子体cvd方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体cvd装置
CN101454480B (zh) 等离子体cvd方法、氮化硅膜的形成方法和半导体装置的制造方法
JP5706946B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI735592B (zh) 氮化矽膜之處理方法及氮化矽膜之形成方法
CN101454881B (zh) 绝缘膜的形成方法和半导体装置的制造方法
CN101156234B (zh) 基板的氮化处理方法和绝缘膜的形成方法
WO2011040455A1 (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
KR20100014557A (ko) 질화 규소막의 형성 방법, 비휘발성 반도체 메모리 장치의 제조 방법, 비휘발성 반도체 메모리 장치 및 플라즈마 처리 장치
JP2005150637A (ja) 処理方法及び装置
JP5460011B2 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
KR102157433B1 (ko) 보론계 막의 성막 방법 및 성막 장치
US20220351969A1 (en) Methods and apparatus for curing dielectric material
JP7033999B2 (ja) ボロン系膜の成膜方法および成膜装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120502

Termination date: 20140530