JP4119029B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4119029B2 JP4119029B2 JP06345599A JP6345599A JP4119029B2 JP 4119029 B2 JP4119029 B2 JP 4119029B2 JP 06345599 A JP06345599 A JP 06345599A JP 6345599 A JP6345599 A JP 6345599A JP 4119029 B2 JP4119029 B2 JP 4119029B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- plasma
- silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Dram (AREA)
Description
【発明の属する技術分野】
本発明は、シリコン基板の表面に絶縁膜例えばゲ−ト絶縁膜を備えた半導体装置の製造方法に関する。
【0002】
【従来の技術】
シリコン半導体装置において、従来ゲ−ト絶縁膜としてはシリコン酸化膜(SiO2 膜)が用いられている。しかしながらSiO2 膜を現在用いられている膜厚である60オングストロ−ムよりも薄くしようとすると、40オングストロ−ムが限界であり、これ以上薄膜化するとリ−ク電流が大きくなり消費電力が大きくなって実用に適さない。
【0003】
そこで40オングストロ−ム程度に薄膜化してもリ−ク電流が大きくならないシリコン窒化膜(SiN膜)をゲ−ト絶縁膜に使用することが検討されている。例えば特開平5−36899号及び特開平9−50996号には、熱窒化による窒化シリコン膜と気相成長法による窒化シリコン膜とを積層して用いる例が提案されており、特開平5−36899号の例では、多結晶シリコンを所定形状にパタ−ニングして電極を形成し、次いでアニ−ル装置を用いて850℃、60秒の急速熱窒化を行い、電極の表面に膜厚数nm程度の熱窒化による窒化シリコン膜を形成し、この窒化シリコン膜の表面に減圧気相成長法による窒化シリコン膜を4nm程度堆積している。
【0004】
また特開平6−61470号には、シリコン酸窒化膜を用いる例が提案されており、この例ではシリコン酸化膜をNH3 雰囲気中で900〜1000℃で10分〜1時間程度アニ−ルすることによりシリコン酸窒化膜を形成している。
【0005】
さらに特開平10−178159号には、シリコン酸窒化膜、シリコン窒化膜、シリコン酸窒化膜からなる三層膜を用いる例が提案されている。この例ではシリコン酸窒化膜は減圧CVD装置にてモノシランと亜酸化窒素により、約50Pa、700〜850℃の成膜条件で高温シリコン酸化膜を形成し、次いで700〜850℃で亜酸化窒素を導入して、高温シリコン酸化膜をシリコン酸窒化膜に変化させ、シリコン窒化膜は減圧CVD装置にてジクロルシラン、アンモニアにより700〜850℃で形成されている。
【0006】
【発明が解決しようとする課題】
しかしながら熱窒化による窒化シリコン膜は、ダングリングボンド(未結合種)が多く、電気特性が悪いという問題がある。また減圧気相成長法による窒化シリコン膜(シリコン窒化膜)も電気特性が悪いという問題があり、さらにシリコン酸窒化膜は形成に時間がかかるという問題がある。
【0007】
そこで本発明者らは高密度プラズマを使用し、アルゴンガスと窒素ガスと水素ガスとの混合ガスをプラズマ化し、このプラズマでシリコン基板表面を窒化してSiN膜を形成することを検討しているが、この手法は電気的特性が優れたSiN膜が得られるものの、SiN膜の成膜速度が小さいという欠点がある。
【0008】
本発明はこのような事情の下になされたものであり、その目的は、電気的特性に優れ、成膜速度の大きい絶縁膜を備えた半導体装置を製造する方法を提供することにある。
【0009】
【課題を解決するための手段】
このため本発明の半導体装置の製造方法は、シリコン基板の表面を熱酸化してシリコン酸化膜を形成する工程と、次いで希ガスと窒素とシリコンとを含み、希ガスの含有量が50%以上99%以下のガスをプラズマ化して、このプラズマにより前記シリコン酸化膜の表面にシリコン窒化膜を形成する工程と、を含むことを特徴とする。
【0011】
先ず本発明方法によって製造される半導体装置の構造の一例について、絶縁膜としてゲ−ト絶縁膜を備えた半導体装置を例にして図1により説明する。図中1はシリコン基板、11はフィ−ルド酸化膜、2はゲ−ト絶縁膜であって、13はゲ−ト電極である。本発明はゲ−ト絶縁膜2に特徴があり、このゲ−ト絶縁膜2は、図1(b)に示すように、シリコン基板1との界面に形成され、電気的特性の良い絶縁膜よりなる例えば20オングストロ−ム程度の厚さの第1の膜21と、第1の層21の上面に形成され、第1の膜21より成膜速度の大きい絶縁膜よりなる例えば20オングストロ−ム程度の厚さの第2の膜22とにより構成されている。
【0012】
この例では電気的特性の良い第1の膜21は、希ガスと窒素(N)と水素(H)とを含み、シリコン(Si)を含まないガスであって、希ガスの含有量が50%以上99%以下の第1のガスをプラズマ化し、このプラズマによりシリコン基板1の表面を窒化して形成された第1のシリコン窒化膜(以下「SiN膜」という)よりなる。また第1の膜21よりも成膜速度の大きい第2の膜22は、希ガスとNとSiを含み、希ガスの含有量が50%以上99%以下のガスをプラズマ化し、このプラズマにより形成された第2のSiN膜よりなる。
【0013】
続いてこのようなゲ−ト絶縁膜2の形成方法について説明する。図2はゲ−ト絶縁膜2の成膜に用いられるプラズマ成膜装置であり、3は例えばアルミニウムにより形成された真空容器である。この真空容器3の上面には、基板例えばウエハWよりも大きい開口部30が形成されており、この開口部30を塞ぐように例えば窒化アルミ等の誘電体により構成された偏平な円筒形状のガス供給室4が設けられている。このガス供給室4の下面には多数のガス供給孔41が形成されており、ガス供給室41に導入されたガスが当該ガス供給孔41を介して真空容器3内にシャワ−状に供給されるようになっている。
【0014】
ガス供給室4の外側には、例えば銅により形成された多孔スロット電極50を介して、高周波電源部をなし、例えば2.45GHzのマイクロ波を発生するマイクロ波電源部51に接続された導波路5が設けられている。この導波路5は多孔スロット電極50に下縁が接続された偏平な円形導波管5Aと、この円形導波管5Aの上面に一端側が接続された円筒形導波管5Bと、この円筒形導波管5Bの上面に接続された同軸導波変換器5Cと、この同軸導波変換器5Cの側面に直角に一端側が接続され、他端側がマイクロ波電源部51に接続された矩形導波管5Dとを組み合わせて構成されている。
【0015】
ここで本発明ではUHFとマイクロ波とを含めて高周波領域と呼んでおり、高周波電源部より供給される高周波電力は300MHz以上のUHFや1GHz以上のマイクロ波を含む、300MHz以上2500MHz以下のものとし、これらの高周波電力により発生されるプラズマを高周波プラズマ呼ぶものとする。
【0016】
前記前記円筒形導波管5Bの内部には、導電性材料よりなる軸部52が、一端側が多孔スロット電極50の上面のほぼ中央に接続し、他端側が円筒形導波管5Bの上面に接続するように同軸状に設けられており、これにより当該導波管5Bは同軸導波管として構成されている。
【0017】
前記多孔スロット電極50は、前記開口部30よりも大きい円板に、マイクロ波を透過するのための多数のスロット50aを同心円上に形成して構成されており、スロット50aの長さや配列間隔は、マイクロ波電源部51より発生したマイクロ波の波長に応じて決定されている。
【0018】
真空容器3の上部側の側壁には例えばその周方向に沿って均等に配置した16か所の位置にガス供給管42が設けられており、このガス供給管42から希ガス及びNを含むガスが真空容器3のプラズマ領域P近傍にムラなく均等に供給されるようになっている。
【0019】
また真空容器3内には、ガス供給室4と対向するようにウエハWの載置台31が設けられている。この載置台31には図示しない温調部が内蔵されており、これにより当該載置台31は熱板として作用するように構成されている。さらに真空容器3の底部には排気管32の一端側が接続されており、この排気管32の他端側は真空ポンプ33に接続されている。
【0020】
次に上述の装置を用いてウエハW上にゲ−ト絶縁膜2よりなる絶縁膜を形成する方法について説明する。先ず真空容器3の側壁に設けた図示しないゲ−トバルブを開いて図示しない搬送ア−ムにより、例えばシリコン基板1表面にフィ−ルド酸化膜11が形成されたウエハWを載置台31上に載置する。
【0021】
続いてゲ−トバルブを閉じて内部を密閉した後、真空ポンプ33により排気管32を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部51より例えば2.45GHz、3kWのマイクロ波を発生させ、このマイクロ波を導波路5により案内して多孔スロット電極50及びガス供給室4を介して真空容器3内に導入し、これにより真空容器3内の上部側のプラズマ領域Pにて高周波プラズマを発生させる。
【0022】
ここでマイクロ波は矩形導波管5D内を矩形モ−ドで伝送し、同軸導波変換器5Cにて矩形モ−ドから円形モ−ドに変換され、円形モ−ドで円筒形同軸導波管5Bを伝送し、さらに円形導波管5Aにて拡げられた状態で伝送していき、多孔スロット電極50のスロット50aより放射され、ガス供給室4を透過して真空容器3に導入される。この際マイクロ波を用いているので高密度のプラズマが発生し、またマイクロ波を多孔スロット電極50の多数のスロット50aから放射しているのでプラズマが高密度なものとなる。
【0023】
そして載置台31の温度を調節してウエハWを例えば400℃に加熱しながら、ガス供給管42より第1のガスであるXeガスと、N2 ガスと、H2 ガスとを、夫々500sccm、25sccm、15sccmの流量で導入して第1の工程を実施する。この工程では、導入されたガスは真空容器3にて発生したプラズマ流により活性化(プラズマ化)され、このプラズマにより図3(a)に示すように、シリコン基板1の表面が窒化されて第1のSiN膜21が形成される。こうしてこの窒化処理を例えば2分行い、20オングストロ−ムの厚さの第1のSiN膜21を形成する。
【0024】
次いでマイクロ波電源部51よりの例えば2.45GHz、200Wのマイクロ波を導入し、真空容器3内にてプラズマを発生させると共に、ウエハ温度が例えば400℃、プロセス圧力が例えば50mTorr〜1Torrの状態で、真空容器3内に第2のガスを導入して第2の工程を実施する。つまりガス供給室4よりSiを含むガス例えばSiH4 ガスを例えば15sccmの流量で導入すると共に、ガス供給管42よりXeガスと、N2 ガスとを、夫々500sccm、20sccmの流量で導入する。
【0025】
この工程では、導入された第2のガスは真空容器3にて発生したプラズマ流によりプラズマ化され、このプラズマにより図3(b)に示すように、第1のSiN膜21の表面に第2のSiN膜22が形成される。このSiN膜22は成膜速度が例えば20オングストロ−ム/分であるので、この成膜処理を例えば1分行い、20オングストロ−ムの厚さの第2のSiN膜22を形成する。このようにしてト−タル3分間で40オングストロ−ムの厚さのゲ−ト絶縁膜2を形成する。 上述の第1の工程では、上述のプロセス成膜装置にて高密度のプラズマを発生させ、このプラズマにより希ガスとNとHとを含み、Siを含まないガスであって、希ガスの含有量が50%以上99%以下である第1のガスをプラズマ化し、これにより例えば300〜400℃の温度に加熱されたシリコン基板1の表面を窒化して第1のSiN膜21を形成しているので、電気的特性の良好な第1のSiN膜21を得ることができる。
【0026】
ここで絶縁膜の電気的特性は欠陥の数で決定され、欠陥数が少ない程電気的特性は良好であるが、上述の方法にて形成される第1のSiN膜21の欠陥の数は7×1010個/cm2 程度であって、1×1012個/cm2 程度の数の欠陥がある熱窒化膜に比べて少ないので、電気的特性は良好であるといえる。
【0027】
このように上述の方法により形成された第1のSiN膜21の電気的特性が良好である理由は次のように考えられる。先ず第1のガスは、希ガスとNとHとを含み、Siを含まないガスであるが、希ガスを導入することにより、界面順位密度などの欠陥の発生が抑えられるためと推察される。この際後述の実験で明らかなように、希ガスの含有量が50%よりも少ないと欠陥数が多くなる。また100%とすると成膜ができなくなるが、99%以下であれば成膜速度は小さくなるものの膜質を悪化させることなく成膜を行うことができるので、50%以上99%以下とすることが望ましい。またHを含むガスを導入することにより、ダングリングボンドを減少させることができ、これにより欠陥の発生が抑えられるので、より電気的特性が良好になると考えられる。
【0028】
さらに例えばICP(Inductive Coupled Plasma)などと呼ばれている、ド−ム状の容器に巻かれたコイルにより電界及び磁界を与えてプラズマを生成させる方法により発生されたプラズマに第1のガスをプラズマ化した場合には、得られるSiN膜の欠陥数が多くなったことから、上述のプラズマ成膜装置にて、既述のように高密度のプラズマを発生させ、このプラズマにより第1のガスをプラズマ化することにより、電気的特性を向上させることができると考えられる。
【0029】
上述の第2の工程では、上述のプロセス成膜装置にて高密度のプラズマを発生させ、このプラズマにより希ガスとNとSiを含む第2のガスのプラズマにより第2のSiN膜22を形成しているので、第1のSiN膜21よりも成膜速度の大きい第2のSiN膜22を得ることができる。
【0030】
このように成膜速度が大きくなるのは、Siを含むガス例えばSiH4 などのシラン系のガスを導入しているためであるが、同時に希ガスを導入しているのは、成膜速度が速くなり過ぎると膜厚の制御が困難になるので、シラン系ガスの濃度を低くするためである。ここで不活性ガスの量は、多過ぎると成膜速度が小さくなり、少な過ぎると膜の欠陥数が多くなるので50%以上99%以下とすることが望ましい。
【0031】
また上述のプロセスでは第2のSiN膜22の成膜の際に、マイクロ波の電力を200Wと第1のSiN膜21を形成する場合(3kW)よりも小さくしているが、このようにするのはSiH4 の分解により生成したH2 が外側に広がっていき、このH2 により外側の領域では中央領域よりもSiの濃度が低くなって、この結果SiN膜22の膜質の均一性が悪くなってしまうので、これを防止するためにマイクロ波の電力を小さくしてSiH4 の過度の分解を抑えているからである。
【0032】
さらに上述のプロセスでは、第1の工程と第2の工程とを同じプラズマ成膜装置を用いて行っているので、第1の工程と第2の工程とを連続して行うことができてト−タルの成膜時間を短縮することができ、これによりスル−プットを向上させることができる。また上述のプラズマ成膜装置は電子温度が低いので、この装置を用いて第1のSiN膜21や第2のSiN膜22を形成することにより、シリコン基板1に与えるダメ−ジを小さくすることができる。
【0033】
ところで上述の方法で形成される第2のSiN膜22は1×1011個/cm2 程度の欠陥があり、第1のSiN膜21よりも電気的特性が悪いが、電気的に良好な特性が必要な部分はSiN膜がシリコン基板に接している部分であって、必ずしも膜全体に亘って電気的に良好であることが必要ではないので、このような第2のSiN膜22をシリコン基板1との界面より上層に形成する場合には、ゲ−ト絶縁膜2の電気的特性に悪影響は与えない。
【0034】
このように上述のプロセスでは、ゲ−ト絶縁膜2を、電気的特性の良い第1のSiN膜21と、第1のSiN膜21よりも成膜速度の大きい第2のSiN膜22とを積層して形成したので、電気的特性の良好な絶縁膜を短い成膜時間で形成することができる。
【0035】
具体的には、例えば上述の第1の工程のプロセスのように、Xeガス/N2 ガス/H2 ガス=500sccm/25sccm/15sccmの第1のガスによるシリコン基板1の窒化処理を行うと、図4に示すように、最初の2分間で2nm(20オングストロ−ム)のSiN膜が形成でき、処理の初期には大きな速度で形成できるものの、膜厚が2nmを越えると形成速度が小さくなっていき、4nmの窒化膜が必要な場合、処理時間に約20分かかってしまう。一方第2の工程のプロセスのように、SiH4 ガス/N2 ガス/Xeガス=15sccm/20sccm/500sccmの第2のガスをプラズマ化してSiN膜を形成すると、毎分2nmの速度で成膜を行うことができる。
【0036】
従って4nmの膜厚のシリコン窒化膜が必要な場合には、図5に示すように、第1のガスによる窒化処理を2分間行って、シリコン基板1との界面に第1のSiN膜21を2nm形成し、次いで第2のガスによる成膜処理を1分間行って、第1のSiN膜22の上面へ2nmの厚さの第2のSiN膜22を形成することにより、結果として膜厚4nmのSiN膜を3分間で形成することができる。
【0037】
またこうして上述のプロセスにて得られたゲ−ト絶縁膜2についてキャパシタンスとゲ−ト電圧との関係を測定したところ、図6に示す電気的特性が得られ、膜厚が4nmと薄い場合であっても、従来用いられていたSiO2 膜と電気的に同等であることが認められた。
【0038】
さらに上述のプラズマ成膜装置にて、第1のガスとして、ArガスとN2 ガスとH2 ガスとを90:7:3の割合で混合したガス(Ar/N2 /H2 =450sccm/35sccm/15sccm)を用いて、ウエハ温度400℃、プロセス圧力50mTorr〜1Torrの下、マイクロ波電源部51から2.45GHz,3kWのマイクロ波電力を導入して上述と同様に第1の工程を行って、20オングストロ−ムの厚さの第1のSiN膜21を形成し、次いで第2のガスとして、SiH4 ガスとN2 ガスとArガスとを3:4:90の割合で混合したガス(SiH4 /N2 /Ar=15sccm/20sccm/450sccm)を用いて、ウエハ温度400℃、プロセス圧力50mTorrの下、マイクロ波電源部から2.45GHz,200Wのマイクロ波電力を導入して第2の工程を行い、20オングストロ−ムの厚さの第2のSiN膜23を形成したところ、ト−タルの成膜時間は4分であった。また得られた絶縁膜について電気的特性を測定したところ、膜厚が40オングストロ−ムと薄い場合であっても電気的に良好であり、ゲ−ト絶縁膜に適していることが認められた。
【0039】
続いて第1のガスの不活性ガスの割合の最適化を図るために行った実験例について説明する。第1のガスとしてXeガスとN2 ガスとH2 ガスとを用い、上述のプラズマ成膜装置にて、ウエハ温度400℃、プロセス圧力50mTorr〜1Torrの下、マイクロ波電源部51から2.45GHz,3kWのマイクロ波電力を導入して20オングストロ−ムの厚さの第1のSiN膜21を形成した。この際N2 ガスとH2 ガスの流量を5:2の割合として、Xeガスの量を30%〜99%の範囲で変えて第1のSiN膜21を形成し、その欠陥の数をCV測定法により測定し、その数に応じて電気的特性を評価した。この結果を図7に示すが、電気的特性は○、△、×の三段階で評価した。
【0040】
この結果Xeガスが50%〜99%の場合には、欠陥数は7×1010個/cm2 程度であって電気的特性が良好であるが、40%以下の場合には欠陥数が多くなり、電気的特性が悪化することが確認された。
【0041】
以上において第1のガスに含まれる希ガスとしては、Xe以外にヘリウム(He),ネオン(Ne),アルゴン(Ar),クリプトン(Kr)等を用いることができ、第1のガスとして希ガスとNH3 とを含むガスを用いてもよい。また第2のガスとしては、希ガスとNとSiを含むガスが用いられるが、Siを含むガスとしてはSiH4 以外にSi2 H6 を用いてもよい。
【0042】
また上述のプラズマ成膜装置では、2.45GHzのマイクロ波を使用する例について説明したが、本発明では例えば500MHzのUHFを用いてプラズマを発生させるようにしてもよく、この場合には周波数に合せて多孔スロット電極のスロットを長穴に設定する。
【0043】
次に本発明の他の例について説明する。この例は絶縁膜の第1の膜21をSiO2 膜により形成したものであり、このSiO2 膜は例えば上述のプラズマ成膜装置にて、希ガスと酸素(O)とを含み、Siを含まないガスであって、希ガスの含有量が50%以上99%以下のガスのプラズマにより、シリコン基板1の表面をプラズマ酸化することにより形成される。
【0044】
具体的には希ガスとOとを含み、Siを含まないガスであって、希ガスの含有量が50%以上99%以下のガスとして、ArガスとO2 ガスの混合ガスを用い、これらのガスをArガス/O2 ガス=500sccm/15sccmの流量で導入して、ウエハ温度430℃、プロセス圧力50mTorr〜1Torrの下、マイクロ波電源部から2.45GHz,3kWのマイクロ波電力を導入して、ArガスとO2 ガスをプラズマ化し、このプラズマによりシリコン基板1の表面を2分間酸化処理して例えば20オングストロ−ムの厚さのSiO2 膜を形成する。そして得られたSiO2 膜の上に上述と同様のプロセスで第2のSiN膜22を例えば20オングストロ−ム形成することにより絶縁膜を形成する。
【0045】
このプロセスでは例えばト−タル3分間で40オングストロ−ムの絶縁膜を成膜することができ、またシリコンのプラズマ酸化により形成されたSiO2 膜は、欠陥の数が7×1010個/cm2 と少ないので電気的特性が良好である。ここで不活性ガスの含有量は50%以上99%以下であることが望ましいが、これは50%よりも少なくなると界面順位密度が増加するからである。
【0046】
実際に上述のプロセスで絶縁膜を形成し、キャパシタンスとゲ−ト電圧との関係を測定したところ良好な結果が得られ、ゲ−ト絶縁膜として適していることが認められた。これにより第1の膜21としてSiO2 膜を用いてト−タルの膜厚が40オングストロ−ムと薄い絶縁膜を形成する場合であっても、SiO2 膜の上に第2の膜22を積層することによってリ−ク電流が小さくなることが理解される。
【0047】
また希ガスとOとを含み、Siを含まないガスとしては、希ガスとオゾン(O3 )との組み合わせや、希ガスと水蒸気(H2 O)との組み合わせを用いるようにしてもよい。
【0048】
次に本発明のさらに他の例について説明する。この例は絶縁膜の第1の膜21をシリコンの熱酸化により形成されたSiO2 膜により形成したものであり、このSiO2 膜は例えば急速熱酸化プロセスにより、シリコンウエハを850℃程度に加熱し、水蒸気雰囲気に晒すことにより形成される。
【0049】
このような第1の膜21を例えば5分間で20オングストロ−ム形成し、この上に上述と同様のプロセスで第2のSiN膜22を例えば20オングストロ−ム形成することにより絶縁膜を形成すると、例えばト−タル6分間で40オングストロ−ムの絶縁膜を成膜することができる。またシリコンの熱酸化により形成されたSiO2 膜は、欠陥の数が5×1010個/cm2 と少ないので電気的特性が非常に良好である。実際に上述のプロセスで絶縁膜を形成し、キャパシタンスとゲ−ト電圧との関係を測定したところ良好な結果が得られ、ゲ−ト絶縁膜として適していることが認められた。
【0050】
次に本発明のさらにまた他の例について説明する。この例は絶縁膜の第1の膜21をシリコン酸窒化膜により形成したものであり、このシリコン酸窒化膜は例えばSiO2 膜をNO雰囲気中でアニ−ルすることにより形成される。具体的には、20オングストロ−ムの厚みのシリコン酸化膜を持つシリコンウエハを850℃に加熱し、NOガスに晒すことにより熱窒化膜を形成する。
【0051】
このプロセスにより、シリコン基板1の表面に10分間で例えば20オングストロ−ムの厚さのシリコン酸窒化膜を形成し、この上に上述と同様のプロセスで第2のSiN膜22を例えば20オングストロ−ム形成することにより40オングストロ−ムの絶縁膜を形成する。
【0052】
このプロセスでは例えばト−タル11分間で絶縁膜を形成することができ、また上述のプロセスで形成されたシリコン酸窒化膜は、欠陥の数が5×1010個/cm2 程度であって電気的特性が良好である。実際に上述のプロセスで絶縁膜を形成し、キャパシタンスとゲ−ト電圧との関係を測定したところ良好な結果が得られ、この絶縁膜がゲ−ト絶縁膜として適していることが認められた。
【0053】
【発明の効果】
以上のように本発明によれば、電気的特性の良い第1の膜と成膜速度の大きい第2の膜とを積層して絶縁膜を形成しているので、電気的特性のよい絶縁膜を短時間で形成することができる。
【図面の簡単な説明】
【図1】本発明方法によって製造される半導体装置の構造の一例を示す断面図である。
【図2】本発明方法を実施するためのプラズマ成膜装置の一例を示す断面図である。
【図3】本発明方法を用いて半導体装置を製造する場合の工程図を説明する。
【図4】処理時間と膜厚との関係を示す特性図である。
【図5】処理時間と膜厚との関係を示す特性図である。
【図6】キャパシタンスとゲ−ト電圧との関係を示す特性図である。
【図7】Xeガスの量と電気的特性との関係を示す特性図である。
【符号の説明】
1 シリコン基板
2 ゲ−ト絶縁膜
21 第1の膜
22 第2の膜
4 ガス供給室
42 ガス供給管
5 導波路
51 マイクロ波電源部
50 多孔スロットアンテナ
W 半導体ウエハ
P プラズマ領域
Claims (1)
- シリコン基板の表面を熱酸化してシリコン酸化膜を形成する工程と、
次いで希ガスと窒素とシリコンとを含み、希ガスの含有量が50%以上99%以下のガスをプラズマ化して、このプラズマにより前記シリコン酸化膜の表面にシリコン窒化膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06345599A JP4119029B2 (ja) | 1999-03-10 | 1999-03-10 | 半導体装置の製造方法 |
KR1020000010968A KR100745495B1 (ko) | 1999-03-10 | 2000-03-06 | 반도체 제조방법 및 반도체 제조장치 |
US09/521,601 US6399520B1 (en) | 1999-03-10 | 2000-03-09 | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
US10/123,485 US6470824B2 (en) | 1999-03-10 | 2002-04-17 | Semiconductor manufacturing apparatus |
KR1020060044607A KR100856531B1 (ko) | 1999-03-10 | 2006-05-18 | 반도체 제조방법 및 반도체 제조장치 |
KR1020080019058A KR100943246B1 (ko) | 1999-03-10 | 2008-02-29 | 반도체 제조방법 및 반도체 제조장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06345599A JP4119029B2 (ja) | 1999-03-10 | 1999-03-10 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007248069A Division JP2008066736A (ja) | 2007-09-25 | 2007-09-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000260767A JP2000260767A (ja) | 2000-09-22 |
JP4119029B2 true JP4119029B2 (ja) | 2008-07-16 |
Family
ID=13229739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06345599A Expired - Lifetime JP4119029B2 (ja) | 1999-03-10 | 1999-03-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4119029B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4991577B2 (ja) * | 1999-07-26 | 2012-08-01 | 公益財団法人国際科学振興財団 | シリコン酸化膜の形成方法、半導体装置及びその製造方法 |
JP4105353B2 (ja) | 1999-07-26 | 2008-06-25 | 財団法人国際科学振興財団 | 半導体装置 |
KR100760078B1 (ko) * | 2000-03-13 | 2007-09-18 | 다다히로 오미 | 산화막의 형성 방법, 질화막의 형성 방법, 산질화막의 형성 방법, 산화막의 스퍼터링 방법, 질화막의 스퍼터링 방법, 산질화막의 스퍼터링 방법, 게이트 절연막의 형성 방법 |
JP4713752B2 (ja) * | 2000-12-28 | 2011-06-29 | 財団法人国際科学振興財団 | 半導体装置およびその製造方法 |
JP5068402B2 (ja) * | 2000-12-28 | 2012-11-07 | 公益財団法人国際科学振興財団 | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 |
KR100837707B1 (ko) * | 2001-01-22 | 2008-06-13 | 도쿄엘렉트론가부시키가이샤 | 전자 디바이스 재료의 제조 방법, 플라즈마 처리 방법, 및 산질화막 형성 시스템 |
JP4334225B2 (ja) * | 2001-01-25 | 2009-09-30 | 東京エレクトロン株式会社 | 電子デバイス材料の製造方法 |
JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003100742A (ja) * | 2001-09-27 | 2003-04-04 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法 |
CN100561687C (zh) | 2001-12-26 | 2009-11-18 | 东京毅力科创株式会社 | 衬底处理方法及半导体装置的制造方法 |
JP4694782B2 (ja) * | 2002-12-02 | 2011-06-08 | 財団法人国際科学振興財団 | 半導体装置、その製造方法、及び、半導体表面の処理方法 |
TWI333236B (en) | 2002-12-02 | 2010-11-11 | Tadahiro Ohmi | Semiconductor device and method of manufacturing the same |
JP2007165480A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
KR100980529B1 (ko) | 2006-03-27 | 2010-09-06 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 |
WO2007139142A1 (ja) | 2006-05-31 | 2007-12-06 | Tokyo Electron Limited | プラズマcvd方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマcvd装置 |
US7985695B2 (en) | 2007-09-28 | 2011-07-26 | Canon Kabushiki Kaisha | Forming silicon oxide film from RF plasma of oxidizing gas |
CN108028171A (zh) * | 2015-09-18 | 2018-05-11 | 应用材料公司 | 氮化硅在高深宽比结构上的低温保形沉积 |
JP2022002246A (ja) * | 2020-06-19 | 2022-01-06 | 東京エレクトロン株式会社 | 成膜方法およびプラズマ処理装置 |
-
1999
- 1999-03-10 JP JP06345599A patent/JP4119029B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000260767A (ja) | 2000-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100856531B1 (ko) | 반도체 제조방법 및 반도체 제조장치 | |
JP4119029B2 (ja) | 半導体装置の製造方法 | |
JP4926219B2 (ja) | 電子デバイス材料の製造方法 | |
JP4334225B2 (ja) | 電子デバイス材料の製造方法 | |
JP4255563B2 (ja) | 半導体製造方法及び半導体製造装置 | |
US7446052B2 (en) | Method for forming insulation film | |
JP4408653B2 (ja) | 基板処理方法および半導体装置の製造方法 | |
US7622402B2 (en) | Method for forming underlying insulation film | |
US20050136610A1 (en) | Process for forming oxide film, apparatus for forming oxide film and material for electronic device | |
JP2007027777A (ja) | 電子デバイス材料の製造方法 | |
KR20090009283A (ko) | 절연막의 형성 방법 및 반도체 장치의 제조 방법 | |
JP2005150637A (ja) | 処理方法及び装置 | |
JPWO2003088342A1 (ja) | 電子デバイス材料の製造方法 | |
JP4083000B2 (ja) | 絶縁膜の形成方法 | |
JP2008066736A (ja) | 半導体装置の製造方法 | |
JP4562751B2 (ja) | 絶縁膜の形成方法 | |
JP4850861B2 (ja) | 絶縁膜形成方法、絶縁膜形成装置及びプラズマ処理ユニット | |
JPS58185763A (ja) | 窒化膜生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080219 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |