JP2003060198A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003060198A JP2003060198A JP2001243401A JP2001243401A JP2003060198A JP 2003060198 A JP2003060198 A JP 2003060198A JP 2001243401 A JP2001243401 A JP 2001243401A JP 2001243401 A JP2001243401 A JP 2001243401A JP 2003060198 A JP2003060198 A JP 2003060198A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- silicon oxynitride
- semiconductor substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 窒素濃度プロファイルが改善されたゲート絶
縁膜を有する電気的特性の良好な半導体装置及びその製
造方法を提供する。 【解決手段】 半導体装置は、Ｓｉ基板１とゲート電極
３との間に介設され、少なくとも一部にシリコン酸窒化
膜を含むゲート絶縁膜２Ａを備えている。シリコン酸窒
化膜は、Ｓｉ基板１に接する領域における窒素濃度が０
atm ％より大きく２atm ％以下であり、かつ、最大窒素
濃度を示す領域における窒素濃度が５atm％以上で２０a
tm ％以下であるような窒素濃度プロファイルを有して
いる。このような窒素濃度プロファイルを実現するため
には、酸化膜又は酸窒化膜を形成してからその表面領域
をプラズマ窒化処理するか、窒化膜又は酸窒化膜を形成
してからＳｉ基板の表面領域を酸化する。
縁膜を有する電気的特性の良好な半導体装置及びその製
造方法を提供する。 【解決手段】 半導体装置は、Ｓｉ基板１とゲート電極
３との間に介設され、少なくとも一部にシリコン酸窒化
膜を含むゲート絶縁膜２Ａを備えている。シリコン酸窒
化膜は、Ｓｉ基板１に接する領域における窒素濃度が０
atm ％より大きく２atm ％以下であり、かつ、最大窒素
濃度を示す領域における窒素濃度が５atm％以上で２０a
tm ％以下であるような窒素濃度プロファイルを有して
いる。このような窒素濃度プロファイルを実現するため
には、酸化膜又は酸窒化膜を形成してからその表面領域
をプラズマ窒化処理するか、窒化膜又は酸窒化膜を形成
してからＳｉ基板の表面領域を酸化する。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン酸窒化膜
を含むゲート絶縁膜を備えた半導体装置及びその製造方
法に関するものである。
を含むゲート絶縁膜を備えた半導体装置及びその製造方
法に関するものである。
【０００２】
【従来の技術】近年のトランジスタの高速化，低消費電
力化に伴って、ゲート絶縁膜の薄膜化が急激に進行して
いる。一方で、ゲート絶縁膜が３ｎｍ以下の領域では、
実使用電界においてもダイレクトトンネリングによるゲ
ートリークが発生する問題が生じる。
力化に伴って、ゲート絶縁膜の薄膜化が急激に進行して
いる。一方で、ゲート絶縁膜が３ｎｍ以下の領域では、
実使用電界においてもダイレクトトンネリングによるゲ
ートリークが発生する問題が生じる。
【０００３】そこで、最近では、ゲート絶縁膜を従来の
シリコン酸化膜（ＳｉＯ2 ）よりも高い誘電率を持つ絶
縁膜により構成することにより、物理的な膜厚を厚くし
つつ同じ容量値を持たせて、ゲート絶縁膜の電気的厚み
の薄膜化とゲートリークの抑制とを同時に実現しうる構
造が採用されつつある。例えば、膜厚が２ｎｍのシリコ
ン酸化膜では、ゲートリークが１×１０-9（Ａ／ｃｍ
2 ）であるのに対し、窒素を多量に導入することで、リ
ーク電流を上記値の１〜２桁小さく低減することが可能
である。このような高誘電率を持つ絶縁膜として、具体
的には、シリコン酸化膜を窒化することにより得られる
シリコン酸窒化膜や、比較的物性がよく知られているシ
リコン窒化膜（Ｓｉ3 Ｎ4 膜）などがある。シリコン酸
窒化膜を用いる場合には、ベースとなるシリコン酸化膜
を形成した後、シリコン酸化膜にＮ 2 Ｏ，ＮＯ，ＮＨ3
などの窒化性雰囲気中で高温処理を施して、これをゲー
ト絶縁膜として用いるのが一般的である。シリコン窒化
膜を用いる場合には、下地となる酸化膜を形成した後、
減圧ＣＶＤ法などを用いて、酸化膜の上にシリコン窒化
膜（Ｓｉ3 Ｎ4 膜）を成膜して、酸化膜及びシリコン窒
化膜をゲート絶縁膜とする。
シリコン酸化膜（ＳｉＯ2 ）よりも高い誘電率を持つ絶
縁膜により構成することにより、物理的な膜厚を厚くし
つつ同じ容量値を持たせて、ゲート絶縁膜の電気的厚み
の薄膜化とゲートリークの抑制とを同時に実現しうる構
造が採用されつつある。例えば、膜厚が２ｎｍのシリコ
ン酸化膜では、ゲートリークが１×１０-9（Ａ／ｃｍ
2 ）であるのに対し、窒素を多量に導入することで、リ
ーク電流を上記値の１〜２桁小さく低減することが可能
である。このような高誘電率を持つ絶縁膜として、具体
的には、シリコン酸化膜を窒化することにより得られる
シリコン酸窒化膜や、比較的物性がよく知られているシ
リコン窒化膜（Ｓｉ3 Ｎ4 膜）などがある。シリコン酸
窒化膜を用いる場合には、ベースとなるシリコン酸化膜
を形成した後、シリコン酸化膜にＮ 2 Ｏ，ＮＯ，ＮＨ3
などの窒化性雰囲気中で高温処理を施して、これをゲー
ト絶縁膜として用いるのが一般的である。シリコン窒化
膜を用いる場合には、下地となる酸化膜を形成した後、
減圧ＣＶＤ法などを用いて、酸化膜の上にシリコン窒化
膜（Ｓｉ3 Ｎ4 膜）を成膜して、酸化膜及びシリコン窒
化膜をゲート絶縁膜とする。
【０００４】図１６（ａ），（ｂ）は、ゲート絶縁膜を
シリコン酸窒化膜により構成した従来の半導体装置（Ｍ
ＩＳトランジスタ）の構造を示す断面図及びゲート絶縁
膜，Ｓｉ基板中の窒素濃度プロファイルを示す図であ
る。
シリコン酸窒化膜により構成した従来の半導体装置（Ｍ
ＩＳトランジスタ）の構造を示す断面図及びゲート絶縁
膜，Ｓｉ基板中の窒素濃度プロファイルを示す図であ
る。
【０００５】図１６（ａ）に示すように、従来の半導体
装置は、Ｓｉ基板１０１と、Ｓｉ基板１０１の上に設け
られ、窒化シリコンを含むシリコン酸化膜からなるゲー
ト絶縁膜１０２と、ゲート絶縁膜１０２の上に設けられ
たゲート電極１０３と、Ｓｉ基板１０１におけるゲート
電極１０３の両側方に設けられたソース・ドレイン領域
１０４とを備えている。
装置は、Ｓｉ基板１０１と、Ｓｉ基板１０１の上に設け
られ、窒化シリコンを含むシリコン酸化膜からなるゲー
ト絶縁膜１０２と、ゲート絶縁膜１０２の上に設けられ
たゲート電極１０３と、Ｓｉ基板１０１におけるゲート
電極１０３の両側方に設けられたソース・ドレイン領域
１０４とを備えている。
【０００６】図１６（ｂ）に示すように、シリコン酸窒
化膜を形成する際に、窒化性ガスとしてＮ2 Ｏ，ＮＯ，
ＮＨ3 などを用いた場合には、ゲート絶縁膜１０２中を
窒化種又は酸窒化種が拡散していき、ゲート絶縁膜１０
２とＳｉ基板１０１との間の境界付近の領域で窒化反応
又は酸窒化反応が生じる。その結果、窒素濃度のピーク
は、ゲート絶縁膜１０２内におけるシリコン基板１０１
との境界付近に存在する。そして、ゲート絶縁膜中にお
ける窒素の存在により、ゲートリークが抑制される。ま
た、窒素の存在により、ゲート電極中の不純物のＳｉ基
板への浸みだしに起因するトランジスタのしきい値電圧
の変動などの不具合を抑制することができる。
化膜を形成する際に、窒化性ガスとしてＮ2 Ｏ，ＮＯ，
ＮＨ3 などを用いた場合には、ゲート絶縁膜１０２中を
窒化種又は酸窒化種が拡散していき、ゲート絶縁膜１０
２とＳｉ基板１０１との間の境界付近の領域で窒化反応
又は酸窒化反応が生じる。その結果、窒素濃度のピーク
は、ゲート絶縁膜１０２内におけるシリコン基板１０１
との境界付近に存在する。そして、ゲート絶縁膜中にお
ける窒素の存在により、ゲートリークが抑制される。ま
た、窒素の存在により、ゲート電極中の不純物のＳｉ基
板への浸みだしに起因するトランジスタのしきい値電圧
の変動などの不具合を抑制することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の構造を有するシリコン酸窒化膜からなるゲート絶縁
膜を採用した場合、ゲート絶縁膜の誘電率を高めるため
にゲート絶縁膜１０２中の窒素含有量を増大させると、
シリコン基板１０１とゲート絶縁膜１０２との間の境界
付近の窒素濃度も上昇する。特に、Ｓｉ基板１０１とゲ
ート絶縁膜１０２との間の界面に過剰な窒素が存在する
ことにより、トランジスタの移動度の低下（駆動力の低
下）、ストレス印加後のホールまたは電子トラップによ
るトランジスタしきい値電圧の変動、などの不具合が生
じるおそれがある。
来の構造を有するシリコン酸窒化膜からなるゲート絶縁
膜を採用した場合、ゲート絶縁膜の誘電率を高めるため
にゲート絶縁膜１０２中の窒素含有量を増大させると、
シリコン基板１０１とゲート絶縁膜１０２との間の境界
付近の窒素濃度も上昇する。特に、Ｓｉ基板１０１とゲ
ート絶縁膜１０２との間の界面に過剰な窒素が存在する
ことにより、トランジスタの移動度の低下（駆動力の低
下）、ストレス印加後のホールまたは電子トラップによ
るトランジスタしきい値電圧の変動、などの不具合が生
じるおそれがある。
【０００８】本発明の目的は、ゲート絶縁膜を構成する
シリコン酸窒化膜の窒素濃度プロファイルを適正化する
ための手段を講ずることにより、電気的特性の良好な半
導体装置及びその製造方法の提供を図ることにある。
シリコン酸窒化膜の窒素濃度プロファイルを適正化する
ための手段を講ずることにより、電気的特性の良好な半
導体装置及びその製造方法の提供を図ることにある。
【０００９】
【課題を解決するための手段】本発明の第１の半導体装
置は、半導体基板と、上記半導体基板上に設けられたゲ
ート電極と、上記半導体基板と上記ゲート電極との間に
介設され、少なくとも一部にシリコン酸窒化膜を含むゲ
ート絶縁膜とを備え、上記シリコン酸窒化膜は、上記半
導体基板に接する領域における窒素濃度が０atm ％（ア
トミック％）より大きく２atm ％以下であり、かつ、最
大窒素濃度を示す領域における窒素濃度が５atm ％以上
で２０atm ％以下であるような窒素濃度プロファイルを
有する。
置は、半導体基板と、上記半導体基板上に設けられたゲ
ート電極と、上記半導体基板と上記ゲート電極との間に
介設され、少なくとも一部にシリコン酸窒化膜を含むゲ
ート絶縁膜とを備え、上記シリコン酸窒化膜は、上記半
導体基板に接する領域における窒素濃度が０atm ％（ア
トミック％）より大きく２atm ％以下であり、かつ、最
大窒素濃度を示す領域における窒素濃度が５atm ％以上
で２０atm ％以下であるような窒素濃度プロファイルを
有する。
【００１０】これにより、シリコン酸窒化膜の半導体基
板に接する領域における窒素濃度が０〜２atm の範囲に
あるので、半導体基板に大きなストレスを与えることが
なく、ストレスに起因する半導体装置の動作特性の悪化
を抑制することができる。一方、シリコン酸窒化膜中に
おける最大窒素濃度が５〜２０atm ％であることによ
り、ゲート電極から半導体基板への不純物の浸みだしの
抑制により半導体装置のしきい値電圧の変動等を抑制す
ることができるとともに、ゲートリークの抑制及びゲー
ト絶縁膜の電気的厚みの低減のために必要な程度に高い
窒素濃度を確保することができるので、半導体装置の駆
動力の向上を図ることができる。
板に接する領域における窒素濃度が０〜２atm の範囲に
あるので、半導体基板に大きなストレスを与えることが
なく、ストレスに起因する半導体装置の動作特性の悪化
を抑制することができる。一方、シリコン酸窒化膜中に
おける最大窒素濃度が５〜２０atm ％であることによ
り、ゲート電極から半導体基板への不純物の浸みだしの
抑制により半導体装置のしきい値電圧の変動等を抑制す
ることができるとともに、ゲートリークの抑制及びゲー
ト絶縁膜の電気的厚みの低減のために必要な程度に高い
窒素濃度を確保することができるので、半導体装置の駆
動力の向上を図ることができる。
【００１１】上記シリコン酸窒化膜の上記半導体基板に
接する領域における窒素濃度が０．５atm ％以上である
ことにより、シリコン酸窒化膜と半導体基板との間の界
面に存在するダングリングボンドやブロークンボンドを
置換するのに必要な程度に窒素が確保される。
接する領域における窒素濃度が０．５atm ％以上である
ことにより、シリコン酸窒化膜と半導体基板との間の界
面に存在するダングリングボンドやブロークンボンドを
置換するのに必要な程度に窒素が確保される。
【００１２】上記シリコン酸窒化膜中の最大濃度を示す
領域は、上記シリコン酸窒化膜の厚みの半分の位置より
も上記ゲート電極に近い位置にあることが好ましい。
領域は、上記シリコン酸窒化膜の厚みの半分の位置より
も上記ゲート電極に近い位置にあることが好ましい。
【００１３】上記ゲート絶縁膜は、上記シリコン酸窒化
膜の上にシリコン窒化膜を積層して構成されていること
により、スタック型ゲート絶縁膜を有する半導体装置が
得られる。
膜の上にシリコン窒化膜を積層して構成されていること
により、スタック型ゲート絶縁膜を有する半導体装置が
得られる。
【００１４】本発明の第２の半導体装置は、半導体基板
と、上記半導体基板上に設けられたゲート電極と、上記
半導体基板と上記ゲート電極との間に介設され、少なく
とも一部にシリコン酸窒化膜を含むゲート絶縁膜とを備
え、上記シリコン酸窒化膜は、窒素濃度が極大値を示す
第１のピークと、上記第１のピークよりも上記ゲート電
極に近く位置する，上記第１のピークよりも窒素濃度が
大きい第２のピークとが存在するような窒素濃度プロフ
ァイルを有する。
と、上記半導体基板上に設けられたゲート電極と、上記
半導体基板と上記ゲート電極との間に介設され、少なく
とも一部にシリコン酸窒化膜を含むゲート絶縁膜とを備
え、上記シリコン酸窒化膜は、窒素濃度が極大値を示す
第１のピークと、上記第１のピークよりも上記ゲート電
極に近く位置する，上記第１のピークよりも窒素濃度が
大きい第２のピークとが存在するような窒素濃度プロフ
ァイルを有する。
【００１５】これにより、半導体基板に印加させるスト
レスをできるだけ小さく抑制しつつ、ゲート電極から半
導体基板への不純物の浸みだしの抑制を抑制して半導体
装置の電気的特性の悪化を防止するとともに、ゲートリ
ークの抑制及びゲート絶縁膜の電気的厚みの低減のため
に必要な窒素濃度を確保して半導体装置の駆動力の向上
を図ることができる。
レスをできるだけ小さく抑制しつつ、ゲート電極から半
導体基板への不純物の浸みだしの抑制を抑制して半導体
装置の電気的特性の悪化を防止するとともに、ゲートリ
ークの抑制及びゲート絶縁膜の電気的厚みの低減のため
に必要な窒素濃度を確保して半導体装置の駆動力の向上
を図ることができる。
【００１６】上記シリコン酸窒化膜の上記第２のピーク
における窒素濃度が５atm ％以上で２０atm ％以下であ
ることが好ましい。
における窒素濃度が５atm ％以上で２０atm ％以下であ
ることが好ましい。
【００１７】本発明の第１の半導体装置の製造方法は、
半導体基板と、上記半導体基板上に設けられたゲート電
極と、上記半導体基板と上記ゲート電極との間に介設さ
れ、少なくとも一部にシリコン酸窒化膜を含むゲート絶
縁膜とを備えた半導体装置の製造方法であって、半導体
基板上にベースシリコン酸窒化膜を形成する工程（ａ）
と、プラズマにより発生させた窒素ラジカル雰囲気中で
上記半導体基板を常温〜７００℃の範囲のいずれかの温
度に保持した状態で、上記ベースシリコン酸窒化膜に窒
素を導入する工程（ｂ）とを含んでいる。
半導体基板と、上記半導体基板上に設けられたゲート電
極と、上記半導体基板と上記ゲート電極との間に介設さ
れ、少なくとも一部にシリコン酸窒化膜を含むゲート絶
縁膜とを備えた半導体装置の製造方法であって、半導体
基板上にベースシリコン酸窒化膜を形成する工程（ａ）
と、プラズマにより発生させた窒素ラジカル雰囲気中で
上記半導体基板を常温〜７００℃の範囲のいずれかの温
度に保持した状態で、上記ベースシリコン酸窒化膜に窒
素を導入する工程（ｂ）とを含んでいる。
【００１８】この方法により、工程（ａ）でベースシリ
コン酸窒化膜における窒素濃度を低くして、工程（ｂ）
でベースシリコン酸窒化膜に導入する窒素量を比較的大
きくすることによって、シリコン酸窒化膜の半導体基板
に接する領域では窒素濃度が低く、シリコン酸窒化膜の
ゲート電極に近い領域では窒素濃度が高くなるような窒
素濃度プロファイルを容易に実現することができる。つ
まり、上記第１の半導体装置の製造が容易になる。
コン酸窒化膜における窒素濃度を低くして、工程（ｂ）
でベースシリコン酸窒化膜に導入する窒素量を比較的大
きくすることによって、シリコン酸窒化膜の半導体基板
に接する領域では窒素濃度が低く、シリコン酸窒化膜の
ゲート電極に近い領域では窒素濃度が高くなるような窒
素濃度プロファイルを容易に実現することができる。つ
まり、上記第１の半導体装置の製造が容易になる。
【００１９】上記工程（ａ）では、上記シリコン酸窒化
膜を酸窒化性ガスを含む雰囲気中でのアニール処理によ
って形成することにより、工程（ａ）で半導体基板に発
生するダメージを小さく抑制することができる。
膜を酸窒化性ガスを含む雰囲気中でのアニール処理によ
って形成することにより、工程（ａ）で半導体基板に発
生するダメージを小さく抑制することができる。
【００２０】上記工程（ｂ）の後で、ＣＶＤにより、上
記ベースシリコン酸窒化膜の上にシリコン窒化膜を堆積
する工程をさらに含むことにより、スタック型ゲート絶
縁膜を有する半導体装置が得られる。
記ベースシリコン酸窒化膜の上にシリコン窒化膜を堆積
する工程をさらに含むことにより、スタック型ゲート絶
縁膜を有する半導体装置が得られる。
【００２１】本発明の第２の半導体装置の製造方法は、
半導体基板と、上記半導体基板上に設けられたゲート電
極と、上記半導体基板と上記ゲート電極との間に介設さ
れ、少なくとも一部にシリコン酸窒化膜を含むゲート絶
縁膜とを備えた半導体装置の製造方法であって、半導体
基板上にベースシリコン酸化膜を形成する工程（ａ）
と、プラズマにより発生させた窒素ラジカル雰囲気中
で、上記半導体基板を常温〜８００℃のいずれかの温度
に保持した状態で、上記ベースシリコン酸化膜に窒素を
導入することにより、上記シリコン酸窒化膜を形成する
工程（ｂ）とを含み、上記シリコン酸窒化膜は、上記半
導体基板に接する領域における窒素濃度が０atm ％（ア
トミック％）より大きく２atm ％以下であり、かつ、最
大窒素濃度を示す領域における窒素濃度が５atm ％以上
で２０atm ％以下であるような窒素濃度プロファイルを
有する。
半導体基板と、上記半導体基板上に設けられたゲート電
極と、上記半導体基板と上記ゲート電極との間に介設さ
れ、少なくとも一部にシリコン酸窒化膜を含むゲート絶
縁膜とを備えた半導体装置の製造方法であって、半導体
基板上にベースシリコン酸化膜を形成する工程（ａ）
と、プラズマにより発生させた窒素ラジカル雰囲気中
で、上記半導体基板を常温〜８００℃のいずれかの温度
に保持した状態で、上記ベースシリコン酸化膜に窒素を
導入することにより、上記シリコン酸窒化膜を形成する
工程（ｂ）とを含み、上記シリコン酸窒化膜は、上記半
導体基板に接する領域における窒素濃度が０atm ％（ア
トミック％）より大きく２atm ％以下であり、かつ、最
大窒素濃度を示す領域における窒素濃度が５atm ％以上
で２０atm ％以下であるような窒素濃度プロファイルを
有する。
【００２２】この方法により、ベースシリコン酸化膜に
対する窒化処理条件を最適化することで、ストレスに起
因する半導体装置の動作特性の悪化の抑制と、ゲート電
極から半導体基板への不純物の浸みだしの抑制による半
導体装置のしきい値電圧の変動等の抑制と、ゲート絶縁
膜の電気的厚みの低減による半導体装置の駆動力の向上
とを、併せて実現しうるゲート絶縁膜が得られる。
対する窒化処理条件を最適化することで、ストレスに起
因する半導体装置の動作特性の悪化の抑制と、ゲート電
極から半導体基板への不純物の浸みだしの抑制による半
導体装置のしきい値電圧の変動等の抑制と、ゲート絶縁
膜の電気的厚みの低減による半導体装置の駆動力の向上
とを、併せて実現しうるゲート絶縁膜が得られる。
【００２３】上記ステップ（ｂ）の後で、上記半導体基
板を上記工程（ｂ）よりも高い温度に保持した状態で、
不活性ガス雰囲気中でアニールする工程をさらに含むこ
とにより、プラズマ窒化処理の際に生じたシリコン酸窒
化膜中のダメージを回復させることができる。
板を上記工程（ｂ）よりも高い温度に保持した状態で、
不活性ガス雰囲気中でアニールする工程をさらに含むこ
とにより、プラズマ窒化処理の際に生じたシリコン酸窒
化膜中のダメージを回復させることができる。
【００２４】上記工程（ｂ）の後で、ＣＶＤにより、上
記シリコン酸窒化膜の上にシリコン窒化膜を堆積する工
程をさらに含むことにより、スタック型ゲート絶縁膜を
有する半導体装置が得られる。
記シリコン酸窒化膜の上にシリコン窒化膜を堆積する工
程をさらに含むことにより、スタック型ゲート絶縁膜を
有する半導体装置が得られる。
【００２５】本発明の第３の半導体装置の製造方法は、
半導体基板と、上記半導体基板上に設けられたゲート電
極と、上記半導体基板と上記ゲート電極との間に介設さ
れ、少なくとも一部にシリコン酸窒化膜を含むゲート絶
縁膜とを備えた半導体装置の製造方法であって、半導体
基板上に酸素の通過が可能な厚みを有する，窒素を含む
絶縁膜を形成する工程（ａ）と、酸化性雰囲気下で、上
記半導体基板を加熱して上記絶縁膜を通過させた酸素に
より上記半導体基板の表面領域を酸化する工程（ｂ）と
を含んでいる。
半導体基板と、上記半導体基板上に設けられたゲート電
極と、上記半導体基板と上記ゲート電極との間に介設さ
れ、少なくとも一部にシリコン酸窒化膜を含むゲート絶
縁膜とを備えた半導体装置の製造方法であって、半導体
基板上に酸素の通過が可能な厚みを有する，窒素を含む
絶縁膜を形成する工程（ａ）と、酸化性雰囲気下で、上
記半導体基板を加熱して上記絶縁膜を通過させた酸素に
より上記半導体基板の表面領域を酸化する工程（ｂ）と
を含んでいる。
【００２６】この方法により、シリコン酸窒化膜の半導
体基板に接する領域では窒素濃度が低く、シリコン酸窒
化膜のゲート電極に近い領域では窒素濃度が高くなるよ
うな窒素濃度プロファイルを容易に実現することができ
る。
体基板に接する領域では窒素濃度が低く、シリコン酸窒
化膜のゲート電極に近い領域では窒素濃度が高くなるよ
うな窒素濃度プロファイルを容易に実現することができ
る。
【００２７】上記工程（ｂ）では、上記絶縁膜を、上記
半導体基板に接する領域における窒素濃度が０atm ％
（アトミック％）より大きく２atm ％以下であり、か
つ、最大窒素濃度を示す領域における窒素濃度が５atm
％以上であるような窒素濃度プロファイルを有するよう
に形成することが好ましい。
半導体基板に接する領域における窒素濃度が０atm ％
（アトミック％）より大きく２atm ％以下であり、か
つ、最大窒素濃度を示す領域における窒素濃度が５atm
％以上であるような窒素濃度プロファイルを有するよう
に形成することが好ましい。
【００２８】
【発明の実施の形態】−構造−
図１（ａ），（ｂ）は、本発明の第１の実施形態の半導
体装置（ＭＩＳトランジスタ）の構造を示す断面図及び
ゲート絶縁膜，Ｓｉ基板中の窒素濃度プロファイルを示
す図である。
体装置（ＭＩＳトランジスタ）の構造を示す断面図及び
ゲート絶縁膜，Ｓｉ基板中の窒素濃度プロファイルを示
す図である。
【００２９】図１（ａ）に示すように、本実施形態の半
導体装置は、Ｓｉ基板１と、Ｓｉ基板１の上に設けら
れ、窒化シリコンを含むシリコン酸化膜からなる厚み約
３ｎｍのゲート絶縁膜２Ａと、ゲート絶縁膜２Ａの上に
設けられたゲート電極３と、Ｓｉ基板１におけるゲート
電極３の両側方に設けられたソース・ドレイン領域４と
を備えている。この構造自体は、上記従来の半導体装置
（図１６（ａ）参照）と同じである。
導体装置は、Ｓｉ基板１と、Ｓｉ基板１の上に設けら
れ、窒化シリコンを含むシリコン酸化膜からなる厚み約
３ｎｍのゲート絶縁膜２Ａと、ゲート絶縁膜２Ａの上に
設けられたゲート電極３と、Ｓｉ基板１におけるゲート
電極３の両側方に設けられたソース・ドレイン領域４と
を備えている。この構造自体は、上記従来の半導体装置
（図１６（ａ）参照）と同じである。
【００３０】しかし、本実施形態の半導体装置において
は、ゲート絶縁膜中の窒素濃度ファイルが、従来の半導
体装置のゲート絶縁膜の窒素濃度プロファイルとは異な
っている。すなわち、図１（ｂ）に示すように、本実施
形態のゲート絶縁膜においては、ゲート絶縁膜２Ａ内の
ゲート電極３に近い領域に窒素濃度の高濃度側のピーク
Ｐ１があり、ゲート絶縁膜２ＡのうちＳｉ基板１に近い
領域では、低濃度側の小さなピークＰ２があるものの、
窒素濃度は低くなっている。例えば、ゲート絶縁膜２Ａ
のピークＰ１においては、窒素濃度が１０〜２０atm ％
（アトミック％）であり、ゲート絶縁膜２Ａ中のＳｉ基
板１に接する領域（ピークＰ２を含む領域）では、窒素
濃度が０〜２atm ％（アトミック％）である。
は、ゲート絶縁膜中の窒素濃度ファイルが、従来の半導
体装置のゲート絶縁膜の窒素濃度プロファイルとは異な
っている。すなわち、図１（ｂ）に示すように、本実施
形態のゲート絶縁膜においては、ゲート絶縁膜２Ａ内の
ゲート電極３に近い領域に窒素濃度の高濃度側のピーク
Ｐ１があり、ゲート絶縁膜２ＡのうちＳｉ基板１に近い
領域では、低濃度側の小さなピークＰ２があるものの、
窒素濃度は低くなっている。例えば、ゲート絶縁膜２Ａ
のピークＰ１においては、窒素濃度が１０〜２０atm ％
（アトミック％）であり、ゲート絶縁膜２Ａ中のＳｉ基
板１に接する領域（ピークＰ２を含む領域）では、窒素
濃度が０〜２atm ％（アトミック％）である。
【００３１】本発明の半導体装置（本実施形態及び後述
する各実施形態）においては、ゲート絶縁膜の厚さ方向
の中心位置よりもゲート電極に近い側に最大窒素濃度を
示すピークがあることが好ましい。また、そのピークに
おける窒素濃度は、５〜２０atm ％であることが好まし
く、１０〜２０atm ％であることがより好ましい。一
方、ゲート絶縁膜２ＡのＳｉ基板１の界面に接する領域
における窒素濃度は、０〜２atm ％であることが好まし
く、０．５atm ％以上であることがより好ましい。
する各実施形態）においては、ゲート絶縁膜の厚さ方向
の中心位置よりもゲート電極に近い側に最大窒素濃度を
示すピークがあることが好ましい。また、そのピークに
おける窒素濃度は、５〜２０atm ％であることが好まし
く、１０〜２０atm ％であることがより好ましい。一
方、ゲート絶縁膜２ＡのＳｉ基板１の界面に接する領域
における窒素濃度は、０〜２atm ％であることが好まし
く、０．５atm ％以上であることがより好ましい。
【００３２】本実施形態では、ゲート絶縁膜２Ａに図１
（ｂ）に示すような窒素濃度プロファイルを持たせたこ
とにより、以下の効果を発揮することができる。第１
に、ゲート絶縁膜２Ａのうちゲート電極３に近い領域に
１０〜２０atm ％の最大窒素濃度を示すピークがあるこ
とで、ゲート電極３中のボロン等の不純物がゲート絶縁
膜２Ａを経てＳｉ基板１にしみだす浸みだすのを抑制す
ることができる。また、ゲート絶縁膜２ＡのうちＳｉ基
板１に接する領域の窒素濃度を低くすることにより、Ｓ
ｉ基板１へのストレスの印加等に起因するトランジスタ
の特性の劣化を抑制することができる。
（ｂ）に示すような窒素濃度プロファイルを持たせたこ
とにより、以下の効果を発揮することができる。第１
に、ゲート絶縁膜２Ａのうちゲート電極３に近い領域に
１０〜２０atm ％の最大窒素濃度を示すピークがあるこ
とで、ゲート電極３中のボロン等の不純物がゲート絶縁
膜２Ａを経てＳｉ基板１にしみだす浸みだすのを抑制す
ることができる。また、ゲート絶縁膜２ＡのうちＳｉ基
板１に接する領域の窒素濃度を低くすることにより、Ｓ
ｉ基板１へのストレスの印加等に起因するトランジスタ
の特性の劣化を抑制することができる。
【００３３】図２（ａ），（ｂ）は、それぞれ従来の窒
素濃度プロファイルを有するゲート絶縁膜を備えたトラ
ンジスタと、本実施形態の窒素濃度プロファイルを有す
るゲート絶縁膜を備えたトランジスタとのＧｍ及びゲー
トリークの窒素総量依存性を示す図である。
素濃度プロファイルを有するゲート絶縁膜を備えたトラ
ンジスタと、本実施形態の窒素濃度プロファイルを有す
るゲート絶縁膜を備えたトランジスタとのＧｍ及びゲー
トリークの窒素総量依存性を示す図である。
【００３４】図２（ａ）に示すように、従来の窒素濃度
プロファイルを有するゲート絶縁膜を備えたトランジス
タにおいては、ゲート絶縁膜全体の窒素総量を大きくす
ることにより、ゲートリークは低減するものの、Ｇｍは
大きく低下する（つまり、駆動力が低下する）。一方、
本発明の窒素濃度プロファイルを有するゲート絶縁膜を
備えたトランジスタにおいては、ゲート絶縁膜全体の窒
素総量を大きくすることにより、ゲートリークが低減
し、かつ、Ｇｍの低下，つまり駆動力の低下が抑制され
る。つまり、窒素総量の増大に伴いトランジスタのＧｍ
も低下するものの、その低下の度合いは従来の半導体装
置に比べると大幅に小さい。
プロファイルを有するゲート絶縁膜を備えたトランジス
タにおいては、ゲート絶縁膜全体の窒素総量を大きくす
ることにより、ゲートリークは低減するものの、Ｇｍは
大きく低下する（つまり、駆動力が低下する）。一方、
本発明の窒素濃度プロファイルを有するゲート絶縁膜を
備えたトランジスタにおいては、ゲート絶縁膜全体の窒
素総量を大きくすることにより、ゲートリークが低減
し、かつ、Ｇｍの低下，つまり駆動力の低下が抑制され
る。つまり、窒素総量の増大に伴いトランジスタのＧｍ
も低下するものの、その低下の度合いは従来の半導体装
置に比べると大幅に小さい。
【００３５】以上のような従来の構造と本発明の構造と
によるトランジスタの特性の相違が現れる理由は、以下
のように考えられる。
によるトランジスタの特性の相違が現れる理由は、以下
のように考えられる。
【００３６】本来、界面特性の優れたシリコン酸窒化膜
を形成するためには、窒素濃度をゲート絶縁膜とＳｉ基
板との間の界面のダングリングボンドやブロークンボン
ドを窒素によって置換する程度にとどめておくことが好
ましいと考えられる。その場合、ゲート絶縁膜のＳｉ基
板に接する領域の窒素濃度が０．５〜２atm ％の範囲に
あることが最適であるが、従来のゲート絶縁膜の誘電率
を高めるべくシリコン酸窒化膜中の窒素量を大幅に増大
させた場合、ゲート絶縁膜のＳｉ基板に接する領域にお
ける窒素濃度が２atm ％以上となる。その結果、ゲート
絶縁膜とＳｉ基板との間の界面に過剰な窒素が存在する
ことにより、トランジスタの移動度の低下（駆動力の低
下）が生じるおそれがある。また、窒化膜がＳｉ基板に
ストレスを与え、このストレスによってホール又は電子
のトラップを生じることにより、ＭＩＳトランジスタの
しきい値電圧の変動が生じるおそれがある。言い換える
と、ゲートリークの抑制と、ゲート絶縁膜中の窒素の存
在による駆動力の低下，しきい値電圧の変動などの抑制
とはトレードオフの関係にあると考えられる。
を形成するためには、窒素濃度をゲート絶縁膜とＳｉ基
板との間の界面のダングリングボンドやブロークンボン
ドを窒素によって置換する程度にとどめておくことが好
ましいと考えられる。その場合、ゲート絶縁膜のＳｉ基
板に接する領域の窒素濃度が０．５〜２atm ％の範囲に
あることが最適であるが、従来のゲート絶縁膜の誘電率
を高めるべくシリコン酸窒化膜中の窒素量を大幅に増大
させた場合、ゲート絶縁膜のＳｉ基板に接する領域にお
ける窒素濃度が２atm ％以上となる。その結果、ゲート
絶縁膜とＳｉ基板との間の界面に過剰な窒素が存在する
ことにより、トランジスタの移動度の低下（駆動力の低
下）が生じるおそれがある。また、窒化膜がＳｉ基板に
ストレスを与え、このストレスによってホール又は電子
のトラップを生じることにより、ＭＩＳトランジスタの
しきい値電圧の変動が生じるおそれがある。言い換える
と、ゲートリークの抑制と、ゲート絶縁膜中の窒素の存
在による駆動力の低下，しきい値電圧の変動などの抑制
とはトレードオフの関係にあると考えられる。
【００３７】それに対し、本実施形態の場合、ゲート絶
縁膜のＳｉ基板に接する領域においては、窒素濃度をゲ
ート絶縁膜とＳｉ基板との間の界面のダングリングボン
ドやブロークンボンドを窒素によって置換しうる必要最
小限の低濃度に維持しつつ、ゲート電極との境界付近に
おいては、窒素濃度を不純物の浸みだしを抑制する程度
に高めている。また、ゲート絶縁膜の比誘電率は、ゲー
トリークの増大を抑制しうる程度に高い。
縁膜のＳｉ基板に接する領域においては、窒素濃度をゲ
ート絶縁膜とＳｉ基板との間の界面のダングリングボン
ドやブロークンボンドを窒素によって置換しうる必要最
小限の低濃度に維持しつつ、ゲート電極との境界付近に
おいては、窒素濃度を不純物の浸みだしを抑制する程度
に高めている。また、ゲート絶縁膜の比誘電率は、ゲー
トリークの増大を抑制しうる程度に高い。
【００３８】したがって、本実施形態によれば、ゲート
絶縁膜２Ａ中の窒素濃度プロファイルの改善により、不
純物の浸みだしに対する耐性と、ゲートリークの抑制
と、トランジスタの駆動力の低下の抑制という効果を併
せて発揮することができる。
絶縁膜２Ａ中の窒素濃度プロファイルの改善により、不
純物の浸みだしに対する耐性と、ゲートリークの抑制
と、トランジスタの駆動力の低下の抑制という効果を併
せて発揮することができる。
【００３９】−製造方法−
図３（ａ）〜（ｃ）は、本発明の第１の実施形態の半導
体装置の製造工程のうちゲート絶縁膜を形成する工程を
抜き出して示す断面図である。
体装置の製造工程のうちゲート絶縁膜を形成する工程を
抜き出して示す断面図である。
【００４０】まず、図３（ａ）に示すように、チャンバ
（図示せず）内にＳｉ基板１を設置し、Ｓｉ基板１を９
００℃程度に加熱しながらチャンバ内に酸窒化性ガス１
１を流して、Ｓｉ基板１の表面領域を酸窒化する。酸窒
化性ガスとしては、Ｎ2 Ｏ，ＮＯ（いずれも単独）や、
Ｏ2 とＮＯとの混合ガスなどがある。このときの温度
は、８００〜１０５０℃の範囲のいずれかの温度である
ことが好ましい。プラズマによる酸窒化処理に比べて、
酸窒化性ガス１１を用いた酸窒化処理の方がＳｉ基板１
に発生するダメージが少なくて済むという利点がある。
（図示せず）内にＳｉ基板１を設置し、Ｓｉ基板１を９
００℃程度に加熱しながらチャンバ内に酸窒化性ガス１
１を流して、Ｓｉ基板１の表面領域を酸窒化する。酸窒
化性ガスとしては、Ｎ2 Ｏ，ＮＯ（いずれも単独）や、
Ｏ2 とＮＯとの混合ガスなどがある。このときの温度
は、８００〜１０５０℃の範囲のいずれかの温度である
ことが好ましい。プラズマによる酸窒化処理に比べて、
酸窒化性ガス１１を用いた酸窒化処理の方がＳｉ基板１
に発生するダメージが少なくて済むという利点がある。
【００４１】これにより、図３（ｂ）に示すように、Ｓ
ｉ基板１の上に、厚み２．５ｎｍのシリコン酸窒化膜１
３が形成される。このとき、シリコン酸窒化膜１３のＳ
ｉ基板１に接する領域における窒素濃度が０．５〜２at
m ％となるように、雰囲気および温度を制御する。
ｉ基板１の上に、厚み２．５ｎｍのシリコン酸窒化膜１
３が形成される。このとき、シリコン酸窒化膜１３のＳ
ｉ基板１に接する領域における窒素濃度が０．５〜２at
m ％となるように、雰囲気および温度を制御する。
【００４２】次に、チャンバ内において、窒素を含む雰
囲気下で、ＲＰＮ（リモートプラズマ）などのプラズマ
の窒素ラジカル１２をシリコン酸窒化膜１３に照射す
る。そして、窒素ラジカル１３が存在する雰囲気下で、
基板を約５００℃の温度に保持する。これにより、図３
（ｃ）に示すように、本実施形態の窒素濃度プロファイ
ルを有する厚み約３ｎｍのゲート絶縁膜２Ａが形成され
る。このとき、プラズマとしては、マイクロウェーブで
発生させたプラズマを用いることができる。また、例え
ばＩＣＰプラズマやヘリコン波プラズマなどを用いる場
合には、基板を加熱することなく室温で窒化処理するこ
とができる。
囲気下で、ＲＰＮ（リモートプラズマ）などのプラズマ
の窒素ラジカル１２をシリコン酸窒化膜１３に照射す
る。そして、窒素ラジカル１３が存在する雰囲気下で、
基板を約５００℃の温度に保持する。これにより、図３
（ｃ）に示すように、本実施形態の窒素濃度プロファイ
ルを有する厚み約３ｎｍのゲート絶縁膜２Ａが形成され
る。このとき、プラズマとしては、マイクロウェーブで
発生させたプラズマを用いることができる。また、例え
ばＩＣＰプラズマやヘリコン波プラズマなどを用いる場
合には、基板を加熱することなく室温で窒化処理するこ
とができる。
【００４３】この熱処理の際に、７００℃以下の低温領
域を用いることにより、窒化種がシリコン酸窒化膜１３
中を拡散するのを抑制するとともに、窒素ラジカル１２
が存在する雰囲気を用いることにより、シリコン酸窒化
膜１３の窒化反応性を高めることができ、シリコン酸窒
化膜１３の表面のみを窒化することが可能となる。よっ
て、シリコン酸窒化膜中における窒化種の拡散を抑制す
るためには、窒化処理温度は、７００℃以下であること
が好ましい。
域を用いることにより、窒化種がシリコン酸窒化膜１３
中を拡散するのを抑制するとともに、窒素ラジカル１２
が存在する雰囲気を用いることにより、シリコン酸窒化
膜１３の窒化反応性を高めることができ、シリコン酸窒
化膜１３の表面のみを窒化することが可能となる。よっ
て、シリコン酸窒化膜中における窒化種の拡散を抑制す
るためには、窒化処理温度は、７００℃以下であること
が好ましい。
【００４４】その後の工程の図示は省略するが、ゲート
絶縁膜２Ａ上へのポリシリコン膜の堆積と、ポリシリコ
ン膜及びゲート絶縁膜２Ａのパターニングによるゲート
電極３の形成と、ゲート電極３をマスクとする不純物イ
オンの注入及びその活性化のための熱処理（例えばＲＴ
Ａ）によるソース・ドレイン領域４の形成とを経て、図
１（ａ）に示す半導体装置（ＭＩＳトランジスタ）が形
成される。
絶縁膜２Ａ上へのポリシリコン膜の堆積と、ポリシリコ
ン膜及びゲート絶縁膜２Ａのパターニングによるゲート
電極３の形成と、ゲート電極３をマスクとする不純物イ
オンの注入及びその活性化のための熱処理（例えばＲＴ
Ａ）によるソース・ドレイン領域４の形成とを経て、図
１（ａ）に示す半導体装置（ＭＩＳトランジスタ）が形
成される。
【００４５】ここで、図２（ｂ）に示すゲート絶縁膜２
Ａの窒素濃度プロファイル中のピークＰ２は、図３
（ａ）に示す酸窒化処理の際に生じたものであり、図２
（ｂ）に示すピークＰ１は、図３（ｃ）に示す窒化処理
の際に生じたものである。
Ａの窒素濃度プロファイル中のピークＰ２は、図３
（ａ）に示す酸窒化処理の際に生じたものであり、図２
（ｂ）に示すピークＰ１は、図３（ｃ）に示す窒化処理
の際に生じたものである。
【００４６】本実施形態の製造方法によると、まず、シ
リコン基板１の表面領域を酸窒化してシリコン酸窒化膜
１３を形成することにより、後にゲート絶縁膜２Ａにな
るシリコン酸窒化膜１３とＳｉ基板１との間の界面のダ
ングリングボンドやブロークンボンドを窒素によって置
換しうる程度の量の窒素を導入する。次に、シリコン酸
窒化膜１３の表面領域を窒化することにより、図２
（ｂ）に示す窒素濃度プロファイルを有するゲート絶縁
膜２Ａを形成することができる。
リコン基板１の表面領域を酸窒化してシリコン酸窒化膜
１３を形成することにより、後にゲート絶縁膜２Ａにな
るシリコン酸窒化膜１３とＳｉ基板１との間の界面のダ
ングリングボンドやブロークンボンドを窒素によって置
換しうる程度の量の窒素を導入する。次に、シリコン酸
窒化膜１３の表面領域を窒化することにより、図２
（ｂ）に示す窒素濃度プロファイルを有するゲート絶縁
膜２Ａを形成することができる。
【００４７】（第２の実施形態）図４（ａ）〜（ｃ）
は、本発明の第２の実施形態の半導体装置の製造工程の
うちゲート絶縁膜を形成する工程を抜き出して示す断面
図である。本実施形態の説明においては、半導体装置
（ＭＩＳトランジスタ）の基本的な構造は、第１の実施
形態（図１（ａ）参照）と同じであり、その図示を省略
する。
は、本発明の第２の実施形態の半導体装置の製造工程の
うちゲート絶縁膜を形成する工程を抜き出して示す断面
図である。本実施形態の説明においては、半導体装置
（ＭＩＳトランジスタ）の基本的な構造は、第１の実施
形態（図１（ａ）参照）と同じであり、その図示を省略
する。
【００４８】まず、図４（ａ）に示すように、チャンバ
（図示せず）内にＳｉ基板１を設置し、Ｓｉ基板１を１
０００〜１０５０℃程度に加熱しながらチャンバ内に酸
化性ガス１５を流して、Ｓｉ基板１の表面領域を酸化す
る。酸化性ガスとしては、Ｏ 2 や水蒸気などがある。
（図示せず）内にＳｉ基板１を設置し、Ｓｉ基板１を１
０００〜１０５０℃程度に加熱しながらチャンバ内に酸
化性ガス１５を流して、Ｓｉ基板１の表面領域を酸化す
る。酸化性ガスとしては、Ｏ 2 や水蒸気などがある。
【００４９】これにより、図４（ｂ）に示すように、Ｓ
ｉ基板１の上に、厚み２．５ｎｍのシリコン酸化膜１７
が形成される。次に、チャンバ内において窒素を含む雰
囲気下で、プラズマ中の窒素ラジカル１６をシリコン酸
化膜１７に照射する。このとき、窒素ラジカル１６が存
在する雰囲気中で、基板を約７５０℃の温度に保持す
る。これにより、図４（ｃ）に示すように、厚み約３ｎ
ｍのシリコン酸窒化膜であるゲート絶縁膜２Ｂが形成さ
れる。このとき、プラズマとしては、リモートプラズマ
（ＲＰＮ）を用いることができる。このときの適正な条
件については、後述する。
ｉ基板１の上に、厚み２．５ｎｍのシリコン酸化膜１７
が形成される。次に、チャンバ内において窒素を含む雰
囲気下で、プラズマ中の窒素ラジカル１６をシリコン酸
化膜１７に照射する。このとき、窒素ラジカル１６が存
在する雰囲気中で、基板を約７５０℃の温度に保持す
る。これにより、図４（ｃ）に示すように、厚み約３ｎ
ｍのシリコン酸窒化膜であるゲート絶縁膜２Ｂが形成さ
れる。このとき、プラズマとしては、リモートプラズマ
（ＲＰＮ）を用いることができる。このときの適正な条
件については、後述する。
【００５０】その後の工程の図示は省略するが、ゲート
絶縁膜２Ｂ上へのポリシリコン膜の堆積と、ポリシリコ
ン膜及びゲート絶縁膜２Ｂのパターニングによるゲート
電極３の形成と、ゲート電極３をマスクとする不純物イ
オンの注入及びその活性化のための熱処理（例えばＲＴ
Ａ）によるソース・ドレイン領域４の形成とを経て、図
１（ａ）に示すような半導体装置（ＭＩＳトランジス
タ）が形成される。
絶縁膜２Ｂ上へのポリシリコン膜の堆積と、ポリシリコ
ン膜及びゲート絶縁膜２Ｂのパターニングによるゲート
電極３の形成と、ゲート電極３をマスクとする不純物イ
オンの注入及びその活性化のための熱処理（例えばＲＴ
Ａ）によるソース・ドレイン領域４の形成とを経て、図
１（ａ）に示すような半導体装置（ＭＩＳトランジス
タ）が形成される。
【００５１】図５は、本実施形態の半導体装置（ＭＩＳ
トランジスタ）のゲート絶縁膜２Ｂ中の窒素濃度プロフ
ァイルを示す図である。同図に示すように、本実施形態
の半導体装置中のゲート絶縁膜２Ｂにおいては、Ｓｉ基
板１に接する領域にはほとんど窒素が存在せず、ゲート
電極３に近い領域のみに、５〜２０atm ％の濃度の窒素
を含むピークが形成されている。
トランジスタ）のゲート絶縁膜２Ｂ中の窒素濃度プロフ
ァイルを示す図である。同図に示すように、本実施形態
の半導体装置中のゲート絶縁膜２Ｂにおいては、Ｓｉ基
板１に接する領域にはほとんど窒素が存在せず、ゲート
電極３に近い領域のみに、５〜２０atm ％の濃度の窒素
を含むピークが形成されている。
【００５２】本実施形態の半導体装置（ＭＩＳトランジ
スタ）によれば、ゲート絶縁膜２Ｂ中のＳｉ基板１に接
する領域における窒素濃度を極めて低濃度に抑制しつ
つ、ゲート絶縁膜２Ｂのゲート電極３に近い領域のみに
高濃度の窒素を導入することができる。したがって、本
実施形態のＭＩＳトランジスタにより、第１の実施形態
と同様に、ゲート絶縁膜のＳｉ基板に接する領域におい
ては、窒素濃度をゲート絶縁膜とＳｉ基板との間の界面
のダングリングボンドやブロークンボンドを窒素によっ
て置換しうる程度に維持しつつ、ゲート電極との境界付
近においては、窒素濃度を不純物の浸みだしを抑制する
程度に高め、かつ、ゲート絶縁膜の比誘電率をゲートリ
ークの増大を抑制しうる程度に高めることができる。
スタ）によれば、ゲート絶縁膜２Ｂ中のＳｉ基板１に接
する領域における窒素濃度を極めて低濃度に抑制しつ
つ、ゲート絶縁膜２Ｂのゲート電極３に近い領域のみに
高濃度の窒素を導入することができる。したがって、本
実施形態のＭＩＳトランジスタにより、第１の実施形態
と同様に、ゲート絶縁膜のＳｉ基板に接する領域におい
ては、窒素濃度をゲート絶縁膜とＳｉ基板との間の界面
のダングリングボンドやブロークンボンドを窒素によっ
て置換しうる程度に維持しつつ、ゲート電極との境界付
近においては、窒素濃度を不純物の浸みだしを抑制する
程度に高め、かつ、ゲート絶縁膜の比誘電率をゲートリ
ークの増大を抑制しうる程度に高めることができる。
【００５３】したがって、本実施形態によれば、ゲート
絶縁膜２Ｂ中の窒素濃度プロファイルの改善により、不
純物の浸みだしに対する耐性と、ゲートリークの抑制
と、トランジスタの駆動力の低下の抑制という効果を併
せて発揮することができる。
絶縁膜２Ｂ中の窒素濃度プロファイルの改善により、不
純物の浸みだしに対する耐性と、ゲートリークの抑制
と、トランジスタの駆動力の低下の抑制という効果を併
せて発揮することができる。
【００５４】−窒化濃度プロファイルの適正化条件−
図１４は、シリコン酸化膜のリモートプラズマ窒化（Ｒ
ＰＮ）処理における温度に対する膜厚及び膜厚バラツキ
の関係を示す図である。同図に示すように、ＲＰＮ温度
が高いほど、ゲート絶縁膜の厚みはベース酸化膜（例え
ば第２の実施形態におけるシリコン酸化膜１７（図４
（ｂ）参照）の厚みよりも大きく増大する。また、窒化
温度が約７５０℃に達するまでは、温度が高いほど膜厚
の均一性がよくなるが、７５０℃を越えると均一性がや
や悪化し、８００℃以上では、均一性の悪化が大きくな
り、かつ、Ｓｉ基板そのものが窒化される。その理由
は、窒素ラジカルの拡散速度が速くなり、Ｓｉ基板が窒
化されやすくなるからである。
ＰＮ）処理における温度に対する膜厚及び膜厚バラツキ
の関係を示す図である。同図に示すように、ＲＰＮ温度
が高いほど、ゲート絶縁膜の厚みはベース酸化膜（例え
ば第２の実施形態におけるシリコン酸化膜１７（図４
（ｂ）参照）の厚みよりも大きく増大する。また、窒化
温度が約７５０℃に達するまでは、温度が高いほど膜厚
の均一性がよくなるが、７５０℃を越えると均一性がや
や悪化し、８００℃以上では、均一性の悪化が大きくな
り、かつ、Ｓｉ基板そのものが窒化される。その理由
は、窒素ラジカルの拡散速度が速くなり、Ｓｉ基板が窒
化されやすくなるからである。
【００５５】よって、常温〜８００℃の範囲のいずれか
の温度で窒化処理を行なうことが好ましい。
の温度で窒化処理を行なうことが好ましい。
【００５６】図１５は、Ｓｉ基板上に３種類の方法によ
って形成された厚み約３．３ｎｍのシリコン酸窒化膜の
窒素濃度プロファイルを示す図である。同図において、
横軸はシリコン酸窒化膜の表面からの深さ（ｎｍ）を表
し、縦軸は窒素濃度（atm ％）を表している。同図にお
いて、プロファイル曲線ＲＰＮ750 は、基板温度が７５
０℃で、Ｎ2 ／Ｈｅガスをチャンバ内圧力が３．３Torr
（約４４０Ｐａ）となるように流して、リモートプラズ
マ窒化処理を行なった場合に得られる窒素濃度プロファ
イルである。プロファイル曲線ＲＰＮ1000は、基板温度
が１０００℃で、Ｎ2 ／Ｈｅガスをチャンバ内圧力が
３．３Torr（約４４０Ｐａ）となるように流して、リモ
ートプラズマ窒化処理を行なった場合に得られる窒素濃
度プロファイルである。プロファイル曲線ＮＯＯ２は、
ＮＯガスとＯ2 ガスとを流して１０００℃で窒化処理を
行なった場合に得られる窒素濃度プロファイルである。
って形成された厚み約３．３ｎｍのシリコン酸窒化膜の
窒素濃度プロファイルを示す図である。同図において、
横軸はシリコン酸窒化膜の表面からの深さ（ｎｍ）を表
し、縦軸は窒素濃度（atm ％）を表している。同図にお
いて、プロファイル曲線ＲＰＮ750 は、基板温度が７５
０℃で、Ｎ2 ／Ｈｅガスをチャンバ内圧力が３．３Torr
（約４４０Ｐａ）となるように流して、リモートプラズ
マ窒化処理を行なった場合に得られる窒素濃度プロファ
イルである。プロファイル曲線ＲＰＮ1000は、基板温度
が１０００℃で、Ｎ2 ／Ｈｅガスをチャンバ内圧力が
３．３Torr（約４４０Ｐａ）となるように流して、リモ
ートプラズマ窒化処理を行なった場合に得られる窒素濃
度プロファイルである。プロファイル曲線ＮＯＯ２は、
ＮＯガスとＯ2 ガスとを流して１０００℃で窒化処理を
行なった場合に得られる窒素濃度プロファイルである。
【００５７】図１５におけるプロファイル曲線ＲＰＮ10
00の場合、最大窒素濃度を示すピークがシリコン酸窒化
膜の厚みの半分の位置よりも上方にあり、かつ、ピーク
付近の領域における窒素濃度が１０atm ％以上で２０at
m ％以下である。しかし、Ｓｉ基板に接する領域におけ
る窒素濃度が２atm ％を越え、かつ、Ｓｉ基板の表面領
域が比較的強く窒化されているので、プロファイル曲線
ＲＰＮ1000を有するシリコン酸窒化膜をゲート絶縁膜と
するＭＩＳトランジスタにおいては、ゲート絶縁膜から
Ｓｉ基板に大きなストレスを印加するおそれがある。
00の場合、最大窒素濃度を示すピークがシリコン酸窒化
膜の厚みの半分の位置よりも上方にあり、かつ、ピーク
付近の領域における窒素濃度が１０atm ％以上で２０at
m ％以下である。しかし、Ｓｉ基板に接する領域におけ
る窒素濃度が２atm ％を越え、かつ、Ｓｉ基板の表面領
域が比較的強く窒化されているので、プロファイル曲線
ＲＰＮ1000を有するシリコン酸窒化膜をゲート絶縁膜と
するＭＩＳトランジスタにおいては、ゲート絶縁膜から
Ｓｉ基板に大きなストレスを印加するおそれがある。
【００５８】一方、プロファイル曲線ＮＯＯ２の場合、
最大窒素濃度を示すピークがシリコン酸窒化膜の厚みの
半分の位置よりも下方にあり、かつ、ピーク付近の領域
における窒素濃度が１０atm ％以下である。また、Ｓｉ
基板に接する領域における窒素濃度が５atm ％を越え、
かつ、Ｓｉ基板の表面領域が比較的強く窒化されている
ので、プロファイル曲線ＮＯＯ２を有するシリコン酸窒
化膜をゲート絶縁膜とするＭＩＳトランジスタにおいて
は、ゲート絶縁膜からＳｉ基板に大きなストレスを印加
するおそれがある。
最大窒素濃度を示すピークがシリコン酸窒化膜の厚みの
半分の位置よりも下方にあり、かつ、ピーク付近の領域
における窒素濃度が１０atm ％以下である。また、Ｓｉ
基板に接する領域における窒素濃度が５atm ％を越え、
かつ、Ｓｉ基板の表面領域が比較的強く窒化されている
ので、プロファイル曲線ＮＯＯ２を有するシリコン酸窒
化膜をゲート絶縁膜とするＭＩＳトランジスタにおいて
は、ゲート絶縁膜からＳｉ基板に大きなストレスを印加
するおそれがある。
【００５９】それに対し、プロファイル曲線ＲＰＮ750
を有するシリコン酸窒化膜においては、Ｓｉ基板との界
面に接する領域では２atm ％以下の窒素濃度を有し、シ
リコン酸窒化膜の厚みの半分の位置よりも上方に最大窒
素濃度を示すピークがあり、かつ、ピーク付近の窒素濃
度が１０atm ％以上で２０atm ％以下であることがわか
る。すなわち、プロファイル曲線ＲＰＮで示される窒素
濃度プロファイルを有するシリコン酸窒化膜をＭＩＳト
ランジスタのゲート絶縁膜とすることにより、ゲート絶
縁膜のＳｉ基板に接する領域においては、窒素濃度をゲ
ート絶縁膜とＳｉ基板との間の界面のダングリングボン
ドやブロークンボンドを窒素によって置換しうる程度に
維持しつつ、ゲート電極との境界付近においては、窒素
濃度を不純物の浸みだしを抑制する程度に高め、かつ、
ゲート絶縁膜の比誘電率をゲートリークの増大を抑制し
うる程度に高めることができる。
を有するシリコン酸窒化膜においては、Ｓｉ基板との界
面に接する領域では２atm ％以下の窒素濃度を有し、シ
リコン酸窒化膜の厚みの半分の位置よりも上方に最大窒
素濃度を示すピークがあり、かつ、ピーク付近の窒素濃
度が１０atm ％以上で２０atm ％以下であることがわか
る。すなわち、プロファイル曲線ＲＰＮで示される窒素
濃度プロファイルを有するシリコン酸窒化膜をＭＩＳト
ランジスタのゲート絶縁膜とすることにより、ゲート絶
縁膜のＳｉ基板に接する領域においては、窒素濃度をゲ
ート絶縁膜とＳｉ基板との間の界面のダングリングボン
ドやブロークンボンドを窒素によって置換しうる程度に
維持しつつ、ゲート電極との境界付近においては、窒素
濃度を不純物の浸みだしを抑制する程度に高め、かつ、
ゲート絶縁膜の比誘電率をゲートリークの増大を抑制し
うる程度に高めることができる。
【００６０】（第３の実施形態）図６（ａ）〜（ｄ）
は、本発明の第３の実施形態の半導体装置の製造工程の
うちゲート絶縁膜を形成する工程を抜き出して示す断面
図である。本実施形態の説明においては、半導体装置
（ＭＩＳトランジスタ）の基本的な構造は、第１の実施
形態（図１（ａ）参照）と同じであり、その図示を省略
する。
は、本発明の第３の実施形態の半導体装置の製造工程の
うちゲート絶縁膜を形成する工程を抜き出して示す断面
図である。本実施形態の説明においては、半導体装置
（ＭＩＳトランジスタ）の基本的な構造は、第１の実施
形態（図１（ａ）参照）と同じであり、その図示を省略
する。
【００６１】まず、図６（ａ）に示すように、チャンバ
（図示せず）内にＳｉ基板１を設置し、Ｓｉ基板１を８
００℃程度に加熱しながらチャンバ内に酸化性ガス１５
を流して、Ｓｉ基板１の表面領域を酸化する。酸化性ガ
ス１５としては、Ｏ2 や水蒸気などがある。
（図示せず）内にＳｉ基板１を設置し、Ｓｉ基板１を８
００℃程度に加熱しながらチャンバ内に酸化性ガス１５
を流して、Ｓｉ基板１の表面領域を酸化する。酸化性ガ
ス１５としては、Ｏ2 や水蒸気などがある。
【００６２】これにより、図６（ｂ）に示すように、Ｓ
ｉ基板１の上に、厚み２．５ｎｍのシリコン酸化膜１７
が形成される。次に、チャンバ内において、窒素を含む
雰囲気下で、プラズマ中の窒素ラジカル１６をシリコン
酸化膜１７に照射する。このとき、窒素ラジカル１７が
存在する雰囲気中で、基板を約５００℃の温度に保持す
る。これにより、図６（ｃ）に示すように、厚み約３ｎ
ｍのシリコン酸窒化膜１８が形成される。このとき、プ
ラズマとしては、マイクロウェーブで発生させたプラズ
マを用いることができる。また、例えばＩＣＰプラズマ
やヘリコン波プラズマなどを用いる場合には、基板を加
熱することなく室温で窒化処理することができる。
ｉ基板１の上に、厚み２．５ｎｍのシリコン酸化膜１７
が形成される。次に、チャンバ内において、窒素を含む
雰囲気下で、プラズマ中の窒素ラジカル１６をシリコン
酸化膜１７に照射する。このとき、窒素ラジカル１７が
存在する雰囲気中で、基板を約５００℃の温度に保持す
る。これにより、図６（ｃ）に示すように、厚み約３ｎ
ｍのシリコン酸窒化膜１８が形成される。このとき、プ
ラズマとしては、マイクロウェーブで発生させたプラズ
マを用いることができる。また、例えばＩＣＰプラズマ
やヘリコン波プラズマなどを用いる場合には、基板を加
熱することなく室温で窒化処理することができる。
【００６３】この熱処理の際に、７００℃以下の低温領
域を用いることにより、窒化種がシリコン酸窒化膜１８
中を拡散するのを抑制するとともに、窒素ラジカル１６
が存在する雰囲気を用いることにより、シリコン酸窒化
膜１８の窒化反応性を高めることができ、シリコン酸窒
化膜１８の表面のみを窒化することが可能となる。よっ
て、シリコン酸窒化膜１８中における窒化種の拡散を抑
制するためには、窒化処理温度は、７００℃以下である
ことが好ましい。
域を用いることにより、窒化種がシリコン酸窒化膜１８
中を拡散するのを抑制するとともに、窒素ラジカル１６
が存在する雰囲気を用いることにより、シリコン酸窒化
膜１８の窒化反応性を高めることができ、シリコン酸窒
化膜１８の表面のみを窒化することが可能となる。よっ
て、シリコン酸窒化膜１８中における窒化種の拡散を抑
制するためには、窒化処理温度は、７００℃以下である
ことが好ましい。
【００６４】さらに、チャンバ内に不活性ガス２０を流
して、９００〜１０００℃の温度でアニール（以下、Ｐ
ＯＡ（Post Oxidation Aneal）と呼ぶ）を行なう。不活
性ガス２４として、窒素やアルゴンなどを用いることが
できる。
して、９００〜１０００℃の温度でアニール（以下、Ｐ
ＯＡ（Post Oxidation Aneal）と呼ぶ）を行なう。不活
性ガス２４として、窒素やアルゴンなどを用いることが
できる。
【００６５】このとき、図６（ｄ）に示すように、プラ
ズマ窒化中に発生したシリコン酸窒化膜１７中のダメー
ジが回復され、特性の優れたゲート絶縁膜２Ｃが形成さ
れる。
ズマ窒化中に発生したシリコン酸窒化膜１７中のダメー
ジが回復され、特性の優れたゲート絶縁膜２Ｃが形成さ
れる。
【００６６】その後の工程の図示は省略するが、ゲート
絶縁膜２Ｃ上へのポリシリコン膜の堆積と、ポリシリコ
ン膜及びゲート絶縁膜２Ｃのパターニングによるゲート
電極３の形成と、ゲート電極３をマスクとする不純物イ
オンの注入及びその活性化のための熱処理（例えばＲＴ
Ａ）によるソース・ドレイン領域４の形成とを経て、図
１（ａ）に示すような半導体装置（ＭＩＳトランジス
タ）が形成される。
絶縁膜２Ｃ上へのポリシリコン膜の堆積と、ポリシリコ
ン膜及びゲート絶縁膜２Ｃのパターニングによるゲート
電極３の形成と、ゲート電極３をマスクとする不純物イ
オンの注入及びその活性化のための熱処理（例えばＲＴ
Ａ）によるソース・ドレイン領域４の形成とを経て、図
１（ａ）に示すような半導体装置（ＭＩＳトランジス
タ）が形成される。
【００６７】図７は、シリコン酸窒化膜からなるゲート
絶縁膜を有する半導体装置（ＭＩＳトランジスタ）のプ
ラズマ窒化後のＰＯＡ処理の有無によるゲートリークの
膜厚依存性の相違を説明するための図である。同図に示
すように、ＰＯＡ処理を行なった場合には、ＰＯＡ処理
を行なわない場合（第２の実施形態）に比べて、ゲート
絶縁膜の厚みが薄い場合及び厚い場合のいずれの範囲に
おいても、ゲートリークがさらに低減していることがわ
かる。
絶縁膜を有する半導体装置（ＭＩＳトランジスタ）のプ
ラズマ窒化後のＰＯＡ処理の有無によるゲートリークの
膜厚依存性の相違を説明するための図である。同図に示
すように、ＰＯＡ処理を行なった場合には、ＰＯＡ処理
を行なわない場合（第２の実施形態）に比べて、ゲート
絶縁膜の厚みが薄い場合及び厚い場合のいずれの範囲に
おいても、ゲートリークがさらに低減していることがわ
かる。
【００６８】本実施形態の半導体装置（ＭＩＳトランジ
スタ）によれば、図６（ａ）〜（ｃ）に示す工程で、第
２の実施形態の製造工程における図４（ａ）〜（ｃ）と
同じ処理を行なうので、第２の実施形態の効果と基本的
には同じ効果を発揮することができる。加えて、本実施
形態では、図６（ｄ）に示す工程で、ＰＯＡ処理を行な
って、プラズマ窒化により生じたシリコン酸窒化膜中の
ダメージを回復させているので、第２の実施形態よりも
さらにゲートリーク特性の向上を図ることができる。
スタ）によれば、図６（ａ）〜（ｃ）に示す工程で、第
２の実施形態の製造工程における図４（ａ）〜（ｃ）と
同じ処理を行なうので、第２の実施形態の効果と基本的
には同じ効果を発揮することができる。加えて、本実施
形態では、図６（ｄ）に示す工程で、ＰＯＡ処理を行な
って、プラズマ窒化により生じたシリコン酸窒化膜中の
ダメージを回復させているので、第２の実施形態よりも
さらにゲートリーク特性の向上を図ることができる。
【００６９】（第４の実施形態）図８（ａ）〜（ｄ）
は、本発明の第４の実施形態の半導体装置の製造工程の
うちゲート絶縁膜を形成する工程を抜き出して示す断面
図である。本実施形態の説明においては、半導体装置
（ＭＩＳトランジスタ）の基本的な構造は、ゲート絶縁
膜がスタック型構造になる点を除けば、第１の実施形態
（図１（ａ）参照）と同じであり、その図示を省略す
る。
は、本発明の第４の実施形態の半導体装置の製造工程の
うちゲート絶縁膜を形成する工程を抜き出して示す断面
図である。本実施形態の説明においては、半導体装置
（ＭＩＳトランジスタ）の基本的な構造は、ゲート絶縁
膜がスタック型構造になる点を除けば、第１の実施形態
（図１（ａ）参照）と同じであり、その図示を省略す
る。
【００７０】まず、図８（ａ）に示すように、チャンバ
（図示せず）内にＳｉ基板１を設置し、Ｓｉ基板１を８
００℃程度に加熱しながらチャンバ内に酸化性ガス１５
を流して、Ｓｉ基板１の表面領域を酸化する。酸化性ガ
スとしては、Ｏ2 や水蒸気などがある。
（図示せず）内にＳｉ基板１を設置し、Ｓｉ基板１を８
００℃程度に加熱しながらチャンバ内に酸化性ガス１５
を流して、Ｓｉ基板１の表面領域を酸化する。酸化性ガ
スとしては、Ｏ2 や水蒸気などがある。
【００７１】これにより、図８（ｂ）に示すように、Ｓ
ｉ基板１の上に、厚み２．５ｎｍのシリコン酸化膜１７
が形成される。次に、チャンバ内において、窒素を含む
雰囲気下で、プラズマ中の窒素ラジカル１６をシリコン
酸化膜１７に照射する。このとき、窒素ラジカル１６が
存在する雰囲気中で、基板を約５００℃の温度に保持す
る。これにより、図８（ｃ）に示すように、厚み約３ｎ
ｍのシリコン酸窒化膜２０が形成される。このとき、プ
ラズマとしては、マイクロウェーブで発生させたプラズ
マを用いることができる。また、例えばＩＣＰプラズマ
やヘリコン波プラズマなどを用いる場合には、基板を加
熱することなく室温で窒化処理することができる。
ｉ基板１の上に、厚み２．５ｎｍのシリコン酸化膜１７
が形成される。次に、チャンバ内において、窒素を含む
雰囲気下で、プラズマ中の窒素ラジカル１６をシリコン
酸化膜１７に照射する。このとき、窒素ラジカル１６が
存在する雰囲気中で、基板を約５００℃の温度に保持す
る。これにより、図８（ｃ）に示すように、厚み約３ｎ
ｍのシリコン酸窒化膜２０が形成される。このとき、プ
ラズマとしては、マイクロウェーブで発生させたプラズ
マを用いることができる。また、例えばＩＣＰプラズマ
やヘリコン波プラズマなどを用いる場合には、基板を加
熱することなく室温で窒化処理することができる。
【００７２】この熱処理の際に、７００℃以下の低温領
域を用いることにより、窒化種がシリコン酸化膜１７中
を拡散するのを抑制するとともに、窒素ラジカル１６が
存在する雰囲気を用いることにより、シリコン酸化膜１
７の窒化反応性を高めることができ、シリコン酸化膜１
７の表面のみを窒化することが可能となる。よって、シ
リコン酸化膜１７中における窒化種の拡散を抑制するた
めには、窒化処理温度は、７００℃以下であることが好
ましい。
域を用いることにより、窒化種がシリコン酸化膜１７中
を拡散するのを抑制するとともに、窒素ラジカル１６が
存在する雰囲気を用いることにより、シリコン酸化膜１
７の窒化反応性を高めることができ、シリコン酸化膜１
７の表面のみを窒化することが可能となる。よって、シ
リコン酸化膜１７中における窒化種の拡散を抑制するた
めには、窒化処理温度は、７００℃以下であることが好
ましい。
【００７３】さらに、ＬＰＣＶＤ法などを用いて、チャ
ンバ内にアンモニア／シラン混合ガス２１を流すことに
より、図８（ｄ）に示すように、シリコン酸窒化膜２０
の上にシリコン窒化膜２２を堆積する。これにより、シ
リコン窒化膜２２とシリコン酸窒化膜２０とを積層して
なるスタック型のゲート絶縁膜２Ｄが形成される。
ンバ内にアンモニア／シラン混合ガス２１を流すことに
より、図８（ｄ）に示すように、シリコン酸窒化膜２０
の上にシリコン窒化膜２２を堆積する。これにより、シ
リコン窒化膜２２とシリコン酸窒化膜２０とを積層して
なるスタック型のゲート絶縁膜２Ｄが形成される。
【００７４】その後の工程の図示は省略するが、ゲート
絶縁膜２Ｄ上へのポリシリコン膜の堆積と、ポリシリコ
ン膜及びゲート絶縁膜２Ｄのパターニングによるゲート
電極３の形成と、ゲート電極３をマスクとする不純物イ
オンの注入及びその活性化のための熱処理（例えばＲＴ
Ａ）によるソース・ドレイン領域４の形成とを経て、図
１（ａ）に示すような半導体装置（ＭＩＳトランジス
タ）が形成される。
絶縁膜２Ｄ上へのポリシリコン膜の堆積と、ポリシリコ
ン膜及びゲート絶縁膜２Ｄのパターニングによるゲート
電極３の形成と、ゲート電極３をマスクとする不純物イ
オンの注入及びその活性化のための熱処理（例えばＲＴ
Ａ）によるソース・ドレイン領域４の形成とを経て、図
１（ａ）に示すような半導体装置（ＭＩＳトランジス
タ）が形成される。
【００７５】ここで、本実施形態では、図８（ｄ）に示
すシリコン窒化膜２２の堆積前に、核の形成やインキュ
ベーションタイムの制御を目的として、アンモニアガス
単独でのパージを行なう。そして、その後、アンモニア
／シラン混合ガスによるＣＶＤを行なって、シリコン窒
化膜２２を堆積する。
すシリコン窒化膜２２の堆積前に、核の形成やインキュ
ベーションタイムの制御を目的として、アンモニアガス
単独でのパージを行なう。そして、その後、アンモニア
／シラン混合ガスによるＣＶＤを行なって、シリコン窒
化膜２２を堆積する。
【００７６】一般には、シリコン酸化膜などに長時間の
アンモニアガスのパージを行なうと、シリコン酸化膜の
うちＳｉ基板に近い領域が窒化されて、Ｓｉ基板にスト
レスが印加されるなど、ゲート絶縁膜−基板間の界面特
性の低下を招くことが多い。しかし、本実施形態の製造
方法においては、シリコン酸窒化膜２０の表面領域がす
でに強く窒化されているために、アンモニアパージ時間
を短時間で済ませることができるとともに、シリコン酸
窒化膜２０中の窒化種の拡散も抑制されるため、シリコ
ン酸窒化膜２０のＳｉ基板１との界面に接する領域にお
ける窒素濃度を低く抑制することが可能となる。
アンモニアガスのパージを行なうと、シリコン酸化膜の
うちＳｉ基板に近い領域が窒化されて、Ｓｉ基板にスト
レスが印加されるなど、ゲート絶縁膜−基板間の界面特
性の低下を招くことが多い。しかし、本実施形態の製造
方法においては、シリコン酸窒化膜２０の表面領域がす
でに強く窒化されているために、アンモニアパージ時間
を短時間で済ませることができるとともに、シリコン酸
窒化膜２０中の窒化種の拡散も抑制されるため、シリコ
ン酸窒化膜２０のＳｉ基板１との界面に接する領域にお
ける窒素濃度を低く抑制することが可能となる。
【００７７】図９は、従来のＳｉＮ／ＳｉＯ2 スタック
型ゲート絶縁膜，本実施形態のスタック型ゲート絶縁膜
及びＳｉＯ2 単独膜における容量のバイアス依存特性を
示す図である。同図に示すように、本実施形態のスタッ
ク型ゲート絶縁膜２Ｄは、従来のスタック型ゲート絶縁
膜に比べて、ゲートバイアスがより高い領域まで大きな
容量値を保持することができる利点がある。
型ゲート絶縁膜，本実施形態のスタック型ゲート絶縁膜
及びＳｉＯ2 単独膜における容量のバイアス依存特性を
示す図である。同図に示すように、本実施形態のスタッ
ク型ゲート絶縁膜２Ｄは、従来のスタック型ゲート絶縁
膜に比べて、ゲートバイアスがより高い領域まで大きな
容量値を保持することができる利点がある。
【００７８】本実施形態の半導体装置（ＭＩＳトランジ
スタ）によれば、図８（ａ）〜（ｃ）に示す工程で、第
２の実施形態の製造工程における図４（ａ）〜（ｃ）と
同じ処理を行なうので、第２の実施形態の効果と基本的
には同じ効果を発揮することができる。加えて、本実施
形態では、図８（ｄ）に示す工程で、短時間のアンモニ
アガスパージの後に、窒化膜を堆積してスタック型ゲー
ト絶縁膜２Ｄを形成するので、ゲートバイアスがより高
い領域まで大きな容量値を保持しうるスタック型ゲート
絶縁膜を有する半導体装置を得ることができる。
スタ）によれば、図８（ａ）〜（ｃ）に示す工程で、第
２の実施形態の製造工程における図４（ａ）〜（ｃ）と
同じ処理を行なうので、第２の実施形態の効果と基本的
には同じ効果を発揮することができる。加えて、本実施
形態では、図８（ｄ）に示す工程で、短時間のアンモニ
アガスパージの後に、窒化膜を堆積してスタック型ゲー
ト絶縁膜２Ｄを形成するので、ゲートバイアスがより高
い領域まで大きな容量値を保持しうるスタック型ゲート
絶縁膜を有する半導体装置を得ることができる。
【００７９】（第５の実施形態）図１０（ａ）〜（ｃ）
は、本発明の第５の実施形態の半導体装置の製造工程の
うちゲート絶縁膜を形成する工程を抜き出して示す断面
図である。本実施形態の説明においては、半導体装置
（ＭＩＳトランジスタ）の基本的な構造は、第１の実施
形態（図１（ａ）参照）と同じであり、その図示を省略
する。
は、本発明の第５の実施形態の半導体装置の製造工程の
うちゲート絶縁膜を形成する工程を抜き出して示す断面
図である。本実施形態の説明においては、半導体装置
（ＭＩＳトランジスタ）の基本的な構造は、第１の実施
形態（図１（ａ）参照）と同じであり、その図示を省略
する。
【００８０】まず、図１０（ａ）に示すように、チャン
バ（図示せず）内にＳｉ基板１を設置し、Ｓｉ基板１を
９００℃程度に加熱しながらチャンバ内に酸窒化性ガス
１１を流して、Ｓｉ基板１の表面領域を酸窒化する。酸
窒化性ガスとしては、Ｎ2 Ｏ，ＮＯ（いずれも単独）
や、Ｏ2 とＮＯとの混合ガスなどがある。このときの温
度は、８００〜１０５０℃の範囲であることが好まし
い。
バ（図示せず）内にＳｉ基板１を設置し、Ｓｉ基板１を
９００℃程度に加熱しながらチャンバ内に酸窒化性ガス
１１を流して、Ｓｉ基板１の表面領域を酸窒化する。酸
窒化性ガスとしては、Ｎ2 Ｏ，ＮＯ（いずれも単独）
や、Ｏ2 とＮＯとの混合ガスなどがある。このときの温
度は、８００〜１０５０℃の範囲であることが好まし
い。
【００８１】これにより、図１０（ｂ）に示すように、
Ｓｉ基板１の上に、厚み２．５ｎｍのシリコン酸窒化膜
１３が形成される。このとき、図１１（ａ）に示すよう
に、シリコン酸窒化膜１３中のＳｉ基板１との界面付近
に最高窒素濃度を示すピーク（窒素濃度１０〜２０atm
％）が存在する。
Ｓｉ基板１の上に、厚み２．５ｎｍのシリコン酸窒化膜
１３が形成される。このとき、図１１（ａ）に示すよう
に、シリコン酸窒化膜１３中のＳｉ基板１との界面付近
に最高窒素濃度を示すピーク（窒素濃度１０〜２０atm
％）が存在する。
【００８２】次に、チャンバ内を酸化性ガス雰囲気にし
た状態でＳｉ基板１を加熱して、シリコン酸窒化膜１３
を通過した酸素によってＳｉ基板１の表面領域を酸化す
る。酸化性ガスとしては、Ｏ2 ガスや水蒸気があり、処
理温度は１０００〜１０５０℃程度であることが好まし
い。
た状態でＳｉ基板１を加熱して、シリコン酸窒化膜１３
を通過した酸素によってＳｉ基板１の表面領域を酸化す
る。酸化性ガスとしては、Ｏ2 ガスや水蒸気があり、処
理温度は１０００〜１０５０℃程度であることが好まし
い。
【００８３】これにより、図１０（ｃ）に示すように、
厚み約３ｎｍのゲート絶縁膜２Ｅが形成される。このと
き、ゲート絶縁膜２Ｅは、もとのシリコン酸窒化膜１３
よりも厚みが増大するとともに、図１１（ｂ）に示すよ
うに、ピーク位置がＳｉ基板１から遠ざかるように移動
する。そして、ゲート絶縁膜２Ｅ中のＳｉ基板１に近い
領域では、窒素濃度が０〜２atm ％である。
厚み約３ｎｍのゲート絶縁膜２Ｅが形成される。このと
き、ゲート絶縁膜２Ｅは、もとのシリコン酸窒化膜１３
よりも厚みが増大するとともに、図１１（ｂ）に示すよ
うに、ピーク位置がＳｉ基板１から遠ざかるように移動
する。そして、ゲート絶縁膜２Ｅ中のＳｉ基板１に近い
領域では、窒素濃度が０〜２atm ％である。
【００８４】その後の工程の図示は省略するが、ゲート
絶縁膜２Ｅ上へのポリシリコン膜の堆積と、ポリシリコ
ン膜及びゲート絶縁膜２Ｅのパターニングによるゲート
電極３の形成と、ゲート電極３をマスクとする不純物イ
オンの注入及びその活性化のための熱処理（例えばＲＴ
Ａ）によるソース・ドレイン領域４の形成とを経て、図
１（ａ）に示すような半導体装置（ＭＩＳトランジス
タ）が形成される。
絶縁膜２Ｅ上へのポリシリコン膜の堆積と、ポリシリコ
ン膜及びゲート絶縁膜２Ｅのパターニングによるゲート
電極３の形成と、ゲート電極３をマスクとする不純物イ
オンの注入及びその活性化のための熱処理（例えばＲＴ
Ａ）によるソース・ドレイン領域４の形成とを経て、図
１（ａ）に示すような半導体装置（ＭＩＳトランジス
タ）が形成される。
【００８５】ここで、本実施形態の製造方法では、いっ
たん、Ｓｉ基板１との界面付近に窒素濃度のピークを有
するシリコン酸窒化膜１３を形成した後、シリコン酸窒
化膜１３の上方から酸化性ガスを供給して、Ｓｉ基板１
の表面を酸化することにより、ゲート絶縁膜２Ｅを形成
している。すなわち、Ｓｉ基板に接する領域における窒
素濃度が低く、ゲートリークを抑制しうる程度に比誘電
率が高く、かつ、ゲート電極からＳｉ基板への不純物の
浸みだしを抑制する機能が高いゲート絶縁膜を備えた半
導体装置（ＭＩＳトランジスタ）を形成することができ
る。
たん、Ｓｉ基板１との界面付近に窒素濃度のピークを有
するシリコン酸窒化膜１３を形成した後、シリコン酸窒
化膜１３の上方から酸化性ガスを供給して、Ｓｉ基板１
の表面を酸化することにより、ゲート絶縁膜２Ｅを形成
している。すなわち、Ｓｉ基板に接する領域における窒
素濃度が低く、ゲートリークを抑制しうる程度に比誘電
率が高く、かつ、ゲート電極からＳｉ基板への不純物の
浸みだしを抑制する機能が高いゲート絶縁膜を備えた半
導体装置（ＭＩＳトランジスタ）を形成することができ
る。
【００８６】（第６の実施形態）図１２（ａ）〜（ｄ）
は、本発明の第６の実施形態の半導体装置の製造工程の
うちゲート絶縁膜を形成する工程を抜き出して示す断面
図である。本実施形態の説明においては、半導体装置
（ＭＩＳトランジスタ）の基本的な構造は、ゲート絶縁
膜がスタック型構造になる点を除けば、第１の実施形態
（図１（ａ）参照）と同じであり、その図示を省略す
る。
は、本発明の第６の実施形態の半導体装置の製造工程の
うちゲート絶縁膜を形成する工程を抜き出して示す断面
図である。本実施形態の説明においては、半導体装置
（ＭＩＳトランジスタ）の基本的な構造は、ゲート絶縁
膜がスタック型構造になる点を除けば、第１の実施形態
（図１（ａ）参照）と同じであり、その図示を省略す
る。
【００８７】まず、図１２（ａ）に示すように、チャン
バ（図示せず）内にＳｉ基板１を設置し、Ｓｉ基板１を
７００℃程度に加熱しながらチャンバ内にアンモニア／
シラン混合ガス２１を流して、ＬＰＣＶＤ法などによる
シリコン酸窒化膜（ＳｉＮ膜）の堆積を行なう。
バ（図示せず）内にＳｉ基板１を設置し、Ｓｉ基板１を
７００℃程度に加熱しながらチャンバ内にアンモニア／
シラン混合ガス２１を流して、ＬＰＣＶＤ法などによる
シリコン酸窒化膜（ＳｉＮ膜）の堆積を行なう。
【００８８】これにより、図１２（ｂ）に示すように、
Ｓｉ基板１の上に、厚み３ｎｍのシリコン窒化膜２５が
形成される。次に、チャンバ内を酸化性ガス１５で満た
した状態で基板を１０００〜１０５０℃程度に加熱する
ことにより、Ｓｉ基板１の表面領域を酸化する。酸化性
ガスとしては、Ｏ2 ガスが水蒸気がある。これにより、
図１２（ｃ）に示すように、シリコン窒化膜２５の下方
にシリコン酸窒化膜２６が形成され、シリコン酸窒化膜
２６とシリコン窒化膜２５とを積層してなるスタック型
のゲート絶縁膜２Ｆが形成される。
Ｓｉ基板１の上に、厚み３ｎｍのシリコン窒化膜２５が
形成される。次に、チャンバ内を酸化性ガス１５で満た
した状態で基板を１０００〜１０５０℃程度に加熱する
ことにより、Ｓｉ基板１の表面領域を酸化する。酸化性
ガスとしては、Ｏ2 ガスが水蒸気がある。これにより、
図１２（ｃ）に示すように、シリコン窒化膜２５の下方
にシリコン酸窒化膜２６が形成され、シリコン酸窒化膜
２６とシリコン窒化膜２５とを積層してなるスタック型
のゲート絶縁膜２Ｆが形成される。
【００８９】その後の工程の図示は省略するが、ゲート
絶縁膜２Ｆ上へのポリシリコン膜の堆積と、ポリシリコ
ン膜及びゲート絶縁膜２Ｆのパターニングによるゲート
電極３の形成と、ゲート電極３をマスクとする不純物イ
オンの注入及びその活性化のための熱処理（例えばＲＴ
Ａ）によるソース・ドレイン領域４の形成とを経て、図
１（ａ）に示すような半導体装置（ＭＩＳトランジス
タ）が形成される。
絶縁膜２Ｆ上へのポリシリコン膜の堆積と、ポリシリコ
ン膜及びゲート絶縁膜２Ｆのパターニングによるゲート
電極３の形成と、ゲート電極３をマスクとする不純物イ
オンの注入及びその活性化のための熱処理（例えばＲＴ
Ａ）によるソース・ドレイン領域４の形成とを経て、図
１（ａ）に示すような半導体装置（ＭＩＳトランジス
タ）が形成される。
【００９０】本実施形態の半導体装置（ＭＩＳトランジ
スタ）によれば、Ｓｉ基板１の上にまずシリコン窒化膜
２５を堆積している。このとき、図１３（ａ）に示すよ
うな窒素濃度プロファイルを有するシリコン窒化膜２５
が形成される。その後、酸化性雰囲気中でシリコン基板
１の酸化処理を行なうことにより、図１３（ｂ）に示す
ように、Ｓｉ基板１の表面領域が酸化されるが、同時
に、シリコン酸化膜中に窒素が取り込まれる。つまり、
シリコン酸窒化膜２６が形成される。そして、最初に形
成するシリコン窒化膜２６をシリコンリッチな組成と
し、次に形成するシリコン酸窒化膜２６の熱酸化条件と
厚みとを適宜調整することにより、ゲート絶縁膜２Ｆの
上部を構成するシリコン窒化膜２５中の窒素濃度を５〜
２０atm ％とし、ゲート絶縁膜２Ｆの下部を構成するシ
リコン酸窒化膜２６のＳｉ基板１に接する領域における
窒素濃度を０．５〜２atm ％とすることができる。
スタ）によれば、Ｓｉ基板１の上にまずシリコン窒化膜
２５を堆積している。このとき、図１３（ａ）に示すよ
うな窒素濃度プロファイルを有するシリコン窒化膜２５
が形成される。その後、酸化性雰囲気中でシリコン基板
１の酸化処理を行なうことにより、図１３（ｂ）に示す
ように、Ｓｉ基板１の表面領域が酸化されるが、同時
に、シリコン酸化膜中に窒素が取り込まれる。つまり、
シリコン酸窒化膜２６が形成される。そして、最初に形
成するシリコン窒化膜２６をシリコンリッチな組成と
し、次に形成するシリコン酸窒化膜２６の熱酸化条件と
厚みとを適宜調整することにより、ゲート絶縁膜２Ｆの
上部を構成するシリコン窒化膜２５中の窒素濃度を５〜
２０atm ％とし、ゲート絶縁膜２Ｆの下部を構成するシ
リコン酸窒化膜２６のＳｉ基板１に接する領域における
窒素濃度を０．５〜２atm ％とすることができる。
【００９１】したがって、本実施形態のＭＩＳトランジ
スタにより、第１の実施形態と同様に、ゲート絶縁膜の
Ｓｉ基板に接する領域においては、窒素濃度をゲート絶
縁膜とＳｉ基板との間の界面のダングリングボンドやブ
ロークンボンドを窒素によって置換しうる程度に維持し
つつ、ゲート電極との境界付近においては、窒素濃度を
不純物の浸みだしを抑制する程度に高め、かつ、ゲート
絶縁膜の比誘電率をゲートリークの増大を抑制しうる程
度に高めることができる。
スタにより、第１の実施形態と同様に、ゲート絶縁膜の
Ｓｉ基板に接する領域においては、窒素濃度をゲート絶
縁膜とＳｉ基板との間の界面のダングリングボンドやブ
ロークンボンドを窒素によって置換しうる程度に維持し
つつ、ゲート電極との境界付近においては、窒素濃度を
不純物の浸みだしを抑制する程度に高め、かつ、ゲート
絶縁膜の比誘電率をゲートリークの増大を抑制しうる程
度に高めることができる。
【００９２】したがって、本実施形態によれば、ゲート
絶縁膜２Ｆ中の窒素濃度プロファイルの改善により、不
純物の浸みだしに対する耐性と、ゲートリークの抑制
と、トランジスタの駆動力の低下の抑制という効果を併
せて発揮することができる。
絶縁膜２Ｆ中の窒素濃度プロファイルの改善により、不
純物の浸みだしに対する耐性と、ゲートリークの抑制
と、トランジスタの駆動力の低下の抑制という効果を併
せて発揮することができる。
【００９３】
【発明の効果】本発明の半導体装置又は半導体装置の製
造方法によれば、ゲート絶縁膜に、窒素総量を高く維持
したままで、Ｓｉ基板に接する領域の窒素濃度を低く抑
えた窒素濃度プロファイルを持たせるようにしたので、
不純物しみ出し耐性やゲートリーク特性に優れ、かつト
ランジスタ界面特性や絶縁信頼性にも優れた半導体装置
を実現することができる。
造方法によれば、ゲート絶縁膜に、窒素総量を高く維持
したままで、Ｓｉ基板に接する領域の窒素濃度を低く抑
えた窒素濃度プロファイルを持たせるようにしたので、
不純物しみ出し耐性やゲートリーク特性に優れ、かつト
ランジスタ界面特性や絶縁信頼性にも優れた半導体装置
を実現することができる。
【図１】（ａ），（ｂ）は、本発明の第１の実施形態の
半導体装置の構造を示す断面図及びゲート絶縁膜，Ｓｉ
基板中の窒素濃度プロファイルを示す図である。
半導体装置の構造を示す断面図及びゲート絶縁膜，Ｓｉ
基板中の窒素濃度プロファイルを示す図である。
【図２】（ａ），（ｂ）は、それぞれ従来のトランジス
タと、本発明の第１の実施形態のトランジスタとのＧｍ
及びゲートリークの窒素総量依存性を示す図である。
タと、本発明の第１の実施形態のトランジスタとのＧｍ
及びゲートリークの窒素総量依存性を示す図である。
【図３】（ａ）〜（ｃ）は、本発明の第１の実施形態の
半導体装置の製造工程のうちゲート絶縁膜を形成する工
程を抜き出して示す断面図である。
半導体装置の製造工程のうちゲート絶縁膜を形成する工
程を抜き出して示す断面図である。
【図４】（ａ）〜（ｃ）は、本発明の第２の実施形態の
半導体装置の製造工程のうちゲート絶縁膜を形成する工
程を抜き出して示す断面図である。
半導体装置の製造工程のうちゲート絶縁膜を形成する工
程を抜き出して示す断面図である。
【図５】本発明の第２の実施形態の半導体装置のゲート
絶縁膜中の窒素濃度プロファイルを示す図である。
絶縁膜中の窒素濃度プロファイルを示す図である。
【図６】（ａ）〜（ｄ）は、本発明の第３の実施形態の
半導体装置の製造工程のうちゲート絶縁膜を形成する工
程を抜き出して示す断面図である。
半導体装置の製造工程のうちゲート絶縁膜を形成する工
程を抜き出して示す断面図である。
【図７】本発明の第３の実施形態の半導体装置のプラズ
マ窒化後のＰＯＡ処理の有無によるゲートリークの膜厚
依存性の相違を説明するための図である。
マ窒化後のＰＯＡ処理の有無によるゲートリークの膜厚
依存性の相違を説明するための図である。
【図８】（ａ）〜（ｄ）は、本発明の第４の実施形態の
半導体装置の製造工程のうちゲート絶縁膜を形成する工
程を抜き出して示す断面図である。
半導体装置の製造工程のうちゲート絶縁膜を形成する工
程を抜き出して示す断面図である。
【図９】従来のスタック型ゲート絶縁膜，本発明の第４
の実施形態のスタック型ゲート絶縁膜及びＳｉＯ2 単独
膜における容量のバイアス依存特性を示す図である。
の実施形態のスタック型ゲート絶縁膜及びＳｉＯ2 単独
膜における容量のバイアス依存特性を示す図である。
【図１０】（ａ）〜（ｃ）は、本発明の第５の実施形態
の半導体装置の製造工程のうちゲート絶縁膜を形成する
工程を抜き出して示す断面図である。
の半導体装置の製造工程のうちゲート絶縁膜を形成する
工程を抜き出して示す断面図である。
【図１１】（ａ），（ｂ）は、本発明の第５の実施形態
のゲート絶縁膜を形成する工程におけるゲート絶縁膜中
の窒素濃度プロファイルの変化を示す図である。
のゲート絶縁膜を形成する工程におけるゲート絶縁膜中
の窒素濃度プロファイルの変化を示す図である。
【図１２】（ａ）〜（ｄ）は、本発明の第６の実施形態
の半導体装置の製造工程のうちゲート絶縁膜を形成する
工程を抜き出して示す断面図である。
の半導体装置の製造工程のうちゲート絶縁膜を形成する
工程を抜き出して示す断面図である。
【図１３】（ａ），（ｂ）は、本発明の第６の実施形態
のゲート絶縁膜を形成する工程におけるゲート絶縁膜中
の窒素濃度プロファイルの変化を示す図である。
のゲート絶縁膜を形成する工程におけるゲート絶縁膜中
の窒素濃度プロファイルの変化を示す図である。
【図１４】第２の実施形態におけるシリコン酸化膜のリ
モートプラズマ窒化（ＲＰＮ）処理における温度に対す
る膜厚及び膜厚バラツキの関係を示す図である。
モートプラズマ窒化（ＲＰＮ）処理における温度に対す
る膜厚及び膜厚バラツキの関係を示す図である。
【図１５】第２の実施形態におけるＳｉ基板上に３種類
の方法で形成されたシリコン酸窒化膜における窒素濃度
プロファイルを示す図である。
の方法で形成されたシリコン酸窒化膜における窒素濃度
プロファイルを示す図である。
【図１６】（ａ），（ｂ）は、それぞれ順に、ゲート絶
縁膜をシリコン酸窒化膜により構成した従来の半導体装
置の断面図、及びゲート絶縁膜中の窒素濃度プロファイ
ルを示す図である。
縁膜をシリコン酸窒化膜により構成した従来の半導体装
置の断面図、及びゲート絶縁膜中の窒素濃度プロファイ
ルを示す図である。
１ Ｓｉ基板
２ ゲート絶縁膜
３ ゲート電極
４ ソース・ドレイン領域
１１ 酸窒化性ガス
１２ 窒素ラジカル
１３ シリコン酸窒化膜
１５ 酸化性ガス
１６ 窒素ラジカル
１７ シリコン酸化膜
１８ 不活性ガス
２０ シリコン酸窒化膜
２１ アンモニア／シラン混合ガス
２２ シリコン窒化膜
２５ シリコン窒化膜
２６ シリコン酸窒化膜
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F058 BC11 BD01 BD04 BD10 BD15
BF02 BF08 BF29 BF30 BF72
BF74 BF80 BJ01
5F140 AA24 BA01 BD01 BD07 BD09
BD15 BE06 BE07 BE08 BE10
BE17 BF01 BF04 BK13 BK21
Claims (14)
- 【請求項１】 半導体基板と、 上記半導体基板上に設けられたゲート電極と、 上記半導体基板と上記ゲート電極との間に介設され、少
なくとも一部にシリコン酸窒化膜を含むゲート絶縁膜と
を備え、 上記シリコン酸窒化膜は、上記半導体基板に接する領域
における窒素濃度が０atm ％（アトミック％）より大き
く２atm ％以下であり、かつ、最大窒素濃度を示す領域
における窒素濃度が５atm ％以上で２０atm ％以下であ
るような窒素濃度プロファイルを有することを特徴とす
る半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 上記シリコン酸窒化膜の上記半導体基板に接する領域に
おける窒素濃度が０．５atm ％以上であることを特徴と
する半導体装置。 - 【請求項３】 請求項１又は２記載の半導体装置におい
て、 上記シリコン酸窒化膜中の最大濃度を示す領域は、上記
シリコン酸窒化膜の厚みの半分の位置よりも上記ゲート
電極に近い位置にあることを特徴とする半導体装置。 - 【請求項４】 請求項１〜３のうちいずれか１つに記載
の半導体装置において、 上記ゲート絶縁膜は、上記シリコン酸窒化膜の上にシリ
コン窒化膜を積層して構成されていることを特徴とする
半導体装置。 - 【請求項５】 半導体基板と、 上記半導体基板上に設けられたゲート電極と、 上記半導体基板と上記ゲート電極との間に介設され、少
なくとも一部にシリコン酸窒化膜を含むゲート絶縁膜と
を備え、 上記シリコン酸窒化膜は、窒素濃度が極大値を示す第１
のピークと、上記第１のピークよりも上記ゲート電極に
近く位置する，上記第１のピークよりも窒素濃度が大き
い第２のピークとが存在するような窒素濃度プロファイ
ルを有することを特徴とする半導体装置。 - 【請求項６】 請求項５記載の半導体装置において、 上記シリコン酸窒化膜の上記第２のピークにおける窒素
濃度が５atm ％以上で２０atm ％以下であることを特徴
とする半導体装置。 - 【請求項７】 半導体基板と、上記半導体基板上に設け
られたゲート電極と、上記半導体基板と上記ゲート電極
との間に介設され、少なくとも一部にシリコン酸窒化膜
を含むゲート絶縁膜とを備えた半導体装置の製造方法で
あって、 半導体基板上にベースシリコン酸窒化膜を形成する工程
（ａ）と、 プラズマにより発生させた窒素ラジカル雰囲気中で上記
半導体基板を常温〜７００℃の範囲のいずれかの温度に
保持した状態で、上記ベースシリコン酸窒化膜に窒素を
導入する工程（ｂ）とを含む半導体装置の製造方法。 - 【請求項８】 請求項７記載の半導体装置の製造方法に
おいて、 上記工程（ａ）では、上記シリコン酸窒化膜を酸窒化性
ガスを含む雰囲気中でのアニール処理によって形成する
ことを特徴とする半導体装置の製造方法。 - 【請求項９】 請求項７又は８記載の半導体装置の製造
方法において、 上記工程（ｂ）の後で、ＣＶＤにより、上記ベースシリ
コン酸窒化膜の上にシリコン窒化膜を堆積する工程をさ
らに含むことを特徴とする半導体装置の製造方法。 - 【請求項１０】 半導体基板と、上記半導体基板上に設
けられたゲート電極と、上記半導体基板と上記ゲート電
極との間に介設され、少なくとも一部にシリコン酸窒化
膜を含むゲート絶縁膜とを備えた半導体装置の製造方法
であって、 半導体基板上にベースシリコン酸化膜を形成する工程
（ａ）と、 プラズマにより発生させた窒素ラジカル雰囲気中で、上
記半導体基板を常温〜８００℃のいずれかの温度に保持
した状態で、上記ベースシリコン酸化膜に窒素を導入す
ることにより、上記シリコン酸窒化膜を形成する工程
（ｂ）とを含み、 上記シリコン酸窒化膜は、上記半導体基板に接する領域
における窒素濃度が０atm ％（アトミック％）より大き
く２atm ％以下であり、かつ、最大窒素濃度を示す領域
における窒素濃度が５atm ％以上で２０atm ％以下であ
るような窒素濃度プロファイルを有することを特徴とす
る半導体装置の製造方法。 - 【請求項１１】 請求項１０記載の半導体装置の製造方
法において、 上記ステップ（ｂ）の後で、上記半導体基板を上記工程
（ｂ）よりも高い温度に保持した状態で、不活性ガス雰
囲気中でアニールする工程をさらに含むことを特徴とす
る半導体装置の製造方法。 - 【請求項１２】 請求項１０又は１１記載の半導体装置
の製造方法において、 上記工程（ｂ）の後で、ＣＶＤにより、上記シリコン酸
窒化膜の上にシリコン窒化膜を堆積する工程をさらに含
むことを特徴とする半導体装置の製造方法。 - 【請求項１３】 半導体基板と、上記半導体基板上に設
けられたゲート電極と、上記半導体基板と上記ゲート電
極との間に介設され、少なくとも一部にシリコン酸窒化
膜を含むゲート絶縁膜とを備えた半導体装置の製造方法
であって、 半導体基板上に、酸素の通過が可能な厚みを有する，窒
素を含む絶縁膜を形成する工程（ａ）と、 酸化性雰囲気下で、上記半導体基板を加熱して上記絶縁
膜を通過させた酸素により上記半導体基板の表面領域を
酸化する工程（ｂ）とを含む半導体装置の製造方法。 - 【請求項１４】 請求項１３記載の半導体装置の製造方
法において、 上記工程（ｂ）では、上記絶縁膜を、上記半導体基板に
接する領域における窒素濃度が０atm ％（アトミック
％）より大きく２atm ％以下であり、かつ、最大窒素濃
度を示す領域における窒素濃度が５atm ％以上であるよ
うな窒素濃度プロファイルを有するように形成すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243401A JP2003060198A (ja) | 2001-08-10 | 2001-08-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243401A JP2003060198A (ja) | 2001-08-10 | 2001-08-10 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003060198A true JP2003060198A (ja) | 2003-02-28 |
Family
ID=19073502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001243401A Pending JP2003060198A (ja) | 2001-08-10 | 2001-08-10 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003060198A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296582A (ja) * | 2003-03-26 | 2004-10-21 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2006066503A (ja) * | 2004-08-25 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| WO2006038566A1 (ja) | 2004-10-01 | 2006-04-13 | Tokyo Electron Limited | 半導体記憶装置及びその製造方法 |
| JP2006156995A (ja) * | 2004-11-04 | 2006-06-15 | Tokyo Electron Ltd | 絶縁膜形成方法およびコンピュータ記録媒体 |
| JP2007504652A (ja) * | 2003-08-26 | 2007-03-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 窒化シリコン酸化物ゲート誘電体を製造する方法 |
| JP2007281493A (ja) * | 2003-05-08 | 2007-10-25 | Intel Corp | 誘電層を形成する方法及び関連するデバイス |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228522A (ja) * | 1999-02-08 | 2000-08-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2000260767A (ja) * | 1999-03-10 | 2000-09-22 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| JP2000357688A (ja) * | 1999-06-16 | 2000-12-26 | Toshiba Corp | 熱酸化膜の形成方法 |
| JP2001085427A (ja) * | 1999-09-13 | 2001-03-30 | Nec Corp | 酸窒化膜およびその形成方法 |
| JP2001110807A (ja) * | 1999-10-04 | 2001-04-20 | Nec Corp | 薄膜絶縁膜の形成方法 |
| JP2001284582A (ja) * | 2000-03-31 | 2001-10-12 | Toshiba Corp | 半導体トランジスタの製造方法 |
| JP2002151684A (ja) * | 2000-11-09 | 2002-05-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002198522A (ja) * | 2000-12-26 | 2002-07-12 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP2002198531A (ja) * | 2000-10-19 | 2002-07-12 | Texas Instruments Inc | 均一な窒素濃度を有するトランジスタ・ゲート絶縁層を形成する方法 |
| JP2002222941A (ja) * | 2001-01-24 | 2002-08-09 | Sony Corp | Ｍｉｓ型半導体装置及びその製造方法 |
| JP2002305196A (ja) * | 2001-04-09 | 2002-10-18 | Toshiba Corp | 半導体装置の製造方法 |
-
2001
- 2001-08-10 JP JP2001243401A patent/JP2003060198A/ja active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228522A (ja) * | 1999-02-08 | 2000-08-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2000260767A (ja) * | 1999-03-10 | 2000-09-22 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| JP2000357688A (ja) * | 1999-06-16 | 2000-12-26 | Toshiba Corp | 熱酸化膜の形成方法 |
| JP2001085427A (ja) * | 1999-09-13 | 2001-03-30 | Nec Corp | 酸窒化膜およびその形成方法 |
| JP2001110807A (ja) * | 1999-10-04 | 2001-04-20 | Nec Corp | 薄膜絶縁膜の形成方法 |
| JP2001284582A (ja) * | 2000-03-31 | 2001-10-12 | Toshiba Corp | 半導体トランジスタの製造方法 |
| JP2002198531A (ja) * | 2000-10-19 | 2002-07-12 | Texas Instruments Inc | 均一な窒素濃度を有するトランジスタ・ゲート絶縁層を形成する方法 |
| JP2002151684A (ja) * | 2000-11-09 | 2002-05-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002198522A (ja) * | 2000-12-26 | 2002-07-12 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP2002222941A (ja) * | 2001-01-24 | 2002-08-09 | Sony Corp | Ｍｉｓ型半導体装置及びその製造方法 |
| JP2002305196A (ja) * | 2001-04-09 | 2002-10-18 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296582A (ja) * | 2003-03-26 | 2004-10-21 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7943475B2 (en) | 2003-03-26 | 2011-05-17 | Renesas Electronics Corporation | Process for manufacturing a semiconductor device comprising a metal-compound film |
| JP2007281493A (ja) * | 2003-05-08 | 2007-10-25 | Intel Corp | 誘電層を形成する方法及び関連するデバイス |
| JP2007504652A (ja) * | 2003-08-26 | 2007-03-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 窒化シリコン酸化物ゲート誘電体を製造する方法 |
| JP2006066503A (ja) * | 2004-08-25 | 2006-03-09 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| WO2006038566A1 (ja) | 2004-10-01 | 2006-04-13 | Tokyo Electron Limited | 半導体記憶装置及びその製造方法 |
| JP2006156995A (ja) * | 2004-11-04 | 2006-06-15 | Tokyo Electron Ltd | 絶縁膜形成方法およびコンピュータ記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10068771B2 (en) | System and method for mitigating oxide growth in a gate dielectric | |
| US7658973B2 (en) | Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure | |
| US6207586B1 (en) | Oxide/nitride stacked gate dielectric and associated methods | |
| JP2009088440A (ja) | 半導体装置及びその製造方法 | |
| WO2009014527A1 (en) | Deuterated film encapsulation of nonvolatile charge trap memory device | |
| US6921703B2 (en) | System and method for mitigating oxide growth in a gate dielectric | |
| KR100788361B1 (ko) | 모스펫 소자의 형성 방법 | |
| US20030073290A1 (en) | Method for growing ultra thin nitrided oxide | |
| US20090258505A1 (en) | Semiconductor device manufacturing method | |
| US6417570B1 (en) | Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies | |
| JP2004079729A (ja) | 半導体装置 | |
| JP2003060198A (ja) | 半導体装置及びその製造方法 | |
| JP2001085427A (ja) | 酸窒化膜およびその形成方法 | |
| JP3681525B2 (ja) | 半導体装置の製造方法 | |
| KR100495921B1 (ko) | 스트레스 제거를 위한 반도체 소자의 제조 방법 | |
| KR100307343B1 (ko) | 실리콘게이트전계효과트랜지스터제조방법 | |
| JPH07335876A (ja) | ゲート絶縁膜の形成方法 | |
| JP2000232170A (ja) | 半導体装置およびその製造方法 | |
| KR100905177B1 (ko) | 반도체소자의 제조방법 | |
| JP3840965B2 (ja) | 半導体装置の製造方法 | |
| JP2000208645A (ja) | シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法 | |
| KR100386451B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| KR20020090571A (ko) | 반도체소자의 게이트절연막 제조방법 | |
| KR20010059856A (ko) | 모스 트랜지스터의 제조 방법 | |
| KR20050107845A (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110608 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |