JPH07335876A - ゲート絶縁膜の形成方法 - Google Patents
ゲート絶縁膜の形成方法Info
- Publication number
- JPH07335876A JPH07335876A JP12844194A JP12844194A JPH07335876A JP H07335876 A JPH07335876 A JP H07335876A JP 12844194 A JP12844194 A JP 12844194A JP 12844194 A JP12844194 A JP 12844194A JP H07335876 A JPH07335876 A JP H07335876A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- film
- heat treatment
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＳｉＯ2と同等の界面準位密度と、ＳｉＯ2よ
り優れた信頼性を有するゲート絶縁膜の形成方法を提供
する。 【構成】 シリコン基板１表面にゲート絶縁膜３を形成
し、このゲート絶縁膜３に対して、まずＮ2Ｏを用いた
熱酸窒化を行った後、Ｏ2により再酸化を行う。これに
より、ＳｉＯＮ／Ｓｉ界面近傍のみ低窒素濃度領域を有
するＳｉＯＮを形成することが可能となり、界面準位密
度が低くＳｉＯ2と同等の電子移動度を持ちながら、初
期絶縁耐圧（ＴＺＤＢ）、絶縁破壊電荷量（ＱBD）、ホ
ットエレクトロン耐性がＳｉＯ2より優れたゲート絶縁
膜を得ることが可能となる。
り優れた信頼性を有するゲート絶縁膜の形成方法を提供
する。 【構成】 シリコン基板１表面にゲート絶縁膜３を形成
し、このゲート絶縁膜３に対して、まずＮ2Ｏを用いた
熱酸窒化を行った後、Ｏ2により再酸化を行う。これに
より、ＳｉＯＮ／Ｓｉ界面近傍のみ低窒素濃度領域を有
するＳｉＯＮを形成することが可能となり、界面準位密
度が低くＳｉＯ2と同等の電子移動度を持ちながら、初
期絶縁耐圧（ＴＺＤＢ）、絶縁破壊電荷量（ＱBD）、ホ
ットエレクトロン耐性がＳｉＯ2より優れたゲート絶縁
膜を得ることが可能となる。
Description
【０００１】
【産業上の利用分野】この発明は、ゲート絶縁膜の形成
方法に関し、さらに詳しくは、高絶縁耐圧でホットエレ
クトロン耐性に優れたゲート絶縁膜の形成方法に係る。
方法に関し、さらに詳しくは、高絶縁耐圧でホットエレ
クトロン耐性に優れたゲート絶縁膜の形成方法に係る。
【０００２】
【従来の技術】超ＬＳＩにおける中心的デバイスである
ＭＯＳトランジスタの発達は、ゲート絶縁膜として安定
な熱酸化膜（ＳｉＯ2）が得られることによるところが
大きい。しかしながら、超ＬＳＩの高密度化・高集積化
に伴い、ゲート絶縁膜に対する要求は益々厳しいものと
なっている。０．２５μｍ以下のＭＯＳトランジスタで
は、縮小則に従って膜厚が１０ｎｍ未満のゲート絶縁膜
が必要になるために、初期絶縁耐圧（ＴＺＤＢ）、絶縁
破壊電荷量（ＱBD）特性が益々重要となり、またホット
キャリア耐性も重要な問題となってきている。このた
め、ゲート絶縁膜の特性向上の対策として、緻密な構造
の窒化シリコン（Ｓｉ3Ｎ4）をゲート絶縁膜として用い
ることが検討されている。しかし、窒化シリコン（Ｓｉ
3Ｎ4）は、ＳｉＯ2のように熱窒化ではあまり成長しな
いため、ＣＶＤ法により堆積させることが一般的であ
る。ＣＶＤ法により形成されたＳｉ3Ｎ4膜は、シリコン
基板との界面に高密度の界面準位が存在するためＭＯＳ
トランジスタのゲート絶縁膜としては電子移動度の低下
を招き好ましくない。そこで、あらかじめ形成しておい
たＳｉＯ2膜を熱窒化する方法が研究されている。アン
モニア（ＮＨ3）雰囲気中での熱処理では、Ｆ−Ｎトン
ネリングやホットキャリアのストレス下での界面準位の
生成が抑制される一方で、水素（Ｈ）を多く含む膜とな
るため、電子トラップが著しく増加することも報告され
ている。このため、亜酸化窒素（Ｎ2Ｏ）雰囲気中での
熱処理が一般的となりつつある。このＮ2Ｏ雰囲気中で
の熱処理では、酸化も同時に起こるため、膜厚の増加が
あるという欠点はあるものの、電子トラップが著しく増
加することはない。
ＭＯＳトランジスタの発達は、ゲート絶縁膜として安定
な熱酸化膜（ＳｉＯ2）が得られることによるところが
大きい。しかしながら、超ＬＳＩの高密度化・高集積化
に伴い、ゲート絶縁膜に対する要求は益々厳しいものと
なっている。０．２５μｍ以下のＭＯＳトランジスタで
は、縮小則に従って膜厚が１０ｎｍ未満のゲート絶縁膜
が必要になるために、初期絶縁耐圧（ＴＺＤＢ）、絶縁
破壊電荷量（ＱBD）特性が益々重要となり、またホット
キャリア耐性も重要な問題となってきている。このた
め、ゲート絶縁膜の特性向上の対策として、緻密な構造
の窒化シリコン（Ｓｉ3Ｎ4）をゲート絶縁膜として用い
ることが検討されている。しかし、窒化シリコン（Ｓｉ
3Ｎ4）は、ＳｉＯ2のように熱窒化ではあまり成長しな
いため、ＣＶＤ法により堆積させることが一般的であ
る。ＣＶＤ法により形成されたＳｉ3Ｎ4膜は、シリコン
基板との界面に高密度の界面準位が存在するためＭＯＳ
トランジスタのゲート絶縁膜としては電子移動度の低下
を招き好ましくない。そこで、あらかじめ形成しておい
たＳｉＯ2膜を熱窒化する方法が研究されている。アン
モニア（ＮＨ3）雰囲気中での熱処理では、Ｆ−Ｎトン
ネリングやホットキャリアのストレス下での界面準位の
生成が抑制される一方で、水素（Ｈ）を多く含む膜とな
るため、電子トラップが著しく増加することも報告され
ている。このため、亜酸化窒素（Ｎ2Ｏ）雰囲気中での
熱処理が一般的となりつつある。このＮ2Ｏ雰囲気中で
の熱処理では、酸化も同時に起こるため、膜厚の増加が
あるという欠点はあるものの、電子トラップが著しく増
加することはない。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の窒化酸化膜は、ＣＶＤ法によるＳｉ3Ｎ4膜ほ
どではないものの固定電荷・界面準位が存在し、熱酸化
によるＳｉＯ2膜に比べて電子移動度が２０〜５０％程
度低いため、電流駆動能力が劣ることが報告されてい
る。
うな従来の窒化酸化膜は、ＣＶＤ法によるＳｉ3Ｎ4膜ほ
どではないものの固定電荷・界面準位が存在し、熱酸化
によるＳｉＯ2膜に比べて電子移動度が２０〜５０％程
度低いため、電流駆動能力が劣ることが報告されてい
る。
【０００４】この発明が解決しようとする課題は、電子
移動度が適切で、且つ初期絶縁耐圧（ＴＺＤＢ）、絶縁
破壊耐性、ホットエレクトロン耐性に優れたゲート絶縁
膜を得るにはどのような手段を講じればよいかという点
にある。
移動度が適切で、且つ初期絶縁耐圧（ＴＺＤＢ）、絶縁
破壊耐性、ホットエレクトロン耐性に優れたゲート絶縁
膜を得るにはどのような手段を講じればよいかという点
にある。
【０００５】
【課題を解決するための手段】そこで、この発明は、半
導体基板上に酸化膜を形成した後、少なくとも窒素と酸
素を含む反応性ガス雰囲気中で第一の熱処理を行い、そ
の後、少なくとも酸素を含み、且つ反応性の窒素の組成
比が１０％以下である反応性ガス中で第二の熱処理を行
うことを、その解決手段としている。さらに具体的に
は、半導体基板上にあらかじめ形成しておいたＳｉＯ2
膜をＮ2Ｏ雰囲気中で熱処理し、酸窒化した後に、Ｏ2雰
囲気中で熱処理して再酸化する。この再酸化時の熱処理
エネルギーが、酸窒化時の熱処理エネルギーよりも小さ
く設定することで半導体基板と絶縁膜との界面付近のみ
低窒素濃度領域を形成する。
導体基板上に酸化膜を形成した後、少なくとも窒素と酸
素を含む反応性ガス雰囲気中で第一の熱処理を行い、そ
の後、少なくとも酸素を含み、且つ反応性の窒素の組成
比が１０％以下である反応性ガス中で第二の熱処理を行
うことを、その解決手段としている。さらに具体的に
は、半導体基板上にあらかじめ形成しておいたＳｉＯ2
膜をＮ2Ｏ雰囲気中で熱処理し、酸窒化した後に、Ｏ2雰
囲気中で熱処理して再酸化する。この再酸化時の熱処理
エネルギーが、酸窒化時の熱処理エネルギーよりも小さ
く設定することで半導体基板と絶縁膜との界面付近のみ
低窒素濃度領域を形成する。
【０００６】
【作用】この発明においては、半導体基板上にあらかじ
め形成しておいたＳｉＯ2膜を、Ｎ2Ｏ雰囲気中で熱処理
し、酸窒化することにより、図４（Ａ）〜（Ｃ）に示す
ようなＡＥＳプロファイルとなる。これら図４（Ａ）〜
（Ｃ）から判るように、窒素（Ｎ）はＳｉＯＮ／Ｓｉ界
面に偏析する。Ｓｉ3Ｎ4／Ｓｉ界面に界面準位が多いの
と同様にＮがＳｉＯＮ／Ｓｉ界面に偏析することで、Ｓ
ｉＯＮ／Ｓｉ界面にも高密度の界面準位が存在する。こ
こで、ＳｉＯＮ膜をＯ2雰囲気中にて熱処理し、再酸化
することにより、図５（Ａ）〜（Ｃ）に示すように、Ｎ
が多く存在する領域と、多く存在しない領域とはほとん
ど移動しないが、Ｏが多く存在する領域と多く存在しな
い領域の界面はシリコン（Ｓｉ）基板側に移動する。し
たがって、ＳｉＯＮを再酸化することでＳｉＯＮ／Ｓｉ
界面近傍のみ低窒素濃度領域を有するＳｉＯＮを形成す
ることが可能となり、界面準位、絶縁準位密度が低くＳ
ｉＯ2と同等の電子移動度を持ちながら初期絶縁耐圧
（ＴＺＤＢ）、絶縁破壊電荷量（ＱBD）、ホットキャリ
ア耐性はＳｉＯ2より優れたゲート絶縁膜となる。ここ
で、低窒素濃度領域は、ＳｉＯＮ／Ｓｉ界面のごく近傍
のみとした方が良いので、再酸化時の熱処理エネルギー
は酸窒化時の熱エネルギーよりも小さく設定することが
望ましい。
め形成しておいたＳｉＯ2膜を、Ｎ2Ｏ雰囲気中で熱処理
し、酸窒化することにより、図４（Ａ）〜（Ｃ）に示す
ようなＡＥＳプロファイルとなる。これら図４（Ａ）〜
（Ｃ）から判るように、窒素（Ｎ）はＳｉＯＮ／Ｓｉ界
面に偏析する。Ｓｉ3Ｎ4／Ｓｉ界面に界面準位が多いの
と同様にＮがＳｉＯＮ／Ｓｉ界面に偏析することで、Ｓ
ｉＯＮ／Ｓｉ界面にも高密度の界面準位が存在する。こ
こで、ＳｉＯＮ膜をＯ2雰囲気中にて熱処理し、再酸化
することにより、図５（Ａ）〜（Ｃ）に示すように、Ｎ
が多く存在する領域と、多く存在しない領域とはほとん
ど移動しないが、Ｏが多く存在する領域と多く存在しな
い領域の界面はシリコン（Ｓｉ）基板側に移動する。し
たがって、ＳｉＯＮを再酸化することでＳｉＯＮ／Ｓｉ
界面近傍のみ低窒素濃度領域を有するＳｉＯＮを形成す
ることが可能となり、界面準位、絶縁準位密度が低くＳ
ｉＯ2と同等の電子移動度を持ちながら初期絶縁耐圧
（ＴＺＤＢ）、絶縁破壊電荷量（ＱBD）、ホットキャリ
ア耐性はＳｉＯ2より優れたゲート絶縁膜となる。ここ
で、低窒素濃度領域は、ＳｉＯＮ／Ｓｉ界面のごく近傍
のみとした方が良いので、再酸化時の熱処理エネルギー
は酸窒化時の熱エネルギーよりも小さく設定することが
望ましい。
【０００７】
【実施例】以下、この発明に係るゲート絶縁膜の形成方
法の詳細を図面に示す各実施例に基づいて説明する。
法の詳細を図面に示す各実施例に基づいて説明する。
【０００８】（実施例１）この実施例は、本発明をＮＭ
ＯＳトランジスタの製造に適用したものである。まず、
本実施例では、図１（Ａ）に示すように、シリコン基板
１の表面に、ＬＯＣＯＳ技術を用いて素子間分離膜２を
形成する。続いて、図１（Ｂ）に示すように、シリコン
基板１の表面にゲート絶縁膜３を形成する。このゲート
絶縁膜３の形成方法は、例えば酸化炉に酸素（Ｏ2）を
流量１５ＳＬＭ（Standard Litter／Min.）で供給し、
形成雰囲気の温度を１０００℃に設定するか、もしくは
酸素（Ｏ2）と水素（Ｈ2）とをＯ2／Ｈ2＝１０／２．５
ＳＬＭの流量で供給し、形成雰囲気の温度を８５０℃に
設定して行う。そして、本実施例では、このゲート絶縁
膜３の膜厚を、例えば７ｎｍとする。この他、例えばＲ
ＴＰ（Rapid Thermal Procedding）装置を用いて、酸素
（Ｏ2）を流量１．５ＳＬＭで供給し、形成雰囲気温度
を１１００℃に設定して形成してもよい。この場合も、
ゲート絶縁膜３の膜厚は、７ｎｍ程度とする。 次に、
酸窒化膜の形成方法は、ゲート絶縁膜３を形成したシリ
コン基板１を例えばＲＴＰ装置に移し、亜酸化窒素（Ｎ
2Ｏ）を流量１．５ＳＬＭに設定し、形成雰囲気温度を
１１００℃に設定して行う。これにより、ゲート絶縁膜
３の膜厚は２ｎｍ増加させ９ｎｍにする。この酸窒化膜
の形成方法は、この他に例えば、酸化炉に亜酸化窒素
（Ｎ2Ｏ）を１５ＳＬＭ供給し、形成雰囲気温度を１０
００℃に設定して行ってもよい。
ＯＳトランジスタの製造に適用したものである。まず、
本実施例では、図１（Ａ）に示すように、シリコン基板
１の表面に、ＬＯＣＯＳ技術を用いて素子間分離膜２を
形成する。続いて、図１（Ｂ）に示すように、シリコン
基板１の表面にゲート絶縁膜３を形成する。このゲート
絶縁膜３の形成方法は、例えば酸化炉に酸素（Ｏ2）を
流量１５ＳＬＭ（Standard Litter／Min.）で供給し、
形成雰囲気の温度を１０００℃に設定するか、もしくは
酸素（Ｏ2）と水素（Ｈ2）とをＯ2／Ｈ2＝１０／２．５
ＳＬＭの流量で供給し、形成雰囲気の温度を８５０℃に
設定して行う。そして、本実施例では、このゲート絶縁
膜３の膜厚を、例えば７ｎｍとする。この他、例えばＲ
ＴＰ（Rapid Thermal Procedding）装置を用いて、酸素
（Ｏ2）を流量１．５ＳＬＭで供給し、形成雰囲気温度
を１１００℃に設定して形成してもよい。この場合も、
ゲート絶縁膜３の膜厚は、７ｎｍ程度とする。 次に、
酸窒化膜の形成方法は、ゲート絶縁膜３を形成したシリ
コン基板１を例えばＲＴＰ装置に移し、亜酸化窒素（Ｎ
2Ｏ）を流量１．５ＳＬＭに設定し、形成雰囲気温度を
１１００℃に設定して行う。これにより、ゲート絶縁膜
３の膜厚は２ｎｍ増加させ９ｎｍにする。この酸窒化膜
の形成方法は、この他に例えば、酸化炉に亜酸化窒素
（Ｎ2Ｏ）を１５ＳＬＭ供給し、形成雰囲気温度を１０
００℃に設定して行ってもよい。
【０００９】このように亜酸化窒素（Ｎ2Ｏ）により熱
酸窒化する第１の熱処理を行った後は、このゲート絶縁
膜３を以下に説明する方法で第２の熱処理としての再酸
化を行う。すなわち、シリコン基板１を例えばＲＴＰ装
置にて、酸素（Ｏ2）を１．５ＳＬＭの流量で供給し、
形成雰囲気温度を１１００℃に設定して再酸化を行う。
このとき、ゲート絶縁膜３の膜厚が１ｎｍ程度増加して
１０ｎｍ程度となるようにする。この再酸化の他の方法
としては、酸化炉にて、酸素（Ｏ2）を１５ＳＬＭ供給
し、形成温度を１０００℃に設定して行ってもよい。さ
らに、この他の再酸化方法としては、酸素（Ｏ2）と水
素（Ｈ2）とを供給し、流量をそれぞれＯ2／Ｈ2＝１０
／２．５ＳＬＭとなし、形成雰囲気温度を８５０℃に設
定して行ってもよい。これら他の方法によっても、ゲー
ト絶縁膜３の膜厚は１ｎｍ程度増加させて１０ｎｍ程度
にする。また、この第２の熱処理である再酸化工程にお
いて、酸素（Ｏ2）以外の雰囲気ガスとして反応性の窒
素を含む場合には、この窒素の組成比が１０％以下であ
ることが望ましい。
酸窒化する第１の熱処理を行った後は、このゲート絶縁
膜３を以下に説明する方法で第２の熱処理としての再酸
化を行う。すなわち、シリコン基板１を例えばＲＴＰ装
置にて、酸素（Ｏ2）を１．５ＳＬＭの流量で供給し、
形成雰囲気温度を１１００℃に設定して再酸化を行う。
このとき、ゲート絶縁膜３の膜厚が１ｎｍ程度増加して
１０ｎｍ程度となるようにする。この再酸化の他の方法
としては、酸化炉にて、酸素（Ｏ2）を１５ＳＬＭ供給
し、形成温度を１０００℃に設定して行ってもよい。さ
らに、この他の再酸化方法としては、酸素（Ｏ2）と水
素（Ｈ2）とを供給し、流量をそれぞれＯ2／Ｈ2＝１０
／２．５ＳＬＭとなし、形成雰囲気温度を８５０℃に設
定して行ってもよい。これら他の方法によっても、ゲー
ト絶縁膜３の膜厚は１ｎｍ程度増加させて１０ｎｍ程度
にする。また、この第２の熱処理である再酸化工程にお
いて、酸素（Ｏ2）以外の雰囲気ガスとして反応性の窒
素を含む場合には、この窒素の組成比が１０％以下であ
ることが望ましい。
【００１０】ここで、酸窒化時の熱エネルギーと再酸化
時の熱エネルギーは、例えばＲＴＰ装置では酸窒化が１
１００℃、６０秒とし、再酸化が１１００℃、１０秒と
する。同じく酸化炉を用いる場合にも、酸窒化対酸素を
熱エネルギーの比が５：１から２０：１程度とするのが
好ましい。
時の熱エネルギーは、例えばＲＴＰ装置では酸窒化が１
１００℃、６０秒とし、再酸化が１１００℃、１０秒と
する。同じく酸化炉を用いる場合にも、酸窒化対酸素を
熱エネルギーの比が５：１から２０：１程度とするのが
好ましい。
【００１１】次に、図１（Ｃ）に示すように、周知の技
術を用いてゲート電極４をパターニングし、図２（Ａ）
に示すように、このゲート電極４と注入マスクとして用
いて、イオン注入を行ってソース・ドレインとなる不純
物注入領域５を形成する。その後、図２（Ｂ）に示すよ
うに、ＳｉＯ2でなる層間絶縁膜６をＣＶＤ法にて堆積
させる。次いで、図３（Ａ）に示すように、それぞれソ
ース、ドレインである不純物注入領域５およびゲート電
極４の上の層間絶縁膜６に、リソグラフィー技術および
異方性エッチング技術を用いて、コンタクトホール７、
８を開孔する。続いて、この状態で活性化アニールをＲ
ＴＡ（Rapid Thermal Anneal）にて行う。なお、この活
性化アニールは、ＲＴＡを行う代わりに拡散炉を用いて
もよい。その後、図３（Ｂ）に示すように、全面にＡｌ
膜９を堆積させ、次に、このＡｌ膜９のパターニングを
行って電極１０、１１を形成する。このようにして、Ｎ
ＭＯＳトランジスタの製造が終了する。
術を用いてゲート電極４をパターニングし、図２（Ａ）
に示すように、このゲート電極４と注入マスクとして用
いて、イオン注入を行ってソース・ドレインとなる不純
物注入領域５を形成する。その後、図２（Ｂ）に示すよ
うに、ＳｉＯ2でなる層間絶縁膜６をＣＶＤ法にて堆積
させる。次いで、図３（Ａ）に示すように、それぞれソ
ース、ドレインである不純物注入領域５およびゲート電
極４の上の層間絶縁膜６に、リソグラフィー技術および
異方性エッチング技術を用いて、コンタクトホール７、
８を開孔する。続いて、この状態で活性化アニールをＲ
ＴＡ（Rapid Thermal Anneal）にて行う。なお、この活
性化アニールは、ＲＴＡを行う代わりに拡散炉を用いて
もよい。その後、図３（Ｂ）に示すように、全面にＡｌ
膜９を堆積させ、次に、このＡｌ膜９のパターニングを
行って電極１０、１１を形成する。このようにして、Ｎ
ＭＯＳトランジスタの製造が終了する。
【００１２】本実施例では、シリコン基板１上にあらか
じめ形成しておいたゲート絶縁膜（ＳｉＯ2）３を、Ｎ2
Ｏ雰囲気中で熱処理し、酸窒化することにより、上記し
た図４（Ａ）〜（Ｃ）に示すようなＡＥＳプロファイル
となる。これら図４（Ａ）〜（Ｃ）から判るように、窒
素（Ｎ）はＳｉＯＮ／Ｓｉ界面に偏析する。Ｓｉ3Ｎ4／
Ｓｉ界面に界面準位が多いのと同様にＮがＳｉＯＮ／Ｓ
ｉ界面に偏析することで、ＳｉＯＮ／Ｓｉ界面にも高密
度の界面準位が存在する。ここで、ＳｉＯＮ膜をＯ2雰
囲気中にて熱処理し、再酸化することにより、図５
（Ａ）〜（Ｃ）に示すように、Ｎが多く存在する領域
と、多く存在しない領域とはほとんど移動しないが、Ｏ
が多く存在する領域と多く存在しない領域の界面はシリ
コン（Ｓｉ）基板１側に移動する。したがって、ＳｉＯ
Ｎを再酸化することでＳｉＯＮ／Ｓｉ界面近傍のみ低窒
素濃度領域を有するＳｉＯＮを形成することが可能とな
り、界面準位、絶縁準位密度が低くＳｉＯ2と同等の電
子移動度を持ちながら初期絶縁耐圧（ＴＺＤＢ）、絶縁
破壊電荷量（ＱBD）、ホットキャリア耐性はＳｉＯ2よ
り優れたゲート絶縁膜となる。このため、信頼性の高い
ＮＭＯＳトランジスタを得ることが可能となる。なお、
低窒素濃度領域は、ＳｉＯＮ／Ｓｉ界面のごく近傍のみ
とした方が良いので、本実施例のように、再酸化時の熱
処理エネルギーは酸窒化時の熱エネルギーよりも小さく
設定することが望ましい。
じめ形成しておいたゲート絶縁膜（ＳｉＯ2）３を、Ｎ2
Ｏ雰囲気中で熱処理し、酸窒化することにより、上記し
た図４（Ａ）〜（Ｃ）に示すようなＡＥＳプロファイル
となる。これら図４（Ａ）〜（Ｃ）から判るように、窒
素（Ｎ）はＳｉＯＮ／Ｓｉ界面に偏析する。Ｓｉ3Ｎ4／
Ｓｉ界面に界面準位が多いのと同様にＮがＳｉＯＮ／Ｓ
ｉ界面に偏析することで、ＳｉＯＮ／Ｓｉ界面にも高密
度の界面準位が存在する。ここで、ＳｉＯＮ膜をＯ2雰
囲気中にて熱処理し、再酸化することにより、図５
（Ａ）〜（Ｃ）に示すように、Ｎが多く存在する領域
と、多く存在しない領域とはほとんど移動しないが、Ｏ
が多く存在する領域と多く存在しない領域の界面はシリ
コン（Ｓｉ）基板１側に移動する。したがって、ＳｉＯ
Ｎを再酸化することでＳｉＯＮ／Ｓｉ界面近傍のみ低窒
素濃度領域を有するＳｉＯＮを形成することが可能とな
り、界面準位、絶縁準位密度が低くＳｉＯ2と同等の電
子移動度を持ちながら初期絶縁耐圧（ＴＺＤＢ）、絶縁
破壊電荷量（ＱBD）、ホットキャリア耐性はＳｉＯ2よ
り優れたゲート絶縁膜となる。このため、信頼性の高い
ＮＭＯＳトランジスタを得ることが可能となる。なお、
低窒素濃度領域は、ＳｉＯＮ／Ｓｉ界面のごく近傍のみ
とした方が良いので、本実施例のように、再酸化時の熱
処理エネルギーは酸窒化時の熱エネルギーよりも小さく
設定することが望ましい。
【００１３】（実施例２）本実施例は、上記実施例１に
おけるゲート絶縁膜３を最初に熱酸化で形成する代わり
にＣＶＤ法を用いて形成する例である。本実施例では、
まずシリコン基板に上記実施例と同様に素子間分離膜を
形成し、次に、シリコン基板を減圧型ＣＶＤ装置に移し
てゲート絶縁膜を減圧ＣＶＤ法にて形成する。この減圧
ＣＶＤの条件は、例えば以下に示すような４つの成膜条
件で行うことができる。
おけるゲート絶縁膜３を最初に熱酸化で形成する代わり
にＣＶＤ法を用いて形成する例である。本実施例では、
まずシリコン基板に上記実施例と同様に素子間分離膜を
形成し、次に、シリコン基板を減圧型ＣＶＤ装置に移し
てゲート絶縁膜を減圧ＣＶＤ法にて形成する。この減圧
ＣＶＤの条件は、例えば以下に示すような４つの成膜条
件で行うことができる。
【００１４】（成膜条件１） 原料ガス及びその流量 ジクロルシラン（ＳｉＨ2Ｃｌ2）／亜酸化窒素（Ｎ
2Ｏ）＝５／１００ＳＣＣＭ（Standard Cubic/Minute
s） 雰囲気圧力＝１Ｐａ 温度＝８５０℃ （成膜条件２） 原料ガス及びその流量 シラン（ＳｉＨ4）／酸素（Ｏ2）＝５／１００ＳＣＣＭ 雰囲気圧力＝１Ｐａ 温度＝８５０℃ （成膜条件３） ジクロルシラン（ＳｉＨ2Ｃｌ2）／亜酸化窒素（Ｎ
2Ｏ）＝５／１００ＳＣＣＭ 雰囲気圧力＝１Ｐａ 温度＝８５０℃ （成膜条件４） 原料ガス及びその流量 シラン（ＳｉＨ4）／酸素（Ｏ2）＝５／１００ＳＣＣＭ 雰囲気圧力＝１Ｐａ 温度＝８５０℃ 上記した方法によって、シリコン基板上にゲート絶縁膜
を形成した後は、上記実施例１と同様に、このゲート絶
縁膜の酸窒化を行う。本実施例では、例えばＲＴＰ装置
にて、亜酸化窒素（Ｎ2Ｏ）を流量１．５ＳＬＭに設定
し、雰囲気温度を１１００℃に設定して酸窒化を行う。
この酸窒化によってゲート絶縁膜の膜厚が２ｎｍ増加す
るようにする。または、酸化炉にて亜酸化窒素（Ｎ
2Ｏ）を１５ＳＬＭ供給し、雰囲気温度を１０００℃に
設定して行ってもよい。
2Ｏ）＝５／１００ＳＣＣＭ（Standard Cubic/Minute
s） 雰囲気圧力＝１Ｐａ 温度＝８５０℃ （成膜条件２） 原料ガス及びその流量 シラン（ＳｉＨ4）／酸素（Ｏ2）＝５／１００ＳＣＣＭ 雰囲気圧力＝１Ｐａ 温度＝８５０℃ （成膜条件３） ジクロルシラン（ＳｉＨ2Ｃｌ2）／亜酸化窒素（Ｎ
2Ｏ）＝５／１００ＳＣＣＭ 雰囲気圧力＝１Ｐａ 温度＝８５０℃ （成膜条件４） 原料ガス及びその流量 シラン（ＳｉＨ4）／酸素（Ｏ2）＝５／１００ＳＣＣＭ 雰囲気圧力＝１Ｐａ 温度＝８５０℃ 上記した方法によって、シリコン基板上にゲート絶縁膜
を形成した後は、上記実施例１と同様に、このゲート絶
縁膜の酸窒化を行う。本実施例では、例えばＲＴＰ装置
にて、亜酸化窒素（Ｎ2Ｏ）を流量１．５ＳＬＭに設定
し、雰囲気温度を１１００℃に設定して酸窒化を行う。
この酸窒化によってゲート絶縁膜の膜厚が２ｎｍ増加す
るようにする。または、酸化炉にて亜酸化窒素（Ｎ
2Ｏ）を１５ＳＬＭ供給し、雰囲気温度を１０００℃に
設定して行ってもよい。
【００１５】また、再酸化の方法も上記実施例と同様で
あり、例えばＲＴＰ装置にて、酸素（Ｏ2）を１．５Ｓ
ＬＭ供給し、形成温度を１１００℃に設定する。これに
より膜厚が、１ｎｍ増加するようにする。この再酸化
は、酸化炉にて、酸素（Ｏ2）と水素（Ｈ2）とを、流量
がＯ2／Ｈ2＝１０／２．５ＳＬＭとなるように供給し、
雰囲気温度を８５０℃に設定して行ってもよい。
あり、例えばＲＴＰ装置にて、酸素（Ｏ2）を１．５Ｓ
ＬＭ供給し、形成温度を１１００℃に設定する。これに
より膜厚が、１ｎｍ増加するようにする。この再酸化
は、酸化炉にて、酸素（Ｏ2）と水素（Ｈ2）とを、流量
がＯ2／Ｈ2＝１０／２．５ＳＬＭとなるように供給し、
雰囲気温度を８５０℃に設定して行ってもよい。
【００１６】本実施例においても、酸窒化時の熱エネル
ギーと再酸化時の熱エネルギーとは、例えばＲＴＰ装置
では酸窒化が１１００℃、６０秒となし、再酸化が１１
００℃、１０秒とする。また、酸化炉を用いる場合にも
酸窒化対再酸化のエネルギー量が５：１から２０：１程
度となるようにすることが望ましい。なお、この後の工
程は、上記実施例と同様である。
ギーと再酸化時の熱エネルギーとは、例えばＲＴＰ装置
では酸窒化が１１００℃、６０秒となし、再酸化が１１
００℃、１０秒とする。また、酸化炉を用いる場合にも
酸窒化対再酸化のエネルギー量が５：１から２０：１程
度となるようにすることが望ましい。なお、この後の工
程は、上記実施例と同様である。
【００１７】以上、各実施例について説明したが、この
発明は、これらに限定されるものではなく、構成の要旨
に付随する各種の設計変更が可能である。例えば、上記
各実施例では、ゲート絶縁膜の膜厚を最終的に１０ｎｍ
程度としたが、各種ＭＯＳデバイスによって、この膜厚
を適宜変更しても勿論よい。また、上記実施例における
酸窒化工程では、亜酸化窒素（Ｎ2Ｏ）を用いたが、こ
の他一酸化窒素（ＮＯ）等を用いてもよい。
発明は、これらに限定されるものではなく、構成の要旨
に付随する各種の設計変更が可能である。例えば、上記
各実施例では、ゲート絶縁膜の膜厚を最終的に１０ｎｍ
程度としたが、各種ＭＯＳデバイスによって、この膜厚
を適宜変更しても勿論よい。また、上記実施例における
酸窒化工程では、亜酸化窒素（Ｎ2Ｏ）を用いたが、こ
の他一酸化窒素（ＮＯ）等を用いてもよい。
【００１８】
【発明の効果】以上の説明から明らかなように、この発
明によれば、半導体基板に予め形成したゲート絶縁膜を
酸窒化する工程を再酸化する工程とを施すことにより、
ＳｉＯＮ／Ｓｉ界面近傍のみを低窒素濃度領域としたＳ
ｉＯＮゲート絶縁膜を形成することが可能となる。この
ため、本発明によれば、ＳｉＯ2と同等の界面準位密度
及び電子移動度を有し、且つ初期絶縁耐圧（ＴＺＤ
Ｂ）、絶縁破壊電荷量（ＱBD）、ホットエレクトロン耐
性はＳｉＯ2より優れた特性を有するゲート絶縁膜が形
成できるという効果を奏する。
明によれば、半導体基板に予め形成したゲート絶縁膜を
酸窒化する工程を再酸化する工程とを施すことにより、
ＳｉＯＮ／Ｓｉ界面近傍のみを低窒素濃度領域としたＳ
ｉＯＮゲート絶縁膜を形成することが可能となる。この
ため、本発明によれば、ＳｉＯ2と同等の界面準位密度
及び電子移動度を有し、且つ初期絶縁耐圧（ＴＺＤ
Ｂ）、絶縁破壊電荷量（ＱBD）、ホットエレクトロン耐
性はＳｉＯ2より優れた特性を有するゲート絶縁膜が形
成できるという効果を奏する。
【図１】（Ａ）〜（Ｃ）は本発明の実施例の工程を示す
断面図。
断面図。
【図２】（Ａ）及び（Ｂ）は本発明の実施例の工程を示
す断面図。
す断面図。
【図３】（Ａ）〜（Ｃ）は本発明の実施例の工程を示す
断面図。
断面図。
【図４】（Ａ）〜（Ｃ）は、ゲート絶縁膜を酸窒化した
場合のＳｉ、Ｏ及びＮの深さ方向の分布を示すＡＥＳプ
ロファイル。
場合のＳｉ、Ｏ及びＮの深さ方向の分布を示すＡＥＳプ
ロファイル。
【図５】（Ａ）〜（Ｃ）は、ゲート絶縁膜を酸窒化した
場合のＳｉ、Ｏ及びＮの深さ方向の分布を示すＡＥＳプ
ロファイル。
場合のＳｉ、Ｏ及びＮの深さ方向の分布を示すＡＥＳプ
ロファイル。
１…シリコン基板 ２…素子間分離膜 ３…ゲート絶縁膜 ４…ゲート電極 ５…不純物注入領域 ６…層間絶縁膜 ７，８…コンタクトホール ９…Ａｌ膜 １０，１１…電極
Claims (2)
- 【請求項１】 半導体基板上に酸化膜を形成した後、少
なくとも窒素と酸素とを含む反応性ガス雰囲気中で第一
の熱処理を行い、その後、少なくとも酸素を含み、且つ
反応性の窒素の組成比が１０％以下である反応性ガス中
で第二の熱処理を行うことを特徴とするゲート絶縁膜の
形成方法。 - 【請求項２】 前記第二の熱処理エネルギーは、前記第
一の熱処理エネルギーより小さい請求項１記載のゲート
絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12844194A JPH07335876A (ja) | 1994-06-10 | 1994-06-10 | ゲート絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12844194A JPH07335876A (ja) | 1994-06-10 | 1994-06-10 | ゲート絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335876A true JPH07335876A (ja) | 1995-12-22 |
Family
ID=14984814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12844194A Pending JPH07335876A (ja) | 1994-06-10 | 1994-06-10 | ゲート絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335876A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134518A (ja) * | 2000-10-27 | 2002-05-10 | Mitsubishi Materials Silicon Corp | 抵抗率を調整したシリコンウェーハ及びそのウェーハの製造方法 |
| JP2002134513A (ja) * | 2000-10-27 | 2002-05-10 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法 |
| JP2005244176A (ja) * | 2004-02-23 | 2005-09-08 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
| JP2007142442A (ja) * | 1997-07-01 | 2007-06-07 | Steag Rtp Systems Gmbh | シリコン基板の高速昇降温処理（ｒｔｐ）方法 |
| EP0928497B1 (en) * | 1996-09-05 | 2008-07-09 | Spansion LLC | A novel process for reliable ultra-thin oxynitride formation |
| JP2010028008A (ja) * | 2008-07-24 | 2010-02-04 | Nec Electronics Corp | 半導体装置の製造方法 |
-
1994
- 1994-06-10 JP JP12844194A patent/JPH07335876A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0928497B1 (en) * | 1996-09-05 | 2008-07-09 | Spansion LLC | A novel process for reliable ultra-thin oxynitride formation |
| JP2007142442A (ja) * | 1997-07-01 | 2007-06-07 | Steag Rtp Systems Gmbh | シリコン基板の高速昇降温処理（ｒｔｐ）方法 |
| JP2002134518A (ja) * | 2000-10-27 | 2002-05-10 | Mitsubishi Materials Silicon Corp | 抵抗率を調整したシリコンウェーハ及びそのウェーハの製造方法 |
| JP2002134513A (ja) * | 2000-10-27 | 2002-05-10 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法 |
| JP2005244176A (ja) * | 2004-02-23 | 2005-09-08 | Hynix Semiconductor Inc | 半導体素子の酸化膜形成方法 |
| JP2010028008A (ja) * | 2008-07-24 | 2010-02-04 | Nec Electronics Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5827769A (en) | Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode | |
| EP0690487B1 (en) | Methods for forming oxide films | |
| US6773999B2 (en) | Method for treating thick and thin gate insulating film with nitrogen plasma | |
| JP2871530B2 (ja) | 半導体装置の製造方法 | |
| US6228779B1 (en) | Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology | |
| US20070169696A1 (en) | Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics | |
| JP4919586B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008028403A (ja) | 第１の酸化物層および第２の酸化物層を形成するための方法 | |
| JPH10313114A (ja) | 半導体装置の製造方法 | |
| JP3593340B2 (ja) | 集積回路デバイスの製造方法 | |
| JP2001135735A (ja) | 不揮発性半導体装置の製造方法 | |
| JPH07335876A (ja) | ゲート絶縁膜の形成方法 | |
| JP2002222941A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP2003133550A (ja) | 半導体装置及びその製造方法 | |
| JPH1167760A (ja) | 半導体装置の製造方法 | |
| JP3681525B2 (ja) | 半導体装置の製造方法 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| JP3372030B2 (ja) | 薄膜絶縁膜の形成方法 | |
| JPH08255905A (ja) | 半導体装置の製造方法 | |
| KR20000056495A (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JP2003060198A (ja) | 半導体装置及びその製造方法 | |
| JPH05251439A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH10308361A (ja) | 半導体装置及びその製造方法 | |
| JP3090089B2 (ja) | 半導体装置の製造方法 | |
| JPH118317A (ja) | 半導体装置およびその製造方法 |