JP2007142442A - シリコン基板の高速昇降温処理(rtp)方法 - Google Patents

シリコン基板の高速昇降温処理(rtp)方法 Download PDF

Info

Publication number
JP2007142442A
JP2007142442A JP2006328428A JP2006328428A JP2007142442A JP 2007142442 A JP2007142442 A JP 2007142442A JP 2006328428 A JP2006328428 A JP 2006328428A JP 2006328428 A JP2006328428 A JP 2006328428A JP 2007142442 A JP2007142442 A JP 2007142442A
Authority
JP
Japan
Prior art keywords
oxygen
torr
partial pressure
gas
reactive gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006328428A
Other languages
English (en)
Inventor
Wilfried Lerch
レルヒ ヴィルフリート
Zsolt Nenyei
ネニエイ ツォルト
Helmut Sommer
ゾンマー ヘルムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Steag RTP Systems GmbH
Original Assignee
Steag RTP Systems GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Steag RTP Systems GmbH filed Critical Steag RTP Systems GmbH
Publication of JP2007142442A publication Critical patent/JP2007142442A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ドーパント量およびドーパント位置に関する許容性を満たすことが可能なように半導体基板を処理する方法、非常に薄い酸化膜を優れた特性および優れた均一性で製造することができるように半導体基板を処理する方法、シリコンおよび酸化シリコンの反応物のエッチングを慎重に制御できるように半導体基板を処理する方法を提供する。
【解決手段】シリコン基板の高速昇降温処理(RTP)の方法において、非常に低い分圧の反応性ガスを使用してシリコン表面上でのエッチングおよび酸化膜の成長を制御する。
【選択図】図3

Description

本発明は感受性電子材料(sensitive electronic material)の高速昇降温処理(Rapid Thermal Processing)(RTP)のための方法に関する。
高速昇降温処理(RTP)は、半導体加工ならびに薄板、スラブもしくはディスクの形の対象物もしくはウェハを加熱するための一般的な良好に制御された方法に使用できる多用性の光学的加熱法(versatile optical heating method)である。一般にチャンバの壁の少なくとも幾つかの部分が透明であり強力な加熱ランプからの放射線を透過するチャンバに1回に1個の対象物が挿入される。一般に壁の透明な部分は石英であり、これは波長3〜4ミクロンまでの放射線を透過する。一般にこれらのランプはタングステンハロゲンランプであるが、アークランプまたは他の任意の可視放射線源および/または近赤外放射線源を使用してもよい。ランプからの放射線は壁の透明な部分を通って対象物の平坦な表面上に向かい、加熱する。放射線は対象物の平坦な表面上に片面から他の面、または両面同時に向かわせてもよい。対象物が、壁の透明な部分によって透過される近赤外または可視スペクトルの領域で光を吸収するのであれば、RTP技術は種々の材料加工および条件のために、温度およびプロセスガスを迅速に変化させてもよい。半導体ウェハの平坦な表面を均一に照射できるので、ウェハ全体は全加熱時間の間にウェハ全体にわたって比較的少ない温度差で加熱することができ、従って殆どスリップが発生しない。RTPは種々の半導体加工の"サーマルバジェット"を低減させ、かつ材料を迅速に冷却する場合に"凍結(frozen in)"することがある種々の準安定状態をもたらすことができる。
RTP装置は比較的新しい。過去10年または15年で、かかる装置は調査および開発にのみ使用された。研究の進展によって温度の均一性が向上し、サーマルバジェットを低減させる加熱サイクルおよび方法が発達した。従来のRTP装置は非構造的な均質な材料を平坦なプレートまたはディスクの形で加熱し、半導体の加工方法に十分なプレート全体にわたる温度の均一性をもたらすことができる。
現行のRTP装置での温度制御は主に、比較的非構造的かつ特徴がない半導体ウェハの裏面の温度を測定する単色(または狭い波長バンドの)高温測定によって実施する。一般に温度測定の結果はフィードバック制御で使用され、加熱ランプ出力を制御する。種々の放射率で裏面が被覆されたウェハは前記のように使用できないが、通常裏面の層をエッチングするか、または温度を接触式熱電対を使用して測定する。
温度制御のより新規な方法は米国特許第5,359693号明細書に記載される出力制御されたオープンループ加熱(open loop heating)であり、この特許は参照して援用されている。
参照して援用されているドイツ国特許DE4223133C2号はRTP装置において比較的欠陥がない材料を製造するための方法を開示している。熱不均一性に導く装置は、より均一な加工が重要であるため過去数年間で減少している。該技術においては、個々のランプの出力制御、円形ランプの使用および半導体ウェハの回転は独立の出力制御で使用されている。
殆どのRTP装置は、一端が開放された薄い長方形の石英の反応チャンバを有している。真空での使用のためのチャンバは屡々平らな楕円形の断面を有する。これは平らな円柱状のパンケーキ形である場合もある。一般にチャンバは加熱すべき薄い対象物が水平に保たれるように使用されるが、垂直または任意の適当な方向に保たれてもよい。反応器チャンバは通常、加熱すべき対象物とランプを近づかせるために薄い。反応器チャンバは、ウェハハンドリング装置(wafe handling system)が作動している際に空気圧によって作動するドアによって一端で開閉する。通常、ドアはステンレス鋼製であり、内側に取り付けられた石英板を有していてもよい。プロセスガスはドアの反対側でチャンバ中に導入され、ドア側で排気される。プロセスガス流は種々のマニホルドに連結されたコンピュータ制御された弁によってこの分野でよく知られている方法で制御される。
半導体技術の発達において、装置の規模がますます小さくなるにつれて、ウェハのサイズはますます大きくなり、ドーパント原子の注入の深さはますます浅くなり、注入量のための許容量ならびにこれらのドーパント原子の移動がより厳しくなってきている。高速昇降温処理は当業者がより厳しい許容性を維持できるようにする。それというのも該処理は特定の方法のための最適な温度で実施できるが、温度と時間の曲線の上下における他の温度で殆ど時間が費やされないからである。しかしながら、裸のシリコン(bare silicon)表面、または自然酸化膜もしくは非常に薄いゲートおよびトンネル酸化膜を有するシリコンデバイスの処理において今まで認められなかった問題が見出された。処理自体は幾つかの場合にドーパントの分布および量を変化させる。従来のプロセスガス組成は時々前記の様な問題を引き起こし、それぞれの特定の型のウェハのためのプロセスガス組成、温度、時間の組合せの適当な仕様はRTP法を使用して製造したデバイスの均一性を多大に改善することが判明した。
関連した適用
RTP原理に基づく反応器は屡々、ウェハ処理工程の間に全断面が開く反応器チャンバの一端を有している。プロセスを変えるかまたは、例えば種々のウェハサイズを使用する場合に、ウェハよりも極めて大きな寸法を有し、より厚いことがある種々のウェハホルダ、ガードリング、ガス分配板(gas distribution plate)をチャンバ中に導入し、かつ容易かつ迅速に変えなければならないのでこの構造が設けられている。反応チャンバの寸法はこれらの補助部材を考慮に入れて設計されている。本発明の譲受人に譲渡され、かつ参照して援用されている今や米国特許である特許明細書08/387220号はガス流の重要性およびガス流調整のためのドアにおける開口部の使用およびプロセスチャンバ中の不純物の制御の重要性を教示している。
慣用のRTPシステムで加熱されるウェハは典型的に複数の石英のピン(pin)上に載置され、このピンはウェハをシステムのリフレクタ壁と正確に平行に支持する。従来の技術のシステムは設置されたサセプタ上にウェハ、典型的には均一シリコンウェハが載置されている。
本発明の譲受人に譲渡され、かつ参照して援用されている同時係属特許出願08/537409号はウェハと離れたサセプタの重要性を教示している。
III−IV族半導体の高速昇降温処理はシリコンのRTPと同様にうまくいかない。この1つの理由は、ガリウムヒ素(GaAs)の場合に表面が、例えば比較的高い蒸気圧のヒ素(As)を有していることである。この表面領域はAsが減損し、材料の質が問題になる。本発明の譲受人に譲渡され、かつ参照して援用されている同時係属特許出願08/631265号は前記の問題を克服するための方法および装置を提供している。
米国特許第5,359693号明細書 ドイツ国特許DE4223133C2号 米国特許明細書08/387220号 同時係属特許出願08/537409号 同時係属特許出願08/631265号
本発明の課題は、ドーパント量およびドーパント位置に関する許容性を満たすことが可能なように半導体基板を処理する方法を提供することである。本発明の課題は非常に薄い酸化膜を優れた特性および優れた均一性で製造することができるように半導体基板を処理する方法を提供することである。
本発明の課題は、シリコンおよび酸化シリコンの反応物のエッチングを慎重に制御できるように半導体基板を処理する方法を提供することである。
高速で昇降温処理される半導体基板を取り巻く雰囲気を、非常に低濃度のリアクタントガス(reactant gas)の使用により、半導体および半導体の薄い酸化膜の過剰なエッチング、ならびに半導体酸化膜の過剰な成長に対して表面を安定化するように慎重に制御する。
発明の詳細な説明
シリコンおよびSiO2界面の性質
モノリシックプレーナIC技術の化学的基礎は、シリコンが高温で酸素と反応し、反応の間に発生する酸化膜(SiO2)が安定かつ均一な層であり、これがシリコン表面を保護し、ドーパントの拡散に対するバリヤとして作用することである。この酸化膜はいわゆる熱酸化膜(thermal oxide)であり、これは清浄なシリコン上に低温で形成するいわゆる"自然酸化膜"とは異なる。自然酸化膜は熱酸化膜ほど"良好"でない。それというのも自然酸化膜は多くの他の状態を有するか、またはSi−SiO2界面で"ダングリングボンド"を有するからである。完璧さのために(for completeness)、"良好"な酸化膜は化学蒸着法によって得ることができ、その際、界面からはシリコンが殆ど消費されないか、または消費されない。最近RTPのために、高温で短時間のSi−SiO2界面の性質は低い酸素濃度範囲で慎重に評価する必要があることが判明した。更にその性質は、酸化膜層がシリコン表面に生じるか、またはSi−SiO2界面がデバイス上に生じる場合のUHVまたは中性ガス雰囲気のアニールの場合においても重要な役割を果たす。
幾つかの要因(最も重要なものは温度と酸素濃度)に依存して、シリコンは中性の大気圧の雰囲気において酸素と以下のように反応することができる。酸素の"より高い"分圧において
Figure 2007142442
シリコン表面上にSiO2を生成させるためには、大気の中性ガス雰囲気において最低限の酸素濃度でなければならない。しかしながら最低限のO2濃度は温度、ドーパント濃度およびウェハの方向に強く依存し、約1100℃より上の比較的高い温度に関して約500ppmである(低圧力(大気圧より低い)プロセスの場合には相応の酸素分圧を使用せねばならない。1大気周囲圧において、500ppmの酸素は分圧0.38トルに相当する)。SiO2ガス界面での酸素は酸化膜を通って移行し、Si−SiO2界面で反応し、SiO2を形成する。SiO2を生成するための最低限の圧力より高い酸素圧力でSiO2が形成される速度は酸素濃度に伴ってゆっくり上昇する。より低い酸素濃度では、
Figure 2007142442
非常に低い酸素濃度においては、シリコンは酸化してSiO2を形成できず、一酸化ケイ素(SiO)が形成されるのみである。900℃より高い温度においてSiOは揮発性であり、表面から迅速に放出される。任意の開いたシリコン表面(自然酸化膜で覆われているものでさえも)は、前記反応によってエッチングされ、シリコンが消費される。原子的表面の粗さが増大し、浅い注入層を部分的または全体的に消失させ、SiOが反応器のより冷たい部分に堆積することが判明した。極めて浅い注入領域、例えばホウ素を注入した領域に関しては、注入した領域の厚さはシリコンがエッチング除去されるに伴って縮小し、領域中のホウ素の全量はホウ素がシリコンと一緒に放出されるに伴いより少なくなる。Si−SiO2界面で酸素の前記の低い分圧では、
Figure 2007142442
熱的SiO2(thermal SiO2)が存在するシリコン表面部分において、その厚さが僅か10nmであっても、熱的SiO2は微視的なエッチングから表面を保護する。しかしながら、Si原子はSi−SiO2界面を離れる。しかしながら保護SiO2層は界面において反応c)を停止させることができない。ダングリングボンドはSi−SiO2表面で形成され、最悪の場合にはボイドおよび更には孔食が生じることがある。
シリコン基板が高温および短時間で処理される場合に、プロセスガス中の非常に低濃度の反応性ガスを使用することによって前記の方法を制御できることが判明した。不均一化から界面を保護できる最低限の酸素濃度は幾つかの要因に依存している。これらは、例えばウェハ温度、局所的な酸化膜の厚さ、シリコン表面上でのドーピングレベルおよびプロセスガス中の他の成分、例えばNH3、H2、H2O、N2、NO、N2O、Ar等である。酸素不含の雰囲気(高真空および超高真空)中で実施されるあらゆる高温アニール工程がSi−SiO2界面で一定の程度の不均一化をもたらすことを言及することは重要である。従って全ての後酸化アニール工程は少なくともppmレベルで前記の反応性ガスを使用しなければならない。
界面工学
界面反応の詳細な研究は、オープンウィンドウ(open window)がウェハ上の厚い酸化膜中に存在する際にゲート酸化膜の形成のためおよび、例えばボロンホスホノシリケートガラス(BPSG)のリフローの場合においてシャロー接合およびウルトラシャロー接合を形成するために重要である。注入した浅いドーパントの特性を維持するために、屡々当業者は微妙に平衡を保つ必要があり、裸のシリコン表面部を酸化させるべきでなく、エッチングも許容されない。酸化はドーパントの偏折および異常な拡散をもたらす。SiOの生成はエッチング表面をもたらし、注入された表面層は減損または除去される。シリコン表面反応が平衡化され、僅かなSiO2単分子層(2−3)のみが表面上で成長する酸素濃度におけるプロセスウィンドウ(process window)を見出す必要がある。
酸化膜の成長は非常に薄い酸化膜層の楕円偏光測定によって制御可能である。SiO生成による任意の表面のエッチングは原子的な表面の粗さの測定によって明らかにすることができる。
実験手順
シリコンウェハをAST−SHS−2800ε高速昇降温装置中で種々の温度で、かつN2雰囲気中で種々の非常に低い酸素濃度でアニールする。アニール後に、SFM(スキャニングフォース顕微鏡(scanning force microscopy))によって表面の粗さを測定し、最大の表面の粗さをもたらす酸素濃度および表面エッチングを回避するための必要最低限の酸素濃度を見出す。SHS2800εRTP装置はppmレベルでプロセスガス混合物を制御することができる。
これらの試験のためのウェハの仕様:開封したばかりの150mmプライムCZシリコンウェハ(150mm prime CZ silicon wafe)、3〜9Ω・cm、n−型(100)方向。前クリーニングはしなかった。試料を1050℃、1100℃および1150℃で30秒間アニールした。各試験に関して酸素濃度を変化させ、1大気圧を僅かに上回る全圧で中性ガス中で33、125、250、500および1000ppmのO2レベルを使用した。SFM調査のために、トポメトリックスエクスプローラヘッド(Topometrix Explorer head)および種々の針(tip)を使用した。非接触様式で測定を実施した。粗さのパラメータは1×1μmスポットから計算した。異なる試験の平均のSq(表面の自乗平均偏差)およびSa(表面の相加平均偏差)をそれぞれ1050℃、1100℃および1150℃での30秒間のアニールに関して図1、図2および図3にプロットした。250ppmおよび500ppmの酸素濃度の場合の1100℃で30秒間の高速熱酸化(rapid thermal oxdation)(RTO)後のSFM表面特性をそれぞれ図4および図5に示した。
測定から以下のことを判断した:
a)アニール雰囲気が少なくとも500ppm(分圧0.38トル)のO2を含有する場合に1100℃および1150℃で裸のシリコンウェハをSiO2に無事に酸化することができる。最低限の分圧は酸化膜を生成せず、エッチングされないために必要であり、自然酸化膜は温度の種々の組合せおよびプロセスガスの成分に関して前記の方法によって容易に決定できる。
b)1100℃および1150℃で250ppmのO2濃度で最も強力な表面エッチングが観察された。
c)より高温で表面エッチングはより強力になる。
d)1050℃でSiO2は125ppmのO2濃度で最早生成される。表面エッチングはより低い酸素濃度で実施される。
e)薄い酸化膜層は注入されたSi表面上に裸のシリコン上の1.5〜2倍までの速度で成長する。
f)酸化膜を有さない注入されたウェハの場合に、通常のアニール条件(および900℃より高い)で1〜100ppmの酸素濃度範囲で表面エッチングが期待できる。かかる場合に平均シート抵抗(mean sheet resistivity)が増大し、均一性はより悪化する。自然酸化膜分布の形態的な楕円偏光測定は表面エッチングを明らかにすることができる。表面エッチングに伴い自然酸化膜の均一性は悪化する。
g)1000ppmより下のレベルでSi−SiO2界面が"自己硬化"を始めることは意想外であった。優れた質および均一性の超薄SiO2層は高温および非常に低い酸素濃度を使用して製造することができる。自然酸化膜はHF中でのクイックディップ(quick dip)によってウェハを清浄化(cleaning off )することができ、ウェハ表面はしばらくの間H原子によって不動態化されたままであった。ウェハをRTP装置中に挿入し、酸素またはプロセスガスの温度および他の成分によって設定される最低値より高い濃度を有する酸素含有ガスによって加熱する場合、ウェハ表面は酸化され、数層の単分子層の範囲で厚さを5nmに良好に制御された酸化膜を容易に製造することができた。
h)エネルギー準位が異なる近表面Si原子(near surface Si atom)はより高温でより均一に酸化される。極めて薄い厚さ、例えば0.5〜5nmの厚さ範囲は非常に低い酸素濃度によって低圧または中性ガス雰囲気、例えば窒素もしくはアルゴンにおいて維持することができる。この技術は制御されたサーマルキネティックプロセシング法(controlled thermal kinetic processing method)によって支持されている。
i)酸素含有ガス、例えばH2O、NO、N2Oは試験済みであり、低濃度で酸素と類似の保護挙動を示す。1200℃および1250℃のより高い温度も試験されており、類似の挙動を示す。
j)各RTPプロセス温度のためには、分解から表面酸化膜およびSi−SiO2界面を保護するプロセスガス中に最低濃度の酸素または他の反応性ガスが存在する。この濃度は前記の仕様において設定されるように実験によって最適に設定される。有利にはこのレベルは酸素の分圧0.01トルおよび3トルの間である。より有利にはこのレベルは酸素ガス0.1トルおよび1トルの間である。試験されている他の反応性ガスはNH3、H2、H2O、N2、NO、N2Oである。シリコンと反応する全ての反応性ガスは、前記のような低い濃度で使用する場合に優れており、かつ再現性のある結果をもたらすことが期待されている。このことはオキシニトリドの製造のために特に重要であり、その際、Si−SiO2界面での窒素原子1原子対酸素原子100原子の比はE2PROM製造で非常に価値があると示されている。
k)NH3の非常に低い濃度は非常に良好に制御されたエッチング特性を有すると示されている。
図1は約1大気圧の中性の雰囲気中の酸素ガスの量の関数としての1050℃で30秒間アニールしたウェハの表面の粗さを示している 図2は約1大気圧の中性の雰囲気中の酸素ガスの量の関数としての1100℃で30秒間アニールしたウェハの表面の粗さを示している 図3は約1大気圧の中性の雰囲気中の酸素ガスの量の関数としての1150℃で30秒間アニールしたウェハの表面の粗さを示している 図4は500ppmの酸素ガス中で1100℃で30秒間アニールしたウェハの表面の粗さの原子間力顕微鏡写真を示す 図5は250ppmの酸素ガス中で1100℃で30秒間アニールしたウェハの表面の粗さを示す

Claims (17)

  1. シリコン基板の高速昇降温処理によって後酸化アニールをせずに超薄酸化膜を製造するための方法において、0〜5nmの酸化膜を有するシリコン基板を、0.01トル〜3トルの範囲の分圧を有する酸素含有反応性ガスの濃度を有する雰囲気下でRTP装置中で酸化膜の厚さが僅かに増加し、0.5〜5nmの範囲になるまで処理することを特徴とする超薄酸化膜の製造方法。
  2. 濃度が分圧0.1トル〜1トルの酸素ガスである請求項1記載の方法。
  3. 濃度が分圧0.01トル〜3トルの酸化窒素(NO)または亜酸化窒素(N2O)である請求項1記載の方法。
  4. 雰囲気が更に分圧0.01トル〜3トルの酸素ガスを含有する請求項1記載の方法。
  5. 酸素ガスの分圧が0.1トル〜1トルである請求項3記載の方法。
  6. 酸化窒素(NO)または亜酸化窒素(N2O)の分圧が0.1トル〜1トルである請求項5記載の方法。
  7. 反応性ガスが更に分圧0.01トル〜1トルのNH3を含有する請求項1記載の方法。
  8. 有利にはシリコンウェハ表面上に0.5nm〜5nmまでの範囲で超薄酸化膜を製造するための方法において、低圧もしくは中性ガス雰囲気下で反応性ガスを含有する非常に低い酸素濃度内でRTP装置中でウェハを加熱し、前記の濃度が分圧0.02トルから3トルまでの範囲の酸素含有反応性ガスであることを特徴とする超薄酸化膜の製造方法。
  9. 酸素含有反応性ガスが酸素である請求項8記載の方法。
  10. 酸素含有反応性ガスが酸化窒素(NO)である請求項8記載の方法。
  11. 酸素含有反応性ガスが亜酸化窒素(N2O)である請求項8記載の方法。
  12. 酸素含有反応性ガスが更に分圧0.02トル〜3トルの酸素ガスを含有する請求項10記載の方法。
  13. 酸素含有反応性ガスが更に分圧0.02トル〜3トルの酸素ガスを含有する請求項11記載の方法。
  14. 前記の加熱の前にウェハから自然酸化膜を除去する付加的な工程を有する、請求項8記載の方法。
  15. ウェハを前記の加熱工程で1250℃に加熱する請求項8記載の方法。
  16. 酸素含有反応性ガスがH2Oを含有する請求項8記載の方法。
  17. 酸素含有反応性ガスが分圧0.02トル〜3トルのNH3ガスを含有する請求項8記載の方法。
JP2006328428A 1997-07-01 2006-12-05 シリコン基板の高速昇降温処理(rtp)方法 Pending JP2007142442A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/886,215 US6100149A (en) 1997-07-01 1997-07-01 Method for rapid thermal processing (RTP) of silicon substrates

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11506272A Division JP2000513508A (ja) 1997-07-01 1998-06-25 シリコン基板の高速昇降温処理(rtp)方法

Publications (1)

Publication Number Publication Date
JP2007142442A true JP2007142442A (ja) 2007-06-07

Family

ID=25388629

Family Applications (2)

Application Number Title Priority Date Filing Date
JP11506272A Pending JP2000513508A (ja) 1997-07-01 1998-06-25 シリコン基板の高速昇降温処理(rtp)方法
JP2006328428A Pending JP2007142442A (ja) 1997-07-01 2006-12-05 シリコン基板の高速昇降温処理(rtp)方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP11506272A Pending JP2000513508A (ja) 1997-07-01 1998-06-25 シリコン基板の高速昇降温処理(rtp)方法

Country Status (6)

Country Link
US (1) US6100149A (ja)
EP (1) EP1018148A1 (ja)
JP (2) JP2000513508A (ja)
KR (1) KR100353956B1 (ja)
TW (1) TW413841B (ja)
WO (1) WO1999001895A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177495A (ja) * 2009-01-30 2010-08-12 Covalent Materials Corp シリコンウェーハの熱処理方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
JP2002543608A (ja) * 1999-05-03 2002-12-17 シュテアク エルテーペー システムズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体材料の格子構造体中に欠陥を形成させる方法
US6403479B1 (en) * 2000-03-17 2002-06-11 Hitachi, Ltd. Process for producing semiconductor and apparatus for production
US6656838B2 (en) 2001-03-16 2003-12-02 Hitachi, Ltd. Process for producing semiconductor and apparatus for production
US6897131B2 (en) * 2002-09-20 2005-05-24 Applied Materials, Inc. Advances in spike anneal processes for ultra shallow junctions
US6803297B2 (en) * 2002-09-20 2004-10-12 Applied Materials, Inc. Optimal spike anneal ambient
US7101812B2 (en) * 2002-09-20 2006-09-05 Mattson Technology, Inc. Method of forming and/or modifying a dielectric film on a semiconductor surface
MD2859C2 (ro) * 2004-08-12 2006-07-31 ШИШЯНУ Серджиу Nanotehnologie de obţinere a materialelor nanostructurate şi nanocompozite (variante)
US20060291833A1 (en) * 2005-06-01 2006-12-28 Mattson Techonology, Inc. Switchable reflector wall concept
CN102751211B (zh) * 2011-04-17 2014-12-24 中国科学院微电子研究所 快速热退火设备中氧气浓度的监测方法
US8492290B2 (en) * 2011-06-21 2013-07-23 International Business Machines Corporation Fabrication of silicon oxide and oxynitride having sub-nanometer thickness

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51102964A (ja) * 1975-03-05 1976-09-10 Kubota Ltd
JPS618931A (ja) * 1984-06-25 1986-01-16 Hitachi Ltd 半導体装置の製造方法
JPS63111632A (ja) * 1986-10-23 1988-05-16 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 二酸化シリコン層の安定化方法
JPH03180026A (ja) * 1989-12-08 1991-08-06 Sony Corp 半導体装置の製造方法
JPH0418729A (ja) * 1990-05-11 1992-01-22 Mitsubishi Materials Corp シリコンウエーハの酸化膜形成前処理方法及びシリコンウエーハの酸化液
JPH04152518A (ja) * 1990-10-16 1992-05-26 Toshiba Corp 半導体装置の製造方法
JPH05218006A (ja) * 1992-02-06 1993-08-27 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH0669195A (ja) * 1991-03-04 1994-03-11 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH06333917A (ja) * 1993-05-20 1994-12-02 Fujitsu Ltd 半導体ウエーハの酸化前処理方法
JPH07142460A (ja) * 1993-11-19 1995-06-02 Tokyo Electron Ltd 酸化処理装置及び酸化処理方法
JPH07221088A (ja) * 1994-01-28 1995-08-18 Tokyo Electron Ltd 熱処理装置及び熱処理方法
JPH07283210A (ja) * 1994-04-01 1995-10-27 Sony Corp 絶縁膜形成装置及び絶縁膜形成方法
JPH07335876A (ja) * 1994-06-10 1995-12-22 Sony Corp ゲート絶縁膜の形成方法
JPH08288283A (ja) * 1995-04-14 1996-11-01 Ricoh Co Ltd シリコン酸化膜形成方法およびシリコン酸化膜形成装置
JPH09106971A (ja) * 1995-08-14 1997-04-22 At & T Corp 半導体デバイスの製造方法
JPH09153489A (ja) * 1995-11-30 1997-06-10 Toshiba Corp 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
JP2871530B2 (ja) * 1995-05-10 1999-03-17 日本電気株式会社 半導体装置の製造方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51102964A (ja) * 1975-03-05 1976-09-10 Kubota Ltd
JPS618931A (ja) * 1984-06-25 1986-01-16 Hitachi Ltd 半導体装置の製造方法
JPS63111632A (ja) * 1986-10-23 1988-05-16 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 二酸化シリコン層の安定化方法
JPH03180026A (ja) * 1989-12-08 1991-08-06 Sony Corp 半導体装置の製造方法
JPH0418729A (ja) * 1990-05-11 1992-01-22 Mitsubishi Materials Corp シリコンウエーハの酸化膜形成前処理方法及びシリコンウエーハの酸化液
JPH04152518A (ja) * 1990-10-16 1992-05-26 Toshiba Corp 半導体装置の製造方法
JPH0669195A (ja) * 1991-03-04 1994-03-11 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH05218006A (ja) * 1992-02-06 1993-08-27 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH06333917A (ja) * 1993-05-20 1994-12-02 Fujitsu Ltd 半導体ウエーハの酸化前処理方法
JPH07142460A (ja) * 1993-11-19 1995-06-02 Tokyo Electron Ltd 酸化処理装置及び酸化処理方法
JPH07221088A (ja) * 1994-01-28 1995-08-18 Tokyo Electron Ltd 熱処理装置及び熱処理方法
JPH07283210A (ja) * 1994-04-01 1995-10-27 Sony Corp 絶縁膜形成装置及び絶縁膜形成方法
JPH07335876A (ja) * 1994-06-10 1995-12-22 Sony Corp ゲート絶縁膜の形成方法
JPH08288283A (ja) * 1995-04-14 1996-11-01 Ricoh Co Ltd シリコン酸化膜形成方法およびシリコン酸化膜形成装置
JPH09106971A (ja) * 1995-08-14 1997-04-22 At & T Corp 半導体デバイスの製造方法
JPH09153489A (ja) * 1995-11-30 1997-06-10 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177495A (ja) * 2009-01-30 2010-08-12 Covalent Materials Corp シリコンウェーハの熱処理方法

Also Published As

Publication number Publication date
JP2000513508A (ja) 2000-10-10
TW413841B (en) 2000-12-01
KR100353956B1 (ko) 2002-09-27
WO1999001895A1 (en) 1999-01-14
EP1018148A1 (en) 2000-07-12
KR20010014391A (ko) 2001-02-26
US6100149A (en) 2000-08-08

Similar Documents

Publication Publication Date Title
JP2007142442A (ja) シリコン基板の高速昇降温処理(rtp)方法
EP1340247B1 (en) Method of forming dielectric films
KR100396066B1 (ko) 원위치 증기 발생 방법
US6303520B1 (en) Silicon oxynitride film
JP3413174B2 (ja) In−situ蒸気生成方法及び装置
US20020136831A1 (en) Method and apparatus for insitu vapor generation
WO2006049199A1 (ja) 絶縁膜形成方法および基板処理方法
JP2004349546A (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
KR100370282B1 (ko) 급속 열적 가공(rtp) 장치내에서 반도체 웨이퍼를 산화시키는 방법
JP4851647B2 (ja) 酸化層及びシリコン層のインサイチュウ成長
WO2000042644A1 (en) System and method for surface passivation
WO2000042644A9 (en) System and method for surface passivation
US20080081112A1 (en) Batch reaction chamber employing separate zones for radiant heating and resistive heating
Habuka et al. Haze generation on silicon surface heated in hydrogen ambient at atmospheric pressure
JP2003347241A (ja) カーボン系薄膜除去方法及び表面改質方法並びにそれらの処理装置
WO2005031843A1 (ja) 熱処理装置及び基板の製造方法
Laser et al. Hot Wall Isothermal RTP for Gate Oxide Growth and Nitridation
WO2004012237A2 (en) Methods of forming interfacial layers for high-k gates by ozone oxidation
WO2004010465A2 (en) Thin dielectric formation by steam oxidation

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100805

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101101

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111027