JPH1167760A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1167760A JPH1167760A JP21512997A JP21512997A JPH1167760A JP H1167760 A JPH1167760 A JP H1167760A JP 21512997 A JP21512997 A JP 21512997A JP 21512997 A JP21512997 A JP 21512997A JP H1167760 A JPH1167760 A JP H1167760A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxynitride
- oxynitride film
- silicon
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＰＭＯＳトランジスタのｐ型ゲート電極から
基板へのホウ素等のｐ型不純物の拡散を防止することが
可能なゲート絶縁膜を形成する。 【解決手段】 シリコン酸化膜２２を酸窒化または窒化
することによりシリコン酸窒化膜２３を形成する。シリ
コン酸化膜の酸窒化は一酸化二窒素（Ｎ2 Ｏ），一酸化
窒素（ＮＯ）または二酸化窒素（ＮＯ2 ）ガスの雰囲気
中で行い、また、窒化は窒化アンモニア（ＮＨ3 ）ガス
からなる雰囲気中において行う。続いて、シリコン酸窒
化膜２３を酸化させる。これによりシリコン酸窒化膜の
膜厚が例えば８ｎｍに増加すると共に、シリコン酸窒化
膜とシリコン基板２１との界面にあった窒素高濃度層２
３ａがシリコン酸窒化膜の中心部へと相対的に移動し、
シリコン酸窒化膜中のシリコン基板との界面付近の窒素
濃度が低下する。そののち、シリコン酸窒化膜の上層の
エッチングを行うことにより、最表面に窒素高濃度層を
有するシリコン酸窒化膜（ゲート絶縁膜）を形成する。
基板へのホウ素等のｐ型不純物の拡散を防止することが
可能なゲート絶縁膜を形成する。 【解決手段】 シリコン酸化膜２２を酸窒化または窒化
することによりシリコン酸窒化膜２３を形成する。シリ
コン酸化膜の酸窒化は一酸化二窒素（Ｎ2 Ｏ），一酸化
窒素（ＮＯ）または二酸化窒素（ＮＯ2 ）ガスの雰囲気
中で行い、また、窒化は窒化アンモニア（ＮＨ3 ）ガス
からなる雰囲気中において行う。続いて、シリコン酸窒
化膜２３を酸化させる。これによりシリコン酸窒化膜の
膜厚が例えば８ｎｍに増加すると共に、シリコン酸窒化
膜とシリコン基板２１との界面にあった窒素高濃度層２
３ａがシリコン酸窒化膜の中心部へと相対的に移動し、
シリコン酸窒化膜中のシリコン基板との界面付近の窒素
濃度が低下する。そののち、シリコン酸窒化膜の上層の
エッチングを行うことにより、最表面に窒素高濃度層を
有するシリコン酸窒化膜（ゲート絶縁膜）を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン（Ｓｉ）
絶縁膜の形成工程を含む半導体装置の製造方法に関す
る。
絶縁膜の形成工程を含む半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】近年、半導体装置の高性能化に伴い、半
導体素子動作の低電圧化および低消費電力化が要求され
ている。そのため、特にｐチャネルＭＯＳ（Metal Oxid
e Semiconductor)トランジスタ（以下、ＰＭＯＳトラン
ジスタという）においては、ｐ型不純物のドープされた
ゲート電極（以下、ｐ型ゲート電極という）を有する表
面チャネル型とする必要がある。このＰＭＯＳトランジ
スタのｐ型ゲート電極は多結晶シリコンに不純物として
ホウ素（Ｂ）を注入することにより形成される。なかで
も、製造工程数を減少させる等の目的のためにＰＭＯＳ
トランジスタのソース領域およびドレイン領域並びにゲ
ート電極に同時に不純物の注入を行う場合には、ソース
・ドレイン領域の接合を浅く形成する必要性があること
から、ホウ素の代わりに二フッ化ホウ素（ＢＦ2 ）を用
いて行う方法がより一般的である。
導体素子動作の低電圧化および低消費電力化が要求され
ている。そのため、特にｐチャネルＭＯＳ（Metal Oxid
e Semiconductor)トランジスタ（以下、ＰＭＯＳトラン
ジスタという）においては、ｐ型不純物のドープされた
ゲート電極（以下、ｐ型ゲート電極という）を有する表
面チャネル型とする必要がある。このＰＭＯＳトランジ
スタのｐ型ゲート電極は多結晶シリコンに不純物として
ホウ素（Ｂ）を注入することにより形成される。なかで
も、製造工程数を減少させる等の目的のためにＰＭＯＳ
トランジスタのソース領域およびドレイン領域並びにゲ
ート電極に同時に不純物の注入を行う場合には、ソース
・ドレイン領域の接合を浅く形成する必要性があること
から、ホウ素の代わりに二フッ化ホウ素（ＢＦ2 ）を用
いて行う方法がより一般的である。
【０００３】一方、止まることなく進んでいる半導体の
高集積化は、半導体素子の各構成要素に対しても微細化
を要求しており、例えば、ＭＯＳトランジスタではゲー
ト絶縁膜の薄膜化が求められている。ゲート絶縁膜の薄
膜化に関する開発は活発になされており、例えばゲート
長が０．１８μｍのＭＯＳトランジスタでは、ゲート絶
縁膜の膜厚は縮小則に従って４．５〜５．０ｎｍにまで
薄膜化すると予想されている。すなわち、ＰＭＯＳトラ
ンジスタの場合には、ｐ型ゲート電極と、厚さが薄くか
つ初期絶縁耐圧（ＴＺＤＢ），絶縁破壊耐性およびホッ
トエレクトロン特性などに優れた信頼性の高いゲート絶
縁膜とを有する構造を実現できる技術が必要とされてい
る。
高集積化は、半導体素子の各構成要素に対しても微細化
を要求しており、例えば、ＭＯＳトランジスタではゲー
ト絶縁膜の薄膜化が求められている。ゲート絶縁膜の薄
膜化に関する開発は活発になされており、例えばゲート
長が０．１８μｍのＭＯＳトランジスタでは、ゲート絶
縁膜の膜厚は縮小則に従って４．５〜５．０ｎｍにまで
薄膜化すると予想されている。すなわち、ＰＭＯＳトラ
ンジスタの場合には、ｐ型ゲート電極と、厚さが薄くか
つ初期絶縁耐圧（ＴＺＤＢ），絶縁破壊耐性およびホッ
トエレクトロン特性などに優れた信頼性の高いゲート絶
縁膜とを有する構造を実現できる技術が必要とされてい
る。
【０００４】しかしながら、このようなＰＭＯＳトラン
ジスタを作製する際に上述のホウ素が注入されたｐ型ゲ
ート電極を用いた場合、いわゆるホウ素原子の突き抜け
という問題があった。ゲート電極中においてホウ素原子
はゲート電極を形成している多結晶シリコンの結晶粒界
に沿って拡散し、ゲート絶縁膜に達したのち、更にゲー
ト絶縁膜中を拡散してシリコン基板に達する。このシリ
コン基板に達したホウ素原子は基板表面に浅いｐ型層を
形成する。そのため、ＰＭＯＳトランジスタのしきい値
電圧が変動し、更にゲート絶縁膜の絶縁破壊特性が劣化
するという報告がなされている。また、このホウ素原子
の突き抜けはゲート絶縁膜の膜厚が薄いほど顕著になる
との報告もなされている（E.Hasegawa, M.Kawata, K.An
do, M.Makabe, M.Kitakata, A.Ishitani, L.Manchanda,
M.L.Green, K.S.Krisch and L.C.Feldman, IDEM Tech.
Digest (1995) 327）。
ジスタを作製する際に上述のホウ素が注入されたｐ型ゲ
ート電極を用いた場合、いわゆるホウ素原子の突き抜け
という問題があった。ゲート電極中においてホウ素原子
はゲート電極を形成している多結晶シリコンの結晶粒界
に沿って拡散し、ゲート絶縁膜に達したのち、更にゲー
ト絶縁膜中を拡散してシリコン基板に達する。このシリ
コン基板に達したホウ素原子は基板表面に浅いｐ型層を
形成する。そのため、ＰＭＯＳトランジスタのしきい値
電圧が変動し、更にゲート絶縁膜の絶縁破壊特性が劣化
するという報告がなされている。また、このホウ素原子
の突き抜けはゲート絶縁膜の膜厚が薄いほど顕著になる
との報告もなされている（E.Hasegawa, M.Kawata, K.An
do, M.Makabe, M.Kitakata, A.Ishitani, L.Manchanda,
M.L.Green, K.S.Krisch and L.C.Feldman, IDEM Tech.
Digest (1995) 327）。
【０００５】このような報告に対して、ホウ素原子の突
き抜けを抑制する方法についても様々な報告がなされて
いる。それらはいずれも、窒素（Ｎ）原子によるホウ素
原子の拡散抑止効果を利用したものであり、（１）ゲー
ト電極に窒素を導入する方法と、（２）ゲート絶縁膜に
窒素を導入する方法とに大別される。
き抜けを抑制する方法についても様々な報告がなされて
いる。それらはいずれも、窒素（Ｎ）原子によるホウ素
原子の拡散抑止効果を利用したものであり、（１）ゲー
ト電極に窒素を導入する方法と、（２）ゲート絶縁膜に
窒素を導入する方法とに大別される。
【０００６】ゲート電極に窒素を導入する方法は、更
に、（１ａ）ゲート電極としての多結晶シリコン膜を形
成した後、窒素をイオン注入する方法や、（１ｂ）多結
晶シリコン膜をＣＶＤ（Chemical Vapor Deposition)法
により作製する際に窒素をドープする方法（in-situ N-
doped CVD 法）などが報告されている（Takashi KUROI,
Maiko KOBAYASHI, Masayoshi SHIRAHATA, Toshiki OKUM
URA, Shigeru KUSUNOKI, Masahide INUISHI and Natsur
o TSUBOUCHI, Jpn. J. Appl. Phys. 34 (1995)771 ; 中
山 諭，信学技法，SDM94-42 (1995) 55）。
に、（１ａ）ゲート電極としての多結晶シリコン膜を形
成した後、窒素をイオン注入する方法や、（１ｂ）多結
晶シリコン膜をＣＶＤ（Chemical Vapor Deposition)法
により作製する際に窒素をドープする方法（in-situ N-
doped CVD 法）などが報告されている（Takashi KUROI,
Maiko KOBAYASHI, Masayoshi SHIRAHATA, Toshiki OKUM
URA, Shigeru KUSUNOKI, Masahide INUISHI and Natsur
o TSUBOUCHI, Jpn. J. Appl. Phys. 34 (1995)771 ; 中
山 諭，信学技法，SDM94-42 (1995) 55）。
【０００７】図５は、シリコン基板１０１上にゲート絶
縁膜１０２を介して設けられた、多結晶シリコンよりな
り、かつホウ素がドープされたゲート電極１０３中にイ
オン注入法により窒素を導入した状態を表している。一
方、図６は、同じゲート電極１０３中にＣＶＤ法により
窒素を導入した状態を表すもので、ゲート電極１０３側
の、ゲート絶縁膜１０２との界面付近に窒素の濃度が高
い層（以下、窒素高濃度層という）１０３ａが形成され
る。これらの方法では、窒素原子が多結晶シリコンの結
晶粒界に偏析することにより、結晶粒界に沿って生じる
ホウ素の拡散を遅らせていると考えられている。
縁膜１０２を介して設けられた、多結晶シリコンよりな
り、かつホウ素がドープされたゲート電極１０３中にイ
オン注入法により窒素を導入した状態を表している。一
方、図６は、同じゲート電極１０３中にＣＶＤ法により
窒素を導入した状態を表すもので、ゲート電極１０３側
の、ゲート絶縁膜１０２との界面付近に窒素の濃度が高
い層（以下、窒素高濃度層という）１０３ａが形成され
る。これらの方法では、窒素原子が多結晶シリコンの結
晶粒界に偏析することにより、結晶粒界に沿って生じる
ホウ素の拡散を遅らせていると考えられている。
【０００８】また、ゲート絶縁膜に窒素を導入する方法
は、（２ａ）シリコン酸化膜（ＳｉＯ2 ）からなるゲー
ト絶縁膜を形成したのちゲート絶縁膜に窒化処理または
酸窒化処理を施す方法や、（２ｂ）あらかじめ窒素がイ
オン注入されたシリコン基板を熱酸化することによりゲ
ート絶縁膜としてのシリコン酸窒化膜を形成する方法な
どが報告されている（Hisayo Sasaki Momose, Toyota M
orimoto, Yoshio Ozawa, Kikuo Yamabe and Hiroshi Iw
ai, IEEE Trans. Electron Devices, 41 (1994) 546. ;
E.Hasegawa, M.Kawata, K.Ando, M.Makabe, M.Kitakat
a, A.Ishitani,L.Manchanda, M.L.Green, K.S.Krisch a
nd L.C.Feldman, IDEM Tech. Digest (1995) 327. ; C.
T.Liu, Y.Ma, K.P.Cheung, C.P.Chang, L.Fritzinger,
J.Becerro, H.Luftman, H.M.Vaidya, J.I.Colonell, A.
Kamgar, J.F.Minor, R.G.Murray, W.Y.C.Lai, C.S.Pai
and S.J.Hillenius, Digest of the International Sym
posium on VLSI Technology (1996) 18 ; A.Furukawa,
Y.Abe, S.Shomizu T.Kuroi, Y.Tokuda and M.Inuishi,
Digest of the International Symposium on VLSITechn
ology (1996) 62 ）。これらの方法では、図７に示した
ように、シリコン基板２０１上のシリコン基板２０１と
の界面付近に窒素高濃度層２０２ａを有するゲート絶縁
膜２０２（シリコン酸窒化膜）が形成され、このゲート
絶縁膜２０２上に多結晶シリコンよりなり、かつホウ素
がドープされたゲート電極２０３が形成される。これら
の方法では、ゲート絶縁膜２０２（シリコン酸窒化膜）
中の窒素高濃度層２０２ａがホウ素の拡散を抑制してい
ると考えられている。
は、（２ａ）シリコン酸化膜（ＳｉＯ2 ）からなるゲー
ト絶縁膜を形成したのちゲート絶縁膜に窒化処理または
酸窒化処理を施す方法や、（２ｂ）あらかじめ窒素がイ
オン注入されたシリコン基板を熱酸化することによりゲ
ート絶縁膜としてのシリコン酸窒化膜を形成する方法な
どが報告されている（Hisayo Sasaki Momose, Toyota M
orimoto, Yoshio Ozawa, Kikuo Yamabe and Hiroshi Iw
ai, IEEE Trans. Electron Devices, 41 (1994) 546. ;
E.Hasegawa, M.Kawata, K.Ando, M.Makabe, M.Kitakat
a, A.Ishitani,L.Manchanda, M.L.Green, K.S.Krisch a
nd L.C.Feldman, IDEM Tech. Digest (1995) 327. ; C.
T.Liu, Y.Ma, K.P.Cheung, C.P.Chang, L.Fritzinger,
J.Becerro, H.Luftman, H.M.Vaidya, J.I.Colonell, A.
Kamgar, J.F.Minor, R.G.Murray, W.Y.C.Lai, C.S.Pai
and S.J.Hillenius, Digest of the International Sym
posium on VLSI Technology (1996) 18 ; A.Furukawa,
Y.Abe, S.Shomizu T.Kuroi, Y.Tokuda and M.Inuishi,
Digest of the International Symposium on VLSITechn
ology (1996) 62 ）。これらの方法では、図７に示した
ように、シリコン基板２０１上のシリコン基板２０１と
の界面付近に窒素高濃度層２０２ａを有するゲート絶縁
膜２０２（シリコン酸窒化膜）が形成され、このゲート
絶縁膜２０２上に多結晶シリコンよりなり、かつホウ素
がドープされたゲート電極２０３が形成される。これら
の方法では、ゲート絶縁膜２０２（シリコン酸窒化膜）
中の窒素高濃度層２０２ａがホウ素の拡散を抑制してい
ると考えられている。
【０００９】
【発明が解決しようとする課題】上述のように、従来、
ホウ素原子の突き抜けを抑制する方法として様々な報告
がなされている。しかしながら、これらの方法には以下
のような問題があった。
ホウ素原子の突き抜けを抑制する方法として様々な報告
がなされている。しかしながら、これらの方法には以下
のような問題があった。
【００１０】まず、ゲート電極に窒素を導入する方法
（（１ａ），（１ｂ））では、ゲート絶縁膜が将来的に
予想されている膜厚、すなわち５．０ｎｍ以下の薄膜で
ある場合には、ホウ素原子の突き抜けの発生がより顕著
になるために、多結晶シリコンよりなるゲート電極に窒
素を大量に導入しなければホウ素原子の突き抜けを抑制
することは不可能である。しかしながら、過度に窒素を
導入した場合には、負のゲート電圧印加時にゲート電極
を形成している多結晶シリコンが空乏化してしまうとい
う問題や、多結晶シリコンの抵抗率が増加するという問
題があった。
（（１ａ），（１ｂ））では、ゲート絶縁膜が将来的に
予想されている膜厚、すなわち５．０ｎｍ以下の薄膜で
ある場合には、ホウ素原子の突き抜けの発生がより顕著
になるために、多結晶シリコンよりなるゲート電極に窒
素を大量に導入しなければホウ素原子の突き抜けを抑制
することは不可能である。しかしながら、過度に窒素を
導入した場合には、負のゲート電圧印加時にゲート電極
を形成している多結晶シリコンが空乏化してしまうとい
う問題や、多結晶シリコンの抵抗率が増加するという問
題があった。
【００１１】一方、ゲート絶縁膜に窒素を導入する方法
（（２ａ），（２ｂ））では、次のような問題があっ
た。まず、シリコン酸化膜に窒化処理または酸窒化処理
を施す方法（２ａ）では、ゲート絶縁膜とシリコン基板
との界面付近に窒素高濃度層が形成されるためにキャリ
ア移動度の低下を招き、ＰＭＯＳトランジスタの駆動能
力やトランスコンダクタンスが劣化するという問題があ
った。また、窒素がイオン注入されたシリコン基板を熱
酸化することによりシリコン酸窒化膜を形成する方法
（２ｂ）では、ゲート絶縁膜とシリコン基板との界面付
近に窒素高濃度層が生じるという報告（A.Furukawa, Y.
Abe, S.Shomizu T.Kuroi, Y.Tokuda and M.Inuishi, Di
gest of the International Symposium on VLSI Techno
logy (1996)62）と、窒素高濃度層が生じないという報
告（C.T.Liu, Y.Ma, K.P.Cheung, C.P.Chang, L.Fritzi
nger, J.Becerro, H.Luftman, H.M.Vaidya, J.I.Colone
ll, A.Kamgar, J.F.Minor, R.G.Murray, W.Y.C.Lai, C.
S.Pai and S.J.Hillenius, Digest of the Internation
al Symposium on VLSI Technology (1996) 18 ）とがな
されているが、窒素高濃度層が生じる場合にはシリコン
酸化膜に窒化処理または酸窒化処理を施す方法と同様
に、ＰＭＯＳトランジスタの駆動能力やトランスコンダ
クタンスの劣化が生じることは容易に推測できる。
（（２ａ），（２ｂ））では、次のような問題があっ
た。まず、シリコン酸化膜に窒化処理または酸窒化処理
を施す方法（２ａ）では、ゲート絶縁膜とシリコン基板
との界面付近に窒素高濃度層が形成されるためにキャリ
ア移動度の低下を招き、ＰＭＯＳトランジスタの駆動能
力やトランスコンダクタンスが劣化するという問題があ
った。また、窒素がイオン注入されたシリコン基板を熱
酸化することによりシリコン酸窒化膜を形成する方法
（２ｂ）では、ゲート絶縁膜とシリコン基板との界面付
近に窒素高濃度層が生じるという報告（A.Furukawa, Y.
Abe, S.Shomizu T.Kuroi, Y.Tokuda and M.Inuishi, Di
gest of the International Symposium on VLSI Techno
logy (1996)62）と、窒素高濃度層が生じないという報
告（C.T.Liu, Y.Ma, K.P.Cheung, C.P.Chang, L.Fritzi
nger, J.Becerro, H.Luftman, H.M.Vaidya, J.I.Colone
ll, A.Kamgar, J.F.Minor, R.G.Murray, W.Y.C.Lai, C.
S.Pai and S.J.Hillenius, Digest of the Internation
al Symposium on VLSI Technology (1996) 18 ）とがな
されているが、窒素高濃度層が生じる場合にはシリコン
酸化膜に窒化処理または酸窒化処理を施す方法と同様
に、ＰＭＯＳトランジスタの駆動能力やトランスコンダ
クタンスの劣化が生じることは容易に推測できる。
【００１２】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、多結晶シリコンからなるゲート電極
の空乏化や抵抗率の増加を招くことなく、しかもＰＭＯ
Ｓトランジスタの駆動能力およびトランスコンダクタン
スを劣化させることがなく、ゲート電極から基板へのｐ
型不純物の拡散を防止することが可能なゲート絶縁膜を
形成することができる半導体装置の製造方法を提供する
ことにある。
ので、その目的は、多結晶シリコンからなるゲート電極
の空乏化や抵抗率の増加を招くことなく、しかもＰＭＯ
Ｓトランジスタの駆動能力およびトランスコンダクタン
スを劣化させることがなく、ゲート電極から基板へのｐ
型不純物の拡散を防止することが可能なゲート絶縁膜を
形成することができる半導体装置の製造方法を提供する
ことにある。
【００１３】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、シリコン基板の表面を酸化してシリコン
酸化膜を形成する工程と、シリコン酸化膜を酸窒化また
は窒化することによりシリコン酸窒化膜を形成する工程
と、シリコン酸窒化膜を酸化することによりシリコン酸
窒化膜を成長させる工程と、成長させたシリコン酸窒化
膜の上層部分を除去することによりシリコン酸窒化膜内
の窒素濃度が高い層（窒素高濃度層）を表面に露出させ
る工程とを含むものである。この方法は、窒素濃度が高
い層が露出したシリコン酸窒化膜をゲート絶縁膜とし、
このゲート絶縁膜上にｐ型不純物を含む多結晶シリコン
層からなるｐ型ゲート電極を形成してなるＭＯＳトラン
ジスタの製造方法に用いて好適である。
の製造方法は、シリコン基板の表面を酸化してシリコン
酸化膜を形成する工程と、シリコン酸化膜を酸窒化また
は窒化することによりシリコン酸窒化膜を形成する工程
と、シリコン酸窒化膜を酸化することによりシリコン酸
窒化膜を成長させる工程と、成長させたシリコン酸窒化
膜の上層部分を除去することによりシリコン酸窒化膜内
の窒素濃度が高い層（窒素高濃度層）を表面に露出させ
る工程とを含むものである。この方法は、窒素濃度が高
い層が露出したシリコン酸窒化膜をゲート絶縁膜とし、
このゲート絶縁膜上にｐ型不純物を含む多結晶シリコン
層からなるｐ型ゲート電極を形成してなるＭＯＳトラン
ジスタの製造方法に用いて好適である。
【００１４】本発明による他の半導体装置の製造方法
は、シリコン基板の表面を酸窒化することによりシリコ
ン酸窒化膜を形成する工程と、シリコン酸窒化膜を酸化
することによりシリコン酸窒化膜を成長させる工程と、
成長させたシリコン酸窒化膜の上層部分を除去すること
によりシリコン酸窒化膜内の窒素高濃度層を表面に露出
させる工程とを含むものである。
は、シリコン基板の表面を酸窒化することによりシリコ
ン酸窒化膜を形成する工程と、シリコン酸窒化膜を酸化
することによりシリコン酸窒化膜を成長させる工程と、
成長させたシリコン酸窒化膜の上層部分を除去すること
によりシリコン酸窒化膜内の窒素高濃度層を表面に露出
させる工程とを含むものである。
【００１５】本発明による半導体装置の製造方法では、
シリコン酸窒化膜を形成したとき、このシリコン酸窒化
膜中のシリコン基板との界面付近に窒素高濃度層が形成
される。その後、このシリコン酸窒化膜が酸化される
と、シリコン基板とシリコン酸窒化膜との界面において
酸化反応が生じ、窒素高濃度層が界面からシリコン酸窒
化膜の中心へと相対的に移動する。そののち、シリコン
酸窒化膜の上層部分が除去されることにより窒素高濃度
層がシリコン酸窒化膜の表面に露出する。従って、この
シリコン酸窒化膜をゲート絶縁膜とし、このゲート絶縁
膜上に不純物としてホウ素等のｐ型不純物を含む多結晶
シリコン膜からなるゲート電極を有するＰＭＯＳトラン
ジスタでは、ゲート絶縁膜中のゲート電極との界面付近
に窒素高濃度層が存在するために、ゲート電極から基板
へのｐ型不純物の拡散が抑制される。また、ゲート絶縁
膜とシリコン基板との界面には窒素高濃度層が存在しな
いため、ＰＭＯＳトランジスタの駆動能力やトランスコ
ンダクタンスの劣化が回避される。
シリコン酸窒化膜を形成したとき、このシリコン酸窒化
膜中のシリコン基板との界面付近に窒素高濃度層が形成
される。その後、このシリコン酸窒化膜が酸化される
と、シリコン基板とシリコン酸窒化膜との界面において
酸化反応が生じ、窒素高濃度層が界面からシリコン酸窒
化膜の中心へと相対的に移動する。そののち、シリコン
酸窒化膜の上層部分が除去されることにより窒素高濃度
層がシリコン酸窒化膜の表面に露出する。従って、この
シリコン酸窒化膜をゲート絶縁膜とし、このゲート絶縁
膜上に不純物としてホウ素等のｐ型不純物を含む多結晶
シリコン膜からなるゲート電極を有するＰＭＯＳトラン
ジスタでは、ゲート絶縁膜中のゲート電極との界面付近
に窒素高濃度層が存在するために、ゲート電極から基板
へのｐ型不純物の拡散が抑制される。また、ゲート絶縁
膜とシリコン基板との界面には窒素高濃度層が存在しな
いため、ＰＭＯＳトランジスタの駆動能力やトランスコ
ンダクタンスの劣化が回避される。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１７】本実施の形態は、図１に示したように半導
体基板例えばシリコン基板１１上に表層に窒素高濃度層
１２ａを有するゲート絶縁膜１２を形成したのち、この
ゲート絶縁膜１２上に多結晶シリコンからなりｐ型不純
物としてのホウ素がドープされたゲート電極１３を作製
するものである。すなわち、窒素高濃度層１２ａをゲー
ト絶縁膜１２中のゲート電極１３との界面付近に形成す
ることにより、窒化シリコンがホウ素原子の突き抜けを
抑制し、かつＰＭＯＳトランジスタの駆動能力およびト
ランスコンダクタンスの劣化を抑制するものである。以
下、この構造の具体的な製造方法について説明する。
体基板例えばシリコン基板１１上に表層に窒素高濃度層
１２ａを有するゲート絶縁膜１２を形成したのち、この
ゲート絶縁膜１２上に多結晶シリコンからなりｐ型不純
物としてのホウ素がドープされたゲート電極１３を作製
するものである。すなわち、窒素高濃度層１２ａをゲー
ト絶縁膜１２中のゲート電極１３との界面付近に形成す
ることにより、窒化シリコンがホウ素原子の突き抜けを
抑制し、かつＰＭＯＳトランジスタの駆動能力およびト
ランスコンダクタンスの劣化を抑制するものである。以
下、この構造の具体的な製造方法について説明する。
【００１８】（第１の実施の形態）図２（ａ）〜（ｄ）
は、本発明の第１の実施の形態に係る半導体装置の製造
方法を工程順に表すものである。ここでは、ＰＭＯＳト
ランジスタのゲート絶縁膜を形成する工程について説明
する。
は、本発明の第１の実施の形態に係る半導体装置の製造
方法を工程順に表すものである。ここでは、ＰＭＯＳト
ランジスタのゲート絶縁膜を形成する工程について説明
する。
【００１９】まず、図２（ａ）に示したように、シリコ
ン基板２１の表面に例えばパイロジェニック酸化法によ
り例えば膜厚４ｎｍのシリコン酸化膜(SiO2)２２を形成
する。なお、このパイロジェニック酸化法は、酸化炉に
例えば酸素（Ｏ2 ）と水素（Ｈ2 ）とを２対１の割合で
供給し、例えば酸化温度を７５０℃に設定して酸化を行
う。
ン基板２１の表面に例えばパイロジェニック酸化法によ
り例えば膜厚４ｎｍのシリコン酸化膜(SiO2)２２を形成
する。なお、このパイロジェニック酸化法は、酸化炉に
例えば酸素（Ｏ2 ）と水素（Ｈ2 ）とを２対１の割合で
供給し、例えば酸化温度を７５０℃に設定して酸化を行
う。
【００２０】次いで、図２（ｂ）に示したように、シリ
コン酸化膜２２を酸窒化または窒化することによりシリ
コン酸窒化膜２３を形成する。シリコン酸化膜２２の酸
窒化は一酸化二窒素（Ｎ2 Ｏ），一酸化窒素（ＮＯ）ま
たは二酸化窒素（ＮＯ2 ）ガスの雰囲気中で行い、ま
た、窒化は窒化アンモニア（ＮＨ3 ）ガスからなる雰囲
気中において行う。例えば、ＮＯ雰囲気中では、温度は
例えば１０００℃で、適宜の時間（例えば１分間）加熱
するものとする。なお、一酸化二窒素または一酸化窒素
のガス雰囲気中で酸窒化を行う場合には、窒化と同時に
酸化も進行しており、シリコン酸窒化膜２３の膜厚は増
加する。
コン酸化膜２２を酸窒化または窒化することによりシリ
コン酸窒化膜２３を形成する。シリコン酸化膜２２の酸
窒化は一酸化二窒素（Ｎ2 Ｏ），一酸化窒素（ＮＯ）ま
たは二酸化窒素（ＮＯ2 ）ガスの雰囲気中で行い、ま
た、窒化は窒化アンモニア（ＮＨ3 ）ガスからなる雰囲
気中において行う。例えば、ＮＯ雰囲気中では、温度は
例えば１０００℃で、適宜の時間（例えば１分間）加熱
するものとする。なお、一酸化二窒素または一酸化窒素
のガス雰囲気中で酸窒化を行う場合には、窒化と同時に
酸化も進行しており、シリコン酸窒化膜２３の膜厚は増
加する。
【００２１】このように酸窒化または窒化を行うと、窒
素原子はシリコン基板２１とシリコン酸窒化膜２３との
界面に偏析し、シリコン酸窒化膜２３中の、シリコン基
板２１との界面付近は濃度が例えば約１０21 atms/cm3
の窒素高濃度層２３ａとなる。
素原子はシリコン基板２１とシリコン酸窒化膜２３との
界面に偏析し、シリコン酸窒化膜２３中の、シリコン基
板２１との界面付近は濃度が例えば約１０21 atms/cm3
の窒素高濃度層２３ａとなる。
【００２２】続いて、シリコン酸窒化膜２３を酸素（Ｏ
2 ）雰囲気中において酸化（再酸化）する。酸化の条件
は、例えば１０００℃の温度で適宜の時間（例えば３０
分間）加熱する。この再酸化処理により、図２（ｃ）に
示したようにシリコン酸窒化膜２３の膜厚が例えば８ｎ
ｍに増加すると共に、シリコン基板２１との界面にあっ
た窒素高濃度層２３ａがシリコン酸窒化膜２３の中心部
へと相対的に移動する。すなわち、シリコン酸窒化膜２
３中のシリコン基板２１との界面付近の窒素濃度が低下
する。なお、このような現象については、例えば「Rama
I.Hegde,BikasMaiti,and Philip J.Tobin,J.Electroch
em.Soc.,Vol.144(1997)1081」に報告がなされている。
2 ）雰囲気中において酸化（再酸化）する。酸化の条件
は、例えば１０００℃の温度で適宜の時間（例えば３０
分間）加熱する。この再酸化処理により、図２（ｃ）に
示したようにシリコン酸窒化膜２３の膜厚が例えば８ｎ
ｍに増加すると共に、シリコン基板２１との界面にあっ
た窒素高濃度層２３ａがシリコン酸窒化膜２３の中心部
へと相対的に移動する。すなわち、シリコン酸窒化膜２
３中のシリコン基板２１との界面付近の窒素濃度が低下
する。なお、このような現象については、例えば「Rama
I.Hegde,BikasMaiti,and Philip J.Tobin,J.Electroch
em.Soc.,Vol.144(1997)1081」に報告がなされている。
【００２３】そののち、例えば希フッ酸（０．５％フッ
化水素酸溶液）をエッチング液として例えば１分間、シ
リコン酸窒化膜２３のエッチングを行う。これにより図
２（ｄ）に示したように最表面に窒素高濃度層２３ａを
有するシリコン酸窒化膜２３（ゲート絶縁膜）が形成さ
れる。
化水素酸溶液）をエッチング液として例えば１分間、シ
リコン酸窒化膜２３のエッチングを行う。これにより図
２（ｄ）に示したように最表面に窒素高濃度層２３ａを
有するシリコン酸窒化膜２３（ゲート絶縁膜）が形成さ
れる。
【００２４】このように本実施の形態に係る半導体装置
の製造方法では、シリコン基板２１上にパイロジェニッ
ク酸化法などによりシリコン酸化膜２２を形成したの
ち、酸窒化処理，再酸化処理およびエッチングを行うこ
とにより、表面に窒素高濃度層２３ａを有するシリコン
酸窒化膜２３（ゲート絶縁膜）を形成することができ
る。
の製造方法では、シリコン基板２１上にパイロジェニッ
ク酸化法などによりシリコン酸化膜２２を形成したの
ち、酸窒化処理，再酸化処理およびエッチングを行うこ
とにより、表面に窒素高濃度層２３ａを有するシリコン
酸窒化膜２３（ゲート絶縁膜）を形成することができ
る。
【００２５】（第２の実施の形態）図３は、本発明の第
２の実施の形態に係る半導体装置の製造方法を工程順に
表すものである。ここでは、ＰＭＯＳトランジスタを形
成する場合について説明する。
２の実施の形態に係る半導体装置の製造方法を工程順に
表すものである。ここでは、ＰＭＯＳトランジスタを形
成する場合について説明する。
【００２６】まず、図３（ａ）に示したように、表面に
例えば窒素がイオン注入されたＮ型のシリコン基板３１
上にＬＯＣＯＳ（Local Oxidation of Silicon）法によ
り選択的に素子分離酸化膜３２を設けて素子分離を行
う。次いで、酸窒化処理を施すことにより、シリコン基
板３１上の素子分離酸化膜３２により囲まれた領域に例
えば膜厚４ｎｍのシリコン酸窒化膜３３を形成する。こ
のシリコン酸窒化膜３３のシリコン基板３１との界面付
近には窒素高濃度層３３ａが形成されることは第１の実
施の形態と同様である。シリコン基板３１の酸窒化処理
は、一酸化二窒素（Ｎ2 Ｏ），一酸化窒素（ＮＯ）また
は二酸化窒素（ＮＯ2 ）ガスの雰囲気中で行い、温度は
例えば１０５０℃で、適宜の時間（例えば１分間）加熱
するものとする。
例えば窒素がイオン注入されたＮ型のシリコン基板３１
上にＬＯＣＯＳ（Local Oxidation of Silicon）法によ
り選択的に素子分離酸化膜３２を設けて素子分離を行
う。次いで、酸窒化処理を施すことにより、シリコン基
板３１上の素子分離酸化膜３２により囲まれた領域に例
えば膜厚４ｎｍのシリコン酸窒化膜３３を形成する。こ
のシリコン酸窒化膜３３のシリコン基板３１との界面付
近には窒素高濃度層３３ａが形成されることは第１の実
施の形態と同様である。シリコン基板３１の酸窒化処理
は、一酸化二窒素（Ｎ2 Ｏ），一酸化窒素（ＮＯ）また
は二酸化窒素（ＮＯ2 ）ガスの雰囲気中で行い、温度は
例えば１０５０℃で、適宜の時間（例えば１分間）加熱
するものとする。
【００２７】続いて、シリコン酸窒化膜３３を酸素雰囲
気中において酸化する。酸化の条件は、例えば１０００
℃の温度で適宜の時間（例えば２０分間）加熱する。こ
のとき、シリコン酸窒化膜３３の膜厚は酸化処理を施す
以前の約２倍（８ｎｍ）となり、図３（ｂ）に示したよ
うに、シリコン基板３１とシリコン酸窒化膜３３との界
面付近にあった窒素高濃度層３３ａはシリコン酸窒化膜
３３の中心部へと移動する。この窒素高濃度層３３ａの
移動のメカニズムについても、第１の実施の形態におい
て述べたものと同様である。
気中において酸化する。酸化の条件は、例えば１０００
℃の温度で適宜の時間（例えば２０分間）加熱する。こ
のとき、シリコン酸窒化膜３３の膜厚は酸化処理を施す
以前の約２倍（８ｎｍ）となり、図３（ｂ）に示したよ
うに、シリコン基板３１とシリコン酸窒化膜３３との界
面付近にあった窒素高濃度層３３ａはシリコン酸窒化膜
３３の中心部へと移動する。この窒素高濃度層３３ａの
移動のメカニズムについても、第１の実施の形態におい
て述べたものと同様である。
【００２８】そののち、例えば希フッ酸（０．５％フッ
化水素酸溶液）をエッチング液として、例えば１分間、
シリコン酸窒化膜３３の上層部分のエッチングを行う。
これにより図３（ｃ）に示したように、最表面に窒素高
濃度層３３ａを有するシリコン酸窒化膜３３（ゲート絶
縁膜）を形成することができる。ここで、０．５％フッ
化水素酸溶液によるシリコン酸化膜のエッチング速度は
約３ｎｍ／分であることから、この溶液をエッチング溶
液として１分間エッチングを行うと表面から約３ｎｍの
シリコン酸化膜を除去することができる。従って、膜厚
４ｎｍのシリコン酸窒化膜を酸化して膜厚８ｎｍのシリ
コン酸窒化膜に成長させたのちエッチングを行った場合
には、窒素高濃度層３３ａがシリコン酸窒化膜３３の表
面に露出することになる。
化水素酸溶液）をエッチング液として、例えば１分間、
シリコン酸窒化膜３３の上層部分のエッチングを行う。
これにより図３（ｃ）に示したように、最表面に窒素高
濃度層３３ａを有するシリコン酸窒化膜３３（ゲート絶
縁膜）を形成することができる。ここで、０．５％フッ
化水素酸溶液によるシリコン酸化膜のエッチング速度は
約３ｎｍ／分であることから、この溶液をエッチング溶
液として１分間エッチングを行うと表面から約３ｎｍの
シリコン酸化膜を除去することができる。従って、膜厚
４ｎｍのシリコン酸窒化膜を酸化して膜厚８ｎｍのシリ
コン酸窒化膜に成長させたのちエッチングを行った場合
には、窒素高濃度層３３ａがシリコン酸窒化膜３３の表
面に露出することになる。
【００２９】次いで、図４（ａ）に示したように、最表
層に窒素高濃度層３３ａを有するシリコン酸窒化膜３３
上に、例えばＣＶＤ法により例えば膜厚２００ｎｍの多
結晶シリコン膜を成膜し、そののちフォトリソグラフィ
ー技術と異方性エッチングとを用いて多結晶シリコン膜
を所定の形状にパターニングすることによりゲート電極
３４を形成する。
層に窒素高濃度層３３ａを有するシリコン酸窒化膜３３
上に、例えばＣＶＤ法により例えば膜厚２００ｎｍの多
結晶シリコン膜を成膜し、そののちフォトリソグラフィ
ー技術と異方性エッチングとを用いて多結晶シリコン膜
を所定の形状にパターニングすることによりゲート電極
３４を形成する。
【００３０】続いて、ゲート電極３４上に、層間絶縁膜
として例えばＣＶＤ法により例えば膜厚１００ｎｍのシ
リコン酸化膜（図示せず）を成膜し、そののち例えばエ
ッチバック法により図４（ｂ）に示したようにサイドウ
ォール酸化膜３５を形成する。
として例えばＣＶＤ法により例えば膜厚１００ｎｍのシ
リコン酸化膜（図示せず）を成膜し、そののち例えばエ
ッチバック法により図４（ｂ）に示したようにサイドウ
ォール酸化膜３５を形成する。
【００３１】更に、不純物ガスとして二フッ化ホウ素を
用いてホウ素イオンを注入する。イオンは、例えばイオ
ンビームを３０ｋｅＶの加速エネルギーで５×１０15 a
tms/cm2 注入する。そののち、１０００℃，１０秒程度
の高速熱アニール（ＲＴＡ；Rapid Thermal Anneal）に
より活性化を行い、図４（ｃ）に示したようにｐ型のソ
ース領域３６ａおよびドレイン領域３６ｂ並びにｐ型ゲ
ート電極３７を形成してＰＭＯＳトランジスタを完成さ
せる。
用いてホウ素イオンを注入する。イオンは、例えばイオ
ンビームを３０ｋｅＶの加速エネルギーで５×１０15 a
tms/cm2 注入する。そののち、１０００℃，１０秒程度
の高速熱アニール（ＲＴＡ；Rapid Thermal Anneal）に
より活性化を行い、図４（ｃ）に示したようにｐ型のソ
ース領域３６ａおよびドレイン領域３６ｂ並びにｐ型ゲ
ート電極３７を形成してＰＭＯＳトランジスタを完成さ
せる。
【００３２】本実施の形態に係る半導体装置の製造方法
によれば、シリコン基板表面を酸窒化することによりシ
リコン酸窒化膜を形成したのち、酸化処理およびエッチ
ングを行うことにより、ｐ型ゲート電極３７との界面付
近に窒素高濃度層３３ａを有するゲート絶縁膜を備えた
ＰＭＯＳトランジスタを形成することができる。従っ
て、ｐ型ゲート電極３７からシリコン基板３１へのｐ型
不純物（ホウ素）の拡散が抑制される。また、ゲート絶
縁膜とシリコン基板３１との界面には窒素高濃度層が存
在しないため、ＰＭＯＳトランジスタの駆動能力やトラ
ンスコンダクタンスの劣化を回避することができる。
によれば、シリコン基板表面を酸窒化することによりシ
リコン酸窒化膜を形成したのち、酸化処理およびエッチ
ングを行うことにより、ｐ型ゲート電極３７との界面付
近に窒素高濃度層３３ａを有するゲート絶縁膜を備えた
ＰＭＯＳトランジスタを形成することができる。従っ
て、ｐ型ゲート電極３７からシリコン基板３１へのｐ型
不純物（ホウ素）の拡散が抑制される。また、ゲート絶
縁膜とシリコン基板３１との界面には窒素高濃度層が存
在しないため、ＰＭＯＳトランジスタの駆動能力やトラ
ンスコンダクタンスの劣化を回避することができる。
【００３３】以上、各実施の形態を挙げて本発明を説明
したが、本発明はこれらの実施の形態に限定されるもの
ではなく、種々変形可能である。例えば、上記各実施の
形態においては、シリコン酸窒化膜の上層を除去する工
程において希フッ酸によるウェットエッチングを行うよ
うにしたが、無水フッ酸を（ＨＦ）を含む雰囲気中にお
いて気相洗浄を行ってもよく、またドライエッチングを
行うようにしてもよい。更に、上記実施の形態では、シ
リコン酸化膜またはシリコン基板の酸窒化を一酸化二窒
素（Ｎ2 Ｏ），一酸化窒素（ＮＯ）または二酸化窒素
（ＮＯ2 ）ガスの雰囲気中で行い、また、窒化を窒化ア
ンモニア（ＮＨ3 ）ガスからなる雰囲気中において行う
ようにしたが、これらのガスを含んだ混合ガスを用いて
酸窒化および窒化を行うようにしてもよい。
したが、本発明はこれらの実施の形態に限定されるもの
ではなく、種々変形可能である。例えば、上記各実施の
形態においては、シリコン酸窒化膜の上層を除去する工
程において希フッ酸によるウェットエッチングを行うよ
うにしたが、無水フッ酸を（ＨＦ）を含む雰囲気中にお
いて気相洗浄を行ってもよく、またドライエッチングを
行うようにしてもよい。更に、上記実施の形態では、シ
リコン酸化膜またはシリコン基板の酸窒化を一酸化二窒
素（Ｎ2 Ｏ），一酸化窒素（ＮＯ）または二酸化窒素
（ＮＯ2 ）ガスの雰囲気中で行い、また、窒化を窒化ア
ンモニア（ＮＨ3 ）ガスからなる雰囲気中において行う
ようにしたが、これらのガスを含んだ混合ガスを用いて
酸窒化および窒化を行うようにしてもよい。
【００３４】また、上記実施の形態では、エッチング時
間はエッチング速度から求めた時間を固定して行うよう
にしたが、エッチング中に随時膜厚を光学的方法等によ
り検知し、所望の膜厚になったところでエッチングを終
了するようにしてもよい。更に、上記実施の形態におい
て説明した酸化や再酸化の温度、雰囲気、膜厚等は例示
であり、本発明の主旨を逸脱しない範囲で適宜変更でき
ることはいうまでもない。
間はエッチング速度から求めた時間を固定して行うよう
にしたが、エッチング中に随時膜厚を光学的方法等によ
り検知し、所望の膜厚になったところでエッチングを終
了するようにしてもよい。更に、上記実施の形態におい
て説明した酸化や再酸化の温度、雰囲気、膜厚等は例示
であり、本発明の主旨を逸脱しない範囲で適宜変更でき
ることはいうまでもない。
【００３５】
【発明の効果】以上説明したように本発明による半導体
装置の製造方法によれば、シリコン酸窒化膜を酸化する
ことによりシリコン酸窒化膜を成長させた後、このシリ
コン酸窒化膜の上層部分を除去することによりシリコン
酸窒化膜内の窒素高濃度層を表面に露出させるようにし
たので、これをゲート絶縁膜とし、このゲート絶縁膜上
にホウ素等のｐ型不純物がドープされたゲート電極を形
成した場合には、ゲート絶縁膜とゲート電極との界面近
傍のゲート絶縁膜側に窒素濃度の高い層が存在すること
となる。従って、このゲート絶縁膜中の窒素濃度の高い
層によりゲート電極からのホウ素等の不純物原子の突き
抜けを抑制できるという効果を奏する。また、ゲート絶
縁膜とシリコン基板との界面には窒素濃度の高い層が形
成されないため、Ｐ型トランジスタの駆動能力やトラン
スコンダクタンスが劣化するというような問題が生ずる
ことはない。
装置の製造方法によれば、シリコン酸窒化膜を酸化する
ことによりシリコン酸窒化膜を成長させた後、このシリ
コン酸窒化膜の上層部分を除去することによりシリコン
酸窒化膜内の窒素高濃度層を表面に露出させるようにし
たので、これをゲート絶縁膜とし、このゲート絶縁膜上
にホウ素等のｐ型不純物がドープされたゲート電極を形
成した場合には、ゲート絶縁膜とゲート電極との界面近
傍のゲート絶縁膜側に窒素濃度の高い層が存在すること
となる。従って、このゲート絶縁膜中の窒素濃度の高い
層によりゲート電極からのホウ素等の不純物原子の突き
抜けを抑制できるという効果を奏する。また、ゲート絶
縁膜とシリコン基板との界面には窒素濃度の高い層が形
成されないため、Ｐ型トランジスタの駆動能力やトラン
スコンダクタンスが劣化するというような問題が生ずる
ことはない。
【図１】本発明の第１の実施の形態に係る半導体装置の
製造方法により得られる構造の断面図である。
製造方法により得られる構造の断面図である。
【図２】図１の構造を形成するための具体的な工程を説
明するための断面図である。
明するための断面図である。
【図３】本発明の第２の実施の形態に係るＰＭＯＳトラ
ンジスタの製造工程を説明するための断面図である。
ンジスタの製造工程を説明するための断面図である。
【図４】図３に続く工程を説明するための断面図であ
る。
る。
【図５】従来のゲート電極への窒素導入法によって形成
される半導体装置の断面図である。
される半導体装置の断面図である。
【図６】従来の他のゲート電極への窒素導入法によって
形成される半導体装置の断面図である。
形成される半導体装置の断面図である。
【図７】従来のゲート絶縁膜への窒素導入法によって形
成される半導体装置の断面図である。
成される半導体装置の断面図である。
１１，２１，３１…シリコン、１２…ゲート絶縁膜、１
２ａ，２３ａ，３３ａ…窒素高濃度層、２２…シリコン
酸化膜、２３，３３…シリコン酸窒化膜、３７…ｐ型ゲ
ート電極
２ａ，２３ａ，３３ａ…窒素高濃度層、２２…シリコン
酸化膜、２３，３３…シリコン酸窒化膜、３７…ｐ型ゲ
ート電極
Claims (6)
- 【請求項１】 シリコン基板の表面を酸化してシリコン
酸化膜を形成する工程と、 前記シリコン酸化膜を酸窒化または窒化することにより
シリコン酸窒化膜を形成する工程と、 前記シリコン酸窒化膜を酸化することにより前記シリコ
ン酸窒化膜を成長させる工程と、 前記成長させたシリコン酸窒化膜の上層部分を除去する
ことにより前記シリコン酸窒化膜内の窒素濃度が高い層
を表面に露出させる工程とを含むことを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記窒素濃度が高い層が露出したシリコ
ン酸窒化膜をＭＯＳトランジスタのゲート絶縁膜とし、
前記ゲート絶縁膜上にｐ型不純物を含む多結晶シリコン
層からなるｐ型ゲート電極を形成することを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記シリコン酸窒化膜を、少なくとも一
部が一酸化二窒素（Ｎ2 Ｏ），一酸化窒素（ＮＯ），二
酸化窒素（ＮＯ2 ）またはアンモニア（ＮＨ3 ）ガスか
らなる雰囲気中において形成することを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項４】 シリコン基板の表面を酸窒化することに
よりシリコン酸窒化膜を形成する工程と、 前記シリコン酸窒化膜を酸化することにより前記シリコ
ン酸窒化膜を成長させる工程と、 前記成長させたシリコン酸窒化膜の上層部分を除去する
ことにより前記シリコン酸窒化膜内の窒素濃度が高い層
を表面に露出させる工程とを含むことを特徴とする半導
体装置の製造方法。 - 【請求項５】 前記窒素濃度が高い層が露出したシリコ
ン酸窒化膜をＭＯＳトランジスタのゲート絶縁膜とし、
前記ゲート絶縁膜上にｐ型不純物を含む多結晶シリコン
層からなるｐ型ゲート電極を形成することを特徴とする
請求項４記載の半導体装置の製造方法。 - 【請求項６】 前記シリコン酸窒化膜を、少なくとも一
部が一酸化二窒素（Ｎ2 Ｏ），一酸化窒素（ＮＯ）また
は二酸化窒素（ＮＯ2 ）ガスからなる雰囲気中において
形成することを特徴とする請求項４記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21512997A JPH1167760A (ja) | 1997-08-08 | 1997-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21512997A JPH1167760A (ja) | 1997-08-08 | 1997-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167760A true JPH1167760A (ja) | 1999-03-09 |
Family
ID=16667206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21512997A Pending JPH1167760A (ja) | 1997-08-08 | 1997-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167760A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284580B1 (en) | 2000-02-23 | 2001-09-04 | Oki Electric Industry Co., Ltd. | Method for manufacturing a MOS transistor having multi-layered gate oxide |
| US6498365B1 (en) | 1999-09-24 | 2002-12-24 | Kabushiki Kaisha Toshiba | FET gate oxide layer with graded nitrogen concentration |
| KR100380278B1 (ko) * | 2000-09-29 | 2003-04-16 | 주식회사 하이닉스반도체 | 반도체장치 및 그 제조방법 |
| WO2003088357A1 (fr) * | 2002-04-15 | 2003-10-23 | Nec Corporation | Dispositif a semi-conducteur et son procede de fabrication |
| KR100426758B1 (ko) * | 2000-10-19 | 2004-04-13 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7192887B2 (en) | 2003-01-31 | 2007-03-20 | Nec Electronics Corporation | Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same |
| JP2007201490A (ja) * | 2007-03-12 | 2007-08-09 | Fujitsu Ltd | 半導体装置 |
| JP2009124164A (ja) * | 2009-01-19 | 2009-06-04 | Fujitsu Microelectronics Ltd | 半導体装置 |
| JP2009124165A (ja) * | 2009-01-19 | 2009-06-04 | Fujitsu Microelectronics Ltd | 半導体装置 |
-
1997
- 1997-08-08 JP JP21512997A patent/JPH1167760A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498365B1 (en) | 1999-09-24 | 2002-12-24 | Kabushiki Kaisha Toshiba | FET gate oxide layer with graded nitrogen concentration |
| US6607990B2 (en) | 1999-09-24 | 2003-08-19 | Kabushiki Kaisha Toshiba | Semiconductor device and its manufacturing method |
| US6284580B1 (en) | 2000-02-23 | 2001-09-04 | Oki Electric Industry Co., Ltd. | Method for manufacturing a MOS transistor having multi-layered gate oxide |
| KR100380278B1 (ko) * | 2000-09-29 | 2003-04-16 | 주식회사 하이닉스반도체 | 반도체장치 및 그 제조방법 |
| KR100426758B1 (ko) * | 2000-10-19 | 2004-04-13 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| WO2003088357A1 (fr) * | 2002-04-15 | 2003-10-23 | Nec Corporation | Dispositif a semi-conducteur et son procede de fabrication |
| US7151299B2 (en) | 2002-04-15 | 2006-12-19 | Nec Corporation | Semiconductor device and its manufacturing method |
| US7192887B2 (en) | 2003-01-31 | 2007-03-20 | Nec Electronics Corporation | Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same |
| JP2007201490A (ja) * | 2007-03-12 | 2007-08-09 | Fujitsu Ltd | 半導体装置 |
| JP2009124164A (ja) * | 2009-01-19 | 2009-06-04 | Fujitsu Microelectronics Ltd | 半導体装置 |
| JP2009124165A (ja) * | 2009-01-19 | 2009-06-04 | Fujitsu Microelectronics Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1361614B1 (en) | Semiconductor device manufacturing method | |
| US6475888B1 (en) | Method for forming ultra-shallow junctions using laser annealing | |
| JP4271920B2 (ja) | 半導体素子のｃｍｏｓ及びその製造方法 | |
| JP4919586B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08306687A (ja) | 半導体装置およびその製造方法 | |
| JPH10313114A (ja) | 半導体装置の製造方法 | |
| JP2008515240A (ja) | ゲート・スタック | |
| JP4582837B2 (ja) | 半導体装置の製造方法 | |
| US6821868B2 (en) | Method of forming nitrogen enriched gate dielectric with low effective oxide thickness | |
| US6417037B1 (en) | Method of dual gate process | |
| JPH1167760A (ja) | 半導体装置の製造方法 | |
| JP2009252895A (ja) | 半導体装置及びその製造方法 | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| JP2001015748A (ja) | 半導体装置及びその製造方法 | |
| JP2002222941A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPH09312395A (ja) | 半導体装置の製造方法 | |
| JP2007142024A (ja) | 半導体装置の製造方法 | |
| JPH07335876A (ja) | ゲート絶縁膜の形成方法 | |
| JP2000243961A (ja) | 半導体素子のゲート酸化膜の形成方法 | |
| JPH0964362A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JP2002026317A (ja) | 半導体装置及びその製造方法 | |
| JPH07161988A (ja) | 半導体装置の製造方法 | |
| JP2005252052A (ja) | 半導体装置及びその製造方法 | |
| JPH10242461A (ja) | 半導体装置およびその製造方法 | |
| JP2968548B2 (ja) | 半導体装置及びその製造方法 |