JP4582837B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4582837B2 JP4582837B2 JP25641299A JP25641299A JP4582837B2 JP 4582837 B2 JP4582837 B2 JP 4582837B2 JP 25641299 A JP25641299 A JP 25641299A JP 25641299 A JP25641299 A JP 25641299A JP 4582837 B2 JP4582837 B2 JP 4582837B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- film
- gate electrode
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲート型電界効果トランジスタを備えた半導体装置の製造方法に関し、さらに、動作特性が安定し、高い信頼性を有する半導体装置を容易に製造することができる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを始めとする絶縁ゲート型電界効果トランジスタの微細化が益々進行している。これに伴って、ゲート絶縁膜の膜厚が薄くなり、以下のように、ゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネルに達する等の問題が生じている。
【０００３】
微細化が進んで、ゲート長が例えば０．２５μｍ程度のＭＯＳトランジスタになると、Ｎ型ＭＯＳトランジスタの場合には高濃度Ｎ型ポリシリコンを用い、Ｐ型ＭＯＳトランジスタの場合には高濃度Ｐ型ポリシリコンを用いて、シリコン基板表面にチャネル領域を設けた表面チャネル型が用いられる。
【０００４】
この表面チャネル型ＭＯＳトランジスタの製造においては、通常、シリコン基板表面にゲート絶縁膜（酸化シリコン膜）を形成し、その上に不純物を導入しないままポリシリコン膜を形成してゲート電極形状に加工する。その後、ゲート電極およびソース・ドレイン領域となるシリコン基板表面に、同時に不純物イオンを注入して、熱処理を加えることにより不純物領域の活性化を行うという方法が用いられる。
【０００５】
このときの不純物としては、Ｎ型ＭＯＳトランジスタの場合にはリン、Ｐ型ＭＯＳトランジスタの場合にはボロンが用いられる。そして、Ｐ型ＭＯＳトランジスタにおいては、酸化シリコン膜中のボロンの拡散速度がリンのそれに比べて非常に大きいため、不純物活性化のための熱処理を行う際にゲート電極中のボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散する。その結果、トランジスタの閾値電圧がばらつく等、トランジスタ特性に悪影響を与えてしまうという問題が生じる。
【０００６】
この問題を解決するために、例えばＩＥＤＭＴｅｃｈ．Ｄｉｇ．ｐｐ．４２５−４２８，１９９０やＩＥＤＭＴｅｃｈ．Ｄｉｇ．ｐｐ．４２９−４３２，１９９０には、酸化シリコン膜中に窒素を導入することにより酸窒化シリコン膜を形成し、これをゲート絶縁膜として用いる方法が報告されている。この酸窒化シリコン膜中のボロンの拡散速度は、酸化シリコン膜中のそれに比べて小さいため、ゲート電極中のボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散してしまうのを防ぐことができる。
【０００７】
以下に、この酸窒化シリコン膜を用いたトランジスタの製造方法の一例について、図５（ａ）〜図５（ｆ）を参照しながら説明する。
【０００８】
図５（ａ）に示すように、ｎ型シリコン基板１上に周知の方法により素子分離膜としてのフィールド酸化膜２を形成し、素子領域のシリコン基板１にゲート絶縁膜３を５ｎｍ程度の厚みに形成する。このとき、一酸化窒素や一酸化二窒素等を用いることにより、酸化シリコン膜中、およびシリコン基板１と酸化シリコン膜の境界付近に窒素が取り込まれて、酸化シリコン膜に比べて不純物が拡散しにくい酸窒化シリコン膜からなるゲート絶縁膜３が形成される。その上に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてポリシリコン膜４を１５０ｎｍ程度の厚みに形成する。
【０００９】
次に、図５（ｂ）に示すように、公知のエッチング技術、例えばカーボンやフッ素系ガスを含む異方性ＲＩＥ（Ｒｉａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いてポリシリコン膜をエッチングし、ゲート電極５を形成する。
【００１０】
次に、図５（ｃ）に示すように、フッ酸を用いて表面に露出しているゲート絶縁膜（酸窒化シリコン膜）３を除去する。
【００１１】
次に、図５（ｄ）に示すように、熱酸化法によりゲート電極５表面およびシリコン基板１表面全体に渡って酸化シリコン膜１０を１０ｎｍ程度の厚みに形成する。そして、加速エネルギー：１０ｋｅＶ、ドーズ量：１×１０13／ｃｍ2の条件でボロンをイオン注入し、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域７を形成する。
【００１２】
次に、図５（ｅ）に示すように、シリコン基板１全体にＨＴＯ膜（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：高温ＣＶＤ酸化膜）を形成し、異方性エッチングを用いた周知のエッチング方法によりエッチバックすることによりゲート電極５側壁にサイドウォール８を形成する。そして、加速エネルギー：１５ｋｅＶ、ドーズ量：５×１０15／ｃｍ2の条件でボロンをイオン注入し、ソース・ドレイン領域９となる領域、およびゲート電極５中に不純物を導入する。
【００１３】
最後に、温度：８５０℃〜９００℃、時間１０分〜３０分程度の条件で熱処理を行い、不純物注入領域の活性化を行って図５（ｆ）に示すようなＭＯＳトランジスタを作製する。
【００１４】
【発明が解決しようとする課題】
上述したように、ゲート絶縁膜として酸窒化シリコン膜を用いた場合、酸化膜を用いた場合に比べて、ゲート電極中の不純物、特にボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散するのを抑制することができる。しかし、実際には、ゲート電極をプラズマエッチング等によりパターンニングする際に、シリコン基板、ゲート電極およびゲート絶縁膜にダメージが生じる。
【００１５】
このため、上述した従来例のように、ゲート電極５形成後、フッ酸を用いて表面に露出したゲート絶縁膜３を除去し、熱酸化法によって改めてゲート電極５およびシリコン基板１全体に渡って表面に酸化シリコン膜１０を形成する方法が用いられている。この場合、フッ酸で処理するときに酸化膜は等方的にエッチングされるため、ゲート電極５端部ではゲート電極５とシリコン基板１に挟まれた部分のゲート絶縁膜（酸窒化シリコン膜）３も一部エッチングされる。その後、熱酸化法により改めて酸化シリコン膜１０を形成すると、図６に示すように、ゲート電極５端部付近においてゲート絶縁膜の一部が窒素を含まない酸化シリコン膜１０ａに置き換わってしまう。さらに、この酸化シリコン膜１０ａは、ゲート電極形成時のエッチングによって生じたダメージを含んだ膜となっている。
【００１６】
以上の理由により、ゲート電極５端部付近の酸化シリコン膜１０ａに置き換わった部分では、酸窒化シリコン膜に比べてボロンの拡散速度が大きくなり、トランジスタ閾値がばらついたり、サブスレッショルド係数がばらつく等のトランジスタ特性が悪化するという問題が生じる。特に、ゲート絶縁膜３の端に近い部分ではその膜厚が薄いため、影響が大きい。さらに、この酸化シリコン膜１０ａは、ゲート電極形成時のエッチングによって生じたダメージを含んでいるため、Ｎ型ＭＯＳトランジスタにおいても、ゲート電極中の不純物（リン、砒素等）の拡散速度が大きくなり、後の工程の熱処理時にゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネル領域１３に拡散し、トランジスタ特性が悪化することもある。
【００１７】
さらに、上記ダメージの影響によって、ソース・ドレイン領域９の不純物イオンが部分的にチャネル領域１３方向に異常拡散して、部分的に短チャネル効果が悪化したり、サブスレッショルド係数がばらついて、トランジスタのオフ電流がばらつくという問題もある。
【００１８】
本発明は、このような従来技術の課題を解決すべくなされたものであり、ゲート電極中の不純物、特にボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散するのを抑制し、さらに、ソース・ドレイン領域の不純物イオンが部分的にチャネル領域方向に異常拡散するのを防いで、安定したトランジスタ特性を実現することができる半導体装置の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板表面にチャネル領域およびソース・ドレイン領域を有し、該チャネル領域上にゲート絶縁膜を間に介してゲート電極を有する絶縁ゲート型電界効果トランジスタを備えた半導体装置の製造方法において、半導体基板上に酸窒化シリコン膜からなるゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にゲート電極形成用のポリシリコン膜を被着し、該ポリシリコン膜をプラズマエッチングによってゲート電極パターンにパターンニングするとともに、前記半導体基板上の前記ゲート絶縁膜を露出させる工程と、次いで、露出した前記ゲート絶縁膜をフッ酸を用いて除去して前記半導体基板の表面を露出させ、同時に、前記ポリシリコン膜の端部付近における前記ゲート絶縁膜をオーバーエッチングする工程と、次いで、窒素元素を組成中に含む雰囲気中で窒化処理を行って、前記ゲート電極の端部付近の前記ゲート絶縁膜中に窒素を導入するとともに、前記ゲート絶縁膜がオーバーエッチングされた部分を含む露出した前記半導体基板の表面に窒化膜を形成する工程と、次いで、酸素を含む雰囲気中で酸化処理を行って、前記ゲート絶縁膜がオーバーエッチングされた前記ポリシリコン膜の端部付近における前記半導体基板の表面に酸窒化膜を形成する工程と、次いで、前記ポリシリコン膜および前記半導体基板に不純物を導入した後に熱処理を行って、ゲート電極およびソース・ドレイン領域を形成する工程とを含み、そのことより上記目的が達成される。
【００２１】
前記窒素元素を組成中に含む雰囲気中で窒化処理を行う工程が、窒素が導入された領域にフッ素を注入する工程をさらに含むことが好ましい。
【００２２】
前記窒素元素を組成中に含む雰囲気中で窒化処理を行う工程は、窒素ラジカル、一酸化窒素、一酸化二窒素およびアンモニアのうちの少なくとも１つを含む雰囲気中で熱処理を行うのが好ましい。
【００２３】
以下に、本発明の作用について説明する。
【００２４】
本発明にあっては、ゲート絶縁膜上にゲート電極形成用の膜を被着してゲート電極パターンにパターンニングした後、ソース・ドレイン領域を形成する前に、窒素を含む雰囲気中で窒化処理を行うことにより、ゲート電極端部付近のゲート絶縁膜中に新たに窒素を導入する。これにより、今後のゲート絶縁膜の更なる薄膜化（４ｎｍ以下）に対しても、ゲート電極からのボロンを始めとする不純物の突き抜けを抑制可能となる。よって、閾値電圧やサブスレッショルド係数がばらつかず、特性の安定したトランジスタを形成することが可能となる。さらに、窒素を導入することにより、ゲート電極両端部でのソース・ドレイン領域からの不純物の異常拡散も抑制される。よって、部分的に短チャネル効果が悪化したり、サブスレッショルド係数がばらついてトランジスタオフ電流がばらつくという問題も防ぐことが可能となる。
【００２５】
本発明にあっては、ゲート絶縁膜上にゲート電極形成用の膜を被着してゲート電極パターニングにパターンニングした後、ソース・ドレイン領域を形成する前に、酸素を含む雰囲気中で酸化処理を行うことにより、ゲート電極パターニング時に生じるダメージや汚染の一部を酸化膜中に取り込んで半導体基板から除去することができる。しかし、このとき、ゲート電極端部付近のゲート絶縁膜が、窒素を含まず、しかもダメージを含んだ酸化膜に置き代わってしまう。さらに、ゲート絶縁膜として、酸窒化膜等の窒素を含んだ膜を用いた場合、ゲート絶縁膜のダメージを含んだ酸化膜に置き代わった部分は窒素を含んでいないため、不純物拡散抑制効果が薄れてしまう。このため、ゲート電極からのボロンを始めとする不純物の突き抜けが生じて、閾値電圧やサブスレッショルド係数がばらつく等のトランジスタ特性の悪化が起こる。そこで、本発明では、窒素を含む雰囲気中で窒化処理を行うことにより、その酸化膜中に積極的に窒素を導入することにより、不純物、特にボロンの突き抜けを抑制する。よって、閾値電圧やサブスレッショルド係数がばらつかず、特性の安定したトランジスタを形成することが可能となる。さらに、窒素を導入することにより、ゲート電極両端部でのソース・ドレイン領域からの不純物の異常拡散も抑制される。よって、部分的に短チャネル効果が悪化したり、サブスレッショルド係数がばらついてトランジスタオフ電流がばらつくという問題も防ぐことが可能となる。
【００２６】
ところで、アンモニア雰囲気中での熱処理により窒化処理を行う場合、窒素が導入されるだけではなく水素も導入されるが、この結合は非常に弱いため、容易に切断されてダングリングボンドが生じ、界面準位や電界トラップの原因となる。そこで、イオン注入等によりフッ素を導入することにより、ダングリングボンドを安定なフッ素で終端させることができ、トランジスタの信頼性が向上する。
【００２７】
窒素ラジカルやアンモニアを含む雰囲気中で窒化処理を行うと、より窒化能力が高く、ゲート電極からのボロンの突き抜けに対して効果が高い。また、一酸化窒素や一酸化二窒素を含む雰囲気中で窒化処理を行うと、窒化と同時に酸化も進行するので、より信頼性が向上する。この理由としては以下のようなことが考えられる。窒素の含有量の多い酸窒化膜は界面準位が多くなり、このような膜がゲート絶縁膜として用いられる場合、ホール（Ｐ型トランジスタのキャリア）の移動度が小さくなること、およびＰ型ＭＯＳトランジスタのトランスコンダクタンスが減少することが報告されている（１９９０ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ ｐｐ．１３１−１３２）。そして、酸化と窒化が同時に進行した場合、基板と酸窒化膜の界面付近で窒素濃度が高くなることなく、膜全体に渡って一様に窒素が分布するため、窒素を導入することによる界面準位の増加やキャリア移動度の低下を抑えることができる。なお、トランスコンダクタンスＧmとはドレイン電流ＩDをゲート電圧ＶGで偏微分した値（Ｇｍ＝∂ＩD／∂ＶG）であり、入力（ゲート電圧）に対する出力（ドレイン電流）の変化の割合を表す。
【００２８】
【発明の実施の形態】
以下に、本発明の実施形態について、図面を参照しながら説明する。なお、本発明は、以下の実施形態によって限定されるものではない。
【００２９】
（実施形態１）
本実施形態では、ゲート電極のパターンニング後に、フッ酸を用いてソース・ドレインとなる領域のシリコン基板表面を露出させ、その後、窒化処理を行う例について、図１（ａ）〜図１（ｆ）を参照しながら説明する。
【００３０】
図１（ａ）に示すように、ｎ型シリコン基板１上に周知の方法により素子分離膜としてのフィールド酸化膜２を形成し、素子領域のシリコン基板１にゲート絶縁膜３を５ｎｍ程度の厚みに形成する。このとき、一酸化窒素や一酸化二窒素等を用いることにより、酸化シリコン膜中、およびシリコン基板１と酸化シリコン膜の境界付近に窒素が取り込まれて、酸化シリコン膜に比べて不純物が拡散しにくい酸窒化シリコン膜からなるゲート絶縁膜３が形成される。本実施形態では、一酸化二窒素雰囲気中で９００℃で１０分程度の酸窒化処理を行った後、酸素雰囲気に切り替えて９００℃で１０分程度の酸化処理を行った。このように２回に分けて処理を行っている理由は以下の通りである。窒素の含有量の多い酸窒化膜は界面準位が多くなり、このような膜がゲート絶縁膜として用いられる場合、ホール（Ｐ型トランジスタのキャリア）の移動度が小さくなること、およびＰ型ＭＯＳトランジスタのトランスコンダクタンスが減少することが報告されている（１９９０ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ ｐｐ．１３１−１３２）。本実施形態のように、シリコン基板を窒化（または酸窒化）した後に酸化を行うと、窒化膜と基板の界面付近から酸素が取り込まれるため、ゲート絶縁膜中の窒素濃度は、基板との界面付近ではなく、界面から離れた膜中にピークを持つようになる。従って、窒素を導入したことによる界面準位の増加やキャリア移動度の減少を抑えつつ、ボロンを始めとする不純物がゲート絶縁膜を突き抜けるのを抑制することができる。
【００３１】
この酸窒化シリコン膜中では、酸化シリコン膜中に比べて不純物が拡散しにくいため、後の工程で熱処理を行う際に、ゲート電極５中に含まれるボロンがゲート絶縁膜３を突き抜けてチャネル領域１３に拡散するのを抑制することができる。
【００３２】
また、今後のトランジスタの微細化に伴って、２ｎｍ〜３ｎｍ程度の厚みのゲート絶縁膜に関しては、上記一酸化二窒素雰囲気中での窒化処理後に、アンモニア雰囲気中、８００℃〜９５０℃で１０分〜１２０分程度の条件で熱処理を行い、より積極的にシリコン基板１と酸化シリコン膜の境界付近に窒素を取り込むようにしてもよい。
【００３３】
なお、本発明者らの実験では、アンモニア雰囲気による積極的な窒化処理後のゲート絶縁膜に対してフッ素を導入することにより、ゲート絶縁膜の信頼性を向上させることに成功している。この理由としては、以下のようなことが考えられる。アンモニア雰囲気中で熱処理を行う場合、窒素が導入されるだけではなく、水素も導入されてしまうため、Ｓｉ−Ｈ結合が形成される。この結合は非常に弱く、容易に切断されるため、界面準位または電荷トラップの原因となる。そこで、イオン注入等によりフッ素を導入すると、Ｓｉ−Ｈ結合が切断されて安定なＳｉ−Ｆ結合となるため、ゲート絶縁膜の信頼性が向上する。
【００３４】
さらに、この窒化処理は、上記に限られず、窒素ラジカルや一酸化窒素を含む雰囲気中で熱処理を行ってもよい。
【００３５】
なお、ボロンを始めとする不純物のゲート絶縁膜突き抜けを抑制するためには、膜中の窒素濃度が重要である。よって、酸窒化の程度は、膜中の窒素濃度（原子数の濃度：ａｔｏｍ％）を用いて定義することとする。ゲート絶縁膜中の窒素ピーク濃度は、高ければ高いほど不純物拡散抑制効果が大きくなるので好ましい。しかし、モモセらの報告（Ｈ．Ｓ．Ｍｏｍｏｓｅ ｅｔ．ａｌ．，ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．ｐ．６５ １９９０）によれば、ゲート絶縁膜とシリコン基板の界面付近の窒素濃度が２ａｔｏｍ％を超えると、急激にＰ型ＭＯＳトランジスタのトランスコンダクタンスが減少するため、ゲート絶縁膜とシリコン基板の界面付近の窒素濃度は２ａｔｏｍ％以下であるのが好ましい。
【００３６】
次に、その上に、例えばＣＶＤ法を用いてポリシリコン膜４を１５０ｎｍ程度の厚みに形成する。
【００３７】
次に、図１（ｂ）に示すように、周知の異方性エッチング技術を用いてポリシリコン膜をエッチングし、ゲート電極５を形成する。本実施形態では、誘導結合型プラズマ（ＩＣＰ）エッチング装置を用いて、投入パワー：４００Ｗ〜６００Ｗ、基板バイアスパワー：５０Ｗ〜２００Ｗ、放電圧力：５ｍＴｏｒｒ〜６０ｍＴｏｒｒの条件でエッチングを行った。エッチングガスとしてはＨＢｒ：１３０ｓｃｃｍおよびＯ2：３ｓｃｃｍの混合ガスを用いた。なお、本実施形態ではエッチングの際にハロゲン含有ガスとしてＨＢｒを用いたが、これに限られず、ポリシリコン膜のエッチングにはＣｌ2、ＣｌＦ、ＣｌＦ3、ＢｒＦ3、ＢｒＦ5、ＩＦ5、ＩＦ7等のハロゲン化合物を用いてもよい。
【００３８】
なお、このとき、露出しているゲート絶縁膜部分３ａおよびシリコン基板１表面、特に図１（ｂ）中の円で囲んだ部分にダメージが発生すると共に、カーボンや臭素を始めとするハロゲン等による汚染が生じる。
【００３９】
次に、図１（ｃ）に示すように、フッ酸を用いて、ゲート電極５の下部のゲート絶縁膜３を残して、表面に露出しているゲート絶縁膜（酸窒化シリコン膜）部分３ａを除去する。このとき、ゲート電極５とシリコン基板１の間のゲート絶縁膜（酸窒化シリコン膜）も、ゲート電極端部付近の表面に露出する部分から一部オーバーエッチングされる。
【００４０】
次に、窒素を含む雰囲気中で窒化処理を行うことにより、図１（ｄ）に示すように、ゲート電極５端部付近のゲート絶縁膜（酸窒化シリコン膜）３にさらに窒素が導入され、ボロン突き抜けの抑制効果を向上することができる。特に、今後、ゲート絶縁膜の薄膜化（４ｎｍ以下）され、ボロンを始めとする不純物がゲート絶縁膜を突き抜けやすい条件になった場合、非常に有効になると考えられる。なお、このとき、露出したシリコン基板１表面およびゲート電極５表面にも窒素が導入され、厚み２０オングストローム程度の窒化シリコン膜１２が形成される。後述するように窒化処理後に酸化処理を行う場合、酸化膜中に窒素が導入されるため、フッ酸によってゲート絶縁膜がオーバーエッチングされたゲート電極端部付近（図６の１０ａに相当する部分）に酸窒化膜が導入され、この部分でボロンが突き抜けるのを防ぐことができる。本実施形態では、アンモニア雰囲気中、９００℃で６０分の熱窒化処理を行った。なお、この熱窒化処理は、８００℃〜９５０℃で１０分〜１２０分間行ってもよい。このときの酸窒化の程度（窒素濃度）の好ましい範囲は、ゲート電極中央部付近のゲート絶縁膜と同様である。
【００４１】
この窒化処理は、上記に限られず、アンモニア、窒素ラジカル、一酸化窒素および一酸化二窒素のうち、少なくとも１つを含む雰囲気中で熱処理を行ってもよい。アンモニアを含まない場合には、水素を導入することなく窒素を導入することができるので、さらに信頼性が向上する。特に、窒素ラジカルを含む雰囲気中では、高濃度の窒素を導入することができる。
【００４２】
また、窒化処理の後に酸化処理を行ってもよい。窒素の含有量の多い酸窒化膜は界面準位が多くなり、このような膜がゲート絶縁膜として用いられる場合、ホール（Ｐ型トランジスタのキャリア）の移動度が小さくなること、およびＰ型ＭＯＳトランジスタのトランスコンダクタンスが減少することが報告されている（１９９０ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ ｐｐ．１３１−１３２）。窒化処理後に酸化を行った場合、窒化膜とシリコン基板の界面付近から酸素が取り込まれて酸化が進行し、窒素濃度のピークがシリコン基板との界面付近ではなく、界面から離れた膜中にある酸窒化膜が形成される（この酸窒化膜は窒化膜を形成した場所に形成される）。従って、シリコン基板と酸窒化膜との界面付近の窒素濃度は小さくなるため、界面準位が減少し、トランスコンダクタンスが増加すると共に、ゲート絶縁膜の信頼性が向上する。
酸化処理によって界面準位が減少し、トランジスタのトランスコンダクタンスが増大すると共に、ゲート絶縁膜の信頼性が向上する。
【００４３】
さらに、上記窒化処理の後に、または窒化処理後の酸化処理の後に、フッ素イオン注入を行ってもよい。このフッ素イオンは、窒化された部分全体に行う。この場合、さらなるトランジスタのトランスコンダクタンスの増大、およびゲート絶縁膜の信頼性向上を図ることができる。なお、フッ素注入は、例えば加速エネルギー：１０ｋｅＶ〜１５ｋｅＶ、ドーズ量：５×１０13／ｃｍ2〜５×１０1 5／ｃｍ2程度の条件で行えばよい。
【００４４】
また、フッ素注入はポリシリコン膜形成後に行うこともできる。この場合、後の工程で熱処理を行う際にフッ素がゲート絶縁膜付近まで熱拡散し、ゲート絶縁膜付近のダングリングボンドをフッ素で終端させることができる。さらに、フッ素注入を行う前に酸化シリコン膜、ＨＴＯ膜等の絶縁膜を形成し、これを注入マスクとしてフッ素を注入してもよい。
【００４５】
次に、ゲート電極５をマスクとして、加速エネルギー：５ｋｅＶ〜１０ｋｅＶ、ドーズ量：１×１０12／ｃｍ2〜５×１０14／ｃｍ2程度の条件でボロンをイオン注入し、ＬＤＤ領域７を形成する。なお、このＬＤＤ形成のためのイオン注入条件はトランジスタの設計により異なるものであり、本条件に限定されるものではない。
【００４６】
次に、図１（ｅ）に示すように、シリコン基板１全体にＨＴＯ膜を形成し、周知のエッチング方法によりエッチバックすることによりゲート電極５側壁にサイドウォール８を形成する。
【００４７】
そして、ゲート電極５およびサイドウォール８をマスクとして、加速エネルギー：５ｋｅＶ〜２５ｋｅＶ、ドーズ量：５×１０14／ｃｍ2〜５×１０16／ｃｍ2の条件でボロンをイオン注入し、ソース・ドレイン領域９となる領域、およびゲート電極５中に不純物を導入する。これにより、ゲート電極５下部の不純物が導入されなかった領域がチャネル領域１３となる。なお、このイオン注入条件もトランジスタの設計により異なるものであり、本条件に限定されるものではない。
【００４８】
最後に、温度：８５０℃〜９００℃、時間１０分〜３０分程度の条件で熱処理を行い、不純物注入領域の活性化を行って図１（ｆ）に示すようなＭＯＳトランジスタを作製する。このとき、ゲート絶縁膜３は全ての部分において酸化シリコン膜に比べてボロンの拡散速度の小さい酸窒化シリコン膜となっているので、ゲート電極５中のボロンがゲート絶縁膜３を突き抜けてチャネル領域１３に拡散することはなく、良好な特性を有するトランジスタを作製することができる。
【００４９】
さらに、ゲート電極５両端部付近のゲート酸化膜とシリコン基板界面に窒素を積極的に導入するため、ゲート電極５両端部においてソース・ドレイン領域９からチャネル領域１３への不純物の異常拡散を抑制することができ、短チャネル効果の悪化や、ソース・ドレイン領域間の部分的な電流リークによるサブスレッショルド係数のばらつき等によって、トランジスタオフ電流がばらつくのを防ぐことができる。
【００５０】
なお、本実施形態の製造方法は、従来の製造方法に比べて、ゲート電極パターンニング後に熱窒化処理工程を追加するのみであり、信頼性の高い半導体装置を非常に容易に製造することができる。
【００５１】
また、本実施形態では、ゲート電極パターンニング後、フッ酸処理を経て酸化せずに直接窒化している。窒化速度は酸化速度に比べて遅いため、酸化した場合のような図２に示すゲート電極５両端でのバーズビーク１１が生じず、実効ゲート絶縁膜厚が厚くなるという問題が生じない。この問題は、ゲート絶縁膜がより薄膜化し、ゲート長がより短くなると顕著になるため、本実施形態の製造方法がより有効になる。
【００５２】
さらに、本実施形態では、ゲート電極エッジ部から直接窒素をゲート絶縁膜とシリコン基板の界面に導入することができ、ゲート絶縁膜のボロン突き抜け防止に対して、さらなる効果がある。また、窒化処理後にフッ素を導入することにより、ダングリングボンドを安定なフッ素で終端させることができ、さらに信頼性を向上することができる。
【００５３】
（実施形態２）
本実施形態では、ゲート電極のパターンニング後に酸化処理を行い、その後、窒化処理を行う例について、図３（ａ）〜図３（ｆ）を参照しながら説明する。
【００５４】
図３（ａ）に示すように、ｎ型シリコン基板１上に周知の方法により素子分離膜としてのフィールド酸化膜２を形成し、素子領域のシリコン基板１にゲート絶縁膜３を５ｎｍ程度の厚みに形成する。この工程は、実施形態１において図１（ａ）に示した工程と同様に行うことができる。本実施形態では、一酸化二窒素雰囲気中で９００℃で１０分程度の酸窒化処理を行った後、酸素雰囲気に切り替えて９００℃で１０分程度の酸化処理を行った。この窒化処理は、上記に限られず、アンモニアや窒素ラジカルや一酸化窒素を含む雰囲気中で熱処理を行ってもよい。
【００５５】
次に、その上に、例えばＣＶＤ法を用いてポリシリコン膜４を１５０ｎｍ程度の厚みに形成する。
【００５６】
次に、図３（ｂ）に示すように、周知の異方性エッチング技術を用いてポリシリコン膜をエッチングし、ゲート電極５を形成する。この工程は、実施形態１において図１（ｂ）に示した工程と同様に行うことができる。本実施形態では、誘導結合型プラズマ（ＩＣＰ）エッチング装置を用いて、投入パワー：４００Ｗ〜６００Ｗ、基板バイアスパワー：５０Ｗ〜２００Ｗ、放電圧力：５ｍＴｏｒｒ〜６０ｍＴｏｒｒの条件でエッチングを行った。エッチングガスとしてはＨＢｒ：１３０ｓｃｃｍおよびＯ2：３ｓｃｃｍの混合ガスを用いた。このエッチングの際のハロゲン含有ガスとしては、ＨＢｒに限られず、ポリシリコン膜のエッチングにはＣｌ2、ＣｌＦ、ＣｌＦ3、ＢｒＦ3、ＢｒＦ5、ＩＦ5、ＩＦ7等のハロゲン化合物を用いてもよい。
【００５７】
なお、このとき、露出しているゲート絶縁膜部分３ａおよびシリコン基板１表面、特に図３（ｂ）中の円で囲んだ部分にダメージが発生すると共に、カーボンや臭素を始めとするハロゲン等による汚染が生じる。
【００５８】
次に、図３（ｃ）に示すように、フッ酸を用いて、ゲート電極５の下部のゲート絶縁膜３を残して、表面に露出しているゲート絶縁膜（酸窒化シリコン膜）部分３ａを除去する。この工程は、実施形態１において図１（ｃ）に示した工程と同様に行うことができる。このとき、ゲート電極５とシリコン基板１の間のゲート絶縁膜（酸窒化シリコン膜）も、ゲート電極端部付近の表面に露出する部分から一部オーバーエッチングされる。
【００５９】
次に、熱酸化法によりゲート電極５表面およびシリコン基板１表面全体に渡って酸化シリコン膜を１０ｎｍ程度の厚みに形成する。これにより、図３（ｂ）に示したゲート電極のパターンニングの際に発生したシリコン基板１表面のダメージおよび汚染の一部を酸化シリコン膜中に取り込んで、そのダメージや汚染の一部をシリコン基板１から除去することができる。
【００６０】
しかし、この酸化によって、図３（ｃ）に示したフッ酸処理によってゲート絶縁膜３がオーバーエッチングされたゲート電極端部付近にも酸化シリコン膜が形成される。その結果、図６に示したように、ゲート電極５端部付近において、ゲート電極５とシリコン基板１との間に窒素を含まない酸化シリコン膜からなる部分１０ａが形成される。このため、後の工程において熱処理を行う際に、この部分からゲート電極５中のボロンが突き抜けてチャネル領域１３に拡散しやすくなる。特に、ゲート絶縁膜３の端に近い部分ではその膜厚が薄いため、影響が大きい。さらに、この酸化シリコン膜１０ａは、ゲート電極形成時のエッチングによって生じたダメージを含んだ膜となっているため、通常の酸化シリコン膜よりもボロンが突き抜けやすくなっている。
【００６１】
これを防ぐため、窒素を含む雰囲気中で窒化処理を行って、酸化シリコン膜とシリコン基板１の界面付近に積極的に窒素を導入し、図３（ｄ）に示すように、酸化シリコン膜を、ボロンが拡散しにくい酸窒化膜６とする。本実施形態では、アンモニア雰囲気中、９００℃で６０分の熱窒化処理を行った。なお、この熱窒化処理は、８００℃〜９５０℃で１０分〜１２０分間行ってもよい。
【００６２】
この窒化処理は、上記に限られず、アンモニア、窒素ラジカル、一酸化窒素および一酸化二窒素のうち、少なくとも１つを含む雰囲気中で熱処理を行ってもよい。アンモニアを含まない場合には、水素を導入することなく窒素を導入することができるので、さらに信頼性が向上する。特に、窒素ラジカルを含む雰囲気中では、高濃度の窒素を導入することができる。
【００６３】
この場合、窒素は酸化シリコン膜表面から酸化シリコン膜とシリコン基板の界面、および酸化シリコン膜とゲート電極との界面まで熱拡散し、これら界面付近で窒化反応が起こる。従って、図６に示した酸化シリコン膜１０は窒化されて窒素濃度のピークがシリコン基板との界面付近にある酸窒化シリコン膜となり、酸化シリコン膜１０ａはシリコン基板との界面付近およびゲート電極との界面付近に窒素濃度のピークを持つ酸窒化シリコン膜となる。すなわち、窒化は酸化膜とシリコンとの界面付近全体に渡って起こる。このときの酸窒化の程度（窒素濃度）の好ましい範囲は、ゲート電極中央部付近のゲート絶縁膜と同様である。
【００６４】
なお、酸化シリコン膜は、その厚みが厚くなるほど窒化されにくくなって窒化処理時間が長くなり、薄くなるほど窒化されやすいが基板のダメージを取り込みにくくなる。また、ゲート絶縁膜中の不純物（本実施形態ではボロン）がゲート絶縁膜を突き抜けてチャネルに拡散したり、閾値やサブスレッショルド係数がばらつく等のトランジスタ特性が悪化したりするのを、熱窒化によって酸化シリコン膜中に窒素を導入することにより抑制するためには、酸化シリコン膜の膜厚を５ｎｍ〜３０ｎｍ程度にするのが好ましい。さらに、ゲート絶縁膜３が本実施形態よりも薄膜化されている場合には、２４の円内に示すように酸化処理によるゲート電極５両端にバーズビーク１１が生じるのを抑制するために、酸化シリコン膜１０の膜厚がゲート絶縁膜３の膜厚程度からゲート絶縁膜３の膜厚の６倍程度になるように形成するのが好ましい、さらに好ましくは、ゲート絶縁膜３の膜厚の２倍程度から４倍程度である。
【００６５】
さらに、上記窒化処理の後に、酸窒化シリコン膜６中にフッ素を導入してもよい。例えば、アンモニア雰囲気中で熱処理を行う場合、窒素が導入されるだけではなく、水素も導入されてしまうため、Ｓｉ−Ｈ結合が形成される。この結合は非常に弱く、容易に切断されるため、界面準位または電荷トラップの原因となる。そこで、イオン注入等によりフッ素を導入すると、Ｓｉ−Ｈ結合が切断されて安定なＳｉ−Ｆ結合となるため、ゲート絶縁膜の信頼性が向上する。
【００６６】
次に、ゲート電極５をマスクとして、加速エネルギー：５ｋｅＶ〜１０ｋｅＶ、ドーズ量：１×１０12／ｃｍ2〜１×１０14／ｃｍ2程度の条件でボロンをイオン注入し、ＬＤＤ領域７を形成する。なお、このＬＤＤ形成のためのイオン注入条件はトランジスタの設計により異なるものであり、本条件に限定されるものではない。
【００６７】
次に、図３（ｅ）に示すように、シリコン基板１全体にＨＴＯ膜を形成し、周知のエッチング方法によりエッチバックすることによりゲート電極５側壁にサイドウォール８を形成する。
【００６８】
そして、ゲート電極５およびサイドウォール８をマスクとして、加速エネルギー：５ｋｅＶ〜２５ｋｅＶ、ドーズ量：５×１０14／ｃｍ2〜５×１０16／ｃｍ2の条件でボロンをイオン注入し、ソース・ドレイン領域９となる領域、およびゲート電極５中に不純物を導入する。これにより、ゲート電極５下部の不純物が導入されなかった領域がチャネル領域１３となる。なお、このイオン注入条件もトランジスタの設計により異なるものであり、本条件に限定されるものではない。
【００６９】
最後に、温度：８５０℃〜９００℃、時間１０分〜３０分程度の条件で熱処理を行い、不純物注入領域の活性化を行って図３（ｆ）に示すようなＭＯＳトランジスタを作製する。このとき、ゲート絶縁膜３は全ての部分において酸化シリコン膜に比べてボロンの拡散速度の小さい酸窒化シリコン膜となっているので、ゲート電極５中のボロンがゲート絶縁膜３を突き抜けてチャネル領域１３に拡散することはなく、良好な特性を有するトランジスタを作製することができる。
【００７０】
さらに、ゲート電極５両端部付近のゲート酸化膜とシリコン基板界面に窒素を積極的に導入するため、ゲート電極５両端部においてソース・ドレイン領域９からチャネル領域１３への不純物の異常拡散を抑制することができ、短チャネル効果の悪化や、ソース・ドレイン領域間の部分的な電流リークによるサブスレッショルド係数のばらつき等によって、トランジスタオフ電流がばらつくのを防ぐことができる。
【００７１】
図４（ａ）に本実施形態で作製したＰ型ＭＯＳトランジスタのサブスレッショルド係数のばらつきを示し、図４（ｂ）に従来技術を用いて作製したＰ型ＭＯＳトランジスタのサブスレッショルド係数のばらつきを示す。これらの図から明らかなように、サブスレッショルド係数のばらつきは、従来技術を用いて作製したものに比べて本実施形態で作製したトランジスタの方が非常に少なく、より信頼性の高いトランジスタが得られている。さらに、本実施形態の製造方法は、従来の製造方法に比べて、ゲート電極パターンニング後に熱窒化処理工程を追加するのみであり、信頼性の高い半導体装置を非常に容易に製造することができる。
【００７２】
上記実施形態１および実施形態２では、Ｐ型ＭＯＳトランジスタの製造について説明したが、Ｎ型ＭＯＳトランジスタについても同様の方法により作製することができる。この場合、ｎ型単結晶シリコン基板の代わりにｐ型単結晶シリコン基板を用い、ホウ素の代わりにリンまたは砒素を用いればよい。但し、Ｎ型ＭＯＳトランジスタの場合には、ゲート絶縁膜が３ｎｍ以上の厚い膜の場合、不純物（リンや砒素等）の突き抜けは起こりにくく、本発明の効果が顕在化しにくい。
しかし、今後、ゲート絶縁膜が薄膜化され、３ｎｍ以下になると不純物の突き抜けが起こりやすくなるため、本発明の効果が顕著に表れるようになってくる。
【００７３】
さらに、上記実施形態１および実施形態２では、ＬＤＤ構造を有するＭＯＳトランジスタの製造方法について説明したが、本発明は必ずしもＬＤＤ構造を有するＭＯＳトランジスタに限られず、例えばシングルドレイン構造のＭＯＳトランジスタや積み上げ拡散層を有するＭＯＳトランジスタ等、ＭＯＳ構造を有するものであれば何れも適用可能である。但し、ここで言うＭＯＳ構造とは、金属−酸化物−半導体という構造に限らず、導電体−絶縁体−半導体という構造も含むものとする。
【００７４】
また、上記実施形態１および実施形態２では、ゲート絶縁膜として酸窒化シリコン膜を用いた例について説明したが、これに限るものではない。
【００７５】
【発明の効果】
以上詳述したように、本発明によれば、ゲート絶縁膜上にゲート電極形成用の膜を被着してゲート電極パターンにパターンニングした後、ソース・ドレイン領域を形成する前に、窒素ラジカル、一酸化窒素、一酸化二窒素やアンモニア等、窒素を含む雰囲気中で窒化処理を行うことにより、ゲート電極端部付近のゲート絶縁膜中に窒素を導入する。
【００７６】
或いは、ゲート絶縁膜上にゲート電極形成用の膜を被着してゲート電極パターニングにパターンニングした後、ソース・ドレイン領域を形成する前に、酸素を含む雰囲気中で酸化処理を行うことによりゲート電極およびシリコン基板全体にわたって酸化シリコン膜を形成した後、窒素ラジカル、一酸化窒素、一酸化二窒素やアンモニア等、窒素を含む雰囲気中で窒化処理を行うことにより、酸化の際にゲート電極端部付近に形成される窒素を含まない酸化シリコン膜に窒素を導入する。
【００７７】
これらによって、後の工程で熱処理を行う際にゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネル領域に拡散するのを防ぐことができ、さらに、ソース・ドレイン領域からチャネル領域への不純物の異常拡散を抑制することができる。その結果、閾値電圧やサブスレッショルド係数のばらつき等のトランジスタ特性の悪化や、オフ電流の増加等を防ぐことができ、動作特性の均一性が良く、安定し、高い信頼性を有する半導体装置を容易に製造することができる。
【００７８】
さらに、回路設計においては、ばらつきに対する最悪のトランジスタ性能を見込んで設計を行い、歩留りを向上させているが、本発明によればトランジスタ特性のばらつきを抑制することが可能であるため、回路設計時に良好なトランジスタ性能を見込んで設計することができる。よって、ＬＳＩとしての性能を大幅に向上させることができる。
【図面の簡単な説明】
【図１】実施形態１におけるＭＯＳトランジスタの製造工程を説明するための断面図である。
【図２】酸化処理を行った場合にゲート電極両端に生じるバーズビークを説明するための断面図である。
【図３】実施形態２におけるＭＯＳトランジスタの製造工程を説明するための断面図である。
【図４】実施形態２および従来技術により作製したＭＯＳトランジスタのサブスレッショルド特性のばらつきを示す図である。
【図５】従来のＭＯＳトランジスタの製造工程を説明するための断面図である。
【図６】従来のＭＯＳトランジスタの製造方法における問題点を説明するための拡大断面図である。
【符号の説明】
１ ｎ型シリコン基板
２ フィールド酸化膜（素子分離膜）
３ ゲート絶縁膜（酸窒化シリコン膜）
４ ポリシリコン膜
５ ゲート電極
６ 酸窒化シリコン膜
７ ＬＤＤ領域
８ サイドウォール
９ ソース・ドレイン領域
１０ 酸化シリコン膜
１１ バーズビーク
１２ 窒化シリコン膜
【発明の属する技術分野】
本発明は、絶縁ゲート型電界効果トランジスタを備えた半導体装置の製造方法に関し、さらに、動作特性が安定し、高い信頼性を有する半導体装置を容易に製造することができる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを始めとする絶縁ゲート型電界効果トランジスタの微細化が益々進行している。これに伴って、ゲート絶縁膜の膜厚が薄くなり、以下のように、ゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネルに達する等の問題が生じている。
【０００３】
微細化が進んで、ゲート長が例えば０．２５μｍ程度のＭＯＳトランジスタになると、Ｎ型ＭＯＳトランジスタの場合には高濃度Ｎ型ポリシリコンを用い、Ｐ型ＭＯＳトランジスタの場合には高濃度Ｐ型ポリシリコンを用いて、シリコン基板表面にチャネル領域を設けた表面チャネル型が用いられる。
【０００４】
この表面チャネル型ＭＯＳトランジスタの製造においては、通常、シリコン基板表面にゲート絶縁膜（酸化シリコン膜）を形成し、その上に不純物を導入しないままポリシリコン膜を形成してゲート電極形状に加工する。その後、ゲート電極およびソース・ドレイン領域となるシリコン基板表面に、同時に不純物イオンを注入して、熱処理を加えることにより不純物領域の活性化を行うという方法が用いられる。
【０００５】
このときの不純物としては、Ｎ型ＭＯＳトランジスタの場合にはリン、Ｐ型ＭＯＳトランジスタの場合にはボロンが用いられる。そして、Ｐ型ＭＯＳトランジスタにおいては、酸化シリコン膜中のボロンの拡散速度がリンのそれに比べて非常に大きいため、不純物活性化のための熱処理を行う際にゲート電極中のボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散する。その結果、トランジスタの閾値電圧がばらつく等、トランジスタ特性に悪影響を与えてしまうという問題が生じる。
【０００６】
この問題を解決するために、例えばＩＥＤＭＴｅｃｈ．Ｄｉｇ．ｐｐ．４２５−４２８，１９９０やＩＥＤＭＴｅｃｈ．Ｄｉｇ．ｐｐ．４２９−４３２，１９９０には、酸化シリコン膜中に窒素を導入することにより酸窒化シリコン膜を形成し、これをゲート絶縁膜として用いる方法が報告されている。この酸窒化シリコン膜中のボロンの拡散速度は、酸化シリコン膜中のそれに比べて小さいため、ゲート電極中のボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散してしまうのを防ぐことができる。
【０００７】
以下に、この酸窒化シリコン膜を用いたトランジスタの製造方法の一例について、図５（ａ）〜図５（ｆ）を参照しながら説明する。
【０００８】
図５（ａ）に示すように、ｎ型シリコン基板１上に周知の方法により素子分離膜としてのフィールド酸化膜２を形成し、素子領域のシリコン基板１にゲート絶縁膜３を５ｎｍ程度の厚みに形成する。このとき、一酸化窒素や一酸化二窒素等を用いることにより、酸化シリコン膜中、およびシリコン基板１と酸化シリコン膜の境界付近に窒素が取り込まれて、酸化シリコン膜に比べて不純物が拡散しにくい酸窒化シリコン膜からなるゲート絶縁膜３が形成される。その上に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてポリシリコン膜４を１５０ｎｍ程度の厚みに形成する。
【０００９】
次に、図５（ｂ）に示すように、公知のエッチング技術、例えばカーボンやフッ素系ガスを含む異方性ＲＩＥ（Ｒｉａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いてポリシリコン膜をエッチングし、ゲート電極５を形成する。
【００１０】
次に、図５（ｃ）に示すように、フッ酸を用いて表面に露出しているゲート絶縁膜（酸窒化シリコン膜）３を除去する。
【００１１】
次に、図５（ｄ）に示すように、熱酸化法によりゲート電極５表面およびシリコン基板１表面全体に渡って酸化シリコン膜１０を１０ｎｍ程度の厚みに形成する。そして、加速エネルギー：１０ｋｅＶ、ドーズ量：１×１０13／ｃｍ2の条件でボロンをイオン注入し、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域７を形成する。
【００１２】
次に、図５（ｅ）に示すように、シリコン基板１全体にＨＴＯ膜（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：高温ＣＶＤ酸化膜）を形成し、異方性エッチングを用いた周知のエッチング方法によりエッチバックすることによりゲート電極５側壁にサイドウォール８を形成する。そして、加速エネルギー：１５ｋｅＶ、ドーズ量：５×１０15／ｃｍ2の条件でボロンをイオン注入し、ソース・ドレイン領域９となる領域、およびゲート電極５中に不純物を導入する。
【００１３】
最後に、温度：８５０℃〜９００℃、時間１０分〜３０分程度の条件で熱処理を行い、不純物注入領域の活性化を行って図５（ｆ）に示すようなＭＯＳトランジスタを作製する。
【００１４】
【発明が解決しようとする課題】
上述したように、ゲート絶縁膜として酸窒化シリコン膜を用いた場合、酸化膜を用いた場合に比べて、ゲート電極中の不純物、特にボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散するのを抑制することができる。しかし、実際には、ゲート電極をプラズマエッチング等によりパターンニングする際に、シリコン基板、ゲート電極およびゲート絶縁膜にダメージが生じる。
【００１５】
このため、上述した従来例のように、ゲート電極５形成後、フッ酸を用いて表面に露出したゲート絶縁膜３を除去し、熱酸化法によって改めてゲート電極５およびシリコン基板１全体に渡って表面に酸化シリコン膜１０を形成する方法が用いられている。この場合、フッ酸で処理するときに酸化膜は等方的にエッチングされるため、ゲート電極５端部ではゲート電極５とシリコン基板１に挟まれた部分のゲート絶縁膜（酸窒化シリコン膜）３も一部エッチングされる。その後、熱酸化法により改めて酸化シリコン膜１０を形成すると、図６に示すように、ゲート電極５端部付近においてゲート絶縁膜の一部が窒素を含まない酸化シリコン膜１０ａに置き換わってしまう。さらに、この酸化シリコン膜１０ａは、ゲート電極形成時のエッチングによって生じたダメージを含んだ膜となっている。
【００１６】
以上の理由により、ゲート電極５端部付近の酸化シリコン膜１０ａに置き換わった部分では、酸窒化シリコン膜に比べてボロンの拡散速度が大きくなり、トランジスタ閾値がばらついたり、サブスレッショルド係数がばらつく等のトランジスタ特性が悪化するという問題が生じる。特に、ゲート絶縁膜３の端に近い部分ではその膜厚が薄いため、影響が大きい。さらに、この酸化シリコン膜１０ａは、ゲート電極形成時のエッチングによって生じたダメージを含んでいるため、Ｎ型ＭＯＳトランジスタにおいても、ゲート電極中の不純物（リン、砒素等）の拡散速度が大きくなり、後の工程の熱処理時にゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネル領域１３に拡散し、トランジスタ特性が悪化することもある。
【００１７】
さらに、上記ダメージの影響によって、ソース・ドレイン領域９の不純物イオンが部分的にチャネル領域１３方向に異常拡散して、部分的に短チャネル効果が悪化したり、サブスレッショルド係数がばらついて、トランジスタのオフ電流がばらつくという問題もある。
【００１８】
本発明は、このような従来技術の課題を解決すべくなされたものであり、ゲート電極中の不純物、特にボロンがゲート絶縁膜を突き抜けてチャネル領域に拡散するのを抑制し、さらに、ソース・ドレイン領域の不純物イオンが部分的にチャネル領域方向に異常拡散するのを防いで、安定したトランジスタ特性を実現することができる半導体装置の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板表面にチャネル領域およびソース・ドレイン領域を有し、該チャネル領域上にゲート絶縁膜を間に介してゲート電極を有する絶縁ゲート型電界効果トランジスタを備えた半導体装置の製造方法において、半導体基板上に酸窒化シリコン膜からなるゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にゲート電極形成用のポリシリコン膜を被着し、該ポリシリコン膜をプラズマエッチングによってゲート電極パターンにパターンニングするとともに、前記半導体基板上の前記ゲート絶縁膜を露出させる工程と、次いで、露出した前記ゲート絶縁膜をフッ酸を用いて除去して前記半導体基板の表面を露出させ、同時に、前記ポリシリコン膜の端部付近における前記ゲート絶縁膜をオーバーエッチングする工程と、次いで、窒素元素を組成中に含む雰囲気中で窒化処理を行って、前記ゲート電極の端部付近の前記ゲート絶縁膜中に窒素を導入するとともに、前記ゲート絶縁膜がオーバーエッチングされた部分を含む露出した前記半導体基板の表面に窒化膜を形成する工程と、次いで、酸素を含む雰囲気中で酸化処理を行って、前記ゲート絶縁膜がオーバーエッチングされた前記ポリシリコン膜の端部付近における前記半導体基板の表面に酸窒化膜を形成する工程と、次いで、前記ポリシリコン膜および前記半導体基板に不純物を導入した後に熱処理を行って、ゲート電極およびソース・ドレイン領域を形成する工程とを含み、そのことより上記目的が達成される。
【００２１】
前記窒素元素を組成中に含む雰囲気中で窒化処理を行う工程が、窒素が導入された領域にフッ素を注入する工程をさらに含むことが好ましい。
【００２２】
前記窒素元素を組成中に含む雰囲気中で窒化処理を行う工程は、窒素ラジカル、一酸化窒素、一酸化二窒素およびアンモニアのうちの少なくとも１つを含む雰囲気中で熱処理を行うのが好ましい。
【００２３】
以下に、本発明の作用について説明する。
【００２４】
本発明にあっては、ゲート絶縁膜上にゲート電極形成用の膜を被着してゲート電極パターンにパターンニングした後、ソース・ドレイン領域を形成する前に、窒素を含む雰囲気中で窒化処理を行うことにより、ゲート電極端部付近のゲート絶縁膜中に新たに窒素を導入する。これにより、今後のゲート絶縁膜の更なる薄膜化（４ｎｍ以下）に対しても、ゲート電極からのボロンを始めとする不純物の突き抜けを抑制可能となる。よって、閾値電圧やサブスレッショルド係数がばらつかず、特性の安定したトランジスタを形成することが可能となる。さらに、窒素を導入することにより、ゲート電極両端部でのソース・ドレイン領域からの不純物の異常拡散も抑制される。よって、部分的に短チャネル効果が悪化したり、サブスレッショルド係数がばらついてトランジスタオフ電流がばらつくという問題も防ぐことが可能となる。
【００２５】
本発明にあっては、ゲート絶縁膜上にゲート電極形成用の膜を被着してゲート電極パターニングにパターンニングした後、ソース・ドレイン領域を形成する前に、酸素を含む雰囲気中で酸化処理を行うことにより、ゲート電極パターニング時に生じるダメージや汚染の一部を酸化膜中に取り込んで半導体基板から除去することができる。しかし、このとき、ゲート電極端部付近のゲート絶縁膜が、窒素を含まず、しかもダメージを含んだ酸化膜に置き代わってしまう。さらに、ゲート絶縁膜として、酸窒化膜等の窒素を含んだ膜を用いた場合、ゲート絶縁膜のダメージを含んだ酸化膜に置き代わった部分は窒素を含んでいないため、不純物拡散抑制効果が薄れてしまう。このため、ゲート電極からのボロンを始めとする不純物の突き抜けが生じて、閾値電圧やサブスレッショルド係数がばらつく等のトランジスタ特性の悪化が起こる。そこで、本発明では、窒素を含む雰囲気中で窒化処理を行うことにより、その酸化膜中に積極的に窒素を導入することにより、不純物、特にボロンの突き抜けを抑制する。よって、閾値電圧やサブスレッショルド係数がばらつかず、特性の安定したトランジスタを形成することが可能となる。さらに、窒素を導入することにより、ゲート電極両端部でのソース・ドレイン領域からの不純物の異常拡散も抑制される。よって、部分的に短チャネル効果が悪化したり、サブスレッショルド係数がばらついてトランジスタオフ電流がばらつくという問題も防ぐことが可能となる。
【００２６】
ところで、アンモニア雰囲気中での熱処理により窒化処理を行う場合、窒素が導入されるだけではなく水素も導入されるが、この結合は非常に弱いため、容易に切断されてダングリングボンドが生じ、界面準位や電界トラップの原因となる。そこで、イオン注入等によりフッ素を導入することにより、ダングリングボンドを安定なフッ素で終端させることができ、トランジスタの信頼性が向上する。
【００２７】
窒素ラジカルやアンモニアを含む雰囲気中で窒化処理を行うと、より窒化能力が高く、ゲート電極からのボロンの突き抜けに対して効果が高い。また、一酸化窒素や一酸化二窒素を含む雰囲気中で窒化処理を行うと、窒化と同時に酸化も進行するので、より信頼性が向上する。この理由としては以下のようなことが考えられる。窒素の含有量の多い酸窒化膜は界面準位が多くなり、このような膜がゲート絶縁膜として用いられる場合、ホール（Ｐ型トランジスタのキャリア）の移動度が小さくなること、およびＰ型ＭＯＳトランジスタのトランスコンダクタンスが減少することが報告されている（１９９０ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ ｐｐ．１３１−１３２）。そして、酸化と窒化が同時に進行した場合、基板と酸窒化膜の界面付近で窒素濃度が高くなることなく、膜全体に渡って一様に窒素が分布するため、窒素を導入することによる界面準位の増加やキャリア移動度の低下を抑えることができる。なお、トランスコンダクタンスＧmとはドレイン電流ＩDをゲート電圧ＶGで偏微分した値（Ｇｍ＝∂ＩD／∂ＶG）であり、入力（ゲート電圧）に対する出力（ドレイン電流）の変化の割合を表す。
【００２８】
【発明の実施の形態】
以下に、本発明の実施形態について、図面を参照しながら説明する。なお、本発明は、以下の実施形態によって限定されるものではない。
【００２９】
（実施形態１）
本実施形態では、ゲート電極のパターンニング後に、フッ酸を用いてソース・ドレインとなる領域のシリコン基板表面を露出させ、その後、窒化処理を行う例について、図１（ａ）〜図１（ｆ）を参照しながら説明する。
【００３０】
図１（ａ）に示すように、ｎ型シリコン基板１上に周知の方法により素子分離膜としてのフィールド酸化膜２を形成し、素子領域のシリコン基板１にゲート絶縁膜３を５ｎｍ程度の厚みに形成する。このとき、一酸化窒素や一酸化二窒素等を用いることにより、酸化シリコン膜中、およびシリコン基板１と酸化シリコン膜の境界付近に窒素が取り込まれて、酸化シリコン膜に比べて不純物が拡散しにくい酸窒化シリコン膜からなるゲート絶縁膜３が形成される。本実施形態では、一酸化二窒素雰囲気中で９００℃で１０分程度の酸窒化処理を行った後、酸素雰囲気に切り替えて９００℃で１０分程度の酸化処理を行った。このように２回に分けて処理を行っている理由は以下の通りである。窒素の含有量の多い酸窒化膜は界面準位が多くなり、このような膜がゲート絶縁膜として用いられる場合、ホール（Ｐ型トランジスタのキャリア）の移動度が小さくなること、およびＰ型ＭＯＳトランジスタのトランスコンダクタンスが減少することが報告されている（１９９０ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ ｐｐ．１３１−１３２）。本実施形態のように、シリコン基板を窒化（または酸窒化）した後に酸化を行うと、窒化膜と基板の界面付近から酸素が取り込まれるため、ゲート絶縁膜中の窒素濃度は、基板との界面付近ではなく、界面から離れた膜中にピークを持つようになる。従って、窒素を導入したことによる界面準位の増加やキャリア移動度の減少を抑えつつ、ボロンを始めとする不純物がゲート絶縁膜を突き抜けるのを抑制することができる。
【００３１】
この酸窒化シリコン膜中では、酸化シリコン膜中に比べて不純物が拡散しにくいため、後の工程で熱処理を行う際に、ゲート電極５中に含まれるボロンがゲート絶縁膜３を突き抜けてチャネル領域１３に拡散するのを抑制することができる。
【００３２】
また、今後のトランジスタの微細化に伴って、２ｎｍ〜３ｎｍ程度の厚みのゲート絶縁膜に関しては、上記一酸化二窒素雰囲気中での窒化処理後に、アンモニア雰囲気中、８００℃〜９５０℃で１０分〜１２０分程度の条件で熱処理を行い、より積極的にシリコン基板１と酸化シリコン膜の境界付近に窒素を取り込むようにしてもよい。
【００３３】
なお、本発明者らの実験では、アンモニア雰囲気による積極的な窒化処理後のゲート絶縁膜に対してフッ素を導入することにより、ゲート絶縁膜の信頼性を向上させることに成功している。この理由としては、以下のようなことが考えられる。アンモニア雰囲気中で熱処理を行う場合、窒素が導入されるだけではなく、水素も導入されてしまうため、Ｓｉ−Ｈ結合が形成される。この結合は非常に弱く、容易に切断されるため、界面準位または電荷トラップの原因となる。そこで、イオン注入等によりフッ素を導入すると、Ｓｉ−Ｈ結合が切断されて安定なＳｉ−Ｆ結合となるため、ゲート絶縁膜の信頼性が向上する。
【００３４】
さらに、この窒化処理は、上記に限られず、窒素ラジカルや一酸化窒素を含む雰囲気中で熱処理を行ってもよい。
【００３５】
なお、ボロンを始めとする不純物のゲート絶縁膜突き抜けを抑制するためには、膜中の窒素濃度が重要である。よって、酸窒化の程度は、膜中の窒素濃度（原子数の濃度：ａｔｏｍ％）を用いて定義することとする。ゲート絶縁膜中の窒素ピーク濃度は、高ければ高いほど不純物拡散抑制効果が大きくなるので好ましい。しかし、モモセらの報告（Ｈ．Ｓ．Ｍｏｍｏｓｅ ｅｔ．ａｌ．，ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．ｐ．６５ １９９０）によれば、ゲート絶縁膜とシリコン基板の界面付近の窒素濃度が２ａｔｏｍ％を超えると、急激にＰ型ＭＯＳトランジスタのトランスコンダクタンスが減少するため、ゲート絶縁膜とシリコン基板の界面付近の窒素濃度は２ａｔｏｍ％以下であるのが好ましい。
【００３６】
次に、その上に、例えばＣＶＤ法を用いてポリシリコン膜４を１５０ｎｍ程度の厚みに形成する。
【００３７】
次に、図１（ｂ）に示すように、周知の異方性エッチング技術を用いてポリシリコン膜をエッチングし、ゲート電極５を形成する。本実施形態では、誘導結合型プラズマ（ＩＣＰ）エッチング装置を用いて、投入パワー：４００Ｗ〜６００Ｗ、基板バイアスパワー：５０Ｗ〜２００Ｗ、放電圧力：５ｍＴｏｒｒ〜６０ｍＴｏｒｒの条件でエッチングを行った。エッチングガスとしてはＨＢｒ：１３０ｓｃｃｍおよびＯ2：３ｓｃｃｍの混合ガスを用いた。なお、本実施形態ではエッチングの際にハロゲン含有ガスとしてＨＢｒを用いたが、これに限られず、ポリシリコン膜のエッチングにはＣｌ2、ＣｌＦ、ＣｌＦ3、ＢｒＦ3、ＢｒＦ5、ＩＦ5、ＩＦ7等のハロゲン化合物を用いてもよい。
【００３８】
なお、このとき、露出しているゲート絶縁膜部分３ａおよびシリコン基板１表面、特に図１（ｂ）中の円で囲んだ部分にダメージが発生すると共に、カーボンや臭素を始めとするハロゲン等による汚染が生じる。
【００３９】
次に、図１（ｃ）に示すように、フッ酸を用いて、ゲート電極５の下部のゲート絶縁膜３を残して、表面に露出しているゲート絶縁膜（酸窒化シリコン膜）部分３ａを除去する。このとき、ゲート電極５とシリコン基板１の間のゲート絶縁膜（酸窒化シリコン膜）も、ゲート電極端部付近の表面に露出する部分から一部オーバーエッチングされる。
【００４０】
次に、窒素を含む雰囲気中で窒化処理を行うことにより、図１（ｄ）に示すように、ゲート電極５端部付近のゲート絶縁膜（酸窒化シリコン膜）３にさらに窒素が導入され、ボロン突き抜けの抑制効果を向上することができる。特に、今後、ゲート絶縁膜の薄膜化（４ｎｍ以下）され、ボロンを始めとする不純物がゲート絶縁膜を突き抜けやすい条件になった場合、非常に有効になると考えられる。なお、このとき、露出したシリコン基板１表面およびゲート電極５表面にも窒素が導入され、厚み２０オングストローム程度の窒化シリコン膜１２が形成される。後述するように窒化処理後に酸化処理を行う場合、酸化膜中に窒素が導入されるため、フッ酸によってゲート絶縁膜がオーバーエッチングされたゲート電極端部付近（図６の１０ａに相当する部分）に酸窒化膜が導入され、この部分でボロンが突き抜けるのを防ぐことができる。本実施形態では、アンモニア雰囲気中、９００℃で６０分の熱窒化処理を行った。なお、この熱窒化処理は、８００℃〜９５０℃で１０分〜１２０分間行ってもよい。このときの酸窒化の程度（窒素濃度）の好ましい範囲は、ゲート電極中央部付近のゲート絶縁膜と同様である。
【００４１】
この窒化処理は、上記に限られず、アンモニア、窒素ラジカル、一酸化窒素および一酸化二窒素のうち、少なくとも１つを含む雰囲気中で熱処理を行ってもよい。アンモニアを含まない場合には、水素を導入することなく窒素を導入することができるので、さらに信頼性が向上する。特に、窒素ラジカルを含む雰囲気中では、高濃度の窒素を導入することができる。
【００４２】
また、窒化処理の後に酸化処理を行ってもよい。窒素の含有量の多い酸窒化膜は界面準位が多くなり、このような膜がゲート絶縁膜として用いられる場合、ホール（Ｐ型トランジスタのキャリア）の移動度が小さくなること、およびＰ型ＭＯＳトランジスタのトランスコンダクタンスが減少することが報告されている（１９９０ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ ｐｐ．１３１−１３２）。窒化処理後に酸化を行った場合、窒化膜とシリコン基板の界面付近から酸素が取り込まれて酸化が進行し、窒素濃度のピークがシリコン基板との界面付近ではなく、界面から離れた膜中にある酸窒化膜が形成される（この酸窒化膜は窒化膜を形成した場所に形成される）。従って、シリコン基板と酸窒化膜との界面付近の窒素濃度は小さくなるため、界面準位が減少し、トランスコンダクタンスが増加すると共に、ゲート絶縁膜の信頼性が向上する。
酸化処理によって界面準位が減少し、トランジスタのトランスコンダクタンスが増大すると共に、ゲート絶縁膜の信頼性が向上する。
【００４３】
さらに、上記窒化処理の後に、または窒化処理後の酸化処理の後に、フッ素イオン注入を行ってもよい。このフッ素イオンは、窒化された部分全体に行う。この場合、さらなるトランジスタのトランスコンダクタンスの増大、およびゲート絶縁膜の信頼性向上を図ることができる。なお、フッ素注入は、例えば加速エネルギー：１０ｋｅＶ〜１５ｋｅＶ、ドーズ量：５×１０13／ｃｍ2〜５×１０1 5／ｃｍ2程度の条件で行えばよい。
【００４４】
また、フッ素注入はポリシリコン膜形成後に行うこともできる。この場合、後の工程で熱処理を行う際にフッ素がゲート絶縁膜付近まで熱拡散し、ゲート絶縁膜付近のダングリングボンドをフッ素で終端させることができる。さらに、フッ素注入を行う前に酸化シリコン膜、ＨＴＯ膜等の絶縁膜を形成し、これを注入マスクとしてフッ素を注入してもよい。
【００４５】
次に、ゲート電極５をマスクとして、加速エネルギー：５ｋｅＶ〜１０ｋｅＶ、ドーズ量：１×１０12／ｃｍ2〜５×１０14／ｃｍ2程度の条件でボロンをイオン注入し、ＬＤＤ領域７を形成する。なお、このＬＤＤ形成のためのイオン注入条件はトランジスタの設計により異なるものであり、本条件に限定されるものではない。
【００４６】
次に、図１（ｅ）に示すように、シリコン基板１全体にＨＴＯ膜を形成し、周知のエッチング方法によりエッチバックすることによりゲート電極５側壁にサイドウォール８を形成する。
【００４７】
そして、ゲート電極５およびサイドウォール８をマスクとして、加速エネルギー：５ｋｅＶ〜２５ｋｅＶ、ドーズ量：５×１０14／ｃｍ2〜５×１０16／ｃｍ2の条件でボロンをイオン注入し、ソース・ドレイン領域９となる領域、およびゲート電極５中に不純物を導入する。これにより、ゲート電極５下部の不純物が導入されなかった領域がチャネル領域１３となる。なお、このイオン注入条件もトランジスタの設計により異なるものであり、本条件に限定されるものではない。
【００４８】
最後に、温度：８５０℃〜９００℃、時間１０分〜３０分程度の条件で熱処理を行い、不純物注入領域の活性化を行って図１（ｆ）に示すようなＭＯＳトランジスタを作製する。このとき、ゲート絶縁膜３は全ての部分において酸化シリコン膜に比べてボロンの拡散速度の小さい酸窒化シリコン膜となっているので、ゲート電極５中のボロンがゲート絶縁膜３を突き抜けてチャネル領域１３に拡散することはなく、良好な特性を有するトランジスタを作製することができる。
【００４９】
さらに、ゲート電極５両端部付近のゲート酸化膜とシリコン基板界面に窒素を積極的に導入するため、ゲート電極５両端部においてソース・ドレイン領域９からチャネル領域１３への不純物の異常拡散を抑制することができ、短チャネル効果の悪化や、ソース・ドレイン領域間の部分的な電流リークによるサブスレッショルド係数のばらつき等によって、トランジスタオフ電流がばらつくのを防ぐことができる。
【００５０】
なお、本実施形態の製造方法は、従来の製造方法に比べて、ゲート電極パターンニング後に熱窒化処理工程を追加するのみであり、信頼性の高い半導体装置を非常に容易に製造することができる。
【００５１】
また、本実施形態では、ゲート電極パターンニング後、フッ酸処理を経て酸化せずに直接窒化している。窒化速度は酸化速度に比べて遅いため、酸化した場合のような図２に示すゲート電極５両端でのバーズビーク１１が生じず、実効ゲート絶縁膜厚が厚くなるという問題が生じない。この問題は、ゲート絶縁膜がより薄膜化し、ゲート長がより短くなると顕著になるため、本実施形態の製造方法がより有効になる。
【００５２】
さらに、本実施形態では、ゲート電極エッジ部から直接窒素をゲート絶縁膜とシリコン基板の界面に導入することができ、ゲート絶縁膜のボロン突き抜け防止に対して、さらなる効果がある。また、窒化処理後にフッ素を導入することにより、ダングリングボンドを安定なフッ素で終端させることができ、さらに信頼性を向上することができる。
【００５３】
（実施形態２）
本実施形態では、ゲート電極のパターンニング後に酸化処理を行い、その後、窒化処理を行う例について、図３（ａ）〜図３（ｆ）を参照しながら説明する。
【００５４】
図３（ａ）に示すように、ｎ型シリコン基板１上に周知の方法により素子分離膜としてのフィールド酸化膜２を形成し、素子領域のシリコン基板１にゲート絶縁膜３を５ｎｍ程度の厚みに形成する。この工程は、実施形態１において図１（ａ）に示した工程と同様に行うことができる。本実施形態では、一酸化二窒素雰囲気中で９００℃で１０分程度の酸窒化処理を行った後、酸素雰囲気に切り替えて９００℃で１０分程度の酸化処理を行った。この窒化処理は、上記に限られず、アンモニアや窒素ラジカルや一酸化窒素を含む雰囲気中で熱処理を行ってもよい。
【００５５】
次に、その上に、例えばＣＶＤ法を用いてポリシリコン膜４を１５０ｎｍ程度の厚みに形成する。
【００５６】
次に、図３（ｂ）に示すように、周知の異方性エッチング技術を用いてポリシリコン膜をエッチングし、ゲート電極５を形成する。この工程は、実施形態１において図１（ｂ）に示した工程と同様に行うことができる。本実施形態では、誘導結合型プラズマ（ＩＣＰ）エッチング装置を用いて、投入パワー：４００Ｗ〜６００Ｗ、基板バイアスパワー：５０Ｗ〜２００Ｗ、放電圧力：５ｍＴｏｒｒ〜６０ｍＴｏｒｒの条件でエッチングを行った。エッチングガスとしてはＨＢｒ：１３０ｓｃｃｍおよびＯ2：３ｓｃｃｍの混合ガスを用いた。このエッチングの際のハロゲン含有ガスとしては、ＨＢｒに限られず、ポリシリコン膜のエッチングにはＣｌ2、ＣｌＦ、ＣｌＦ3、ＢｒＦ3、ＢｒＦ5、ＩＦ5、ＩＦ7等のハロゲン化合物を用いてもよい。
【００５７】
なお、このとき、露出しているゲート絶縁膜部分３ａおよびシリコン基板１表面、特に図３（ｂ）中の円で囲んだ部分にダメージが発生すると共に、カーボンや臭素を始めとするハロゲン等による汚染が生じる。
【００５８】
次に、図３（ｃ）に示すように、フッ酸を用いて、ゲート電極５の下部のゲート絶縁膜３を残して、表面に露出しているゲート絶縁膜（酸窒化シリコン膜）部分３ａを除去する。この工程は、実施形態１において図１（ｃ）に示した工程と同様に行うことができる。このとき、ゲート電極５とシリコン基板１の間のゲート絶縁膜（酸窒化シリコン膜）も、ゲート電極端部付近の表面に露出する部分から一部オーバーエッチングされる。
【００５９】
次に、熱酸化法によりゲート電極５表面およびシリコン基板１表面全体に渡って酸化シリコン膜を１０ｎｍ程度の厚みに形成する。これにより、図３（ｂ）に示したゲート電極のパターンニングの際に発生したシリコン基板１表面のダメージおよび汚染の一部を酸化シリコン膜中に取り込んで、そのダメージや汚染の一部をシリコン基板１から除去することができる。
【００６０】
しかし、この酸化によって、図３（ｃ）に示したフッ酸処理によってゲート絶縁膜３がオーバーエッチングされたゲート電極端部付近にも酸化シリコン膜が形成される。その結果、図６に示したように、ゲート電極５端部付近において、ゲート電極５とシリコン基板１との間に窒素を含まない酸化シリコン膜からなる部分１０ａが形成される。このため、後の工程において熱処理を行う際に、この部分からゲート電極５中のボロンが突き抜けてチャネル領域１３に拡散しやすくなる。特に、ゲート絶縁膜３の端に近い部分ではその膜厚が薄いため、影響が大きい。さらに、この酸化シリコン膜１０ａは、ゲート電極形成時のエッチングによって生じたダメージを含んだ膜となっているため、通常の酸化シリコン膜よりもボロンが突き抜けやすくなっている。
【００６１】
これを防ぐため、窒素を含む雰囲気中で窒化処理を行って、酸化シリコン膜とシリコン基板１の界面付近に積極的に窒素を導入し、図３（ｄ）に示すように、酸化シリコン膜を、ボロンが拡散しにくい酸窒化膜６とする。本実施形態では、アンモニア雰囲気中、９００℃で６０分の熱窒化処理を行った。なお、この熱窒化処理は、８００℃〜９５０℃で１０分〜１２０分間行ってもよい。
【００６２】
この窒化処理は、上記に限られず、アンモニア、窒素ラジカル、一酸化窒素および一酸化二窒素のうち、少なくとも１つを含む雰囲気中で熱処理を行ってもよい。アンモニアを含まない場合には、水素を導入することなく窒素を導入することができるので、さらに信頼性が向上する。特に、窒素ラジカルを含む雰囲気中では、高濃度の窒素を導入することができる。
【００６３】
この場合、窒素は酸化シリコン膜表面から酸化シリコン膜とシリコン基板の界面、および酸化シリコン膜とゲート電極との界面まで熱拡散し、これら界面付近で窒化反応が起こる。従って、図６に示した酸化シリコン膜１０は窒化されて窒素濃度のピークがシリコン基板との界面付近にある酸窒化シリコン膜となり、酸化シリコン膜１０ａはシリコン基板との界面付近およびゲート電極との界面付近に窒素濃度のピークを持つ酸窒化シリコン膜となる。すなわち、窒化は酸化膜とシリコンとの界面付近全体に渡って起こる。このときの酸窒化の程度（窒素濃度）の好ましい範囲は、ゲート電極中央部付近のゲート絶縁膜と同様である。
【００６４】
なお、酸化シリコン膜は、その厚みが厚くなるほど窒化されにくくなって窒化処理時間が長くなり、薄くなるほど窒化されやすいが基板のダメージを取り込みにくくなる。また、ゲート絶縁膜中の不純物（本実施形態ではボロン）がゲート絶縁膜を突き抜けてチャネルに拡散したり、閾値やサブスレッショルド係数がばらつく等のトランジスタ特性が悪化したりするのを、熱窒化によって酸化シリコン膜中に窒素を導入することにより抑制するためには、酸化シリコン膜の膜厚を５ｎｍ〜３０ｎｍ程度にするのが好ましい。さらに、ゲート絶縁膜３が本実施形態よりも薄膜化されている場合には、２４の円内に示すように酸化処理によるゲート電極５両端にバーズビーク１１が生じるのを抑制するために、酸化シリコン膜１０の膜厚がゲート絶縁膜３の膜厚程度からゲート絶縁膜３の膜厚の６倍程度になるように形成するのが好ましい、さらに好ましくは、ゲート絶縁膜３の膜厚の２倍程度から４倍程度である。
【００６５】
さらに、上記窒化処理の後に、酸窒化シリコン膜６中にフッ素を導入してもよい。例えば、アンモニア雰囲気中で熱処理を行う場合、窒素が導入されるだけではなく、水素も導入されてしまうため、Ｓｉ−Ｈ結合が形成される。この結合は非常に弱く、容易に切断されるため、界面準位または電荷トラップの原因となる。そこで、イオン注入等によりフッ素を導入すると、Ｓｉ−Ｈ結合が切断されて安定なＳｉ−Ｆ結合となるため、ゲート絶縁膜の信頼性が向上する。
【００６６】
次に、ゲート電極５をマスクとして、加速エネルギー：５ｋｅＶ〜１０ｋｅＶ、ドーズ量：１×１０12／ｃｍ2〜１×１０14／ｃｍ2程度の条件でボロンをイオン注入し、ＬＤＤ領域７を形成する。なお、このＬＤＤ形成のためのイオン注入条件はトランジスタの設計により異なるものであり、本条件に限定されるものではない。
【００６７】
次に、図３（ｅ）に示すように、シリコン基板１全体にＨＴＯ膜を形成し、周知のエッチング方法によりエッチバックすることによりゲート電極５側壁にサイドウォール８を形成する。
【００６８】
そして、ゲート電極５およびサイドウォール８をマスクとして、加速エネルギー：５ｋｅＶ〜２５ｋｅＶ、ドーズ量：５×１０14／ｃｍ2〜５×１０16／ｃｍ2の条件でボロンをイオン注入し、ソース・ドレイン領域９となる領域、およびゲート電極５中に不純物を導入する。これにより、ゲート電極５下部の不純物が導入されなかった領域がチャネル領域１３となる。なお、このイオン注入条件もトランジスタの設計により異なるものであり、本条件に限定されるものではない。
【００６９】
最後に、温度：８５０℃〜９００℃、時間１０分〜３０分程度の条件で熱処理を行い、不純物注入領域の活性化を行って図３（ｆ）に示すようなＭＯＳトランジスタを作製する。このとき、ゲート絶縁膜３は全ての部分において酸化シリコン膜に比べてボロンの拡散速度の小さい酸窒化シリコン膜となっているので、ゲート電極５中のボロンがゲート絶縁膜３を突き抜けてチャネル領域１３に拡散することはなく、良好な特性を有するトランジスタを作製することができる。
【００７０】
さらに、ゲート電極５両端部付近のゲート酸化膜とシリコン基板界面に窒素を積極的に導入するため、ゲート電極５両端部においてソース・ドレイン領域９からチャネル領域１３への不純物の異常拡散を抑制することができ、短チャネル効果の悪化や、ソース・ドレイン領域間の部分的な電流リークによるサブスレッショルド係数のばらつき等によって、トランジスタオフ電流がばらつくのを防ぐことができる。
【００７１】
図４（ａ）に本実施形態で作製したＰ型ＭＯＳトランジスタのサブスレッショルド係数のばらつきを示し、図４（ｂ）に従来技術を用いて作製したＰ型ＭＯＳトランジスタのサブスレッショルド係数のばらつきを示す。これらの図から明らかなように、サブスレッショルド係数のばらつきは、従来技術を用いて作製したものに比べて本実施形態で作製したトランジスタの方が非常に少なく、より信頼性の高いトランジスタが得られている。さらに、本実施形態の製造方法は、従来の製造方法に比べて、ゲート電極パターンニング後に熱窒化処理工程を追加するのみであり、信頼性の高い半導体装置を非常に容易に製造することができる。
【００７２】
上記実施形態１および実施形態２では、Ｐ型ＭＯＳトランジスタの製造について説明したが、Ｎ型ＭＯＳトランジスタについても同様の方法により作製することができる。この場合、ｎ型単結晶シリコン基板の代わりにｐ型単結晶シリコン基板を用い、ホウ素の代わりにリンまたは砒素を用いればよい。但し、Ｎ型ＭＯＳトランジスタの場合には、ゲート絶縁膜が３ｎｍ以上の厚い膜の場合、不純物（リンや砒素等）の突き抜けは起こりにくく、本発明の効果が顕在化しにくい。
しかし、今後、ゲート絶縁膜が薄膜化され、３ｎｍ以下になると不純物の突き抜けが起こりやすくなるため、本発明の効果が顕著に表れるようになってくる。
【００７３】
さらに、上記実施形態１および実施形態２では、ＬＤＤ構造を有するＭＯＳトランジスタの製造方法について説明したが、本発明は必ずしもＬＤＤ構造を有するＭＯＳトランジスタに限られず、例えばシングルドレイン構造のＭＯＳトランジスタや積み上げ拡散層を有するＭＯＳトランジスタ等、ＭＯＳ構造を有するものであれば何れも適用可能である。但し、ここで言うＭＯＳ構造とは、金属−酸化物−半導体という構造に限らず、導電体−絶縁体−半導体という構造も含むものとする。
【００７４】
また、上記実施形態１および実施形態２では、ゲート絶縁膜として酸窒化シリコン膜を用いた例について説明したが、これに限るものではない。
【００７５】
【発明の効果】
以上詳述したように、本発明によれば、ゲート絶縁膜上にゲート電極形成用の膜を被着してゲート電極パターンにパターンニングした後、ソース・ドレイン領域を形成する前に、窒素ラジカル、一酸化窒素、一酸化二窒素やアンモニア等、窒素を含む雰囲気中で窒化処理を行うことにより、ゲート電極端部付近のゲート絶縁膜中に窒素を導入する。
【００７６】
或いは、ゲート絶縁膜上にゲート電極形成用の膜を被着してゲート電極パターニングにパターンニングした後、ソース・ドレイン領域を形成する前に、酸素を含む雰囲気中で酸化処理を行うことによりゲート電極およびシリコン基板全体にわたって酸化シリコン膜を形成した後、窒素ラジカル、一酸化窒素、一酸化二窒素やアンモニア等、窒素を含む雰囲気中で窒化処理を行うことにより、酸化の際にゲート電極端部付近に形成される窒素を含まない酸化シリコン膜に窒素を導入する。
【００７７】
これらによって、後の工程で熱処理を行う際にゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネル領域に拡散するのを防ぐことができ、さらに、ソース・ドレイン領域からチャネル領域への不純物の異常拡散を抑制することができる。その結果、閾値電圧やサブスレッショルド係数のばらつき等のトランジスタ特性の悪化や、オフ電流の増加等を防ぐことができ、動作特性の均一性が良く、安定し、高い信頼性を有する半導体装置を容易に製造することができる。
【００７８】
さらに、回路設計においては、ばらつきに対する最悪のトランジスタ性能を見込んで設計を行い、歩留りを向上させているが、本発明によればトランジスタ特性のばらつきを抑制することが可能であるため、回路設計時に良好なトランジスタ性能を見込んで設計することができる。よって、ＬＳＩとしての性能を大幅に向上させることができる。
【図面の簡単な説明】
【図１】実施形態１におけるＭＯＳトランジスタの製造工程を説明するための断面図である。
【図２】酸化処理を行った場合にゲート電極両端に生じるバーズビークを説明するための断面図である。
【図３】実施形態２におけるＭＯＳトランジスタの製造工程を説明するための断面図である。
【図４】実施形態２および従来技術により作製したＭＯＳトランジスタのサブスレッショルド特性のばらつきを示す図である。
【図５】従来のＭＯＳトランジスタの製造工程を説明するための断面図である。
【図６】従来のＭＯＳトランジスタの製造方法における問題点を説明するための拡大断面図である。
【符号の説明】
１ ｎ型シリコン基板
２ フィールド酸化膜（素子分離膜）
３ ゲート絶縁膜（酸窒化シリコン膜）
４ ポリシリコン膜
５ ゲート電極
６ 酸窒化シリコン膜
７ ＬＤＤ領域
８ サイドウォール
９ ソース・ドレイン領域
１０ 酸化シリコン膜
１１ バーズビーク
１２ 窒化シリコン膜
Claims (3)
- 半導体基板表面にチャネル領域およびソース・ドレイン領域を有し、該チャネル領域上にゲート絶縁膜を間に介してゲート電極を有する絶縁ゲート型電界効果トランジスタを備えた半導体装置の製造方法において、
半導体基板上に酸窒化シリコン膜からなるゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上にゲート電極形成用のポリシリコン膜を被着し、該ポリシリコン膜をプラズマエッチングによってゲート電極パターンにパターンニングするとともに、前記半導体基板上の前記ゲート絶縁膜を露出させる工程と、
次いで、露出した前記ゲート絶縁膜をフッ酸を用いて除去して前記半導体基板の表面を露出させ、同時に、前記ポリシリコン膜の端部付近における前記ゲート絶縁膜をオーバーエッチングする工程と、
次いで、窒素元素を組成中に含む雰囲気中で窒化処理を行って、前記ゲート電極の端部付近の前記ゲート絶縁膜中に窒素を導入するとともに、前記ゲート絶縁膜がオーバーエッチングされた部分を含む露出した前記半導体基板の表面に窒化膜を形成する工程と、
次いで、酸素を含む雰囲気中で酸化処理を行って、前記ゲート絶縁膜がオーバーエッチングされた前記ポリシリコン膜の端部付近における前記半導体基板の表面に酸窒化膜を形成する工程と、
次いで、前記ポリシリコン膜および前記半導体基板に不純物を導入した後に熱処理を行って、ゲート電極およびソース・ドレイン領域を形成する工程と
を含む半導体装置の製造方法。 - 前記窒素元素を組成中に含む雰囲気中で窒化処理を行う工程が、窒素が導入された領域にフッ素を注入する工程をさらに含む請求項１に記載の半導体装置の製造方法。
- 前記窒素元素を組成中に含む雰囲気中で窒化処理を行う工程は、窒素ラジカル、一酸化窒素、一酸化二窒素およびアンモニアのうちの少なくとも１つを含む雰囲気中で熱処理を行う請求項１または２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25641299A JP4582837B2 (ja) | 1999-09-09 | 1999-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25641299A JP4582837B2 (ja) | 1999-09-09 | 1999-09-09 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010178186A Division JP2010278464A (ja) | 2010-08-06 | 2010-08-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085680A JP2001085680A (ja) | 2001-03-30 |
| JP4582837B2 true JP4582837B2 (ja) | 2010-11-17 |
Family
ID=17292327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25641299A Expired - Fee Related JP4582837B2 (ja) | 1999-09-09 | 1999-09-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4582837B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001093996A (ja) | 1999-09-27 | 2001-04-06 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001291861A (ja) * | 2000-04-05 | 2001-10-19 | Nec Corp | Ｍｏｓトランジスタ、トランジスタ製造方法 |
| JP4940514B2 (ja) * | 2001-07-23 | 2012-05-30 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2004014875A (ja) | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7122454B2 (en) * | 2002-06-12 | 2006-10-17 | Applied Materials, Inc. | Method for improving nitrogen profile in plasma nitrided gate dielectric layers |
| JP4747840B2 (ja) * | 2003-06-20 | 2011-08-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2005191145A (ja) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008177209A (ja) * | 2007-01-16 | 2008-07-31 | Taiyo Nippon Sanso Corp | プラズマエッチング方法 |
| JP2007201490A (ja) * | 2007-03-12 | 2007-08-09 | Fujitsu Ltd | 半導体装置 |
| KR100846097B1 (ko) * | 2007-06-29 | 2008-07-14 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| JP2009124164A (ja) * | 2009-01-19 | 2009-06-04 | Fujitsu Microelectronics Ltd | 半導体装置 |
| JP5436362B2 (ja) | 2010-08-04 | 2014-03-05 | パナソニック株式会社 | 半導体装置 |
| JP5632254B2 (ja) * | 2010-10-26 | 2014-11-26 | 旭化成エレクトロニクス株式会社 | 半導体装置及びその製造方法 |
-
1999
- 1999-09-09 JP JP25641299A patent/JP4582837B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001085680A (ja) | 2001-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4317523B2 (ja) | 半導体装置及びこれの製造方法 | |
| US6475888B1 (en) | Method for forming ultra-shallow junctions using laser annealing | |
| US6707062B2 (en) | Transistor in a semiconductor device with an elevated channel and a source drain | |
| JP3238551B2 (ja) | 電界効果型トランジスタの製造方法 | |
| US5585295A (en) | Method for forming inverse-T gate lightly-doped drain (ITLDD) device | |
| US20040079976A1 (en) | Semiconductor transistor using L-shaped spacer and method of fabricating the same | |
| JP4582837B2 (ja) | 半導体装置の製造方法 | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| JP3544535B2 (ja) | 半導体装置及びその製造方法 | |
| US6699744B2 (en) | Method of forming a MOS transistor of a semiconductor device | |
| US20040026752A1 (en) | High-performance MOS transistor of LDD structure having a gate insulating film with a nitride central portion and oxide end portions | |
| JPH09312395A (ja) | 半導体装置の製造方法 | |
| JPH11289088A (ja) | 半導体装置の製造方法 | |
| JP4186318B2 (ja) | 半導体装置の製造方法 | |
| JPH0974196A (ja) | 半導体装置の製造方法 | |
| JP3949211B2 (ja) | 半導体装置の製造方法 | |
| JP2010278464A (ja) | 半導体装置の製造方法 | |
| KR100603510B1 (ko) | 반도체 소자의 제조 방법 | |
| US6709959B2 (en) | Semiconductor device having a shallow junction and a fabrication process thereof | |
| JPH09213941A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100291277B1 (ko) | 반도체 소자의 샐리사이드 형성 방법 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| JPH09298297A (ja) | 半導体装置およびその製造方法 | |
| KR100266029B1 (ko) | 반도체장치의 제조방법 | |
| JP2004207613A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071001 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071219 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |