JP2001085680A

JP2001085680A - 半導体装置の製造方法

Info

Publication number: JP2001085680A
Application number: JP25641299A
Authority: JP
Inventors: Kenji Kimoto; 賢治木本; Hiroshi Iwata; 浩岩田; Akihide Shibata; 晃秀柴田; Narihiro Morosawa; 成浩諸沢; Satoshi Morishita; 敏森下; Seizo Kakimoto; 誠三柿本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-09-09
Filing date: 1999-09-09
Publication date: 2001-03-30
Anticipated expiration: 2019-09-09
Also published as: JP4582837B2

Abstract

(57)【要約】【課題】ゲート電極中の不純物がゲート絶縁膜を突き
抜けてチャネル領域に拡散するのを抑制し、ソース・ド
レイン領域の不純物イオンが部分的にチャネル領域方向
に異常拡散するのを防ぐ。【解決手段】ゲート絶縁膜３上に、ポリシリコン膜４
を被着してゲート電極５パターンにパターンニングした
後、ソース・ドレイン領域９を形成する前に、窒素を含
む雰囲気中で窒化処理を行って、ゲート電極５端部付近
のゲート絶縁膜３中に新たに窒素を導入する。または、
ゲート電極５のパターンニング後、ソース・ドレイン領
域９を形成する前に、酸化処理を行うことによってゲー
ト電極５のパターンニングの際に生じるダメージや汚染
の一部を酸化膜中に取り込んで基板から除去する。その
後、窒化処理を行うことにより、酸化処理によってゲー
ト電極５端部付近に形成され、ダメージを含む酸化膜に
積極的に窒素を導入する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁ゲート型電界
効果トランジスタを備えた半導体装置の製造方法に関
し、さらに、動作特性が安定し、高い信頼性を有する半
導体装置を容易に製造することができる半導体装置の製
造方法に関する。

【０００２】

【従来の技術】近年、ＭＯＳ（ＭｅｔａｌＯｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを始めと
する絶縁ゲート型電界効果トランジスタの微細化が益々
進行している。これに伴って、ゲート絶縁膜の膜厚が薄
くなり、以下のように、ゲート電極中の不純物がゲート
絶縁膜を突き抜けてチャネルに達する等の問題が生じて
いる。

【０００３】微細化が進んで、ゲート長が例えば０．２
５μｍ程度のＭＯＳトランジスタになると、Ｎ型ＭＯＳ
トランジスタの場合には高濃度Ｎ型ポリシリコンを用
い、Ｐ型ＭＯＳトランジスタの場合には高濃度Ｐ型ポリ
シリコンを用いて、シリコン基板表面にチャネル領域を
設けた表面チャネル型が用いられる。

【０００４】この表面チャネル型ＭＯＳトランジスタの
製造においては、通常、シリコン基板表面にゲート絶縁
膜（酸化シリコン膜）を形成し、その上に不純物を導入
しないままポリシリコン膜を形成してゲート電極形状に
加工する。その後、ゲート電極およびソース・ドレイン
領域となるシリコン基板表面に、同時に不純物イオンを
注入して、熱処理を加えることにより不純物領域の活性
化を行うという方法が用いられる。

【０００５】このときの不純物としては、Ｎ型ＭＯＳト
ランジスタの場合にはリン、Ｐ型ＭＯＳトランジスタの
場合にはボロンが用いられる。そして、Ｐ型ＭＯＳトラ
ンジスタにおいては、酸化シリコン膜中のボロンの拡散
速度がリンのそれに比べて非常に大きいため、不純物活
性化のための熱処理を行う際にゲート電極中のボロンが
ゲート絶縁膜を突き抜けてチャネル領域に拡散する。そ
の結果、トランジスタの閾値電圧がばらつく等、トラン
ジスタ特性に悪影響を与えてしまうという問題が生じ
る。

【０００６】この問題を解決するために、例えばＩＥＤ
ＭＴｅｃｈ．Ｄｉｇ．ｐｐ．４２５−４２８，１９９０
やＩＥＤＭＴｅｃｈ．Ｄｉｇ．ｐｐ．４２９−４３２，
１９９０には、酸化シリコン膜中に窒素を導入すること
により酸窒化シリコン膜を形成し、これをゲート絶縁膜
として用いる方法が報告されている。この酸窒化シリコ
ン膜中のボロンの拡散速度は、酸化シリコン膜中のそれ
に比べて小さいため、ゲート電極中のボロンがゲート絶
縁膜を突き抜けてチャネル領域に拡散してしまうのを防
ぐことができる。

【０００７】以下に、この酸窒化シリコン膜を用いたト
ランジスタの製造方法の一例について、図５（ａ）〜図
５（ｆ）を参照しながら説明する。

【０００８】図５（ａ）に示すように、ｎ型シリコン基
板１上に周知の方法により素子分離膜としてのフィール
ド酸化膜２を形成し、素子領域のシリコン基板１にゲー
ト絶縁膜３を５ｎｍ程度の厚みに形成する。このとき、
一酸化窒素や一酸化二窒素等を用いることにより、酸化
シリコン膜中、およびシリコン基板１と酸化シリコン膜
の境界付近に窒素が取り込まれて、酸化シリコン膜に比
べて不純物が拡散しにくい酸窒化シリコン膜からなるゲ
ート絶縁膜３が形成される。その上に、例えばＣＶＤ
（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏ
ｎ）法を用いてポリシリコン膜４を１５０ｎｍ程度の厚
みに形成する。

【０００９】次に、図５（ｂ）に示すように、公知のエ
ッチング技術、例えばカーボンやフッ素系ガスを含む異
方性ＲＩＥ（ＲｉａｃｔｉｖｅＩｏｎＥｔｃｈｉｎ
ｇ）を用いてポリシリコン膜をエッチングし、ゲート電
極５を形成する。

【００１０】次に、図５（ｃ）に示すように、フッ酸を
用いて表面に露出しているゲート絶縁膜（酸窒化シリコ
ン膜）３を除去する。

【００１１】次に、図５（ｄ）に示すように、熱酸化法
によりゲート電極５表面およびシリコン基板１表面全体
に渡って酸化シリコン膜１０を１０ｎｍ程度の厚みに形
成する。そして、加速エネルギー：１０ｋｅＶ、ドーズ
量：１×１０¹³／ｃｍ²の条件でボロンをイオン注入
し、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉ
ｎ）領域７を形成する。

【００１２】次に、図５（ｅ）に示すように、シリコン
基板１全体にＨＴＯ膜（ＨｉｇｈＴｅｍｐｅｒａｔｕｒ
ｅＯｘｉｄｅ：高温ＣＶＤ酸化膜）を形成し、異方性
エッチングを用いた周知のエッチング方法によりエッチ
バックすることによりゲート電極５側壁にサイドウォー
ル８を形成する。そして、加速エネルギー：１５ｋｅ
Ｖ、ドーズ量：５×１０¹⁵／ｃｍ²の条件でボロンをイ
オン注入し、ソース・ドレイン領域９となる領域、およ
びゲート電極５中に不純物を導入する。

【００１３】最後に、温度：８５０℃〜９００℃、時間
１０分〜３０分程度の条件で熱処理を行い、不純物注入
領域の活性化を行って図５（ｆ）に示すようなＭＯＳト
ランジスタを作製する。

【００１４】

【発明が解決しようとする課題】上述したように、ゲー
ト絶縁膜として酸窒化シリコン膜を用いた場合、酸化膜
を用いた場合に比べて、ゲート電極中の不純物、特にボ
ロンがゲート絶縁膜を突き抜けてチャネル領域に拡散す
るのを抑制することができる。しかし、実際には、ゲー
ト電極をプラズマエッチング等によりパターンニングす
る際に、シリコン基板、ゲート電極およびゲート絶縁膜
にダメージが生じる。

【００１５】このため、上述した従来例のように、ゲー
ト電極５形成後、フッ酸を用いて表面に露出したゲート
絶縁膜３を除去し、熱酸化法によって改めてゲート電極
５およびシリコン基板１全体に渡って表面に酸化シリコ
ン膜１０を形成する方法が用いられている。この場合、
フッ酸で処理するときに酸化膜は等方的にエッチングさ
れるため、ゲート電極５端部ではゲート電極５とシリコ
ン基板１に挟まれた部分のゲート絶縁膜（酸窒化シリコ
ン膜）３も一部エッチングされる。その後、熱酸化法に
より改めて酸化シリコン膜１０を形成すると、図６に示
すように、ゲート電極５端部付近においてゲート絶縁膜
の一部が窒素を含まない酸化シリコン膜１０ａに置き換
わってしまう。さらに、この酸化シリコン膜１０ａは、
ゲート電極形成時のエッチングによって生じたダメージ
を含んだ膜となっている。

【００１６】以上の理由により、ゲート電極５端部付近
のシリコン酸化膜１０ａに置き換わった部分では、酸窒
化シリコン膜に比べてボロンの拡散速度が大きくなり、
トランジスタ閾値がばらついたり、サブスレッショルド
係数がばらつく等のトランジスタ特性が悪化するという
問題が生じる。特に、ゲート絶縁膜３の端に近い部分で
はその膜厚が薄いため、影響が大きい。さらに、この酸
化シリコン膜１０ａは、ゲート電極形成時のエッチング
によって生じたダメージを含んでいるため、Ｎ型ＭＯＳ
トランジスタにおいても、ゲート電極中の不純物（リ
ン、砒素等）の拡散速度が大きくなり、後の工程の熱処
理時にゲート電極中の不純物がゲート絶縁膜を突き抜け
てチャネル領域１３に拡散し、トランジスタ特性が悪化
することもある。

【００１７】さらに、上記ダメージの影響によって、ソ
ース・ドレイン領域９の不純物イオンが部分的にチャネ
ル領域１３方向に異常拡散して、部分的に短チャネル効
果が悪化したり、サブスレッショルド係数がばらつい
て、トランジスタのオフ電流がばらつくという問題もあ
る。

【００１８】本発明は、このような従来技術の課題を解
決すべくなされたものであり、ゲート電極中の不純物、
特にボロンがゲート絶縁膜を突き抜けてチャネル領域に
拡散するのを抑制し、さらに、ソース・ドレイン領域の
不純物イオンが部分的にチャネル領域方向に異常拡散す
るのを防いで、安定したトランジスタ特性を実現するこ
とができる半導体装置の製造方法を提供することを目的
とする。

【００１９】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板表面にチャネル領域およびソース
・ドレイン領域を有し、該チャネル領域上にゲート絶縁
膜を間に介してゲート電極を有する絶縁ゲート型電界効
果トランジスタを備えた半導体装置の製造方法におい
て、該半導体基板上にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上に該ゲート電極形成用の膜を被着し、
ゲート電極パターンにパターンニングする工程と、該ソ
ース・ドレイン領域を形成する工程とを含み、該ゲート
電極パターンにパターニングする工程の後であって、該
ソース・ドレイン領域を形成する工程の前に、窒素を含
む雰囲気中で窒化処理を行って、ゲート電極端部付近の
ゲート絶縁膜中に窒素を導入する工程を含み、そのこと
により上記目的が達成される。

【００２０】本発明の半導体装置の製造方法は、半導体
基板表面にチャネル領域およびソース・ドレイン領域を
有し、該チャネル領域上にゲート絶縁膜を間に介してゲ
ート電極を有する絶縁ゲート型電界効果トランジスタを
備えた半導体装置の製造方法において、該半導体基板上
にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に
該ゲート電極形成用の膜を被着し、ゲート電極パターン
にパターンニングする工程と、該ソース・ドレイン領域
を形成する工程とを含み、該ゲート電極パターンにパタ
ーニングする工程の後であって、該ソース・ドレイン領
域を形成する工程の前に、酸素を含む雰囲気中で酸化処
理を行って、ゲート電極端部付近および基板表面に酸化
膜を形成する工程と、窒素を含む雰囲気中で窒化処理を
行って、ゲート電極端部付近の該酸化膜中に窒素を導入
する工程とを含み、そのことにより上記目的が達成され
る。

【００２１】前記窒化処理により窒素が導入された領域
にフッ素を注入する工程を含むのが好ましい。

【００２２】前記窒素を含む雰囲気中で窒化処理を行う
工程において、窒素ラジカル、一酸化窒素、一酸化二窒
素およびアンモニアのうちの少なくとも１つを含む雰囲
気中で熱処理を行うのが好ましい。

【００２３】以下に、本発明の作用について説明する。

【００２４】本発明にあっては、ゲート絶縁膜上にゲー
ト電極形成用の膜を被着してゲート電極パターンにパタ
ーンニングした後、ソース・ドレイン領域を形成する前
に、窒素を含む雰囲気中で窒化処理を行うことにより、
ゲート電極端部付近のゲート絶縁膜中に新たに窒素を導
入する。これにより、今後のゲート絶縁膜の更なる薄膜
化（４ｎｍ以下）に対しても、ゲート電極からのボロン
を始めとする不純物の突き抜けを抑制可能となる。よっ
て、閾値電圧やサブスレッショルド係数がばらつかず、
特性の安定したトランジスタを形成することが可能とな
る。さらに、窒素を導入することにより、ゲート電極両
端部でのソース・ドレイン領域からの不純物の異常拡散
も抑制される。よって、部分的に短チャネル効果が悪化
したり、サブスレッショルド係数がばらついてトランジ
スタオフ電流がばらつくという問題も防ぐことが可能と
なる。

【００２５】本発明にあっては、ゲート絶縁膜上にゲー
ト電極形成用の膜を被着してゲート電極パターニングに
パターンニングした後、ソース・ドレイン領域を形成す
る前に、酸素を含む雰囲気中で酸化処理を行うことによ
り、ゲート電極パターニング時に生じるダメージや汚染
の一部を酸化膜中に取り込んで半導体基板から除去する
ことができる。しかし、このとき、ゲート電極端部付近
のゲート絶縁膜が、窒素を含まず、しかもダメージを含
んだ酸化膜に置き代わってしまう。さらに、ゲート絶縁
膜として、酸窒化膜等の窒素を含んだ膜を用いた場合、
ゲート絶縁膜のダメージを含んだ酸化膜に置き代わった
部分は窒素を含んでいないため、不純物拡散抑制効果が
薄れてしまう。このため、ゲート電極からのボロンを始
めとする不純物の突き抜けが生じて、閾値電圧やサブス
レッショルド係数がばらつく等のトランジスタ特性の悪
化が起こる。そこで、本発明では、窒素を含む雰囲気中
で窒化処理を行うことにより、その酸化膜中に積極的に
窒素を導入することにより、不純物、特にボロンの突き
抜けを抑制する。よって、閾値電圧やサブスレッショル
ド係数がばらつかず、特性の安定したトランジスタを形
成することが可能となる。さらに、窒素を導入すること
により、ゲート電極両端部でのソース・ドレイン領域か
らの不純物の異常拡散も抑制される。よって、部分的に
短チャネル効果が悪化したり、サブスレッショルド係数
がばらついてトランジスタオフ電流がばらつくという問
題も防ぐことが可能となる。

【００２６】ところで、アンモニア雰囲気中での熱処理
により窒化処理を行う場合、窒素が導入されるだけでは
なく水素も導入されるが、この結合は非常に弱いため、
容易に切断されてダングリングボンドが生じ、界面準位
や電界トラップの原因となる。そこで、イオン注入等に
よりフッ素を導入することにより、ダングリングボンド
を安定なフッ素で終端させることができ、トランジスタ
の信頼性が向上する。

【００２７】窒素ラジカルやアンモニアを含む雰囲気中
で窒化処理を行うと、より窒化能力が高く、ゲート電極
からのボロンの突き抜けに対して効果が高い。また、一
酸化窒素や一酸化二窒素を含む雰囲気中で窒化処理を行
うと、窒化と同時に酸化も進行するので、より信頼性が
向上する。この理由としては以下のようなことが考えら
れる。窒素の含有量の多い酸窒化膜は界面準位が多くな
り、このような膜がゲート絶縁膜として用いられる場
合、ホール（Ｐ型トランジスタのキャリア）の移動度が
小さくなること、およびＰ型ＭＯＳトランジスタのトラ
ンスコンダクタンスが減少することが報告されている
（１９９０ＳｙｍｐｏｓｉｕｍｏｎＶＬＳＩＴ
ｅｃｈｎｏｌｏｇｙｐｐ．１３１−１３２）。そし
て、酸化と窒化が同時に進行した場合、基板と酸窒化膜
の界面付近で窒素濃度が高くなることなく、膜全体に渡
って一様に窒素が分布するため、窒素を導入することに
よる界面準位の増加やキャリア移動度の低下を抑えるこ
とができる。なお、トランスコンダクタンスＧ_mとはド
レイン電流Ｉ_Dをゲート電圧Ｖ_Gで偏微分した値（Ｇｍ＝
∂Ｉ_D／∂Ｖ_G）であり、入力（ゲート電圧）に対する出
力（ドレイン電流）の変化の割合を表す。

【００２８】

【発明の実施の形態】以下に、本発明の実施形態につい
て、図面を参照しながら説明する。なお、本発明は、以
下の実施形態によって限定されるものではない。

【００２９】（実施形態１）本実施形態では、ゲート電
極のパターンニング後に、フッ酸を用いてソース・ドレ
インとなる領域のシリコン基板表面を露出させ、その
後、窒化処理を行う例について、図１（ａ）〜図１
（ｆ）を参照しながら説明する。

【００３０】図１（ａ）に示すように、ｎ型シリコン基
板１上に周知の方法により素子分離膜としてのフィール
ド酸化膜２を形成し、素子領域のシリコン基板１にゲー
ト絶縁膜３を５ｎｍ程度の厚みに形成する。このとき、
一酸化窒素や一酸化二窒素等を用いることにより、酸化
シリコン膜中、およびシリコン基板１と酸化シリコン膜
の境界付近に窒素が取り込まれて、酸化シリコン膜に比
べて不純物が拡散しにくい酸窒化シリコン膜からなるゲ
ート絶縁膜３が形成される。本実施形態では、一酸化二
窒素雰囲気中で９００℃で１０分程度の酸窒化処理を行
った後、酸素雰囲気に切り替えて９００℃で１０分程度
の酸化処理を行った。このように２回に分けて処理を行
っている理由は以下の通りである。窒素の含有量の多い
酸窒化膜は界面準位が多くなり、このような膜がゲート
絶縁膜として用いられる場合、ホール（Ｐ型トランジス
タのキャリア）の移動度が小さくなること、およびＰ型
ＭＯＳトランジスタのトランスコンダクタンスが減少す
ることが報告されている（１９９０Ｓｙｍｐｏｓｉｕ
ｍｏｎＶＬＳＩＴｅｃｈｎｏｌｏｇｙｐｐ．１
３１−１３２）。本実施形態のように、シリコン基板を
窒化（または酸窒化）した後に酸化を行うと、窒化膜と
基板の界面付近から酸素が取り込まれるため、ゲート絶
縁膜中の窒素濃度は、基板との界面付近ではなく、界面
から離れた膜中にピークを持つようになる。従って、窒
素を導入したことによる界面準位の増加やキャリア移動
度の減少を抑えつつ、ボロンを始めとする不純物がゲー
ト絶縁膜を突き抜けるのを抑制することができる。

【００３１】この酸窒化シリコン膜中では、酸化シリコ
ン膜中に比べて不純物が拡散しにくいため、後の工程で
熱処理を行う際に、ゲート電極５中に含まれるボロンが
ゲート絶縁膜３を突き抜けてチャネル領域１３に拡散す
るのを抑制することができる。

【００３２】また、今後のトランジスタの微細化に伴っ
て、２ｎｍ〜３ｎｍ程度の厚みのゲート絶縁膜に関して
は、上記一酸化二窒素雰囲気中での窒化処理後に、アン
モニア雰囲気中、８００℃〜９５０℃で１０分〜１２０
分程度の条件で熱処理を行い、より積極的にシリコン基
板１と酸化シリコン膜の境界付近に窒素を取り込むよう
にしてもよい。

【００３３】なお、本発明者らの実験では、アンモニア
雰囲気による積極的な窒化処理後のゲート絶縁膜に対し
てフッ素を導入することにより、ゲート絶縁膜の信頼性
を向上させることに成功している。この理由としては、
以下のようなことが考えられる。アンモニア雰囲気中で
熱処理を行う場合、窒素が導入されるだけではなく、水
素も導入されてしまうため、Ｓｉ−Ｈ結合が形成され
る。この結合は非常に弱く、容易に切断されるため、界
面準位または電荷トラップの原因となる。そこで、イオ
ン注入等によりフッ素を導入すると、Ｓｉ−Ｈ結合が切
断されて安定なＳｉ−Ｆ結合となるため、ゲート絶縁膜
の信頼性が向上する。

【００３４】さらに、この窒化処理は、上記に限られ
ず、窒素ラジカルや一酸化窒素を含む雰囲気中で熱処理
を行ってもよい。

【００３５】なお、ボロンを始めとする不純物のゲート
絶縁膜突き抜けを抑制するためには、膜中の窒素濃度が
重要である。よって、酸窒化の程度は、膜中の窒素濃度
（原子数の濃度：ａｔｏｍ％）を用いて定義することと
する。ゲート絶縁膜中の窒素ピーク濃度は、高ければ高
いほど不純物拡散抑制効果が大きくなるので好ましい。
しかし、モモセらの報告（Ｈ．Ｓ．Ｍｏｍｏｓｅｅ
ｔ．ａｌ．，ＩＥＤＭＴｅｃｈ．Ｄｉｇ．ｐ．６５１
９９０）によれば、ゲート絶縁膜とシリコン基板の界面
付近の窒素濃度が２ａｔｏｍ％を超えると、急激にＰ型
ＭＯＳトランジスタのトランスコンダクタンスが減少す
るため、ゲート絶縁膜とシリコン基板の界面付近の窒素
濃度は２ａｔｏｍ％以下であるのが好ましい。

【００３６】次に、その上に、例えばＣＶＤ法を用いて
ポリシリコン膜４を１５０ｎｍ程度の厚みに形成する。

【００３７】次に、図１（ｂ）に示すように、周知の異
方性エッチング技術を用いてポリシリコン膜をエッチン
グし、ゲート電極５を形成する。本実施形態では、誘導
結合型プラズマ（ＩＣＰ）エッチング装置を用いて、投
入パワー：４００Ｗ〜６００Ｗ、基板バイアスパワー：
５０Ｗ〜２００Ｗ、放電圧力：５ｍＴｏｒｒ〜６０ｍＴ
ｏｒｒの条件でエッチングを行った。エッチングガスと
してはＨＢｒ：１３０ｓｃｃｍおよびＯ₂：３ｓｃｃｍ
の混合ガスを用いた。なお、本実施形態ではエッチング
の際にハロゲン含有ガスとしてＨＢｒを用いたが、これ
に限られず、ポリシリコン膜のエッチングにはＣｌ₂、
ＣｌＦ、ＣｌＦ₃、ＢｒＦ₃、ＢｒＦ₅、ＩＦ₅、ＩＦ₇等
のハロゲン化合物を用いてもよい。

【００３８】なお、このとき、露出しているゲート絶縁
膜部分３ａおよびシリコン基板１表面、特に図１（ｂ）
中の円で囲んだ部分にダメージが発生すると共に、カー
ボンや臭素を始めとするハロゲン等による汚染が生じ
る。

【００３９】次に、図１（ｃ）に示すように、フッ酸を
用いて、ゲート電極５の下部のゲート絶縁膜３を残し
て、表面に露出しているゲート絶縁膜（酸窒化シリコン
膜）部分３ａを除去する。このとき、ゲート電極５とシ
リコン基板１の間のゲート絶縁膜（酸窒化シリコン膜）
も、ゲート電極端部付近の表面に露出する部分から一部
オーバーエッチングされる。

【００４０】次に、窒素を含む雰囲気中で窒化処理を行
うことにより、図１（ｄ）に示すように、ゲート電極５
端部付近のゲート絶縁膜（酸窒化シリコン膜）３にさら
に窒素が導入され、ボロン突き抜けの抑制効果を向上す
ることができる。特に、今後、ゲート絶縁膜の薄膜化
（４ｎｍ以下）され、ボロンを始めとする不純物がゲー
ト絶縁膜を突き抜けやすい条件になった場合、非常に有
効になると考えられる。なお、このとき、露出したシリ
コン基板１表面およびゲート電極５表面にも窒素が導入
され、厚み２０オングストローム程度の窒化シリコン膜
１２が形成される。後述するように窒化処理後に酸化処
理を行う場合、酸化膜中に窒素が導入されるため、フッ
素によってゲート膜がオーバーエッチングされたゲート
電極端部付近（図６の１０ａに相当する部分）に酸窒化
膜が導入され、この部分でボロンが突き抜けるのを防ぐ
ことができる。本実施形態では、アンモニア雰囲気中、
９００℃で６０分の熱窒化処理を行った。なお、この熱
窒化処理は、８００℃〜９５０℃で１０分〜１２０分間
行ってもよい。このときの酸窒化の程度（窒素濃度）の
好ましい範囲は、ゲート電極中央部付近のゲート絶縁膜
と同様である。

【００４１】この窒化処理は、上記に限られず、アンモ
ニア、窒素ラジカル、一酸化窒素および一酸化二窒素の
うち、少なくとも１つを含む雰囲気中で熱処理を行って
もよい。アンモニアを含まない場合には、水素を導入す
ることなく窒素を導入することができるので、さらに信
頼性が向上する。特に、窒素ラジカルを含む雰囲気中で
は、高濃度の窒素を導入することができる。

【００４２】また、窒化処理の後に酸化処理を行っても
よい。窒素の含有量の多い酸窒化膜は界面準位が多くな
り、このような膜がゲート絶縁膜として用いられる場
合、ホール（Ｐ型トランジスタのキャリア）の移動度が
小さくなること、およびＰ型ＭＯＳトランジスタのトラ
ンスコンダクタンスが減少することが報告されている
（１９９０ＳｙｍｐｏｓｉｕｍｏｎＶＬＳＩＴ
ｅｃｈｎｏｌｏｇｙｐｐ．１３１−１３２）。窒化処
理後に酸化を行った場合、窒化膜とシリコン基板の界面
付近から酸素が取り込まれて酸化が進行し、窒素濃度の
ピークがシリコン基板との界面付近ではなく、界面から
離れた膜中にある酸窒化膜が形成される（この酸窒化膜
は窒化膜を形成した場所に形成される）。従って、シリ
コン基板と酸窒化膜との界面付近の窒素濃度は小さくな
るため、界面準位が減少し、トランスコンダクタンスが
増加すると共に、ゲート絶縁膜の信頼性が向上する。酸
化処理によって界面準位が減少し、トランジスタのトラ
ンスコンダクタンスが増大すると共に、ゲート絶縁膜の
信頼性が向上する。

【００４３】さらに、上記窒化処理の後に、または窒化
処理後の酸化処理の後に、フッ素イオン注入を行っても
よい。このフッ素イオンは、窒化された部分全体に行
う。この場合、さらなるトランジスタのトランスコンダ
クタンスの増大、およびゲート絶縁膜の信頼性向上を図
ることができる。なお、フッ素注入は、例えば加速エネ
ルギー：１０ｋｅＶ〜１５ｋｅＶ、ドーズ量：５×１０
¹³／ｃｍ²〜５×１０^{1 5}／ｃｍ²程度の条件で行えばよ
い。

【００４４】また、フッ素注入はポリシリコン膜形成後
に行うこともできる。この場合、後の工程で熱処理を行
う際にフッ素がゲート絶縁膜付近まで熱拡散し、ゲート
絶縁膜付近のダングリングボンドをフッ素で終端させる
ことができる。さらに、フッ素注入を行う前に酸化シリ
コン膜、ＨＴＯ膜等の絶縁膜を形成し、これを注入マス
クとしてフッ素を注入してもよい。

【００４５】次に、ゲート電極５をマスクとして、加速
エネルギー：５ｋｅＶ〜１０ｋｅＶ、ドーズ量：１×１
０¹²／ｃｍ²〜５×１０¹⁴／ｃｍ²程度の条件でボロンを
イオン注入し、ＬＤＤ領域７を形成する。なお、このＬ
ＤＤ形成のためのイオン注入条件はトランジスタの設計
により異なるものであり、本条件に限定されるものでは
ない。

【００４６】次に、図１（ｅ）に示すように、シリコン
基板１全体にＨＴＯ膜を形成し、周知のエッチング方法
によりエッチバックすることによりゲート電極５側壁に
サイドウォール８を形成する。

【００４７】そして、ゲート電極５およびサイドウォー
ル８をマスクとして、加速エネルギー：５ｋｅＶ〜２５
ｋｅＶ、ドーズ量：５×１０¹⁴／ｃｍ²〜５×１０¹⁶／
ｃｍ²の条件でボロンをイオン注入し、ソース・ドレイ
ン領域９となる領域、およびゲート電極５中に不純物を
導入する。これにより、ゲート電極５下部の不純物が導
入されなかった領域がチャネル領域１３となる。なお、
このイオン注入条件もトランジスタの設計により異なる
ものであり、本条件に限定されるものではない。

【００４８】最後に、温度：８５０℃〜９００℃、時間
１０分〜３０分程度の条件で熱処理を行い、不純物注入
領域の活性化を行って図１（ｆ）に示すようなＭＯＳト
ランジスタを作製する。このとき、ゲート絶縁膜３は全
ての部分において酸化シリコン膜に比べてボロンの拡散
速度の小さい酸窒化シリコン膜となっているので、ゲー
ト電極５中のボロンがゲート絶縁膜３を突き抜けてチャ
ネル領域１３に拡散することはなく、良好な特性を有す
るトランジスタを作製することができる。

【００４９】さらに、ゲート電極５両端部付近のゲート
酸化膜とシリコン基板界面に窒素を積極的に導入するた
め、ゲート電極５両端部においてソース・ドレイン領域
９からチャネル領域１３への不純物の異常拡散を抑制す
ることができ、短チャネル効果の悪化や、ソース・ドレ
イン領域間の部分的な電流リークによるサブスレッショ
ルド係数のばらつき等によって、トランジスタオフ電流
がばらつくのを防ぐことができる。

【００５０】なお、本実施形態の製造方法は、従来の製
造方法に比べて、ゲート電極パターンニング後に熱窒化
処理工程を追加するのみであり、信頼性の高い半導体装
置を非常に容易に製造することができる。

【００５１】また、本実施形態では、ゲート電極パター
ンニング後、フッ酸処理を経て酸化せずに直接窒化して
いる。窒化速度は酸化速度に比べて遅いため、酸化した
場合のような図２に示すゲート電極５両端でのバーズビ
ーク１１が生じず、実効ゲート絶縁膜厚が厚くなるとい
う問題が生じない。この問題は、ゲート絶縁膜がより薄
膜化し、ゲート長がより短くなると顕著になるため、本
実施形態の製造方法がより有効になる。

【００５２】さらに、本実施形態では、ゲート電極エッ
ジ部から直接窒素をゲート絶縁膜とシリコン基板の界面
に導入することができ、ゲート絶縁膜のボロン突き抜け
防止に対して、さらなる効果がある。また、窒化処理後
にフッ素を導入することにより、ダングリングボンドを
安定なフッ素で終端させることができ、さらに信頼性を
向上することができる。

【００５３】（実施形態２）本実施形態では、ゲート電
極のパターンニング後に酸化処理を行い、その後、窒化
処理を行う例について、図３（ａ）〜図３（ｆ）を参照
しながら説明する。

【００５４】図３（ａ）に示すように、ｎ型シリコン基
板１上に周知の方法により素子分離膜としてのフィール
ド酸化膜２を形成し、素子領域のシリコン基板１にゲー
ト絶縁膜３を５ｎｍ程度の厚みに形成する。この工程
は、実施形態１において図１（ａ）に示した工程と同様
に行うことができる。本実施形態では、一酸化二窒素雰
囲気中で９００℃で１０分程度の酸窒化処理を行った
後、酸素雰囲気に切り替えて９００℃で１０分程度の酸
化処理を行った。この窒化処理は、上記に限られず、ア
ンモニアや窒素ラジカルや一酸化窒素を含む雰囲気中で
熱処理を行ってもよい。

【００５５】次に、その上に、例えばＣＶＤ法を用いて
ポリシリコン膜４を１５０ｎｍ程度の厚みに形成する。

【００５６】次に、図３（ｂ）に示すように、周知の異
方性エッチング技術を用いてポリシリコン膜をエッチン
グし、ゲート電極５を形成する。この工程は、実施形態
１において図１（ｂ）に示した工程と同様に行うことが
できる。本実施形態では、誘導結合型プラズマ（ＩＣ
Ｐ）エッチング装置を用いて、投入パワー：４００Ｗ〜
６００Ｗ、基板バイアスパワー：５０Ｗ〜２００Ｗ、放
電圧力：５ｍＴｏｒｒ〜６０ｍＴｏｒｒの条件でエッチ
ングを行った。エッチングガスとしてはＨＢｒ：１３０
ｓｃｃｍおよびＯ₂：３ｓｃｃｍの混合ガスを用いた。
このエッチングの際のハロゲン含有ガスとしては、ＨＢ
ｒに限られず、ポリシリコン膜のエッチングにはＣ
ｌ₂、ＣｌＦ、ＣｌＦ₃、ＢｒＦ₃、ＢｒＦ₅、ＩＦ₅、Ｉ
Ｆ₇等のハロゲン化合物を用いてもよい。

【００５７】なお、このとき、露出しているゲート絶縁
膜部分３ａおよびシリコン基板１表面、特に図３（ｂ）
中の円で囲んだ部分にダメージが発生すると共に、カー
ボンや臭素を始めとするハロゲン等による汚染が生じ
る。

【００５８】次に、図３（ｃ）に示すように、フッ酸を
用いて、ゲート電極５の下部のゲート絶縁膜３を残し
て、表面に露出しているゲート絶縁膜（酸窒化シリコン
膜）部分３ａを除去する。この工程は、実施形態１にお
いて図１（ｃ）に示した工程と同様に行うことができ
る。このとき、ゲート電極５とシリコン基板１の間のゲ
ート絶縁膜（酸窒化シリコン膜）も、ゲート電極端部付
近の表面に露出する部分から一部オーバーエッチングさ
れる。

【００５９】次に、熱酸化法によりゲート電極５表面お
よびシリコン基板１表面全体に渡って酸化シリコン膜を
１０ｎｍ程度の厚みに形成する。これにより、図３
（ｂ）に示したゲート電極のパターンニングの際に発生
したシリコン基板１表面のダメージおよび汚染の一部を
酸化シリコン膜中に取り込んで、そのダメージや汚染の
一部をシリコン基板１から除去することができる。

【００６０】しかし、この酸化によって、図３（ｃ）に
示したフッ酸処理によってゲート絶縁膜３がオーバーエ
ッチングされたゲート電極端部付近にも酸化シリコン膜
が形成される。その結果、図６に示したように、ゲート
電極５端部付近において、のゲート電極５とシリコン基
板１との間に窒素を含まない酸化シリコン膜からなる部
分１０ａが形成される。このため、後の工程において熱
処理を行う際に、この部分からゲート電極５中のボロン
が突き抜けてチャネル領域１３に拡散しやすくなる。特
に、ゲート絶縁膜３の端に近い部分ではその膜厚が薄い
ため、影響が大きい。さらに、この酸化シリコン膜１０
ａは、ゲート電極形成時のエッチングによって生じたダ
メージを含んだ膜となっているため、通常の酸化シリコ
ン膜よりもボロンが突き抜けやすくなっている。

【００６１】これを防ぐため、窒素を含む雰囲気中で窒
化処理を行って、酸化シリコン膜とシリコン基板１の界
面付近に積極的に窒素を導入し、図３（ｄ）に示すよう
に、酸化シリコン膜を、ボロンが拡散しにくい酸窒化膜
６とする。本実施形態では、アンモニア雰囲気中、９０
０℃で６０分の熱窒化処理を行った。なお、この熱窒化
処理は、８００℃〜９５０℃で１０分〜１２０分間行っ
てもよい。

【００６２】この窒化処理は、上記に限られず、アンモ
ニア、窒素ラジカル、一酸化窒素および一酸化二窒素の
うち、少なくとも１つを含む雰囲気中で熱処理を行って
もよい。アンモニアを含まない場合には、水素を導入す
ることなく窒素を導入することができるので、さらに信
頼性が向上する。特に、窒素ラジカルを含む雰囲気中で
は、高濃度の窒素を導入することができる。

【００６３】この場合、窒素は酸化シリコン膜表面から
酸化シリコン膜とシリコン基板の界面、および酸化シリ
コン膜とゲート電極との界面まで熱拡散し、これら界面
付近で窒化反応が起こる。従って、図６に示した酸化シ
リコン膜１０は窒化されて窒素濃度のピークがシリコン
基板との界面付近にある酸窒化シリコン膜となり、酸化
シリコン膜１０ａはシリコン基板との界面付近およびゲ
ート電極との界面付近に窒素濃度のピークを持つ酸窒化
シリコン膜となる。すなわち、窒化は酸化膜とシリコン
との界面付近全体に渡って起こる。このときの酸窒化の
程度（窒素濃度）の好ましい範囲は、ゲート電極中央部
付近のゲート絶縁膜と同様である。

【００６４】なお、酸化シリコン膜は、その厚みが厚く
なるほど窒化されにくくなって窒化処理時間が長くな
り、薄くなるほど窒化されやすいが基板のダメージを取
り込みにくくなる。また、ゲート絶縁膜中の不純物（本
実施形態ではボロン）がゲート絶縁膜を突き抜けてチャ
ネルに拡散したり、閾値やサブスレッショルド係数がば
らつく等のトランジスタ特性が悪化したりするのを、熱
窒化によって酸化シリコン膜中に窒素を導入することに
より抑制するためには、酸化シリコン膜の膜厚を５ｎｍ
〜３０ｎｍ程度にするのが好ましい。さらに、ゲート絶
縁膜３が本実施形態よりも薄膜化されている場合には、
２４の円内に示すように酸化処理によるゲート電極５両
端にバーズビーク１１が生じるのを抑制するために、酸
化シリコン膜１０の膜厚がゲート絶縁膜３の膜厚程度か
らゲート絶縁膜３の膜厚の６倍程度になるように形成す
るのが好ましい、さらに好ましくは、ゲート絶縁膜３の
膜厚の２倍程度から４倍程度である。

【００６５】さらに、上記窒化処理の後に、酸窒化シリ
コン膜６中にフッ素を導入してもよい。例えば、アンモ
ニア雰囲気中で熱処理を行う場合、窒素が導入されるだ
けではなく、水素も導入されてしまうため、Ｓｉ−Ｈ結
合が形成される。この結合は非常に弱く、容易に切断さ
れるため、界面準位または電荷トラップの原因となる。
そこで、イオン注入等によりフッ素を導入すると、Ｓｉ
−Ｈ結合が切断されて安定なＳｉ−Ｆ結合となるため、
ゲート絶縁膜の信頼性が向上する。

【００６６】次に、ゲート電極５をマスクとして、加速
エネルギー：５ｋｅＶ〜１０ｋｅＶ、ドーズ量：１×１
０¹²／ｃｍ²〜１×１０¹⁴／ｃｍ²程度の条件でボロンを
イオン注入し、ＬＤＤ領域７を形成する。なお、このＬ
ＤＤ形成のためのイオン注入条件はトランジスタの設計
により異なるものであり、本条件に限定されるものでは
ない。

【００６７】次に、図３（ｅ）に示すように、シリコン
基板１全体にＨＴＯ膜を形成し、周知のエッチング方法
によりエッチバックすることによりゲート電極５側壁に
サイドウォール８を形成する。

【００６８】そして、ゲート電極５およびサイドウォー
ル８をマスクとして、加速エネルギー：５ｋｅＶ〜２５
ｋｅＶ、ドーズ量：５×１０¹⁴／ｃｍ²〜５×１０¹⁶／
ｃｍ²の条件でボロンをイオン注入し、ソース・ドレイ
ン領域９となる領域、およびゲート電極５中に不純物を
導入する。これにより、ゲート電極５下部の不純物が導
入されなかった領域がチャネル領域１３となる。なお、
このイオン注入条件もトランジスタの設計により異なる
ものであり、本条件に限定されるものではない。

【００６９】最後に、温度：８５０℃〜９００℃、時間
１０分〜３０分程度の条件で熱処理を行い、不純物注入
領域の活性化を行って図３（ｆ）に示すようなＭＯＳト
ランジスタを作製する。このとき、ゲート絶縁膜３は全
ての部分において酸化シリコン膜に比べてボロンの拡散
速度の小さい酸窒化シリコン膜となっているので、ゲー
ト電極５中のボロンがゲート絶縁膜３を突き抜けてチャ
ネル領域１３に拡散することはなく、良好な特性を有す
るトランジスタを作製することができる。

【００７０】さらに、ゲート電極５両端部付近のゲート
酸化膜とシリコン基板界面に窒素を積極的に導入するた
め、ゲート電極５両端部においてソース・ドレイン領域
９からチャネル領域１３への不純物の異常拡散を抑制す
ることができ、短チャネル効果の悪化や、ソース・ドレ
イン領域間の部分的な電流リークによるサブスレッショ
ルド係数のばらつき等によって、トランジスタオフ電流
がばらつくのを防ぐことができる。

【００７１】図４（ａ）に本実施形態で作製したＰ型Ｍ
ＯＳトランジスタのサブスレッショルド係数のばらつき
を示し、図４（ｂ）に従来技術を用いて作製したＰ型Ｍ
ＯＳトランジスタのサブスレッショルド係数のばらつき
を示す。これらの図から明らかなように、サブスレッシ
ョルド係数のばらつきは、従来技術を用いて作製したも
のに比べて本実施形態で作製したトランジスタの方が非
常に少なく、より信頼性の高いトランジスタが得られて
いる。さらに、本実施形態の製造方法は、従来の製造方
法に比べて、ゲート電極パターンニング後に熱窒化処理
工程を追加するのみであり、信頼性の高い半導体装置を
非常に容易に製造することができる。

【００７２】上記実施形態１および実施形態２では、Ｐ
型ＭＯＳトランジスタの製造について説明したが、Ｎ型
ＭＯＳトランジスタについても同様の方法により作製す
ることができる。この場合、ｎ型単結晶シリコン基板の
代わりにｐ型単結晶シリコン基板を用い、ホウ素の代わ
りにリンまたは砒素を用いればよい。但し、Ｎ型ＭＯＳ
トランジスタの場合には、ゲート絶縁膜が３ｎｍ以上の
厚い膜の場合、不純物（リンや砒素等）の突き抜けは起
こりにくく、本発明の効果が顕在化しにくい。しかし、
今後、ゲート絶縁膜が薄膜化され、３ｎｍ以下になると
不純物の突き抜けが起こりやすくなるため、本発明の効
果が顕著に表れるようになってくる。

【００７３】さらに、上記実施形態１および実施形態２
では、ＬＤＤ構造を有するＭＯＳトランジスタの製造方
法について説明したが、本発明は必ずしもＬＤＤ構造を
有するＭＯＳトランジスタに限られず、例えばシングル
ドレイン構造のＭＯＳトランジスタや積み上げ拡散層を
有するＭＯＳトランジスタ等、ＭＯＳ構造を有するもの
であれば何れも適用可能である。但し、ここで言うＭＯ
Ｓ構造とは、金属−酸化物−半導体という構造に限ら
ず、導電体−絶縁体−半導体という構造も含むものとす
る。

【００７４】また、上記実施形態１および実施形態２で
は、ゲート絶縁膜として酸窒化シリコン膜を用いた例に
ついて説明したが、これに限るものではない。

【００７５】

【発明の効果】以上詳述したように、本発明によれば、
ゲート絶縁膜上にゲート電極形成用の膜を被着してゲー
ト電極パターンにパターンニングした後、ソース・ドレ
イン領域を形成する前に、窒素ラジカル、一酸化窒素、
一酸化二窒素やアンモニア等、窒素を含む雰囲気中で窒
化処理を行うことにより、ゲート電極端部付近のゲート
絶縁膜中に窒素を導入する。

【００７６】或いは、ゲート絶縁膜上にゲート電極形成
用の膜を被着してゲート電極パターニングにパターンニ
ングした後、ソース・ドレイン領域を形成する前に、酸
素を含む雰囲気中で酸化処理を行うことによりゲート電
極およびシリコン基板全体にわたって酸化シリコン膜を
形成した後、窒素ラジカル、一酸化窒素、一酸化二窒素
やアンモニア等、窒素を含む雰囲気中で窒化処理を行う
ことにより、酸化の際にゲート電極端部付近に形成され
る窒素を含まない酸化シリコン膜に窒素を導入する。

【００７７】これらによって、後の工程で熱処理を行う
際にゲート電極中の不純物がゲート絶縁膜を突き抜けて
チャネル領域に拡散するのを防ぐことができ、さらに、
ソース・ドレイン領域からチャネル領域への不純物の異
常拡散を抑制することができる。その結果、閾値電圧や
サブスレッショルド係数のばらつき等のトランジスタ特
性の悪化や、オフ電流の増加等を防ぐことができ、動作
特性の均一性が良く、安定し、高い信頼性を有する半導
体装置を容易に製造することができる。

【００７８】さらに、回路設計においては、ばらつきに
対する最悪のトランジスタ性能を見込んで設計を行い、
歩留りを向上させているが、本発明によればトランジス
タ特性のばらつきを抑制することが可能であるため、回
路設計時に良好なトランジスタ性能を見込んで設計する
ことができる。よって、ＬＳＩとしての性能を大幅に向
上させることができる。

【図面の簡単な説明】

【図１】実施形態１におけるＭＯＳトランジスタの製造
工程を説明するための断面図である。

【図２】酸化処理を行った場合にゲート電極両端に生じ
るバーズビークを説明するための断面図である。

【図３】実施形態２におけるＭＯＳトランジスタの製造
工程を説明するための断面図である。

【図４】実施形態２および従来技術により作製したＭＯ
Ｓトランジスタのサブスレッショルド特性のばらつきを
示す図である。

【図５】従来のＭＯＳトランジスタの製造工程を説明す
るための断面図である。

【図６】従来のＭＯＳトランジスタの製造方法における
問題点を説明するための拡大断面図である。

【符号の説明】

１ｎ型シリコン基板２フィールド酸化膜（素子分離膜）３ゲート絶縁膜（酸窒化シリコン膜）４ポリシリコン膜５ゲート電極６酸窒化シリコン膜７ＬＤＤ領域８サイドウォール９ソース・ドレイン領域１０酸化シリコン膜１１バーズビーク１２窒化シリコン膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者柴田晃秀大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者諸沢成浩大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者森下敏大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者柿本誠三大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内Ｆターム(参考） 5F040 DA06 DC01 EC07 ED03 ED04 ED06 ED07 ED09 EF02 EK01 FA03 FA04 FA05 FA07 FA10 FA11 FB02 FB04 FC15 5F058 BA05 BC02 BC11 BF62 BF64 BF68 BJ01

Claims

【特許請求の範囲】

【請求項１】半導体基板表面にチャネル領域およびソ
ース・ドレイン領域を有し、該チャネル領域上にゲート
絶縁膜を間に介してゲート電極を有する絶縁ゲート型電
界効果トランジスタを備えた半導体装置の製造方法にお
いて、該半導体基板上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に該ゲート電極形成用の膜を被着し、
ゲート電極パターンにパターンニングする工程と、該ソース・ドレイン領域を形成する工程とを含み、該ゲート電極パターンにパターニングする工程の後であ
って、該ソース・ドレイン領域を形成する工程の前に、窒素を含む雰囲気中で窒化処理を行って、ゲート電極端
部付近のゲート絶縁膜中に窒素を導入する工程を含む半
導体装置の製造方法。
【請求項２】半導体基板表面にチャネル領域およびソ
ース・ドレイン領域を有し、該チャネル領域上にゲート
絶縁膜を間に介してゲート電極を有する絶縁ゲート型電
界効果トランジスタを備えた半導体装置の製造方法にお
いて、該半導体基板上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に該ゲート電極形成用の膜を被着し、
ゲート電極パターンにパターンニングする工程と、該ソース・ドレイン領域を形成する工程とを含み、該ゲート電極パターンにパターニングする工程の後であ
って、該ソース・ドレイン領域を形成する工程の前に、酸素を含む雰囲気中で酸化処理を行って、ゲート電極端
部付近および基板表面に酸化膜を形成する工程と、窒素を含む雰囲気中で窒化処理を行って、ゲート電極端
部付近の該酸化膜中に窒素を導入する工程とを含む半導
体装置の製造方法。
【請求項３】前記窒化処理により窒素が導入された領
域にフッ素を注入する工程を含む請求項１または請求項
２に記載の半導体装置の製造方法。
【請求項４】前記窒素を含む雰囲気中で窒化処理を行
う工程において、窒素ラジカル、一酸化窒素、一酸化二
窒素およびアンモニアのうちの少なくとも１つを含む雰
囲気中で熱処理を行う請求項１乃至請求項３のいずれか
に記載の半導体装置の製造方法。