JPH1140817A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1140817A JPH1140817A JP10078759A JP7875998A JPH1140817A JP H1140817 A JPH1140817 A JP H1140817A JP 10078759 A JP10078759 A JP 10078759A JP 7875998 A JP7875998 A JP 7875998A JP H1140817 A JPH1140817 A JP H1140817A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- soi layer
- oxide film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000003870 refractory metal Substances 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000001629 suppression Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 14
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 55
- 230000008569 process Effects 0.000 description 19
- 230000005669 field effect Effects 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000002513 implantation Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000452 restraining effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 リセス構造のＳＯＩ層を形成する上では、チ
ャネル形成部のＳＯＩ層表面を低ダメージ化するには、
ロコス技術により形成する必要がある。 【解決手段】 ＳＯＩ層３表面に、チャネル部のＳＯＩ
層３に凹部を形成するため、ロコス酸化膜７を形成す
る。次に、希フッ酸によりロコス酸化膜を全て除去す
る。ＣＶＤ酸化膜を形成し、異方性エッチングにより抑
えの膜の側壁にＣＶＤ酸化膜からなるサイドウォール８
を残す。次に、ゲート酸化膜９を約１０ｎｍ形成する。
ＣＶＤ多結晶シリコンを全面に形成し、エッチバックに
より、ゲート電極となるポリシリコン１０を形成する。
次に、ロコス酸化膜７の抑えのシリコン窒化膜６及び酸
化膜５とサイドウォールの酸化膜８をそれぞれリン酸、
フッ酸により除去する。次に、ソース／ドレイン領域１
２を形成し、ゲート電極１０側壁にサイドウォール１３
を形成し、Ｔｉ膜１４を形成する。次に、シリサイド膜
１５をゲート電極１０及びソース／ドレイン領域１２上
に形成する。
ャネル形成部のＳＯＩ層表面を低ダメージ化するには、
ロコス技術により形成する必要がある。 【解決手段】 ＳＯＩ層３表面に、チャネル部のＳＯＩ
層３に凹部を形成するため、ロコス酸化膜７を形成す
る。次に、希フッ酸によりロコス酸化膜を全て除去す
る。ＣＶＤ酸化膜を形成し、異方性エッチングにより抑
えの膜の側壁にＣＶＤ酸化膜からなるサイドウォール８
を残す。次に、ゲート酸化膜９を約１０ｎｍ形成する。
ＣＶＤ多結晶シリコンを全面に形成し、エッチバックに
より、ゲート電極となるポリシリコン１０を形成する。
次に、ロコス酸化膜７の抑えのシリコン窒化膜６及び酸
化膜５とサイドウォールの酸化膜８をそれぞれリン酸、
フッ酸により除去する。次に、ソース／ドレイン領域１
２を形成し、ゲート電極１０側壁にサイドウォール１３
を形成し、Ｔｉ膜１４を形成する。次に、シリサイド膜
１５をゲート電極１０及びソース／ドレイン領域１２上
に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、更に詳しくは、支持基板上に絶縁膜を介し
て形成されたシリコン層であるＳＯＩ（Ｓｉｌｉｃｏｎ
−ｏｎ−Ｉｎｓｕｌａｔｏｒ）層を有する基板（以下、
「ＳＯＩ基板」という。）においてリセス構造を有する
完全空乏化動作の電界効果トランジスタの製造方法に関
するものである。
方法に関し、更に詳しくは、支持基板上に絶縁膜を介し
て形成されたシリコン層であるＳＯＩ（Ｓｉｌｉｃｏｎ
−ｏｎ−Ｉｎｓｕｌａｔｏｒ）層を有する基板（以下、
「ＳＯＩ基板」という。）においてリセス構造を有する
完全空乏化動作の電界効果トランジスタの製造方法に関
するものである。
【０００２】
【従来の技術】バルクシリコン基板をベースとした電界
効果トランジスタを集積したＬＳＩは、微細化により、
高速化あるいは低消費電力化が進んでいる。ＬＳＩの微
細化はスケーリング則を基本としながら進められている
が、例えば素子のサイズが０．１μｍ以下のレベルにな
ると、十分な素子分離のために１０18ｃｍ-3以上の基板
不純物濃度が要求されてくる。
効果トランジスタを集積したＬＳＩは、微細化により、
高速化あるいは低消費電力化が進んでいる。ＬＳＩの微
細化はスケーリング則を基本としながら進められている
が、例えば素子のサイズが０．１μｍ以下のレベルにな
ると、十分な素子分離のために１０18ｃｍ-3以上の基板
不純物濃度が要求されてくる。
【０００３】基板濃度が上記のような値となるとキャリ
アの移動度の低下が厳しくなり、電流駆動能力の上昇が
それほど期待できなくなる。その結果、微細化のメリッ
トである、高性能化が達成できなくなるという問題点が
生じる。そこで、提案されているのがＳＯＩ基板に形成
された電界効果トランジスタである。ＳＯＩ基板に形成
する場合、接合でなく埋め込み酸化膜によって素子分離
をするので、基板濃度が低く抑えられ、キャリアの移動
度の極端な低下を免れることができる。更に接合容量が
低減されるという効果も奏する。
アの移動度の低下が厳しくなり、電流駆動能力の上昇が
それほど期待できなくなる。その結果、微細化のメリッ
トである、高性能化が達成できなくなるという問題点が
生じる。そこで、提案されているのがＳＯＩ基板に形成
された電界効果トランジスタである。ＳＯＩ基板に形成
する場合、接合でなく埋め込み酸化膜によって素子分離
をするので、基板濃度が低く抑えられ、キャリアの移動
度の極端な低下を免れることができる。更に接合容量が
低減されるという効果も奏する。
【０００４】このため、結果的に、微細化による高性能
化の達成が可能となる。ＳＯＩ層を十分薄くすれば、Ｓ
ＯＩ基板に形成された電界効果トランジスタは、ＳＯＩ
層が完全に空乏化するため、移動度が向上し、また、薄
く形成したＳＯＩ層のため短チャンネル効果の抑制が顕
著であるという大きな特徴がある。
化の達成が可能となる。ＳＯＩ層を十分薄くすれば、Ｓ
ＯＩ基板に形成された電界効果トランジスタは、ＳＯＩ
層が完全に空乏化するため、移動度が向上し、また、薄
く形成したＳＯＩ層のため短チャンネル効果の抑制が顕
著であるという大きな特徴がある。
【０００５】しかし、ＳＯＩ構造において、高性能化を
完全に実現するためには、寄生抵抗の低減化という問題
の解決が前提となっており、これを解決しない限りは、
ＳＯＩ構造のトランジスタにおいて、高駆動電流能力の
達成はあり得ない。
完全に実現するためには、寄生抵抗の低減化という問題
の解決が前提となっており、これを解決しない限りは、
ＳＯＩ構造のトランジスタにおいて、高駆動電流能力の
達成はあり得ない。
【０００６】また、微細化、低抵抗化には、ソース領
域、ドレイン領域の低抵抗化の手法のひとつとしてサリ
サイドプロセスの導入が必要となる。このサリサイドプ
ロセスは金属がシリコンとは反応しやすく、シリコン酸
化膜とはほとんど反応しない現象を利用したプロセスで
あり、通常のプロセスによりロコス酸化膜、ゲート電極
及びゲート電極側壁の酸化物（あるいは窒化物）を形成
後、ウエハ全面に金属膜を形成し、熱処理を施し、シリ
コン露出部にのみシリサイドを形成し、その後、未反応
の金属膜を除去することにより、ソース領域、ドレイン
領域（あるいは多結晶シリコンゲート電極）の表面のみ
に低抵抗シリサイドを形成するプロセスである。尚、完
全空乏動作のＳＯＩトランジスタにおいてサリサイド技
術を導入する場合に安定したシリサイドを得るためにソ
ース／ドレイン領域の厚さについて言及した技術は見当
たらない。
域、ドレイン領域の低抵抗化の手法のひとつとしてサリ
サイドプロセスの導入が必要となる。このサリサイドプ
ロセスは金属がシリコンとは反応しやすく、シリコン酸
化膜とはほとんど反応しない現象を利用したプロセスで
あり、通常のプロセスによりロコス酸化膜、ゲート電極
及びゲート電極側壁の酸化物（あるいは窒化物）を形成
後、ウエハ全面に金属膜を形成し、熱処理を施し、シリ
コン露出部にのみシリサイドを形成し、その後、未反応
の金属膜を除去することにより、ソース領域、ドレイン
領域（あるいは多結晶シリコンゲート電極）の表面のみ
に低抵抗シリサイドを形成するプロセスである。尚、完
全空乏動作のＳＯＩトランジスタにおいてサリサイド技
術を導入する場合に安定したシリサイドを得るためにソ
ース／ドレイン領域の厚さについて言及した技術は見当
たらない。
【０００７】しかし、リセス構造を用いずに完全空乏化
に必要なＳＯＩ層の厚さのみで、すなわち、ソース／ド
レイン部の厚さがチャネル部と同じく薄いＳＯＩ層の場
合、安定したチタン等の高融点金属シリサイドの結晶相
であるＣ５４を均一に得るのは、凝集による高抵抗化が
生じるために難しい。
に必要なＳＯＩ層の厚さのみで、すなわち、ソース／ド
レイン部の厚さがチャネル部と同じく薄いＳＯＩ層の場
合、安定したチタン等の高融点金属シリサイドの結晶相
であるＣ５４を均一に得るのは、凝集による高抵抗化が
生じるために難しい。
【０００８】また、高融点金属膜が薄いと、高融点金属
シリサイドの準安定高抵抗相であるＣ４９から低抵抗相
であるＣ５４への相転移が不十分となり、この場合、基
板面内のアニール時の温度ムラやアニール前のＴｉ等の
高融点金属のスパッタによる厚さムラは基板面内の抵抗
に敏感に影響し、不均一なものになる。
シリサイドの準安定高抵抗相であるＣ４９から低抵抗相
であるＣ５４への相転移が不十分となり、この場合、基
板面内のアニール時の温度ムラやアニール前のＴｉ等の
高融点金属のスパッタによる厚さムラは基板面内の抵抗
に敏感に影響し、不均一なものになる。
【０００９】更に、加工においてもシリサイドが薄い
と、コンタクトが突き抜けてしまい、コンタクト抵抗が
高抵抗化する。これらのことからサリサイド技術を導入
した場合、ＳＯＩ基板に電界効果トランジスタを形成す
るには、リセス構造を用いずに製造することは困難とな
る。
と、コンタクトが突き抜けてしまい、コンタクト抵抗が
高抵抗化する。これらのことからサリサイド技術を導入
した場合、ＳＯＩ基板に電界効果トランジスタを形成す
るには、リセス構造を用いずに製造することは困難とな
る。
【００１０】従来技術として、特開平８−８３９１３号
公報に記載の技術を用いたリセス構造のＳＯＩ層に形成
された電界効果トランジスタの製造方法について、図５
及び図６を用いて説明する。尚、上記公報に記載の構造
は、ソース及びドレイン部のＳＯＩ層の厚みを寄生抵抗
を低減するため十分厚くし、チャネル部のＳＯＩ層の厚
みを完全空乏化を達成すべく十分に薄くした構造となっ
ている。
公報に記載の技術を用いたリセス構造のＳＯＩ層に形成
された電界効果トランジスタの製造方法について、図５
及び図６を用いて説明する。尚、上記公報に記載の構造
は、ソース及びドレイン部のＳＯＩ層の厚みを寄生抵抗
を低減するため十分厚くし、チャネル部のＳＯＩ層の厚
みを完全空乏化を達成すべく十分に薄くした構造となっ
ている。
【００１１】まず、図５を用いて第１の製造方法を説明
する。
する。
【００１２】最初に、第１の製造方法において、まず、
シリコン基板３１と、埋め込みシリコン酸化膜３２と、
ＳＯＩ層３３で構成されているＳＯＩ基板の上にシリコ
ン酸化膜３５を形成する。次に、ＬＰＣＶＤ（減圧化学
的気相成長）法を用いて、シリコン酸化膜の上にシリコ
ン窒化膜３４を堆積させる。そして、パターニングによ
り、チャネル領域に対応する部分を開口し、シリコン窒
化膜３４を除去し、図５（ａ）に示すような構造とす
る。
シリコン基板３１と、埋め込みシリコン酸化膜３２と、
ＳＯＩ層３３で構成されているＳＯＩ基板の上にシリコ
ン酸化膜３５を形成する。次に、ＬＰＣＶＤ（減圧化学
的気相成長）法を用いて、シリコン酸化膜の上にシリコ
ン窒化膜３４を堆積させる。そして、パターニングによ
り、チャネル領域に対応する部分を開口し、シリコン窒
化膜３４を除去し、図５（ａ）に示すような構造とす
る。
【００１３】次に、酸化を行って、チャネル領域に対応
する部分のＳＯＩ層３３のみを薄くする。この酸化は１
０Åの精度で制御することができるので、最終的なチャ
ネル領域の厚さが所望の値になるように、適宜、酸化条
件を最適化することができる。このようにして、図５
（ｂ）に示すような構造を得る。尚、符号３５ａはロコ
ス酸化膜を示す。そして、シリコン窒化膜３４、シリコ
ン酸化膜３５及びロコス酸化膜３５ａを除去して、図５
（ｃ）に示すような断面構造を得る。
する部分のＳＯＩ層３３のみを薄くする。この酸化は１
０Åの精度で制御することができるので、最終的なチャ
ネル領域の厚さが所望の値になるように、適宜、酸化条
件を最適化することができる。このようにして、図５
（ｂ）に示すような構造を得る。尚、符号３５ａはロコ
ス酸化膜を示す。そして、シリコン窒化膜３４、シリコ
ン酸化膜３５及びロコス酸化膜３５ａを除去して、図５
（ｃ）に示すような断面構造を得る。
【００１４】最後に、通常の電界効果トランジスタ製造
プロセスにしたがって、ゲート酸化を行い、ゲート酸化
膜を形成する。次にゲート電極３６の加工及びソース領
域及びドレイン領域のイオン注入を行い、図５（ｄ）に
示すような構造が実現できる。
プロセスにしたがって、ゲート酸化を行い、ゲート酸化
膜を形成する。次にゲート電極３６の加工及びソース領
域及びドレイン領域のイオン注入を行い、図５（ｄ）に
示すような構造が実現できる。
【００１５】次に、図６を用いて第２の製造方法を説明
する。
する。
【００１６】まず、シリコン基板４４と埋め込みシリコ
ン酸化膜４３とＳＯＩ層４２とからなるＳＯＩ基板に、
通常の電界効果トランジスタ形成プロセスにしたがっ
て、ロコス法による素子分離酸化膜４１を形成し、素子
分離構造とすることにより、図６（ａ）に示すような断
面の構造を得ることができる。次に、パターニングによ
り、ＳＯＩ層４２にチャネル領域となる部分を開口し、
ＳＯＩ層を一部除去する。このときのエッチング条件
は、最終的なチャネル領域の厚さが所望の値になるよう
に適宜最適化し、ソース領域とドレイン領域とに挟まれ
たチャネル領域を形成する。
ン酸化膜４３とＳＯＩ層４２とからなるＳＯＩ基板に、
通常の電界効果トランジスタ形成プロセスにしたがっ
て、ロコス法による素子分離酸化膜４１を形成し、素子
分離構造とすることにより、図６（ａ）に示すような断
面の構造を得ることができる。次に、パターニングによ
り、ＳＯＩ層４２にチャネル領域となる部分を開口し、
ＳＯＩ層を一部除去する。このときのエッチング条件
は、最終的なチャネル領域の厚さが所望の値になるよう
に適宜最適化し、ソース領域とドレイン領域とに挟まれ
たチャネル領域を形成する。
【００１７】次に、パターニング用のレジストを除去し
た後に、図６（ｂ）に示すような断面構造を得ることが
できる。続いて、チャネル領域、ソース領域、ドレイン
領域を構成するＳＯＩ層４２の表面を酸化し、シリコン
酸化膜４５を形成し、その上に、シリコン窒化膜４６を
堆積する。更に、異方性エッチングにより、シリコン窒
化膜のみを選択的に除去し、チャネル領域とソース領域
との境界及びチャネル領域とドレイン領域との境界のそ
れぞれの段差部分の側壁のみにシリコン窒化膜４６を残
す。このようなプロセスを経て、図６（ｃ）に示すよう
な断面構造が得られる。最後に、ゲート電極材料を全面
に堆積して、エッチバック法により埋め込みのゲート電
極４７を形成する。最後に、ソース領域とドレイン領域
とに対するイオン注入を行って、図６（ｄ）に示すよう
な構造を完成する。
た後に、図６（ｂ）に示すような断面構造を得ることが
できる。続いて、チャネル領域、ソース領域、ドレイン
領域を構成するＳＯＩ層４２の表面を酸化し、シリコン
酸化膜４５を形成し、その上に、シリコン窒化膜４６を
堆積する。更に、異方性エッチングにより、シリコン窒
化膜のみを選択的に除去し、チャネル領域とソース領域
との境界及びチャネル領域とドレイン領域との境界のそ
れぞれの段差部分の側壁のみにシリコン窒化膜４６を残
す。このようなプロセスを経て、図６（ｃ）に示すよう
な断面構造が得られる。最後に、ゲート電極材料を全面
に堆積して、エッチバック法により埋め込みのゲート電
極４７を形成する。最後に、ソース領域とドレイン領域
とに対するイオン注入を行って、図６（ｄ）に示すよう
な構造を完成する。
【００１８】また、他の従来技術として、図７に示すよ
うな技術が提案されている。
うな技術が提案されている。
【００１９】まず、図７（ａ）、（ｂ）に示すように、
チャネル部にロコス工程を適用することにより凹部を形
成する。尚、図７（ａ）は図５（ａ）と同一構造であ
る。続いて、図７（ｃ）に示すように、ロコス酸化膜の
抑えの膜であるシリコン窒化膜５１を除去せずにゲート
酸化膜形成、ＣＶＤ多結晶シリコン膜５６を全面に形成
する。続いて、シリコン窒化膜５１表面まで多結晶シリ
コン膜５６をエッチバックする。これに、通常のプロセ
スでソース領域、ドレイン領域を形成し、図７（ｄ）の
ようなリセス構造を有するＳＯＩトランジスタが完成す
る。尚、符号５２はＳＯＩ層、５３は埋め込みシリコン
酸化膜、５４はシリコン基板、５５、５７はシリコン酸
化膜を示す。
チャネル部にロコス工程を適用することにより凹部を形
成する。尚、図７（ａ）は図５（ａ）と同一構造であ
る。続いて、図７（ｃ）に示すように、ロコス酸化膜の
抑えの膜であるシリコン窒化膜５１を除去せずにゲート
酸化膜形成、ＣＶＤ多結晶シリコン膜５６を全面に形成
する。続いて、シリコン窒化膜５１表面まで多結晶シリ
コン膜５６をエッチバックする。これに、通常のプロセ
スでソース領域、ドレイン領域を形成し、図７（ｄ）の
ようなリセス構造を有するＳＯＩトランジスタが完成す
る。尚、符号５２はＳＯＩ層、５３は埋め込みシリコン
酸化膜、５４はシリコン基板、５５、５７はシリコン酸
化膜を示す。
【００２０】
【発明が解決しようとする課題】上述の従来の構造及び
形成方法を今後微細化の進む実際のＬＳＩに適用するに
は、以下の課題を全てクリアする必要がある。尚、以
下、ロコス端とは平坦なロコス底部を含まない、ロコス
酸化膜端部によって画定されるＳＯＩ層部分を指し、上
記ロコス酸化膜端部には、バーズビーク全体が含まれ
る。
形成方法を今後微細化の進む実際のＬＳＩに適用するに
は、以下の課題を全てクリアする必要がある。尚、以
下、ロコス端とは平坦なロコス底部を含まない、ロコス
酸化膜端部によって画定されるＳＯＩ層部分を指し、上
記ロコス酸化膜端部には、バーズビーク全体が含まれ
る。
【００２１】まず、第１の課題としては、現行技術にお
いてリセス構造のトランジスタを形成する上では、チャ
ネル形成部のＳＯＩ層表面を低ダメージ化するには、ド
ライエッチングではなくロコス技術により形成する必要
がある。
いてリセス構造のトランジスタを形成する上では、チャ
ネル形成部のＳＯＩ層表面を低ダメージ化するには、ド
ライエッチングではなくロコス技術により形成する必要
がある。
【００２２】また、第２の課題として、ロコス技術を用
いた場合、ロコス端は形成時に発生する応力による結晶
欠陥が入りやすく、結晶欠陥に起因するリーク電流が発
生すること、プロセス上バーズビークの伸びは制御が難
しいこと、ロコス端の段差を含むチャネルとする場合、
安定したチャネル注入が難しくなることという３点か
ら、ゲート電極をロコス端とオーバーラップせず、ロコ
ス端より内側、更に望ましくは平坦部に形成する必要が
ある。
いた場合、ロコス端は形成時に発生する応力による結晶
欠陥が入りやすく、結晶欠陥に起因するリーク電流が発
生すること、プロセス上バーズビークの伸びは制御が難
しいこと、ロコス端の段差を含むチャネルとする場合、
安定したチャネル注入が難しくなることという３点か
ら、ゲート電極をロコス端とオーバーラップせず、ロコ
ス端より内側、更に望ましくは平坦部に形成する必要が
ある。
【００２３】また、第３の課題として、セルフアライン
注入により、ソース／ドレイン領域を形成するには、ゲ
ート電極側壁が基板面に対して、垂直である必要があ
る。
注入により、ソース／ドレイン領域を形成するには、ゲ
ート電極側壁が基板面に対して、垂直である必要があ
る。
【００２４】また、第４の課題として、リセス部形成及
びゲート電極形成に２枚のマスクが必要となり、その分
のマージンが必要となる。このため、この従来技術は微
細化には不向きである。また、ゲート電極のずれによる
特性のばらつきも生ずる。そこで、微細化及び特性の安
定のためにはリセス部とゲート電極とをセルフアライン
で形成する必要がある。
びゲート電極形成に２枚のマスクが必要となり、その分
のマージンが必要となる。このため、この従来技術は微
細化には不向きである。また、ゲート電極のずれによる
特性のばらつきも生ずる。そこで、微細化及び特性の安
定のためにはリセス部とゲート電極とをセルフアライン
で形成する必要がある。
【００２５】また、第５の課題として、サイサイド技術
においては、ソース／ドレイン領域とゲート電極とがシ
リサイドによるブリッジングでショートを生じさせない
ためには、ゲート電極にＣＶＤ絶縁膜によるサイドウォ
ールを形成する必要がある。このため、ゲート電極の側
壁はソース／ドレイン領域へのセルフアライン注入の場
合と同様に基板面に対しある程度垂直で段差がある必要
がある。
においては、ソース／ドレイン領域とゲート電極とがシ
リサイドによるブリッジングでショートを生じさせない
ためには、ゲート電極にＣＶＤ絶縁膜によるサイドウォ
ールを形成する必要がある。このため、ゲート電極の側
壁はソース／ドレイン領域へのセルフアライン注入の場
合と同様に基板面に対しある程度垂直で段差がある必要
がある。
【００２６】以上のことから、まず、図５に示す従来技
術では、ロコス技術を用いているものの、セルフアライ
ンでなく、上記第４の課題を有している。また、ロコス
端にチャネル領域があるため、リーク電流が発生し、電
界効果トランジスタの特性が劣化し、第２の課題を有し
ている。
術では、ロコス技術を用いているものの、セルフアライ
ンでなく、上記第４の課題を有している。また、ロコス
端にチャネル領域があるため、リーク電流が発生し、電
界効果トランジスタの特性が劣化し、第２の課題を有し
ている。
【００２７】また、図６に示す従来技術で、凹部に対し
てロコス技術によってリセス構造を作っておらず、ＳＯ
Ｉ層に対して直接ドライエッチングを行っているため、
第１の課題を有している。また、ゲート電極の表面とソ
ース／ドレイン領域表面がほぼ同一位置にあるため、す
なわち、ゲート電極が凹部のくぼみに埋め込まれている
ため、サリサイド技術を導入した場合、ブリッジングが
生じ、ゲートとソース及びドレイン領域がショートする
可能性が大きい。
てロコス技術によってリセス構造を作っておらず、ＳＯ
Ｉ層に対して直接ドライエッチングを行っているため、
第１の課題を有している。また、ゲート電極の表面とソ
ース／ドレイン領域表面がほぼ同一位置にあるため、す
なわち、ゲート電極が凹部のくぼみに埋め込まれている
ため、サリサイド技術を導入した場合、ブリッジングが
生じ、ゲートとソース及びドレイン領域がショートする
可能性が大きい。
【００２８】更に、図７に示す従来技術では、ゲート電
極がロコス端とオーバーラップしており、且つ、ゲート
電極側壁が垂直でないため、ソース及びドレイン領域の
注入及びチャネル領域への注入の制御が難しく、上記第
２及び第３の課題を有する。また、サリサイド技術を導
入した場合、ゲート電極側壁が垂直でないため、ゲート
電極側壁にサイドウォールを形成しにくく、上記第５の
課題を有する。
極がロコス端とオーバーラップしており、且つ、ゲート
電極側壁が垂直でないため、ソース及びドレイン領域の
注入及びチャネル領域への注入の制御が難しく、上記第
２及び第３の課題を有する。また、サリサイド技術を導
入した場合、ゲート電極側壁が垂直でないため、ゲート
電極側壁にサイドウォールを形成しにくく、上記第５の
課題を有する。
【００２９】
【課題を解決するための手段】請求項１に記載の本発明
の半導体装置の製造方法は、ウエハの基板上に第１絶縁
膜を介して形成されたＳＯＩ層上にロコス酸化膜抑え膜
を形成する工程と、チャネル領域に対応する領域の上記
抑え膜に開口部を形成する工程と、上記開口部を有する
抑え膜をマスクに、上記ＳＯＩ層を熱酸化し、ロコス酸
化膜を形成した後、該ロコス酸化膜を除去することによ
り、チャネル領域を画定する凹部を上記ＳＯＩ層に設け
る工程と、上記ウエハ全面に第２絶縁膜を堆積し、上記
第２絶縁膜を異方性エッチングして、上記抑え膜の開口
部を画定している側壁に第１サイドウォールを形成する
工程と、上記開口部内のＳＯＩ層表面を露出させて、該
ＳＯＩ層表面上にゲート絶縁膜を形成した後、上記開口
部内にゲート電極となる多結晶シリコン膜を、該多結晶
シリコン膜表面の高さが上記抑え膜表面の高さ以下にな
るように形成する工程と、上記抑え膜及び第１サイドウ
ォールを除去し、上記ゲート電極をマスクに、上記ＳＯ
Ｉ層にイオン注入を行って、ソース／ドレイン領域を形
成する工程とを有することを特徴とするものである。
の半導体装置の製造方法は、ウエハの基板上に第１絶縁
膜を介して形成されたＳＯＩ層上にロコス酸化膜抑え膜
を形成する工程と、チャネル領域に対応する領域の上記
抑え膜に開口部を形成する工程と、上記開口部を有する
抑え膜をマスクに、上記ＳＯＩ層を熱酸化し、ロコス酸
化膜を形成した後、該ロコス酸化膜を除去することによ
り、チャネル領域を画定する凹部を上記ＳＯＩ層に設け
る工程と、上記ウエハ全面に第２絶縁膜を堆積し、上記
第２絶縁膜を異方性エッチングして、上記抑え膜の開口
部を画定している側壁に第１サイドウォールを形成する
工程と、上記開口部内のＳＯＩ層表面を露出させて、該
ＳＯＩ層表面上にゲート絶縁膜を形成した後、上記開口
部内にゲート電極となる多結晶シリコン膜を、該多結晶
シリコン膜表面の高さが上記抑え膜表面の高さ以下にな
るように形成する工程と、上記抑え膜及び第１サイドウ
ォールを除去し、上記ゲート電極をマスクに、上記ＳＯ
Ｉ層にイオン注入を行って、ソース／ドレイン領域を形
成する工程とを有することを特徴とするものである。
【００３０】また、請求項２に記載の本発明の半導体装
置の製造方法は、上記ソース／ドレイン領域形成後、上
記ウエハ全面に第３絶縁膜を堆積し、この第３絶縁膜を
異方性エッチングして上記ゲート電極側壁に第２サイド
ウォールを形成する工程と、上記ウエハ全面に高融点金
属膜を形成し、該高融点金属膜を熱処理して、上記ゲー
ト電極及びソース／ドレイン領域上に高融点金属シリサ
イド膜を形成する工程とを有することを特徴とする、請
求項１に記載の半導体装置の製造方法である。
置の製造方法は、上記ソース／ドレイン領域形成後、上
記ウエハ全面に第３絶縁膜を堆積し、この第３絶縁膜を
異方性エッチングして上記ゲート電極側壁に第２サイド
ウォールを形成する工程と、上記ウエハ全面に高融点金
属膜を形成し、該高融点金属膜を熱処理して、上記ゲー
ト電極及びソース／ドレイン領域上に高融点金属シリサ
イド膜を形成する工程とを有することを特徴とする、請
求項１に記載の半導体装置の製造方法である。
【００３１】また、請求項３に記載の本発明の半導体装
置の製造方法は、ウエハの基板上に第４絶縁膜を介して
形成されたＳＯＩ層上にロコス酸化膜抑え膜を形成する
工程と、チャネル領域に対応する領域の上記抑え膜に開
口部を形成する工程と、上記開口部を有する抑え膜をマ
スクに、上記ＳＯＩ層を熱酸化し、ロコス酸化膜を形成
した後、該ロコス酸化膜を除去することにより、チャネ
ル領域を画定する凹部を上記ＳＯＩ層に設ける工程と、
上記ウエハ全面に第５絶縁膜を堆積し、上記第５絶縁膜
を異方性エッチングして、上記抑え膜の開口部を画定し
ている側壁に第３サイドウォールを形成する工程と、上
記開口部内のＳＯＩ層表面を露出させて、該ＳＯＩ層表
面上にゲート絶縁膜を形成した後、上記開口部内にゲー
ト電極となる多結晶シリコン膜を、該多結晶シリコン膜
表面の高さが上記抑え膜表面の高さ以下になるように形
成する工程と、上記抑え膜及び第３サイドウォールを除
去し、上記ゲート電極をマスクに、上記ＳＯＩ層にイオ
ン注入を行って、低濃度ソース／ドレイン領域を形成す
る工程と、上記ウエハ全面に第６絶縁膜を堆積し、該第
６絶縁膜を異方性エッチングして、上記ゲート電極側壁
に第４サイドウォールを形成し、上記ゲート電極及び上
記第４サイドウォールをマスクに、上記ＳＯＩ層にイオ
ン注入を行って、高濃度ソース／ドレイン領域を形成す
る工程とを有することを特徴とするものである。
置の製造方法は、ウエハの基板上に第４絶縁膜を介して
形成されたＳＯＩ層上にロコス酸化膜抑え膜を形成する
工程と、チャネル領域に対応する領域の上記抑え膜に開
口部を形成する工程と、上記開口部を有する抑え膜をマ
スクに、上記ＳＯＩ層を熱酸化し、ロコス酸化膜を形成
した後、該ロコス酸化膜を除去することにより、チャネ
ル領域を画定する凹部を上記ＳＯＩ層に設ける工程と、
上記ウエハ全面に第５絶縁膜を堆積し、上記第５絶縁膜
を異方性エッチングして、上記抑え膜の開口部を画定し
ている側壁に第３サイドウォールを形成する工程と、上
記開口部内のＳＯＩ層表面を露出させて、該ＳＯＩ層表
面上にゲート絶縁膜を形成した後、上記開口部内にゲー
ト電極となる多結晶シリコン膜を、該多結晶シリコン膜
表面の高さが上記抑え膜表面の高さ以下になるように形
成する工程と、上記抑え膜及び第３サイドウォールを除
去し、上記ゲート電極をマスクに、上記ＳＯＩ層にイオ
ン注入を行って、低濃度ソース／ドレイン領域を形成す
る工程と、上記ウエハ全面に第６絶縁膜を堆積し、該第
６絶縁膜を異方性エッチングして、上記ゲート電極側壁
に第４サイドウォールを形成し、上記ゲート電極及び上
記第４サイドウォールをマスクに、上記ＳＯＩ層にイオ
ン注入を行って、高濃度ソース／ドレイン領域を形成す
る工程とを有することを特徴とするものである。
【００３２】また、請求項４に記載の本発明の半導体装
置の製造方法は、上記高濃度ソース／ドレイン領域形成
後、上記ウエハ全面に第７絶縁膜を堆積し、該第７絶縁
膜を異方性エッチングして上記ゲート電極側壁に第２サ
イドウォールを形成する工程と、上記ウエハ全面に高融
点金属膜を形成し、該高融点金属膜を熱処理して、上記
ゲート電極及び高濃度ソース領域／ドレイン領域上に高
融点金属シリサイド膜を形成する工程とを有することを
特徴とする、請求項３に記載の半導体装置の製造方法で
ある。
置の製造方法は、上記高濃度ソース／ドレイン領域形成
後、上記ウエハ全面に第７絶縁膜を堆積し、該第７絶縁
膜を異方性エッチングして上記ゲート電極側壁に第２サ
イドウォールを形成する工程と、上記ウエハ全面に高融
点金属膜を形成し、該高融点金属膜を熱処理して、上記
ゲート電極及び高濃度ソース領域／ドレイン領域上に高
融点金属シリサイド膜を形成する工程とを有することを
特徴とする、請求項３に記載の半導体装置の製造方法で
ある。
【００３３】また、請求項５に記載の本発明の半導体装
置の製造方法は、上記ロコス酸化膜の形成のためのＳＯ
Ｉ層の熱酸化及びロコス酸化膜の除去を複数回に分けて
行うことを特徴とする、請求項１乃至請求項４のいずれ
かに記載の半導体装置の製造方法である。
置の製造方法は、上記ロコス酸化膜の形成のためのＳＯ
Ｉ層の熱酸化及びロコス酸化膜の除去を複数回に分けて
行うことを特徴とする、請求項１乃至請求項４のいずれ
かに記載の半導体装置の製造方法である。
【００３４】更に、請求項６に記載の本発明の半導体装
置の製造方法は、上記抑え膜はウエハ側からシリコン酸
化膜とシリコン窒化膜とが順次形成されてなることを特
徴とする、請求項１乃至請求項５のいずれかに記載の半
導体装置の製造方法である。
置の製造方法は、上記抑え膜はウエハ側からシリコン酸
化膜とシリコン窒化膜とが順次形成されてなることを特
徴とする、請求項１乃至請求項５のいずれかに記載の半
導体装置の製造方法である。
【００３５】
【発明の実施の形態】以下、実施の形態に基づいて本発
明について詳細に説明する。
明について詳細に説明する。
【００３６】図１は第１の本発明の実施の形態の半導体
装置の製造工程図、図２は図１に示す工程で製造された
半導体装置の構造断面図、図３は本発明の第２の実施の
形態の半導体装置の製造工程図、図４は図３に示す工程
で製造された半導体装置の構造断面図である。
装置の製造工程図、図２は図１に示す工程で製造された
半導体装置の構造断面図、図３は本発明の第２の実施の
形態の半導体装置の製造工程図、図４は図３に示す工程
で製造された半導体装置の構造断面図である。
【００３７】以下、図１を用いて、本発明の第１の実施
の形態の半導体装置の製造工程を説明する。
の形態の半導体装置の製造工程を説明する。
【００３８】まず、支持基板１上に埋め込み酸化膜２を
介して形成されたＳＯＩ層３が形成されたＳＯＩ基板
（例えば、ＳＩＭＯＸ：Ｓｅｐｅｒａｔｉｏｎ ｂｙ
Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）のＳＯＩ層３の厚
さを酸化及びウエット処理により、約１００ｎｍに制御
する。または、酸素注入の深さ位置をＳＯＩ層３が１０
０ｎｍとなる位置に注入する（図１（ａ））。
介して形成されたＳＯＩ層３が形成されたＳＯＩ基板
（例えば、ＳＩＭＯＸ：Ｓｅｐｅｒａｔｉｏｎ ｂｙ
Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）のＳＯＩ層３の厚
さを酸化及びウエット処理により、約１００ｎｍに制御
する。または、酸素注入の深さ位置をＳＯＩ層３が１０
０ｎｍとなる位置に注入する（図１（ａ））。
【００３９】続いて、素子分離膜４を形成後、凹部形成
箇所をロコス酸化するための抑え膜を形成する。即ち、
ＳＯＩ層３表面を約１０ｎｍ酸化してシリコン酸化膜５
を形成し、続いてシリコン窒化膜６を約３００ｎｍ形成
する。尚、シリコン窒化膜６はロコス酸化膜の形状を制
御すると同時にゲート電極形状も制御する要素を含み、
厚いほどゲート電極の側壁が基板面に対して垂直に近い
ものが得られる。続いて通常のロコス工程のフォトリソ
グラフィ、エッチングにより、幅０．７μｍのパターニ
ングを行う。続いてチャネル部のＳＯＩ層３の厚さを約
５０ｎｍとするため、約１００ｎｍのロコス酸化膜７を
形成する（図１（ｂ））。
箇所をロコス酸化するための抑え膜を形成する。即ち、
ＳＯＩ層３表面を約１０ｎｍ酸化してシリコン酸化膜５
を形成し、続いてシリコン窒化膜６を約３００ｎｍ形成
する。尚、シリコン窒化膜６はロコス酸化膜の形状を制
御すると同時にゲート電極形状も制御する要素を含み、
厚いほどゲート電極の側壁が基板面に対して垂直に近い
ものが得られる。続いて通常のロコス工程のフォトリソ
グラフィ、エッチングにより、幅０．７μｍのパターニ
ングを行う。続いてチャネル部のＳＯＩ層３の厚さを約
５０ｎｍとするため、約１００ｎｍのロコス酸化膜７を
形成する（図１（ｂ））。
【００４０】次に、希フッ酸によりロコス酸化膜７を全
て除去する。尚、ここでロコス酸化・除去を数回に分け
て行うと、ロコス端での抑えの膜からの応力の影響が少
なくなるため、ゲート電極形成領域の平坦部を広くで
き、また、ロコス酸化膜７の端部でのＳＯＩ層内への応
力が低減できる。続いて、ＣＶＤ酸化膜を約１００ｎｍ
形成し、異方性エッチングにより抑えの膜の側壁にＣＶ
Ｄ酸化膜からなるサイドウォール８を残す（図１
（ｃ））。この際、ＳＯＩ層３表面にプラズマダメージ
が入らないようにＣＶＤ酸化膜を約１０ｎｍ残し途中で
異方性エッチングを終了させる。その後、ＳＯＩ層３に
しきい値制御のため、加速エネルギーを４０ｋｅＶ、ド
ーズ量を４×１０12ｃｍ-2のボロンイオン注入を行う。
て除去する。尚、ここでロコス酸化・除去を数回に分け
て行うと、ロコス端での抑えの膜からの応力の影響が少
なくなるため、ゲート電極形成領域の平坦部を広くで
き、また、ロコス酸化膜７の端部でのＳＯＩ層内への応
力が低減できる。続いて、ＣＶＤ酸化膜を約１００ｎｍ
形成し、異方性エッチングにより抑えの膜の側壁にＣＶ
Ｄ酸化膜からなるサイドウォール８を残す（図１
（ｃ））。この際、ＳＯＩ層３表面にプラズマダメージ
が入らないようにＣＶＤ酸化膜を約１０ｎｍ残し途中で
異方性エッチングを終了させる。その後、ＳＯＩ層３に
しきい値制御のため、加速エネルギーを４０ｋｅＶ、ド
ーズ量を４×１０12ｃｍ-2のボロンイオン注入を行う。
【００４１】次に、ウエットエッチングによりチャネル
部表面のＣＶＤ酸化膜を除去及び洗浄を行い、ゲート酸
化膜９を約１０ｎｍ形成する。尚、このウエットエッチ
ングに関しては、サイドウォールのＣＶＤ酸化膜が消失
しないよう、オーバーエッチングは５０％程度で行う
（酸化膜換算で約１５ｎｍ程度とする）。
部表面のＣＶＤ酸化膜を除去及び洗浄を行い、ゲート酸
化膜９を約１０ｎｍ形成する。尚、このウエットエッチ
ングに関しては、サイドウォールのＣＶＤ酸化膜が消失
しないよう、オーバーエッチングは５０％程度で行う
（酸化膜換算で約１５ｎｍ程度とする）。
【００４２】次に、ＣＶＤ多結晶シリコンを全面に約５
００ｎｍ形成する。多結晶シリコンをゲート電極断面が
長方形に近い形、即ち、ゲート電極側壁が基板表面に垂
直、且つ直線となるよう、多結晶シリコンを約２００ｎ
ｍまでドライエッチングあるいはＣＭＰ法によりエッチ
バックし、ゲート電極となるポリシリコン１０を形成す
る（図１（ｄ））。
００ｎｍ形成する。多結晶シリコンをゲート電極断面が
長方形に近い形、即ち、ゲート電極側壁が基板表面に垂
直、且つ直線となるよう、多結晶シリコンを約２００ｎ
ｍまでドライエッチングあるいはＣＭＰ法によりエッチ
バックし、ゲート電極となるポリシリコン１０を形成す
る（図１（ｄ））。
【００４３】次に、ロコス酸化膜７の抑えのシリコン窒
化膜６及び酸化膜５とサイドウォールの酸化膜８をそれ
ぞれリン酸、フッ酸により除去する。以上の工程によっ
て、線幅約０．５μｍのゲート電極１０が形成される。
続いて表面にＣＶＤ酸化膜を約１０ｎｍ形成した後、ソ
ース／ドレイン領域１２及びゲート電極１０へ注入エネ
ルギーを５０ｋｅＶ、ドーズ量を３×１０15ｃｍ-2でリ
ンをイオン注入し、９００℃、２０分間で拡散を行う。
続いて、ＣＶＤ酸化膜１３を全面に約１００ｎｍ形成す
る（図１（ｅ））。尚、符号１１はチャネル領域を示
す。
化膜６及び酸化膜５とサイドウォールの酸化膜８をそれ
ぞれリン酸、フッ酸により除去する。以上の工程によっ
て、線幅約０．５μｍのゲート電極１０が形成される。
続いて表面にＣＶＤ酸化膜を約１０ｎｍ形成した後、ソ
ース／ドレイン領域１２及びゲート電極１０へ注入エネ
ルギーを５０ｋｅＶ、ドーズ量を３×１０15ｃｍ-2でリ
ンをイオン注入し、９００℃、２０分間で拡散を行う。
続いて、ＣＶＤ酸化膜１３を全面に約１００ｎｍ形成す
る（図１（ｅ））。尚、符号１１はチャネル領域を示
す。
【００４４】次に、異方性エッチングで若干ソース／ド
レイン領域１２表面に酸化膜を残し、ゲート電極１０側
壁にサイドウォール１３を形成し、ウエットエッチング
により、残った酸化膜を除去する。続いて、Ｔｉ膜１４
を６０ｎｍスパッタリングにより形成する（図１
（ｆ））。
レイン領域１２表面に酸化膜を残し、ゲート電極１０側
壁にサイドウォール１３を形成し、ウエットエッチング
により、残った酸化膜を除去する。続いて、Ｔｉ膜１４
を６０ｎｍスパッタリングにより形成する（図１
（ｆ））。
【００４５】次に、６００℃、１０秒間の熱処理により
高抵抗相であるＣ４９のシリサイド膜１５をゲート電極
１０及びソース／ドレイン領域１２上に形成する。次
に、未反応Ｔｉ膜１４を硫酸と過酸化水素水で除去し、
更に８００℃、６０秒間の熱処理により、Ｃ５４の低抵
抗相を得る。これにより、図１（ｇ）のような断面構造
が得られる。続いて、ＣＶＤ酸化膜から成る層間絶縁膜
１６を８００ｎｍ形成し、ＣＭＰによる平坦化を行い、
通常のコンタクト工程及び配線工程を経て、図２に示す
ような電界効果トランジスタが得られる。尚、符号１７
は配線を示す。
高抵抗相であるＣ４９のシリサイド膜１５をゲート電極
１０及びソース／ドレイン領域１２上に形成する。次
に、未反応Ｔｉ膜１４を硫酸と過酸化水素水で除去し、
更に８００℃、６０秒間の熱処理により、Ｃ５４の低抵
抗相を得る。これにより、図１（ｇ）のような断面構造
が得られる。続いて、ＣＶＤ酸化膜から成る層間絶縁膜
１６を８００ｎｍ形成し、ＣＭＰによる平坦化を行い、
通常のコンタクト工程及び配線工程を経て、図２に示す
ような電界効果トランジスタが得られる。尚、符号１７
は配線を示す。
【００４６】次に、図３を用いて、第２の本発明の実施
の形態の、ソース／ドレイン領域が低濃度領域と高濃度
領域とからなるＬＤＤ構造の電界効果トランジスタを有
する半導体装置の製造工程を説明する。
の形態の、ソース／ドレイン領域が低濃度領域と高濃度
領域とからなるＬＤＤ構造の電界効果トランジスタを有
する半導体装置の製造工程を説明する。
【００４７】まず、支持基板１上に埋め込み酸化膜２を
介して形成されたＳＯＩ層３が形成されたＳＯＩ基板
（例えば、ＳＩＭＯＸ：Ｓｅｐｅｒａｔｉｏｎ ｂｙ
Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）のＳＯＩ層３の厚
さを酸化及びウエット処理により、約１００ｎｍに制御
する。または、酸素注入の深さ位置をＳＯＩ層３が１０
０ｎｍとなる位置に注入する（図３（ａ））。
介して形成されたＳＯＩ層３が形成されたＳＯＩ基板
（例えば、ＳＩＭＯＸ：Ｓｅｐｅｒａｔｉｏｎ ｂｙ
Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）のＳＯＩ層３の厚
さを酸化及びウエット処理により、約１００ｎｍに制御
する。または、酸素注入の深さ位置をＳＯＩ層３が１０
０ｎｍとなる位置に注入する（図３（ａ））。
【００４８】続いて、素子分離膜４を形成後、凹部形成
箇所をロコス酸化するための抑え膜を形成する。即ち、
ＳＯＩ層３表面を約１０ｎｍ酸化してシリコン酸化膜５
を形成し、続いてシリコン窒化膜６を約３００ｎｍ形成
する。尚、シリコン窒化膜６はロコス酸化膜の形状を制
御すると同時にゲート電極形状も制御する要素を含み、
厚いほどゲート電極の側壁が基板面に対して垂直に近い
ものが得られる。続いて通常のロコス工程のフォトリソ
グラフィ、エッチングにより、幅０．７μｍのパターニ
ングを行う。続いてチャネル部のＳＯＩ層３の厚さを約
５０ｎｍとするため、約１００ｎｍのロコス酸化膜７を
形成する（図３（ｂ））。
箇所をロコス酸化するための抑え膜を形成する。即ち、
ＳＯＩ層３表面を約１０ｎｍ酸化してシリコン酸化膜５
を形成し、続いてシリコン窒化膜６を約３００ｎｍ形成
する。尚、シリコン窒化膜６はロコス酸化膜の形状を制
御すると同時にゲート電極形状も制御する要素を含み、
厚いほどゲート電極の側壁が基板面に対して垂直に近い
ものが得られる。続いて通常のロコス工程のフォトリソ
グラフィ、エッチングにより、幅０．７μｍのパターニ
ングを行う。続いてチャネル部のＳＯＩ層３の厚さを約
５０ｎｍとするため、約１００ｎｍのロコス酸化膜７を
形成する（図３（ｂ））。
【００４９】次に、希フッ酸によりロコス酸化膜７を全
て除去する。尚、ここでロコス酸化・除去を数回に分け
て行うと、ロコス端での抑えの膜からの応力の影響が少
なくなるため、ゲート電極形成領域の平坦部を広くで
き、また、ロコス酸化膜７の端部でのＳＯＩ層内への応
力が低減できる。続いて、ＣＶＤ酸化膜を約１００ｎｍ
形成し、異方性エッチングにより抑えの膜の側壁にＣＶ
Ｄ酸化膜からなるサイドウォール８を残す（図３
（ｃ））。この際、ＳＯＩ層３表面にプラズマダメージ
が入らないようにＣＶＤ酸化膜を約１０ｎｍ残し途中で
異方性エッチングを終了させる。その後、ＳＯＩ層３に
しきい値制御のため、加速エネルギーを４０ｋｅＶ、ド
ーズ量を４×１０12ｃｍ-2のボロンイオン注入を行う。
て除去する。尚、ここでロコス酸化・除去を数回に分け
て行うと、ロコス端での抑えの膜からの応力の影響が少
なくなるため、ゲート電極形成領域の平坦部を広くで
き、また、ロコス酸化膜７の端部でのＳＯＩ層内への応
力が低減できる。続いて、ＣＶＤ酸化膜を約１００ｎｍ
形成し、異方性エッチングにより抑えの膜の側壁にＣＶ
Ｄ酸化膜からなるサイドウォール８を残す（図３
（ｃ））。この際、ＳＯＩ層３表面にプラズマダメージ
が入らないようにＣＶＤ酸化膜を約１０ｎｍ残し途中で
異方性エッチングを終了させる。その後、ＳＯＩ層３に
しきい値制御のため、加速エネルギーを４０ｋｅＶ、ド
ーズ量を４×１０12ｃｍ-2のボロンイオン注入を行う。
【００５０】次に、ウエットエッチングによりチャネル
部表面のＣＶＤ酸化膜を除去及び洗浄を行い、ゲート酸
化膜９を約１０ｎｍ形成する。尚、このウエットエッチ
ングに関しては、サイドウォールのＣＶＤ酸化膜が消失
しないよう、オーバーエッチングは５０％程度で行う
（酸化膜換算で約１５ｎｍ程度とする）。
部表面のＣＶＤ酸化膜を除去及び洗浄を行い、ゲート酸
化膜９を約１０ｎｍ形成する。尚、このウエットエッチ
ングに関しては、サイドウォールのＣＶＤ酸化膜が消失
しないよう、オーバーエッチングは５０％程度で行う
（酸化膜換算で約１５ｎｍ程度とする）。
【００５１】次に、ＣＶＤ多結晶シリコンを全面に約５
００ｎｍ形成する。多結晶シリコンをゲート電極断面が
長方形に近い形、即ち、ゲート電極側壁が基板表面に垂
直、且つ直線となるよう、多結晶シリコンを約２００ｎ
ｍまでドライエッチングあるいはＣＭＰ法によりエッチ
バックし、ゲート電極となるポリシリコン１０を形成す
る（図３（ｄ））。
００ｎｍ形成する。多結晶シリコンをゲート電極断面が
長方形に近い形、即ち、ゲート電極側壁が基板表面に垂
直、且つ直線となるよう、多結晶シリコンを約２００ｎ
ｍまでドライエッチングあるいはＣＭＰ法によりエッチ
バックし、ゲート電極となるポリシリコン１０を形成す
る（図３（ｄ））。
【００５２】次に、ロコス酸化膜７の抑えのシリコン窒
化膜６及び酸化膜５とサイドウォールの酸化膜８をそれ
ぞれリン酸、フッ酸により除去する。以上の工程によっ
て線幅約０．５μｍのゲート電極が形成される。続い
て、表面にＣＶＤ酸化膜を約１０ｎｍ形成した後、低濃
度ソース／ドレイン領域１８を形成するため、ゲート電
極１０をマスクに注入エネルギーを３０ｋｅＶ、ドーズ
量を４×１０12ｃｍ-2でリンをイオン注入する。続い
て、ＣＶＤ酸化膜１３を全面に約１００ｎｍ形成する
（図３（ｅ））。尚、符号１１はチャネル領域を示す。
化膜６及び酸化膜５とサイドウォールの酸化膜８をそれ
ぞれリン酸、フッ酸により除去する。以上の工程によっ
て線幅約０．５μｍのゲート電極が形成される。続い
て、表面にＣＶＤ酸化膜を約１０ｎｍ形成した後、低濃
度ソース／ドレイン領域１８を形成するため、ゲート電
極１０をマスクに注入エネルギーを３０ｋｅＶ、ドーズ
量を４×１０12ｃｍ-2でリンをイオン注入する。続い
て、ＣＶＤ酸化膜１３を全面に約１００ｎｍ形成する
（図３（ｅ））。尚、符号１１はチャネル領域を示す。
【００５３】次に、異方性エッチングで若干低濃度ソー
ス／ドレイン領域１８表面に酸化膜を残し、ゲート電極
１０側壁にサイドウォール１３を形成し、ゲート電極１
０及びサイドウォール１３をマスクに高濃度ソース／ド
レイン領域１９形成のため、注入エネルギー５０ｋｅ
Ｖ、ドーズ量を３×１０15ｃｍ-2でリンをイオン注入
し、９００℃、２０分間で拡散を行う（図３（ｆ））。
ス／ドレイン領域１８表面に酸化膜を残し、ゲート電極
１０側壁にサイドウォール１３を形成し、ゲート電極１
０及びサイドウォール１３をマスクに高濃度ソース／ド
レイン領域１９形成のため、注入エネルギー５０ｋｅ
Ｖ、ドーズ量を３×１０15ｃｍ-2でリンをイオン注入
し、９００℃、２０分間で拡散を行う（図３（ｆ））。
【００５４】次に、ソース・ドレイン領域表面及びゲー
ト電極表面の酸化膜をフッ酸で除去した後、Ｔｉ膜１４
を６０ｎｍスパッタリングにより形成する（図３
（ｇ））。
ト電極表面の酸化膜をフッ酸で除去した後、Ｔｉ膜１４
を６０ｎｍスパッタリングにより形成する（図３
（ｇ））。
【００５５】次に、６００℃、１０秒間の熱処理により
高抵抗相であるＣ４９のシリサイド膜１５をゲート電極
１０及び高濃度ソース／ドレイン領域１９上に形成す
る。次に、未反応Ｔｉ膜１４を硫酸と過酸化水素水で除
去し、更に８００℃、６０秒間の熱処理により、Ｃ５４
の低抵抗相を得る。これにより、図３（ｈ）のような断
面構造が得られる。続いて、ＣＶＤ酸化膜から成る層間
絶縁膜１６を８００ｎｍ形成し、ＣＭＰによる平坦化を
行い、通常のコンタクト工程及び配線工程を経て、図４
に示すような電界効果トランジスタが得られる。尚、符
号１７は配線を示す。
高抵抗相であるＣ４９のシリサイド膜１５をゲート電極
１０及び高濃度ソース／ドレイン領域１９上に形成す
る。次に、未反応Ｔｉ膜１４を硫酸と過酸化水素水で除
去し、更に８００℃、６０秒間の熱処理により、Ｃ５４
の低抵抗相を得る。これにより、図３（ｈ）のような断
面構造が得られる。続いて、ＣＶＤ酸化膜から成る層間
絶縁膜１６を８００ｎｍ形成し、ＣＭＰによる平坦化を
行い、通常のコンタクト工程及び配線工程を経て、図４
に示すような電界効果トランジスタが得られる。尚、符
号１７は配線を示す。
【００５６】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、チャネル領域とソース／ドレイン領
域のＳＯＩ層厚さが独立に制御可能なリセス構造のトラ
ンジスタにおいて、ゲート電極をリセス端にオーバーラ
ップさせず、また、セルフアラインでゲート電極とチャ
ネル部とを決め、同時にサリサイド技術が適用できるの
で、完全空乏動作とソース／ドレイン領域の寄生抵抗の
低減が両立し、且つ、安定した動作を有する高信頼性ト
ランジスタの形成を実現することができる。
用いることにより、チャネル領域とソース／ドレイン領
域のＳＯＩ層厚さが独立に制御可能なリセス構造のトラ
ンジスタにおいて、ゲート電極をリセス端にオーバーラ
ップさせず、また、セルフアラインでゲート電極とチャ
ネル部とを決め、同時にサリサイド技術が適用できるの
で、完全空乏動作とソース／ドレイン領域の寄生抵抗の
低減が両立し、且つ、安定した動作を有する高信頼性ト
ランジスタの形成を実現することができる。
【００５７】また、請求項２又は請求項４に記載の本発
明を用いることにより、サリサイド技術の導入におい
て、ソース／ドレイン領域のＳＯＩ層厚さが制御できる
ため、例えばチタンシリサイドの低抵抗相であるＣ５４
を有し、かつ上記動作を有する高信頼性トランジスタの
形成を実現することができる。
明を用いることにより、サリサイド技術の導入におい
て、ソース／ドレイン領域のＳＯＩ層厚さが制御できる
ため、例えばチタンシリサイドの低抵抗相であるＣ５４
を有し、かつ上記動作を有する高信頼性トランジスタの
形成を実現することができる。
【００５８】また、請求項３に記載の本発明を用いるこ
とにより、ショートチャネル効果を抑制することができ
る。
とにより、ショートチャネル効果を抑制することができ
る。
【００５９】また、請求項５に記載の本発明を用いるこ
とにより、ロコス端での抑えの膜からの応力の影響が少
なくなるため、ゲート電極形成領域の平坦部を広くで
き、また、ロコス端でのＳＯＩ層内への応力が低減でき
る。
とにより、ロコス端での抑えの膜からの応力の影響が少
なくなるため、ゲート電極形成領域の平坦部を広くで
き、また、ロコス端でのＳＯＩ層内への応力が低減でき
る。
【００６０】また、請求項６に記載の本発明を用いるこ
とにより、耐酸化膜であるシリコン窒化膜を直接基板に
形成する場合に比べて基板に加わる応力を低減すること
ができる。
とにより、耐酸化膜であるシリコン窒化膜を直接基板に
形成する場合に比べて基板に加わる応力を低減すること
ができる。
【図１】本発明の第１の実施の形態の半導体装置の製造
工程図である。
工程図である。
【図２】図１に示す工程で製造された半導体装置の構造
断面図である。
断面図である。
【図３】本発明の第２の実施の形態の半導体装置の製造
工程図である。
工程図である。
【図４】図３に示す工程で製造された半導体装置の構造
断面図である。
断面図である。
【図５】従来技術による、第１のリセス構造のＳＯＩ層
に電界効果トランジスタを形成する工程図である。
に電界効果トランジスタを形成する工程図である。
【図６】従来技術による、第２のリセス構造のＳＯＩ層
に電界効果トランジスタを形成する工程図である。
に電界効果トランジスタを形成する工程図である。
【図７】従来技術による、第３のリセス構造のＳＯＩ層
に電界効果トランジスタを形成する工程図である。
に電界効果トランジスタを形成する工程図である。
１ 支持基板 ２ 埋め込み酸化膜 ３ ＳＯＩ層 ４ 素子分離膜 ５ シリコン酸化膜 ６ シリコン窒化膜 ７ ロコス酸化膜 ８ サイドウォール ９ ゲート酸化膜 １０ ポリシリコン １１ チャネル領域 １２ ソース／ドレイン領域 １３ ＣＶＤ酸化膜 １４ Ｔｉ膜 １５ シリサイド膜 １６ 層間絶縁膜 １７ 配線 １８ 低濃度ソース／ドレイン領域 １９ 高濃度ソース／ドレイン領域
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２１ ６２７Ｆ
Claims (6)
- 【請求項１】 ウエハの基板上に第１絶縁膜を介して形
成されたＳＯＩ層上にロコス酸化膜抑え膜を形成する工
程と、 チャネル領域に対応する領域の上記抑え膜に開口部を形
成する工程と、 上記開口部を有する抑え膜をマスクに、上記ＳＯＩ層を
熱酸化し、ロコス酸化膜を形成した後、該ロコス酸化膜
を除去することにより、チャネル領域を画定する凹部を
上記ＳＯＩ層に設ける工程と、 上記ウエハ全面に第２絶縁膜を堆積し、上記第２絶縁膜
を異方性エッチングして、上記抑え膜の開口部を画定し
ている側壁に第１サイドウォールを形成する工程と、 上記開口部内のＳＯＩ層表面を露出させて、該ＳＯＩ層
表面上にゲート絶縁膜を形成した後、上記開口部内にゲ
ート電極となる多結晶シリコン膜を、該多結晶シリコン
膜表面の高さが上記抑え膜表面の高さ以下になるように
形成する工程と、 上記抑え膜及び第１サイドウォールを除去し、上記ゲー
ト電極をマスクに、上記ＳＯＩ層にイオン注入を行っ
て、ソース／ドレイン領域を形成する工程とを有するこ
とを特徴とする、半導体装置の製造方法。 - 【請求項２】 上記ソース／ドレイン領域形成後、上記
ウエハ全面に第３絶縁膜を堆積し、この第３絶縁膜を異
方性エッチングして上記ゲート電極側壁に第２サイドウ
ォールを形成する工程と、 上記ウエハ全面に高融点金属膜を形成し、該高融点金属
膜を熱処理して、上記ゲート電極及びソース／ドレイン
領域上に高融点金属シリサイド膜を形成する工程とを有
することを特徴とする、請求項１に記載の半導体装置の
製造方法。 - 【請求項３】 ウエハの基板上に第４絶縁膜を介して形
成されたＳＯＩ層上にロコス酸化膜抑え膜を形成する工
程と、 チャネル領域に対応する領域の上記抑え膜に開口部を形
成する工程と、 上記開口部を有する抑え膜をマスクに、上記ＳＯＩ層を
熱酸化し、ロコス酸化膜を形成した後、該ロコス酸化膜
を除去することにより、チャネル領域を画定する凹部を
上記ＳＯＩ層に設ける工程と、 上記ウエハ全面に第５絶縁膜を堆積し、上記第５絶縁膜
を異方性エッチングして、上記抑え膜の開口部を画定し
ている側壁に第３サイドウォールを形成する工程と、 上記開口部内のＳＯＩ層表面を露出させて、該ＳＯＩ層
表面上にゲート絶縁膜を形成した後、上記開口部内にゲ
ート電極となる多結晶シリコン膜を、該多結晶シリコン
膜表面の高さが上記抑え膜表面の高さ以下になるように
形成する工程と、 上記抑え膜及び第３サイドウォールを除去し、上記ゲー
ト電極をマスクに、上記ＳＯＩ層にイオン注入を行っ
て、低濃度ソース／ドレイン領域を形成する工程と、 上記ウエハ全面に第６絶縁膜を堆積し、該第６絶縁膜を
異方性エッチングして、上記ゲート電極側壁に第４サイ
ドウォールを形成し、上記ゲート電極及び上記第４サイ
ドウォールをマスクに、上記ＳＯＩ層にイオン注入を行
って、高濃度ソース／ドレイン領域を形成する工程とを
有することを特徴とする、半導体装置の製造方法。 - 【請求項４】 上記高濃度ソース／ドレイン領域形成
後、上記ウエハ全面に第７絶縁膜を堆積し、該第７絶縁
膜を異方性エッチングして上記ゲート電極側壁に第２サ
イドウォールを形成する工程と、 上記ウエハ全面に高融点金属膜を形成し、該高融点金属
膜を熱処理して、上記ゲート電極及び高濃度ソース領域
／ドレイン領域上に高融点金属シリサイド膜を形成する
工程とを有することを特徴とする、請求項３に記載の半
導体装置の製造方法。 - 【請求項５】 上記ロコス酸化膜の形成のためのＳＯＩ
層の熱酸化及びロコス酸化膜の除去を複数回に分けて行
うことを特徴とする、請求項１乃至請求項４のいずれか
に記載の半導体装置の製造方法。 - 【請求項６】 上記抑え膜はウエハ側からシリコン酸化
膜とシリコン窒化膜とが順次形成されてなることを特徴
とする、請求項１乃至請求項５のいずれかに記載の半導
体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07875998A JP3382840B2 (ja) | 1997-05-23 | 1998-03-26 | 半導体装置の製造方法 |
| TW087105916A TW396635B (en) | 1997-05-23 | 1998-04-17 | Method of fabricating a field-effect transistor utilizing an soi substrate |
| US09/062,741 US6010921A (en) | 1997-05-23 | 1998-04-20 | Method of fabricating a field-effect transistor utilizing an SOI substrate |
| DE69800374T DE69800374T2 (de) | 1997-05-23 | 1998-04-22 | Methode zur Herstellung eines Feldeffekt-Transistors unter Benutzung eines SOI-Substrates |
| EP98303090A EP0880169B1 (en) | 1997-05-23 | 1998-04-22 | Method of fabricating a field-effect transistor utilizing an SOI substrate |
| KR1019980017076A KR100290505B1 (ko) | 1997-05-23 | 1998-05-13 | Soi기판을사용한전계효과트랜지스터의제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13270697 | 1997-05-23 | ||
| JP9-132706 | 1997-05-23 | ||
| JP07875998A JP3382840B2 (ja) | 1997-05-23 | 1998-03-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140817A true JPH1140817A (ja) | 1999-02-12 |
| JP3382840B2 JP3382840B2 (ja) | 2003-03-04 |
Family
ID=26419824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07875998A Expired - Fee Related JP3382840B2 (ja) | 1997-05-23 | 1998-03-26 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6010921A (ja) |
| EP (1) | EP0880169B1 (ja) |
| JP (1) | JP3382840B2 (ja) |
| KR (1) | KR100290505B1 (ja) |
| DE (1) | DE69800374T2 (ja) |
| TW (1) | TW396635B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492696B2 (en) | 2000-05-02 | 2002-12-10 | Sharp Kabushiki Kaisha | Semiconductor device and process of manufacturing the same |
| KR100418721B1 (ko) * | 2001-06-29 | 2004-02-19 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100780598B1 (ko) | 2006-12-05 | 2007-11-30 | 주식회사 하이닉스반도체 | 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법 |
| JP2008205444A (ja) * | 2007-01-26 | 2008-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2008277475A (ja) * | 2007-04-27 | 2008-11-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2014175373A (ja) * | 2013-03-06 | 2014-09-22 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| WO2015159669A1 (ja) * | 2014-04-18 | 2015-10-22 | ソニー株式会社 | 高周波スイッチ用半導体装置、高周波スイッチおよび高周波モジュール |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489792A (en) * | 1994-04-07 | 1996-02-06 | Regents Of The University Of California | Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility |
| FR2750534B1 (fr) * | 1996-06-27 | 1998-08-28 | Commissariat Energie Atomique | Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes |
| JP3327180B2 (ja) * | 1997-08-29 | 2002-09-24 | 信越半導体株式会社 | Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ |
| KR100248507B1 (ko) * | 1997-09-04 | 2000-03-15 | 윤종용 | 소이 트랜지스터 및 그의 제조 방법 |
| KR100513813B1 (ko) * | 1998-12-24 | 2005-12-08 | 주식회사 하이닉스반도체 | 몸체 접촉 이중막 실리콘 반도체 소자 제조방법 |
| JP3751469B2 (ja) * | 1999-04-26 | 2006-03-01 | 沖電気工業株式会社 | Ｓｏｉ構造の半導体装置の製造方法 |
| US6100120A (en) * | 1999-05-11 | 2000-08-08 | Advanced Micro Devices, Inc. | Method of locally forming a high-k dielectric gate insulator |
| US6291255B1 (en) * | 2000-05-22 | 2001-09-18 | Industrial Technology Research Institute | TFT process with high transmittance |
| KR100365411B1 (ko) * | 2000-06-30 | 2002-12-18 | 주식회사 하이닉스반도체 | 절연층상의 실리콘 금속 산화물 전계 효과 트랜지스터의제조 방법 |
| KR100758156B1 (ko) * | 2001-08-21 | 2007-09-12 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 |
| JP2003188223A (ja) * | 2001-12-19 | 2003-07-04 | Mitsubishi Electric Corp | 結晶欠陥の顕在化方法、評価用半導体装置の製造方法、結晶欠陥の評価方法及び、評価用半導体装置 |
| KR20030058436A (ko) * | 2001-12-31 | 2003-07-07 | 동부전자 주식회사 | 습식 산화 및 홈을 이용한 반도체 소자의 제조 방법 |
| US20030134486A1 (en) * | 2002-01-16 | 2003-07-17 | Zhongze Wang | Semiconductor-on-insulator comprising integrated circuitry |
| US6660598B2 (en) * | 2002-02-26 | 2003-12-09 | International Business Machines Corporation | Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region |
| US6677646B2 (en) * | 2002-04-05 | 2004-01-13 | International Business Machines Corporation | Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS |
| JP2004079790A (ja) * | 2002-08-19 | 2004-03-11 | Oki Electric Ind Co Ltd | 完全空乏型ｓｏｉ−ｍｏｓトランジスタおよびその製造方法 |
| US6900500B2 (en) | 2002-08-21 | 2005-05-31 | Micron Technology, Inc. | Buried transistors for silicon on insulator technology |
| US7247569B2 (en) * | 2003-12-02 | 2007-07-24 | International Business Machines Corporation | Ultra-thin Si MOSFET device structure and method of manufacture |
| US7075150B2 (en) * | 2003-12-02 | 2006-07-11 | International Business Machines Corporation | Ultra-thin Si channel MOSFET using a self-aligned oxygen implant and damascene technique |
| JP2005282797A (ja) * | 2004-03-30 | 2005-10-13 | Jatco Ltd | 自動変速機の制御装置 |
| US7319252B2 (en) * | 2004-06-28 | 2008-01-15 | Intel Corporation | Methods for forming semiconductor wires and resulting devices |
| US20050285160A1 (en) * | 2004-06-28 | 2005-12-29 | Chang Peter L | Methods for forming semiconductor wires and resulting devices |
| US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| US7244659B2 (en) * | 2005-03-10 | 2007-07-17 | Micron Technology, Inc. | Integrated circuits and methods of forming a field effect transistor |
| US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US7547637B2 (en) | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
| KR100732269B1 (ko) | 2006-02-03 | 2007-06-25 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| US7557002B2 (en) * | 2006-08-18 | 2009-07-07 | Micron Technology, Inc. | Methods of forming transistor devices |
| US7989322B2 (en) | 2007-02-07 | 2011-08-02 | Micron Technology, Inc. | Methods of forming transistors |
| CN104008974A (zh) * | 2013-02-26 | 2014-08-27 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US9214561B2 (en) * | 2013-06-27 | 2015-12-15 | Globalfoundries Inc. | Thin body switch transistor |
| US9831341B2 (en) * | 2014-06-16 | 2017-11-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for integrated circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE68916401T2 (de) * | 1988-10-03 | 1994-11-17 | Toshiba Kawasaki Kk | Feldeffekttransistor auf einem Isolator und Verfahren zu seiner Herstellung. |
| FR2708142B1 (fr) * | 1993-07-22 | 1995-08-18 | Commissariat Energie Atomique | Procédé de fabrication d'un transistor en technologie silicium sur isolant. |
| US5567966A (en) * | 1993-09-29 | 1996-10-22 | Texas Instruments Incorporated | Local thinning of channel region for ultra-thin film SOI MOSFET with elevated source/drain |
| JP3372110B2 (ja) * | 1994-09-13 | 2003-01-27 | 株式会社東芝 | 半導体装置 |
| US5736435A (en) * | 1995-07-03 | 1998-04-07 | Motorola, Inc. | Process for fabricating a fully self-aligned soi mosfet |
| US5719081A (en) * | 1995-11-03 | 1998-02-17 | Motorola, Inc. | Fabrication method for a semiconductor device on a semiconductor on insulator substrate using a two stage threshold adjust implant |
| US5869359A (en) * | 1997-08-20 | 1999-02-09 | Prabhakar; Venkatraman | Process for forming silicon on insulator devices having elevated source and drain regions |
-
1998
- 1998-03-26 JP JP07875998A patent/JP3382840B2/ja not_active Expired - Fee Related
- 1998-04-17 TW TW087105916A patent/TW396635B/zh active
- 1998-04-20 US US09/062,741 patent/US6010921A/en not_active Expired - Fee Related
- 1998-04-22 EP EP98303090A patent/EP0880169B1/en not_active Expired - Lifetime
- 1998-04-22 DE DE69800374T patent/DE69800374T2/de not_active Expired - Lifetime
- 1998-05-13 KR KR1019980017076A patent/KR100290505B1/ko not_active IP Right Cessation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492696B2 (en) | 2000-05-02 | 2002-12-10 | Sharp Kabushiki Kaisha | Semiconductor device and process of manufacturing the same |
| KR100418721B1 (ko) * | 2001-06-29 | 2004-02-19 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100780598B1 (ko) | 2006-12-05 | 2007-11-30 | 주식회사 하이닉스반도체 | 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법 |
| US7790552B2 (en) | 2006-12-05 | 2010-09-07 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with bulb-shaped recess gate |
| JP2008205444A (ja) * | 2007-01-26 | 2008-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2008277475A (ja) * | 2007-04-27 | 2008-11-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2014175373A (ja) * | 2013-03-06 | 2014-09-22 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| WO2015159669A1 (ja) * | 2014-04-18 | 2015-10-22 | ソニー株式会社 | 高周波スイッチ用半導体装置、高周波スイッチおよび高周波モジュール |
| US10374596B2 (en) | 2014-04-18 | 2019-08-06 | Sony Corporation | Semiconductor device for radio frequency switch, radio frequency switch, and radio frequency module |
| US10511300B2 (en) | 2014-04-18 | 2019-12-17 | Sony Corporation | Semiconductor device for radio frequency switch, radio frequency switch, and radio frequency module |
| US10673430B2 (en) | 2014-04-18 | 2020-06-02 | Sony Corporation | Semiconductor device for radio frequency switch, radio frequency switch, and radio frequency module |
Also Published As
| Publication number | Publication date |
|---|---|
| US6010921A (en) | 2000-01-04 |
| TW396635B (en) | 2000-07-01 |
| KR100290505B1 (ko) | 2001-07-12 |
| EP0880169B1 (en) | 2000-11-02 |
| DE69800374T2 (de) | 2001-03-29 |
| KR19980086984A (ko) | 1998-12-05 |
| JP3382840B2 (ja) | 2003-03-04 |
| DE69800374D1 (de) | 2000-12-07 |
| EP0880169A1 (en) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3382840B2 (ja) | 半導体装置の製造方法 | |
| JPH06350090A (ja) | 半導体装置の製造方法 | |
| US7176071B2 (en) | Semiconductor device and fabrication method with etch stop film below active layer | |
| JP3798377B2 (ja) | ショットキー障壁トンネルトランジスタの製造方法 | |
| JPH10326891A (ja) | 半導体装置およびその製造方法 | |
| KR100414735B1 (ko) | 반도체소자 및 그 형성 방법 | |
| JP2005332993A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000138375A (ja) | 半導体装置およびその製造方法 | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| JP3496723B2 (ja) | 半導体装置の製造方法 | |
| JP3129867B2 (ja) | 半導体装置の製造方法 | |
| US5747378A (en) | Method of damage free doping for forming a dram memory cell | |
| JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0982949A (ja) | 半導体装置及びその製造方法 | |
| JP4065803B2 (ja) | 半導体装置の製造方法 | |
| JPH0897414A (ja) | 半導体装置 | |
| JP2001203348A (ja) | 半導体装置及びその製造方法 | |
| JPH09298297A (ja) | 半導体装置およびその製造方法 | |
| JP3639745B2 (ja) | 半導体装置の製造方法 | |
| JP3886316B2 (ja) | 半導体装置の製造方法 | |
| KR20010065149A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP2705583B2 (ja) | 半導体装置の製造方法 | |
| JPH09321287A (ja) | 半導体装置の製造方法 | |
| JP2004071963A (ja) | 半導体装置及びその製造方法 | |
| JP2003100903A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |