DE68916401T2

DE68916401T2 - Feldeffekttransistor auf einem Isolator und Verfahren zu seiner Herstellung.

Info

Publication number: DE68916401T2
Application number: DE68916401T
Authority: DE
Inventors: Naoyuki Shigyo; Minoru Takahashi; Makoto Yoshimi
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-10-03
Filing date: 1989-10-03
Publication date: 1994-11-17
Anticipated expiration: 2009-10-04
Also published as: EP0377084A1; DE68916401D1; EP0377084B1

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einem MOS Transistor, welcher auf einem isolierenden Film davon gebildet ist, und insbesondere eine Halbleitervorrichtung, welche in den Transistor- Charakteristika verbessert ist.
Ein MOS Transistor, gebildet auf einem 501 Film, ist eine hoffnungsvolle Vorrichtung insofern, als daß sie vorteilhafte Eigenschaften hat, wie z.B. Latchup-Freiheit, niedrige parasitische Kapazität usw. Insbesondere wie berichtet im Artikel "NEUES SOI CMOS DESIGN UNTER BENUTZUNG EINES ULTRADÜNNEN FAST INTRINSISCHEN SUBSTRATS" in Tech. Abs. von IEDM, 1982, Seiten 107 bis 110 können, wenn der 501 Film so verdünnt wird, daß der Kanalbereich vollständig verarmt ist im Betriebsmodus, der Punchthrough Widerstand verbessert werden und weitere Funktionen zur Reduktion des Punchthrough-Effekts und dergleichen verbessert werden.
Figur 11 ist eine Querschnittsansicht zum Zeigen einer Elementkonstruktion einer Halbleitervorrichtung dieser Art. In der Zeichnung sind gezeigt ein Silliziumsubstrat 111, ein isolierender Film 112, ein SOI Film 113, ein Gateoxydfilm 114, eine Gateelektrode 115, ein Source- und ein Drainbereich 116, 117, und ein Kanalbereich 118. Hierbei ist die Dicke des SOI Films 113 so eingestellt, daß sie einige Hundert Angström ist, so daß der Kanalbereich im Betriebsmodus der Vorrichtung vollständig verarmt ist.
Bezüglich der obigen herkömmlichen Vorrichtung konnte die folgende Tatsache klar bestätigt werden durch Simulationen und detaillierte Messungen der Transistor-Charakteristika davon. Wenn nämlich die Vorrichtungsmerkmalsgröße klein wird, wird währscheinlichermaßen der sogenannte Draindurchbruch verursacht, bei dem der Drainstrom schnell mit der Drainspannung ansteigt. Dementsprechend ist klar erkannt, daß ein Bereich von Spannung der Leistungsquelle, welche in diesem Fall benutzbar ist, streng eingegrenzt werden sollte. Wie in Figur 12 gezeigt, ist die Ursache des obigen Phänomens, daß ein Niedrigpotentialbereich gebildet wird an der Grenze zwischen dem Sourcebereich 116 und einem Kanal-SOI-Bereich 118 und dann Löcher (bezeichnet durch eine gepunktete Linie in der Zeichnung), erzeugt durch ein Wuchtphänomen in der Nähe des Drainbereichs 117, in dem Niedrigpotentialbereich angehäuft werden.
Wenn nämlich die Löcher angehäuft werden zwischen der Source und dem Kanal-SOI, wird eine Energiebarriere zwischen der Source und dem Kanal-SOI erniedrigt, und ein Strom fließt im Überinaß, so daß der Draindurchbruch verursacht wird.
Währenddessen wird, wenn der SOI Film verdünnt wird, das folgende Problem verursacht zum obigen Problem. Wenn nämlich der SOI Film verdünnt wird, wird die Dicke des Source- und Draindiffusionsbereich notwendigerweise verdünnt. Dementsprechend ist der Widerstand in den Diffusionsbereichen erhöht, und eine Reduktion des Stromverstärkungsfaktor wird verursacht. Weiterhin kann, wenn der dünne Diffusionsbereich geöffnet wird zum Bilden von Kontaklöchern mittels des Trockenätzverfahrens, der Diffusionsbereich entfernt werden und es somit ummöglich machen, daß die elektrische Verdrahtung danach durchgeführt wird.
Wie oben beschrieben, ist es gemäß der herkömmlichen Elementkonstruktion, basierend auf einem verdünnten SOI Film, schwierig, eine Zufriedenstellende Funktionstüchtigkeit eines MOS Transitors zu erhalten.
Die EP-A-0 129 037 beschreibt einen Polysilizium FET, bei dem die Polysiliziumkanalschicht dünn genug sein muß, so daß sie volltändig verarmt ist. In dem Artikel im Japanese Journal of Applied Physics, Supplements, 20-22, August 1986, Seiten 81 bis 84 mit dem Titel "Elektrische Charakteristika eines Sub-Mikrometer Polysiliziuui MOSFETs" von Tohru Ueda und Hioski Shimizu, wird die Polysiliziumdicke ausgewählt, viel dünner zu sein als die maximale Verarmungsschichtbreite, was in einer vollständigen Kanalverarmung resultiert. Im Artikel in IEEE Elektron Device Letters EDL-7, (1986) April Nr. 4, Seiten 244-246 mit dem Titel "Unterschwellsteigung von Dünnfilm SOI MOSFETS" von J-T Colinge, werden Silizium-auf-Isolator n-Kanal Transistoren beschrieben, bei denen die Siliziumfilmdicke kleiner als die maximale Verarmungstiefe ist.
Im Artikel in IEEE Electron Device Letters, ED-34 (1987) Oktober Nr. 10, mit dem Titel "Heiße Elektronen Effekte in Silizium-auf-Isolator n-Kanal MOSFETs" vergrößert die Benutzung von vollständig verarmten Filmen in SOI MOSFETs die Drain-Sättigungsspannungen und reduziert elektrische Felder des Drain.
Die GB-A-2 118 365 beschreibt einen Dünnfilm MOS Transistor, bei dem der Drain- und Sourcebereich dicker als der Kanalbereich sind.
Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung zu schaffen, welche eine Verbesserung der Draindurchbruchsspannung der MOS Transitoren, gebildet auf SOI Filmen, ermöglicht, und in der Lage ist, bei hoher Geschwindigkeit betrieben zu werden, und ein Herstellungsverfahren davon.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Dünnfilmtransistor-Halbleitervorrichtung mit:
einem Sourcebereich und einem Drainbereich, jeweils umfassend einen Diffusionsbereich mit hoher Verunreinigungskonzentration und vorgesehen unter einem vorbestimmten Intervall, gebildet auf einem Isolationsfilm;
einer Gateelektrode, gebildet auf einem Kanalbereich, zwischengesetzt zwischen dem Source-und Drainbereich, über einem Gateisolationsfilm;
wobei eine Dicke des Kanalbereichs so eingestellt ist, daß sie kleiner ist als ein maximaler Abstand, der erlaubbar ist zum Vervollständigen einer Verarmung des Kanalbereichs, und der Sourcebereich und der Drainbereich eine höhere Verunreinigungskonzentration als der Kanalbereich haben,
dadurch gekennzeichnet daß
die Dicke des Kanalbereichs kleiner als die Dicke des Sourcebereichs und des Drainbereichs ist, und ein Bereich mit einer Breite kleiner als dem maximalen Verarmungsabstand und einer Verunreinigungskonzentration im wesentlichen gleich oder größer wie die des Kanalbereichs und geringer als die des Drainbereichs vorgesehen ist zwischen dem Kanalbereich und dem Drainbereich und der Bereich im wesentlichen dieselbe Dicke wie der Drainbereich hat.
Die Halbleitervorrichtung umfaßt ein Paar von Diffusionsbereichen (16, 17) mit hoher Verunreinigungskonzentration (Source- und Drainbereiche), welche so gebildet sind, daß sie ein vorbestimmtes Intervall dazwischen in einer Halbleiterschicht (13) definieren, auf einem isolierenden Film (12) gebildet, und eine Gateelektrode (15), gebildet auf einem Kanalbereich (18), zwischengesetzt zwischen die Diffusionsbereiche (16, 17) über einem Gateisolationsfilm (14);
und jeweilige Leitungstypen der Diffusionsbereiche und der Kanalbereiche sind ausgelegt, gleich zu sein;
weiterhin wird, wenn die Dicke der Halbleiterschicht mit T bezeichnet ist, eine Verunreinigungskonzentration der Halbleiterschicht Nsub (cm³), eine Dielektrizitätskonstante epsilon, eine Fermi Energie als Phi_F (eV) und eine grundlegende elektrische Ladung eines Elektrons als q (Coulomb), die folgende Gleichung gewährleistet:
T < 2 (epsilon Phi_F/(qNsub) )1/2.
Die Dicke (T&sub1;) einer Halbleiterschicht in einem Kanalbereich (48) ist ausgelegt, geringer zu sein als ein maximal erlaubbarer Abstand zum Vervollständigen einer Verarmung (maximaler Verarmungsabstand) in dem Kanalbereich (48), und die Dicken der Halbleiterschicht in den Diffusionsbereichen (46, 47) sind ausgelegt, dicker zu sein als die des Kanalbereichs (48). Wenn eine Halbleitervorrichtung wie oben erwähnt gebildet wird, ist, da der Leitungstyp des Kanalbereichs zwischen dem Source- und dem Drainbereich derselbe ist wie der des Source- und Drainbereiches, die Energiebarriere zwischen dem Sourcebereich und dem Kanal-SOI-Bereich erniedrigt im Betriebsmodus, und die Draindurchbruchsspanung kann erhöht werden. Dabei kann, obwohl der Leitungstyp des Kanal-SOI-Bereichs derselbe ist wie die des Source-und Drainbereichs, der Drainstrom niedrig gesteuert werden bei 0 V der Gatespannung.
Da weiterhin eine hinreichend dünne einkristalline Halbleiterschicht erhalten werden kann in dem Kanalbereich, kann ein Transistor erhalten werden, der exzellent ist in der Schreibcharakteristik. Zusätzlich wird, da die Dicke der einkristallinen Halbleiterschicht erhöht werden kann im Source- und Drainbereich der Anstieg des Widerstands in den Diffusionsbereichen, verursacht durch Verdünnen des SOI- Films, welches eines der obigen Probleme ist, umgangen werden, und es wird möglich, das Verschwinden der Diffusionsbereiche zu verhindern, was herkömmlicherweise verursacht werden kann beim Bilden der Kontaktlöcher.
Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden klarer erscheinen aus der folgenden Beschreibung bevorzugter Ausführungsformen in Zusammenhang mit der begleitenden Zeichnung.
Die Figuren zeigen im einzelnen:
Figur 1 eine Querschnittsansicht zum Zeigen eines MOS Transistors;
Figuren 2(a) bis 2(d) Diagramme zum Zeigen einer Herstellungsprozedur von in Figur 1 gezeigten MOS Transistors;
Figur 3 ein Diagramm zum Zeigen von Drainstrom-Drainspannung charakteristischen Kurven des in Figur 1 gezeigten MOS Transistors und des als ein herkömmliches Beispiel beschriebenen MOS Transistors;
Figur 4 eine Querschnittsansicht zum Zeigen eines weiteren MOS Transitors;
Figuren 5(a) bis 5(e) Diagramme zum Zeigen einer Herstellungsprozedur eines in Figur 4 gezeigten MOS Transistors;
Figur 6 eine Querschnittsansicht zum Zeigen noch eines weiteren MOS Transitors;
Figuren 7(a) bis 7(d) Diagraime zum Zeigen einer Herstellungsprozedur des in Figur 6 gezeigten MOS Transistors;
Figur 8 eine Querschnittsansicht zum Zeigen eines modifizierten Beispiels von konkaven Abschnitten in isolierenden Filmen in den obigen MOS Transistoren;
Figur 9 eine Querschnittsansicht zum Zeigen eines MOS Transistors einer ersten Ausführungsform der vorliegenden Erfindung;
Figuren 10(a) bis 10(g) Diagramme zum Zeigen einer Herstellungsprozedur des in Figur 9 gezeigten MOS Transistors;
Figur 11 eine Querschnittsansicht eines herkömmlichen MOS Transistors; und
Figur 12 ein Diagramm zum Zeigen einer Beziehung zwischen einem elektrischen Potential und einer Konzentration von Löchern in einem SOI Abschnitt des in Figur 11 gezeigten MOS Transistors.
Figur 1 ist eine Querschnittsansicht zum Zeigen einer schematischen Konstruktion einer Halbleitervorrichtung.
In der Zeichnung bezeichnet Bezugszeichen 11 ein Siliziumsubstrat, auf dem eine n-Typ einkristalline Siliziumschicht (SOI Film) 13 über einem SiO&sub2; Film (Isolierfilm) 12 gebildet ist. Auf der Siliziumschicht 13 ist eine Gateelektrode 15 gebildet über einem Gateoxydfilm 14, weiterhin sind auf der Siliziumschicht 13 n+-Typ Verunreinigungsdiffusionsschichten (Sourcebereich und Drainbereich) 16 und 17 gebildet. Zwischen dem Sourcebereich 16 und dem Drainbereich 17 ist ein Kanalbereich 18 zwischengesetzt unter der Gateelektrode 15. Diese Source- und Drainbereiche 16 und 17 und der Kanalbereich 18 sind aus demselben Leitungstyp hergestellt. Die Dicke der Siliziuinschicht 13 ist beispielsweise 700 A, wobei diese Dicke (T) dünner ist als die Dicke des Kanals 18, um vollständig verarmt zu werden in dem Betriebsmodus des Elements. Die Dicke genügt der Bedingung, basierend auf folgender Gleichung:
T ≤ 2 (epsilon Phil_ F(qNsub)) 1/2
wobei Nsub die Verunreinigungskonzentration der Siliziumschicht 13 (cm³), epsilon die Dielektrizitätskonstante, Phi_F die Fermienergie (eV) und q die grundlegende elektrische Ladung eines Elektrons (Coulomb) ist.
Als nächstes wird ein Herstellungsverfahren des obigen MOS Transistors erklärt werden.
Figuren 2(a) bis 2(d) sind Querschnittsansichten zum Zeigen einer Herstellungsprozedur des MOS Transistors.
Zunächst wird, wie gezeigt in Figur 2(a), auf dem einkristallinen Siliziumsubstrat 11 mit einer Oberfläche mit (100)-Orientierung die SiO&sub2; Schicht 12 (Isolierfilm) mit einer Dicke von 1 Mikrometer und ein polykristalliner Siliziumfilm 21 mit einer Dicke von 800 nm (8000 A) abgeschieden durch das LPCVD- (Low Pressure Chemical Vapor Deposition) Verfahren. Dann wurde auf dem Siliziumfilm 21 ein SiO&sub2; Film (Schutzschicht) 22 mit einer Dicke von 300 nm (3000 A) abgeschieden.
Darauffolgend wurde, wie gezeigt in Figur 2(b), der polykristalliine Siliziumfilm 21 geschmolzen und rekristallisiert durch Rastern eines Elektronenstrahls 23. Hierin bezeichnet Bezugszeichen 24, 25 einen geschmolzenen Abschnitt bzw. einen Einkristallabschnitt. Darauf wurde der Siliziumfilm 25 in dem einkristallinen Zustand überall geätzt durch ein Trockenätzverfahren, bis die Dicke davon 70 nin (700 A) wurde. Dann wurden As (Arsen) Ionen dotiert in den Siliziumfilm 25 unter der Bedingung der Beschleunigungsspannung 40 keV und des Dosisbetrags von 1 x 10¹¹ cm&supmin;².
Daraus resultierend konnte, wie gezeigt in Figur 2(c), die n-Typ einkristalline Siliziumschicht 13 mit einer hinreichend dünnen Dicke erhalten werden.
Dabei kann das Dotieren der Ionen der Verunreinigung durchgeführt werden für den polykristallinen Siliziumfilm 21 vor der obigen Einkristallisierung durch den Elektronenstrahl (23).
Als nächstes wurde, wie gezeigt in Figur 2(d), auf der Siliziumschicht 13 die Gateelektrode 15 gebildet mit einem polykristallinen Silizium, dotiert mit Borionen durch den Gateoxydf ilm 14. Dann wurden n+-Typ Diffusionsschichten (Sourcebereich und Drainbereich) 16, 17 gebildet durch Aslonendotierung in diese Siliziumschicht 13 unter der Bedingung der Beschleunigungsspannung 40 keV und des Dosisbetrags von 2 x 10¹&sup5; cm&supmin;² unter Benutzung der Gateelektrode 15 als Maske. Wie oben erwähnt, war die Herstellung des MOS Transistors vervollständigt. In dem so erhaltenen MOS Transistor war die Dicke des SOI Films 50 nm (500 A), und die Konzentration von AS in dem Kanalbereich 18 war 2 x 10¹&sup6; cm³.
Figur 3 zeigt ein Resultat eines Vergleichs der Drainstrom-Drainspannung Charakteristik des MOS Transistorelements und des obigen herkömmlichen Elements. Wie in der Zeichnung gezeigt, ist, wenn das Element ein n-Kanalelement ist, in dem die Länge des Kanalbereichs 0,5 Mikrometer ist, die Draindurchbruchsspannung verbessert von 2,5 V auf 4 V. Gemäß dem Resultat einer Simulation durch einen Computer konnte klar verstanden werden, daß die Energiebarriere zwischen dem Sourcebereich und dem Kanal-SOI-Bereich erniedrigt ist im Betriebsmodus des Elements, da die gleiche n-Typ Verunreinigung dotiert ist in dem Kanalbereich und dem Source- und Drainbereich. Weiterhin wird das Phänomen, wie gezeigt in Figur 3, verursacht. Weiterhin wird, obwohl der Kanalbereich und der Source- und Drainbereich aus dem gleichen Leitungstyp (n) hergestellt sind, der Drainstrom bei einer Gatespannung von 0V gesteuert, hinreichend klein zu sein. Der Grund ist, daß der SOI-Film vollständig verarmt ist bei der Gatespannung 0 V, da die Dicke davon sehr dünn ist, nämlich 50 nm (500 A), so daß das elektrische Potential des Kanal-SOI-Bereichs für Elektronen zu hoch wird, als daß es den Durchgang eines Flußes von Elektronen abschneiden würde.
Figur 4 ist eine Querschnittsansicht zum Zeigen einer schematischen Konstruktion einer weiteren Halbleitervorrichtung.
In der Zeichnung bezeichnet Bezugszeichen 41 ein einkristallines Siliziumsubstrat, auf dem eine p-Typ einkristalline Siliziumschicht (SOI-Film) 43 gebildet ist über einem SiO&sub2; Film (Isolierfilm 42) mit teilweise einem konvexen Abschnitt. Auf der Siliziumschicht 43 ist eine Gateelektrode 45 gebildet über einem Gateoxydfilm 44 auf dem konvexen Abschnitt des SiO&sub2; Films 42, und weiterhin sind auf der Siliziumschicht 43 n+-Typ Verunreinigungs diffusionsschichten (Sourcebereich und Drainbereich) 46 und 47 so gebildet, daß sie einen Kanalbereich 48 dazwischen haben, der unter der Gateelektrode 45 gelegen ist.
Figuren 5(a) bis 5(e) zeigen eine Herstellungsprozedur des obigen MOS Transistors.
Zunächst wurde, wie gezeigt in Figur 5(a), der SiO&sub2; Film 42 (Isolierfilm) mit einer Dicke von 1,5 Mikrometern abgeschieden durch das CVD-Verfahren auf dem einkristallinen Siliziumsubstrat 41 mit einer Oberfläche mit (100)- Orientierung. Dann wurde ein Photolackmuster (nicht gezeigt) auf dem SiO&sub2; Film 42 gebildet, und konkave Abschnitte 42a mit einer Tiefe von 500 nm (5000 A) wurden gebildet unter einem vorbestimmten Intervall in dem SiO&sub2; Film 42 durch das reaktive Ionenätzverfahren (RIE). Darauf wurde das Photolackmuster, das als Maske benutzt wurde, entfernt.
Darauf folgend, wurde, wie gezeigt in Figur 5(b), ein polykristalliner Siliziumfilm 51 mit einer Dicke von 1,5 Mikrometern abgeschieden überall auf dem SiO&sub2; Film, und weiterhin wurde ein SiO&sub2; Film 52 (Schutzfilm mit einer Dicke von 500 nm (5000 A) darauf abgeschieden durch das CVD- Verfahren. Dann wurde der polykristalline Siliziumfilm 51 geschmolzen und rekristallisiert durch Rastern eines Elektronenstrahls 53. Dabei war die Beschleunigungsspannung des Elektronenstrahls 12 keV, und der Strahlstrom war 6 mA. Dabei bezeichnet Bezugszeichen 54 und 55 einen Schmelzabschnitt und einen Einkristallabschnitt, gebildet durch die Schmelzrekristallisation durch das Strahlannealen.
Dann wurde der SiO&sub2;-Film 52 entfernt mit einer Ammoniumfluorid-Lösung zum Erhalten eines einkristallinen Siliziumfilms 55 mit dicken Abschnitten auf den konkaven Abschnitten der SiO&sub2; 42 und dünnen Abschnitten auf den konvexen Abschnitten davon. Darauffolgend wurde die Oberfläche des einkristallinen Siliziumfilms 55 oxidiert durch eine Wasserstoffverbrennungs-Oxidation bei 1000ºC zum bilden eines Oxydfilms (nicht gezeigt). Darauf wurde der Oxydfilm entfernt mit einer Ammoniumfluorid-Lösung zum Bilden einer p-Typ einkristallinen Siliziumschicht 43 mit einer dünnen Dicke, wie gezeigt in Figur 5(c). Dabei wurde die Dicke eines Abschnitts, der der Kanalbereich 48 in Figur 4 in der einkristallinen Siliziumschicht 43 auf dem konvexen Abschnitt des SiO&sub2; Film 42 zu sein hat, eingestellt, 1000 A zu sein. Hingegen wurde die Dicke von Abschnitten in der einkristallinen Siliziumschicht 43, welche die Source- und Drainbereiche sind auf den konkaven Abschnitten in dem SiO&sub2;- Film, eingestellt, 600 nm (6000 A) zu sein.
Als nächstes wurde, wie gezeigt in Figur 5(d), ein Photolackmuster (nicht gezeigt) gebildet auf der einkristallinen Siliziumschicht 43, und die einkristalline Schicht 43 außerhalb der Elementbereiche wurde entfernt durch das RIE-Verfahren unter Benutzung des Photolackmusters als Maske. Weiterhin wurde eine Wärmeoxidation durchgeführt unter der Bedingung von 900ºC zum Bilden eines SiO&sub2;-Films 44 (Gateoxydfilm) mit einer Dicke von 20 nm (200 A).
Dann wurde, wie gezeigt in Figur 5(e) in Übereinstimmung mit einer herkömmlichen Herstellungsprozedur eines MOS Transistors die Gateelektrode 45 gebildet und darauf wurden die n+-Typ Diffusionsbereich (Sourcebereich und Drainbereich) 46, 47, gebildet und ein Isolationsfilm 56 wurde überall auf der resultierenden Oberfläche gebildet, und weiterhin wurden Kontaktlöcher gebildet in der Oberfläche durch das Trockenätzverfahren. Zuletzt wurden Aluininiumverdrahtungen darauf vorgesehen, und dann war das Herstellen dieses MOS-Transistors beendet.
Bei dem so erhaltenen MOS-Transistors ist die Dicke der Halbleiterschicht im Kanalbereich 48 extrem klein, nämlich 90 nm (900 A), und somit ist der Transistor exzellent in seiner Charakteristik. Dabei ist die Dicke der Halbleiterschicht 43 im Source- und Drainbereich 46, 47 groß, nämlich 590 nm (5900 A), und es kann somit der Anstieg des Widerstands in den Diffusionsbereichen, verursacht durch einen relativ dünnen SOI-Film, verhindert werden, und das Verschwinden der Diffusionsbereiche, welches herkömmlicherweise das Problem ist, welches verursacht wird beim Bilden der Kontaktlöcher, kann ebenfalls verhindert werden.
Somit kann die maximale potentielle Funktionstüchtigkeit des Dünnfilmtransistors geschaffen werden.
Figur 6 ist einer Querschnittsanicht zum Zeigen einer schematischen Konstruktion noch einer weiteren Halbleitervorrichtung.
In der Zeichnung bezeichnet Bezugszeichen 61 ein einkristallines Siliziumsubstrat auf dem eine p-Typ einkristalline Siliziumschicht (SOI-Film) 63 über einem SiO&sub2;- Film (Isolierfilm) 62 gebildet ist. Auf der Oberfläche dere Siliziumschicht 63 ist ein konkaver Abschnitt vorgesehen in einem Abschnitt entsprechend einem Kanalbereich 68. Auf dem konkaven Abschnitt ist eine Gateelektrode 65 gebildet über einem Gateoxydfilm 64. Weiterhin sind auf der Siliziumschicht 63 Verunreinigungsdiffusionsschichten (Sourcebereich und Drainbereich) 66, 67 so gebildet, daß sie den Kanalbereich 68 unter der Gateelektrode 65 dazwischen liegen haben.
Figuren 7(a) bis 7(d) sind Querschnittsansichten zum Zeigen einer Herstellungsprozedur des obigen MOS-Transistors.
Zunächst wurde, wie gezeigt in Figur 7(a) das p-Typ Siliziumsubstrat 61 bereitgestellt, und das Substrat 61 wurde dotiert mit Sauerstoffionen unter der Bedingung von beispielsweise der Beschleunigungsspannung von 400 kV und der Konzentration von 1019 cm³ zum Bilden einer Sauerstoffschicht hoher Konzentration in dem Siliziumsubstrat 61. Darauffolgend wurde das Siliziumsubstrat 61 getempert bei 1300ºC in einer Stickstoffathmosphäre, und dann wurde die Sauerstoffschicht mit hoher Konzentration oxidiert zum Bilden der vergrabenen Siliziumoxydschicht 62 in dem Siliziumsubstrat 61. Darauf wurden Borionen dotiert unter der Bedingung von beispielsweise der Beschleunigungsspannung von 40 kV und der Konzentration von 1015 cm&supmin;³, zum Herstellen der Siliziumschicht 63 auf der vergrabenen Schicht 62 in p-Typ.
Dann wurde, wie gezeigt in Figur 7(b), ein Photolackmuster 71 mit einer Dicke von 0,4 Mikrometern abgeschieden auf der Siliziumschicht 63, dann wurde ein Abschnitt in dem Photolackfilm 71 entsprechend dem Kanalbereich 68 in der Siliziumschicht 63 geöffnet durch ein wohlbekanntes Strukturierverfahren.
Danach wurde, wie gezeigt in Figur 7(c), die Siliziumschicht 63 teilweise geätzt und durch das RIE-Verfahren unter Benutzung des Photolackfilms 71 als Maske, so daß die Dicke eines Abschnitts in der Siliziumschicht 63, welche der Kanalbereich 68 zu sein hat, eingestellt, beispielsweise 0,05 Mikrometer zu sein. Darauf wurde der Photolackfilm 71 entfernt.
Als nächstes wurde, wie gezeigt in Figur 7(d) der Gateoxydf ilm 64 so gebildet, daß die Dicke davon beispielsweise 20 Mikrometer wurde, dann wurde ein polykristalliner Siliziumfilm darauf abgeschieden, so daß die Dicke der abgeschiedenen Schicht 0,3 Mikrometer wurde, und darauf wurde die Gateelektrode 65 gebildet durch ein wohlbekanntes Strukturierverfahren. Darauf wurden beispielsweise einige geeignete Ionen dotiert in die Siliziumschicht 63 zum Bilden der Source- und Drainbereiche 66, 67, und weiterhin eine Verdrahtung durchgeführt durch ein wohlbekanntes Verfahren zum Herstellen des MOS Transistors.
Beim obigen MOS Transistor, der durch das obige Verfahren erhalten wird, ist die Siliziumschicht 63 im Kanalbereich 68 sehr dünn, und somit ist der MOS Transistor exzellent in seiner Schreibcharakteristik. Hingegen ist die Siliziuinschicht 63 im Source- und Drainbereich (66, 67) relativ dick, und somit können somit der Anstieg des Widerstandes der Diffusionsbereiche, verursacht durch einen dünnen SOI-Film, und ein Verschwinden der Diffusionsschichten, welches herkömmlicherweise verursacht wird beim Bilden der Kontaktlöcher, verhindert werden.
Dabei kann, da der Kanalbereich 68 durch das Ätzverfahren nach Bilden der Siliziumschicht 63 gebildet wird, der MOS Transistor leicht hergestellt werden.
Figur 9 ist eine Querschnittsansicht zum Zeigen eines Aufbaus einer Halbleitervorrichtung einer ersten Ausführungsform der vorliegenden Erfindung.
In der Zeichnung wird auf eine Siliziumsubstrat 91 einen Tsolationsfilm 92 mit einem SiO&sub2; Film mit einem konvexen Abschnitt gebidet, und ein SOI-Film 93 mit p-Typ einkristallinen Silizium wird gebildet auf dem Isolierfilm 92.
Auf dem konvexen Abschnitt des Isolierfilms 92 ist eine Elektrode 95 gebildet über einem Gateoxydfilm 94. Weiterhin sind im SOI-Film 93 eine Drainbereich 97 und ein Sourcebereich 98 so gebildet, daß sie einander gegenüber stehen und dazwischen einen Kanalbereich 96 unter der Gateelektrode 95 haben. Zwischen dem Kanalbereich 96 und dem Drainbereich 97 ist ein Bereich vorgesehen in Kontakt mit dem Drainbereich 97.
In einem MOS-Typ N-Kanal Transistor mit dem obigen Aufbau ist die Dicke T&sub1; des kanalbereichs 96 so eingestellt, daß sie folgende Gleichung erfüllt in ähnlicher Weise zum ersten oben erwähnten MOS Transitstor:
T&sub1; ≤ 2 ( epsilon Phil_F/ (qNsub))1/2
wobei epsilon, Phi_F, q und Nsub dieselben Bedeutungen haben wie die jeweiligen beim ersten MOS Transistor.
In der Gleichung bezeichnet die rechte Seite eine maximale Dicke, bei der eine vollständige Verarmung des Kanalbereichs 90 erlaubt werden kann in dem Betriebsmodus (maximaler Verarmungsabstand). Dementsprechend ist, wenn eine Dicke des Kanalbereichs 96 in dem durch die Gleichung vorgesehenen Bereich ist, der Kanalbereich 96 vollständig verarmt im Betriebsmodus des Elements. Somit kann eine ausgezeichnete Schaltcharakteristik erhalten werden.
Währenddessen ist die Dicke des Drainbereichs 97 und des Sourcebereich 98 T&sub2;, und T&sub2; is so eingestellt, daß es folgende Gleichung erfüllt:
T&sub2; > T&sub1; .
Es wird nämlich der Drainbereich 97 und der Sourcebereich 98 so gebildet, daß er dicker ist als der Kanalbereich 96.
Dadurch kann die Konzentraton des elektrischen Feldes in dem Grenzbereich zwischen dem Kanalbereich 96 und dem Drainbereich 97 umgangen werden im Vergleich mit der herkömmlichen Konstruktion, bei der der Drainbereich in ähnlicherweise verdünnt ist wie der Kanalbereich. Daraus resultierend kann die Draindurchbruchsspannung erhöht sein, bei der der Drainstrom rapide ansteigt.
Der Bereich 99, der vorgesehen ist zwischen dem Kanalbereich 96 und dem Drainbereich 97, hat im wesentlichen die gleiche Verunreinigungskonzentration wie der Kanalbereich 96, und die Dicke davon ist im wesentlichen dieselbe wie die des Drainbereichs 97, und die Breite (W) davon ist so eingestellt, daß sie folgende Gleichung erfüllt:
0 < W ≤ 2 (epsilon Phi_F /(qNsub)) 1/2
wobei E, Phi_F, q und Nsub die gleichen Bedeutungen wie die jeweiligen beim ersten MOS Transistor haben.
Wie oben beschrieben, ist die Breite (W) des Bereichs 99 so eingestellt daß sie enger ist als die maximale Breite, bei der eine vollständige Verarmung des Kanalbereichs 96 im Betriebsmodus erlaubt werden kann. Es ist nämlich im SOI- Film 93 der Dicke T&sub2; die Grenze zwischen im n-Typ Bereich hoher Verunreinigungskonzentration zum Bilden des Drainbereichs 97 und die Grenzen 99 verschoben um die Breite von W, vorgesehen durch die obige Gleichung, zur Seite des Drainbereichs 97 von der Grenze, an der die Dicke des SOI- Films 93 sich von T&sub1; auf T&sub2; ändert.
Hierbei wird, wenn der Bereich 99 nicht vorliegt zwischen dem Kanalbereich 96 und dem Drainbereich 97, der dicke und eine hohe Verunreinigungskonzentration aufweisende Drainbereich 97 gebildet in direktem Kontakt mit dem dünnen und eine niedrige Verunreinigungskonzentration aufweisenden Kanalbereich 96. In solch einem Fall tendiert die Verunreinigung einer hohen Konzentration in dem Drainbereich 97 dazu, in den Kanalbereich 96 einzudringen durch eine Wärmediffusion und dergleichen. Wenn die Verunreinigung des Drainbereich 97 in den Kanalbereich 96 eindringt, wird, da der Kanalbereich 96 dünn gebildet ist, die Verunreinigungskonzentration in einem Abschnitt des Kanalbereichs 96 in der Nähe der Grenze zwischen dem Kanalbereich 96 und dem Drainbereich 97 hoch, um dadurch eine Änderung der Verunreinigungsverteilung auf der Seite des Drainbereichs 97 im Kanalbereich 96 zu erhöhen. Deshalb konzentriert sich an der Grenze des Kanalbereichs 96 und des Drainbereichs 97 das elektrische Feld leicht, und somit wird die Draindurchbruchspannung wahrscheinlichemaßen erniedrigt.
Jedoch bei dieser Ausführungsform ist, da der Bereich 99 mit einer Dicke im wesentlichen gleich der wie der des Kanalbereichs 96 vorgesehen ist zwischen Kanal 96 und dem Drain 97, sogar obwohl die Verunreinigung im Drainbereich 97 diffundiert wird zur Seite des Kanalbereichs 96 durch eine Wärmebehandlung und dergleichen, die Verunreinigung gestoppt in dem Bereich 99 und dringt nicht in den Kanal 96 ein. Somit kann die Konzentration des elektrischen Feldes in der Nähe der Grenze zwischen dem Kanalberiech 96 und dem Drainbereich 97 umgangen werden, und die Draindurchbruchsspannung ist noch erhöht im Vergleich mit den Fall, daß der Bereich 99 nicht vorliegt.
Dabei werden, da die Breite des Bereichs 99 so eingestellt ist, daß sie enger ist als die maximale Breite, bei der die volständige Verarmung des Kanalbereichs erlaubt werden kann, die Löcher, die erzeugt werden in dem Bereich 97 nicht vollständig in dem Bereich 99 angehäuft. Deshalb tritt eine Änderung der Charakteristika des Elements, verursacht durch die Anhäufung der Löcher, im Bereich 99 mit einer größeren Dicke als der oben vorgesehenen nicht auf.
Als nächstes wird ein Herstellungsverfahren einer Halbleitervorrichtung mit der obigen Konstruktion beschrieben werden mit Bezug auf ein Herstellungsverfahren das in Figuren 10(a) bis 10(g) gezeigt ist.
Bei dem in Figur 10(a) bis 10(g) gezeigten Herstellungsverfahren wurde zur Vereinfachung des Herstellungsverfahrens ein weiterer Bereich ähnlich dem Bereich 99, der gebildet ist an der Seite des Drainbereichs 97, ebenfalls gebildet an der Seite des Sourcebreichs 98, und der Bereich wird durch dasselbe Bezugszeichen 99 bezeichnet. Auf solch eine Art und Weise werden, obwohl der Bereich ähnlich dem Bereich 99 auf der Seite des Drainbereichs 97 gebildet wird auf der Seite des Sourcebereichs 98, Effekte der Ausführungsform bei der vorliegenden Erfindung nicht behindert, und ebenfalls werden die Charakteristika davon nicht verschlechtert.
Zunächst wurde der Isolierfilm 92 mit SiO&sub2; und mit einer Dicke von 1,5 Mikrometer abgeschieden durch das CVD- Verfahren auf dem p-Typ einkristallinen Siliziumsubstrat 91 mit einer Oberfläche mit (100)-Orientierung. Darauffolgend wurde ein Photolackinuster (nicht gezeigt) gebildet auf dem Isoliersfilm 92, und konkave Abschnitte 921 mit einer Tiefe von etwa 300 nm (3000 A) wurden gebildet unter Benutzung des Photolackmusters als Maske im Isolierfilm 92 durch das reaktive Ionenätzverfahren (RIE) unter einem vorbestimmten Intervall zueinander. Darauf wurde das Photolackmuster, das als Maske auf dem Isolierfilm 92 gebildet war, entfernt (Figur 10(a)).
Als nächstes wurde polykristallines Silizium von einer Dicke von etwa 800 nm (8000 A) abgeschieden überall auf der Oberfläche zum Bilden eines polykristallinen Siliziumfilm 922. Dann wurde ein Schutzfilm 923 mit SiO&sub2; und mit einer Dicke von etwa 500 nm (5000 A) gebildet durch eine Abscheidung durch das CVD-Verfahren auf dem polykristallinen Siliziwnfilm 922. Danach wurde das verarbeitete Substrat der Strahl-Annealbehandlung durch Rastern eines Elektrondenstrahls 924 unter der Bedingung einer Beschleunigungsenergie von etwa 12 keV und dem Strahlstrom von etwa 6 mA unterworfen, um dadurch die Schmelzrekristallisation des kristallinen Films 922 durchzuführen zum Bilden eines einkristallinen Siliziumfilms 925 (Figur 10(b)). Dabei bezeichnet in Figur 10(b) ein Bereich 926 einen Schmelzbereich des polykristallinen Siliziums.
Darauf folgend wurde der Schutzfilm 923 entfernt mit einer Ammoniumlösung. Dann wurde die Oberfläche des einkristallinen Siliziumfilms 925 oxidiert durch die Wasserstoffverbrennungsoxidation bei etwa 1000ºC zum Bilden eines Oxydfilms (nicht gezeigt). Darauf wurde eine p-Typ Verunreinigung eingeführt in das einkristalline Silizium 925 mit einer niedrigen Konzentration und der Oxydfilm, gebildet auf dem einkristallinen Siliziumfilm 925, wurde entfernt mit einer wässrigen Ammoniumlösung. Somit wurde der SOI-Film 93 mit einem p-Typ einkristallinen Silizium mit dünnen Abschnitten auf den konvexen Abschnitten des Isolierfilms 96 gebildet. Dabei war die Dicke von Abschnitten in dem SOI- Film 93, welche der Kanalbereich 96 werden sollten auf einem der konvexen Abschnitte im Isolierfilm 92 etwa 60 nm (600 A), und die Dicke von Abschnitten in dem SOI-Film 93, welche Drainabschnitt 97 und Sourceabschnitt 98 auf den konkaven Abschnitten im Isolierfilm 92 werden sollten, etwa 360 nm (3600 A) (Figur 10(c)).
Dann wurde ein Photolackmuster (nicht gezeigt) gebildet auf dem SOI-Film 93, der SOI-Film 93 mit Ausnahme von Berreichen die als Element auszubilden waren, wurden entfernt durch das RIE-Verfahren unter Benutzung des Photolackmusters als Maske. Danach wurde das verarbeitete Substrat der Wärmeoxidationsbehandlung bei etwa 900ºC zum Bilden des Gateoxydfilms 94 mit SiO&sub2; mit einer Dicke von etwa 220 nm (2200 A) auf dem SOI-Film unterworfen. Dabei wurde die Oberfläche des SOI-Films 93 oxidiert, und die Dicke davon wurde um etwa 10 nm (100 A) reduziert (Figur 10(d)).
Darauf folgende wurde ein polykristalliner Siliziumfilm überall auf der Oberfläche abgeschieden, dann ein Photolackmuster (nicht gezeigt) breiter als die Breite des konvexen Abschnittes auf dem Isolationsfilm 92 zumindest um 2W, und der polykristalline Siliziumfilm 92 und der Gateisolationsfilm 94 wurden entfernt durch Ätzen mittels des RIE-Verfahrens unter Benutzung des Photolackmusters als Maske. Somit wurde die Gateelektrode 95 mit einem polykristallinen Silizium breiter als der Breite des konvexen Abschnittes des Isolationsfilms 92 gebildet (Figur 10(e).
Dann wurden Phosphorionen als n-Typ Verunreinigung eingeführt in den SOI-Film 93 durch Ionendotieren unter der Bedingung der Beschleunigungsspannung von 200 keV im Dosisbetrag von 1 x 10¹&sup5; cm², um dadurch den Drainbereich 95 und den Sourcebereich 98 in dem SOI-Film 93 zu bilden, so daß beide Bereich 97 und 98 die Gateelektrode 15 dazwischen haben. Dabei werden, da die Länge (L) der Gateelektrode 95 länger ist als die Breite des konvexen Abschnittes des Isolationsfilms 92, und zwar um 2W zumindest oben erwähnt, die Phosphorionen nicht eingeführt in den SOI-Film 93 in der Nähe des konvexen Abschnittes des Isolationsfilms 92. Dementsprechend werden die Bereiche 99 mit dem wesentlichen der gleichen Verunreinigungskonzentration wie der des Kanalbereichs 96, gebildet in dem SOI-Film 93 und der Gateelektrode 95, gebildet zwischen dem Kanalbereich 96 und dem Drain- und Sourcebereich 97, 98, um so jeweils eine Breite von W zumindest durch eine Selbstausrichtung zu haben (Figur 10(f)).
Als nächstes wurde ein Isolationsfilm 9 27 überall auf der Oberfläche gebildet, und dann wurden Kontaktlöcher gebildet im Drainbereich 97 und im Sourcebereich 98. Mit den Kontaktlöchern wurden Aluminiumverdrahtungen 928 verbunden um somit den MOS Typ N-Kanal Transistor zu bilden (Figur 10(g)).
Bei dem so hergestellten Transistor kann, da der Drainbereich 97 dicker ausgebildet ist als der Kanalbereich 96, die Konzentration des elektrischen Feldes in der Nähe der Grenze zwischen dem Kanalbereich 96 und dem Drainbereich 97 umgangen werden, um dabei die Draindurchbruchspannung zu erhöhen. Da weiterhin der Bereich 99 mit einer niedrigen Konzentration gebildet ist zwischen dem Kanalbereich 96 und dem Drainbereich 97, kann die Diffusion der Verunreinigung von dem Drainbereich 97 zum Kanalbereich 96 verhindert werden und die Konzentration des elektrischen Feldes weiter verhindert werden. Damit kann die Draindurchbruchsspannung stark angehoben werden, d.h. die Drainspannung, bei der der Drainstrom rapide ansteigt, wie gezeigt in Figur 3, kann stark angehoben werden im Vergleich mit dem herkömmlichen Beispiel.
Dabei sollte klar verstanden werden, daß die vorliegende Erfindung nicht auf die obigen Ausführungsformen beschränkt ist. Beispielsweise ist der MOS-Transistor, der in dem SOI- Film gebildet ist, nicht begrenzt auf den n-Kanaltyp, sondern kann ebenfalls vom p-Kanaltyp sein. Weiterhin können die konkaven Abschnitte, die vorgesehen sind in dem Isolationsfilm unter der einkristallinen Siliziumschicht, wie gezeigt in Figur 7(c) und Figur 10(c), abgeschrägt sein, wie gezeigt in Figur 8. Weiterhin sind die Leitungstypen des Kanalbereichs und des Source- und Drainbereichs in Figur 4 nicht begrenzt auf n- und n-Kanäle, sondern können vom gleichen Leitungstyp sein. Zusätzlich sind die Herstellungsverfahren bei der vorliegenden Erfindung nicht beschränkt auf die in Figur 2, 5, 7 und 10 gezeigten, sondern können geeignetermaßen in Übereinstimmung mit Spezifikationen spezifiziert sein. Ebenfalls können andere Dinge beinhaltet im Aufbau bei der vorliegenden Erfindung in mannigfaltiger Weise modifiziert werden in einem Bereich, der nicht vom Geist der vorliegenden Erfindung abweicht.
Weiterhin ist in Figur 9 die erlaubbare Verunreinigungskonzentration im Bereich 99 dieselbe oder größer im Vergleich mit der Verunreinigungskonzentration des Kanalbereich, und dieselbe oder kleiner im Vergleich mit der des Drainbereichs.
Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und sollen den Schutzumfang nicht begrenzen.

Claims

1. Dünnfilmtransistor-Halbleitervorrichtung mit:

einem Sourcebereich (98) und einem Drainbereich (97> , jeweils umfassend einen Diffusionsbereich hoher Verunreinigungskonzentraion und vorgesehen unter einem vorbestimmten Intervall, gebildet auf einem Isolationsfilm (92);

einer Gateelektrode (95), gebildet auf einem Kanalbereich (96), zwischengesetzt zwischen dem Sourcebereich (98) und dem Drainbereich (97) über einem Gateisolationsfilm (94);

wobei eine Dicke (T&sub1;) des Kanalbereich (96) so eingstellt ist, daß sie kleiner ist als ein maximaler erlaubbarer Abstand zur Vervollständigung einer Verarmung des Kanalbereichs (96) und der Sourcebereich (98) und der Drainbereich (97) eine höhere Verunreinigungskonzentraion haben als der Kanalbereich (96),

dadurch gekennzeichnet, daß

die Dicke des Kanalbereichs (96) kleiner ist als die Dicke des Sourcebereichs (98) und des Drainbereichs (97), und ein Bereich (99) mit einer Breite geringer als dem maximalen Verarmungsabstand und einer Verunreinigungskonzentration im wesentlichen gleich oder größer wie der des Kanalbereichs (96) und geringer als der des Drainbereichs (97) vorgesehen ist zwischen dem Kanalbereich (96) und dem Drainbereich (97), und der Bereich (99) im wesentlichen die gleiche Dicke wie der Drainbereich hat.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Isolationsfilm (92) einen konvexen Abschnitt unter dem Kanalbereich (96), welcher auf dem isolationsfilm (92) zu bilden ist, und konkave Abschnitte jeweils unter dem Sourcebereich (98) und dem Drainbereich (97), aufweist.